CN2845167Y - 倒装片封装结构 - Google Patents

倒装片封装结构 Download PDF

Info

Publication number
CN2845167Y
CN2845167Y CNU2005201099203U CN200520109920U CN2845167Y CN 2845167 Y CN2845167 Y CN 2845167Y CN U2005201099203 U CNU2005201099203 U CN U2005201099203U CN 200520109920 U CN200520109920 U CN 200520109920U CN 2845167 Y CN2845167 Y CN 2845167Y
Authority
CN
China
Prior art keywords
chip
projection
flip
encapsulating structure
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNU2005201099203U
Other languages
English (en)
Inventor
杨智安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Via Technologies Inc
Original Assignee
Via Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Via Technologies Inc filed Critical Via Technologies Inc
Priority to CNU2005201099203U priority Critical patent/CN2845167Y/zh
Application granted granted Critical
Publication of CN2845167Y publication Critical patent/CN2845167Y/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00015—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed as prior art
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

本实用新型揭露一种倒装片(flip chip)封装结构，其包括一芯片以及一封装基板，该芯片表面设有多个金属垫，并覆盖一表面钝化保护层(passivation layer)，该表面钝化保护层具有多个开口以裸露出这些金属垫，并具有多个表面接点结构，分别连接这些金属垫，其中每一接点结构包括一凸块与一缓冲层，该凸块形成于所述金属垫上，该缓冲层形成于该表面钝化保护层上，并包围该凸块与该金属垫接触端的周围；该封装基板表面设有多个凸块垫(bump pad)，这些凸块垫分别与所述凸块电连接。

Description

倒装片封装结构
技术领域
本实用新型是有关于一种封装结构，且特别是有关于一种倒装片封装结构。
背景技术
半导体集成电路或半导体芯片具有强大运算功能，提供各式各样的电子产品，使人类得以便利生活。而芯片经由一封装制程将其妥善包覆，可以提供高可靠度与弹性的电连接方式，将芯片运用在不同需求的产品上。其中，倒装片封装体是目前常见的一种方式。由于铅被证实对于幼儿脑部发育有严重的负面影响，在环境因素的考虑下，半导体封装制程中材料的含铅量将逐渐被限制，因此无铅材料的应用将成为无法避免的趋势。
请参照图1，其为习知技术中倒装片封装体的芯片接点结构的剖面示意图。一芯片111的主动表面上具有多个芯片垫112及一芯片表面钝化保护层113。该芯片表面钝化保护层113覆盖于该芯片111的主动表面上，并具有多个开口，使这些芯片垫112的部分表面外露。这些芯片垫112为金属材料所组成，其外露部分可作为该芯片111的电源或信号电连接点。为了使这些芯片垫112能够与外界连接，一凸块底金属层(Under Bump Metallurgy，UBM)121与一凸块(Bump)123依序配置于一芯片垫112上。由于凸块123与芯片垫112因其材料特性无法结合，因此必须经由该凸块底金属层121分别与该凸块123与该芯片垫112结合。举例来说，该凸块可为一锡铜银焊料，芯片垫112为铝铜合金所组成，则该凸块底金属层121可为一钛铜镍合金。
植入这些凸块123的芯片111进一步需配置在一封装基板131上，使芯片111与封装基板131上其它组件电连接。该封装基板131上具有多个凸块垫132，一对一对应于这些凸块123。该封装基板131表面覆盖一防焊层(solder mask layer)133，保护该封装基板131下方线路。该防焊层133具有多个开口，使这些凸块垫132部分外露，用以与凸块123连接。为使凸块123与凸块垫132易于电性连接，在凸块垫132外露部分上会配置一预焊材料134(pre-solder)，经由一加热加压制程，使该预焊材料134与该凸块123及该预焊材料134与该凸块垫132结合。此一制程通常被称为一焊接制程。
由于倒装片接合方式具有高电气特性、高接点数、高密度接点配置等优点，在现今封装制程中被广泛使用。然而，此倒装片封装结构有时仍发生其电连接断路现象，特别是在长期使用或高温测试下，造成利用倒装片封装体的产品可靠度下降。
当长期循环使用或在高温条件下，该凸块底金属层121与该凸块123在其界面处逐渐产生反应，形成一金属间化合物(inter-metallic compound，IMC)122。在以上的例子中，该凸块123可为一锡铜银焊料，该凸块底金属层121为一钛铜镍合金，在其界面处自然形成的金属间化合物122为一锡铜镍化合物。相比于该凸块底金属层121或该凸块123，该金属间化合物122的特性较脆弱。在加上凸块底金属层121与凸块123的表面接合处具有一夹角，此夹角角度与两材料的分子结合力有关。以目前凸块材料而言，通常约小于或等于90度。因此在凸块底金属层121与凸块123的表面接合的夹角处容易形成一个应力集中点。在芯片使用下，会产生废热造成芯片膨胀。因不同材料热膨胀系数不同，会对其接合处产生一热应力，进而在应力集中点容易造成材料疲劳。因此在长期循环使用或高温条件下，容易在形成该凸块底金属层121与该凸块123界面处形成断路。
图2为习知技术中一具有柱状凸块(stud bump)的芯片结构的剖面示意图。一芯片111a的主动表面上具有多个芯片垫112a及一芯片表面钝化保护层113，随后在该芯片垫112a上镀上柱状凸块(stud bump)123a。例如，该芯片垫112a为一含铜金属，其表面镀上一层含金薄膜，而该柱状凸块123a由一金属材料组成，金属材料可选自下列材料：铜、银、金、镍、锡、锌、铝或选自这些材料组成的合金。在柱状凸块123a与芯片垫112a之间亦会自然形成一金属间化合物122a，也会因为应力集中容易造成其电连接中断。
经由以上的说明，可以明了倒装片封装结构具有良好的优点而被广泛应用在现今电子产品上，然而在其凸块底金属层121与凸块123界面所形成的金属间化合物或在芯片垫112a与凸块123a界面所形成的金属间化合物却严重影响该倒装片封装体的可靠度及产品寿命。
实用新型内容
有鉴于此，本实用新型提出一种倒装片封装结构，以有效增加倒装片封装体的可靠度。
本实用新型揭露一种倒装片封装结构，其包括一芯片以及一封装基板，该芯片表面设有多个金属垫，并覆盖一表面钝化保护层(passivation 1ayer)，该表面钝化保护层具有多个开口以裸露出这些金属垫，并具有多个表面接点结构，分别连接这些金属垫，其中每一接点结构包括一凸块与一缓冲层，该凸块形成于所述金属垫上，该缓冲层形成于该表面钝化保护层上，并包围该凸块与该金属垫接触端的周围；该封装基板表面设有多个凸块垫(bumppad)，这些凸块垫分别与该凸块电性连接。
本实用新型的特征在于形成一缓冲层于该芯片表面，并包围所述凸块与金属垫接触界面的周围，使应力集中点远离凸块与金属垫间所自然形成的结构较脆弱的金属间化合物(IMC)，以有效增加倒装片封装体的可靠度。
为让本实用新型的上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。
附图说明
图1为习知技术中倒装片封装体的芯片接点结构的剖面示意图。
图2为习知技术中另一芯片接点结构的剖面示意图。
图3A-3D为依据本实用新型较佳实施例的芯片接点结构的制程剖面示意图。
图4为依据本实用新型较佳实施例的倒装片封装体的芯片接点结构的剖面示意图。
图5为依据本实用新型第二实施例的芯片接点结构的剖面示意图。
组件符号说明：
111、111a、211、211a：芯片
112、112a、212、212a：芯片垫
113、213：芯片表面钝化保护层
121、221：凸块底金属层
122、122a、222、222a：金属间化合物
123、123a、223、223a：凸块
131、231：封装基板
132、232：凸块垫
133、233：防焊层
134、234：焊料
2231：凸块材料
215：第一开口
216：第二开口
224：缓冲层
225：光阻层
235：底胶
具体实施方式
为达到以上所述的目的与其它优点，本实用新型揭露一倒装片封装结构。为明了本实用新型的特点，经由图3A至3D说明较佳实施例的芯片接点的制程剖面示意图。请注意，此制程仅为实现本实用新型的一较佳实施例，并非限定本实用新型必须经由该制程实施。
请参照图3A，提供一芯片211，其主动表面上具有多个芯片垫212及一芯片表面钝化保护层213。该芯片211经由芯片垫212用来与外界电连接，通常为一封装基板。在芯片的主动表面上具有一表面钝化保护层213覆盖于该芯片211与该芯片垫212之上，用来保护其下方的线路。该芯片表面钝化保护层213通常为芯片基材的氧化物、氮化物或氮氧化物。例如该芯片为一硅基材，则该表面钝化保护层213为二氧化硅所组成。该芯片表面钝化保护层213具有多个第一开口215用以将芯片垫212的部分外露。在该芯片211的芯片垫212的外露部分上形成一凸块底金属层221。该凸块底金属层221覆盖于芯片表面钝化保护层213的第一开口215所裸露的芯片垫212，以及覆盖于该第一开口215周围的部分表面钝化保护层213。
请参照图3B，此较佳实施例在该芯片表面钝化保护层213及该凸块底金属层221上形成一缓冲层224。换句话说，该缓冲层224的厚度大于该凸块底金属层221。该缓冲层进一步具有多个第二开口216，使部分的凸块底金属层221外露。这些第二开口216可经由一曝光及蚀刻步骤，在该缓冲层224上形成。该缓冲层224可由环氧树酯(epoxy)、聚酰亚胺(po1yimide)或苯环丁烯(BCB)所制成。而形成第二开口的蚀刻方法例如为一电浆蚀刻。
请参照图3C，说明将一凸块配置在一凸块底金属层221上。先在该缓冲层224上涂布一光阻层225，经由曝光、显影后，去除位于该凸块底金属层221及其附近的光阻层225，再将凸块材料2231填入该凸块底金属层221上。之后，去除全部光阻层225，将具有凸块材料2231的芯片在超过凸块材料熔点温度烘烤，使这些凸块材料2231回焊(reflow)，因为凸块材料表面张力而形成球状凸块223，如图3D所示。凸块223可以为有铅焊料，如铅锡合金；也可以是无铅焊料，如锡铜银合金。
请注意，随着后续的制程及日后使用，在凸块223与凸块底金属层221之间会自然形成一金属间化合物222，而该缓冲层224的厚度大于该凸块底金属层221与该金属间化合物222的厚度。尽管该金属间化合物222的材料特性较脆弱，经由该缓冲层224配置在表面钝化保护层213之上，并包围该凸块223与该凸块底金属层221接触界面的周围。可将凸块223几何形状改变处的应力集中点分散于凸块223与缓冲层224表面接触处。也就是说，利用缓冲层224的第二开口的直径与夹角，可以将应力分布在凸块223与缓冲层224表面接触点。利用缓冲层224减缓部分应力，进而延长此倒装片封装结构的接点寿命及其可靠度。
请参照图4，为本实用新型较佳实施例的倒装片封装体与一封装基板的接合结构。在一封装基板231的一表面上，具有多个凸块垫232。凸块垫232用来一对一连接至芯片211上的凸块223。在封装基板231的该表面上进一步具有一防焊层233，覆盖在封装基板231及这些凸块垫232之上，保护其下方的线路。防焊层233在这些凸块垫232处具有一对应开口，使部分凸块垫232外露。为了使凸块垫232与芯片上的凸块223易于接合，在这些凸块垫232的外露部分可涂布一预焊材料234。之后将具有凸块223的芯片211(如图3D所示)倒置、对准在上述封装基板231上。经由一加热加压步骤，使该预焊材料234分别与该凸块223及该凸块垫232结合。此一步骤通常被称为一焊接制程。如此即完成芯片211与封装基板231之间的电连接。此外，为了保护此一电连接结构不受化学品或湿气侵害，可在该芯片211与该封装基板231之间隙填入底胶(underfill material)235。
请参照图5，其为本实用新型的第二实施例。在一芯片211a中具有多个芯片垫212a及一表面钝化保护层213。在每一芯片垫212a上进一步连接一金属柱状凸块(stud bump)223a。之后，在该柱状凸块223a与该芯片垫212a之间亦会自然形成一金属间化合物222a。在芯片211a表面形成一缓冲层224，其中该缓冲层包围该凸块223a与该芯片垫212a接触界面的周围，且该缓冲层224的厚度大于该金属间化合物222a的厚度。此一配置凸块的芯片将进一步与一封装基板结合，形成一倒装片封装体。经由该缓冲层224可提供分散应力集中点的优点，提高倒装片封装体的可靠度。然而，柱状凸块的芯片与封装基板的结合方式并非限定如较佳实施例所述焊接方式。因柱状凸块熔点较高，除焊接方式外，也可利用一非等向导电胶(Anisotropic conductive films，ACF)，使凸块电连接至一封装基板。
综合以上所述，本实用新型配置一缓冲层围绕在凸块与一金属垫的界面，其中金属垫可为一芯片垫位于芯片的表面上，或是一芯片垫以及一形成于该芯片垫上的凸块底金属层。利用该缓冲层改变凸块几何形状上的应力集中点。利用适当的缓冲层开口直径与角度，使应力不集中于与凸块与金属垫的界面，进而提高该倒装片封装体的可靠度。该缓冲层开口的直径与角度可经由形成该开口的曝光、蚀刻制程加以控制。然而，倒装片封装体具有不同金属凸块及其制造方式。任何熟悉此技艺者在为未脱离本实用新型精神下，可应用在类似倒装片封装结构。
虽然本实用新型已以多个较佳实施例揭露如上，然其并非用以限定本实用新型，任何熟习此技艺者，在不脱离本实用新型的精神和范围内，可作些许的更动与润饰，因此本实用新型的保护范围当以所附的权利要求所界定的为准。

Claims (10)

1.一种倒装片封装结构，其特征是包括：
一芯片，表面设有多个金属垫，并覆盖一表面钝化保护层，该表面钝化保护层具有多个开口以裸露出这些金属垫，并具有多个表面接点结构，分别连接这些金属垫，其中每一接点结构包括一凸块与一缓冲层，该凸块形成于所述金属垫上，该缓冲层形成于该表面钝化保护层上，并包围该凸块与金属垫接触端的周围；以及
一封装基板，表面设有多个凸块垫，这些凸块垫分别与所述凸块电连接。
2.如权利要求1的倒装片封装结构，其中每一所述金属垫包含一芯片垫形成于该芯片的表面上，所述开口裸露出所述芯片垫。
3.如权利要求2的倒装片封装结构，其中每一所述金属垫进一步包含一凸块底金属层，其中所述凸块底金属层分别形成于所述开口所裸露的所述芯片垫上。
4.如权利要求3的倒装片封装结构，其中所述凸块材质为有铅焊料。
5.如权利要求3的倒装片封装结构，其中所述凸块材质为无铅焊料。
6.如权利要求1的倒装片封装结构，其中所述凸块选自下列材料：铜、银、金、镍、锡、锌、铝及其合金至少其中之一。
7.如权利要求1的倒装片封装结构，其中所述凸块与所述金属垫接触界面处具有一自然形成的金属间化合物。
8.如权利要求7的倒装片封装结构，其中所述缓冲层的厚度大于所述金属垫与所述金属间化合物的厚度。
9.如权利要求1的倒装片封装结构，其中所述缓冲层的材质包括环氧树脂、聚酰亚胺或苯环丁烯。
10.如权利要求1的倒装片封装结构，其中更包括一底胶充填于所述芯片及所述封装基板之间。
CNU2005201099203U 2005-06-14 2005-06-14 倒装片封装结构 Expired - Lifetime CN2845167Y (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNU2005201099203U CN2845167Y (zh) 2005-06-14 2005-06-14 倒装片封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNU2005201099203U CN2845167Y (zh) 2005-06-14 2005-06-14 倒装片封装结构

Publications (1)

Publication Number Publication Date
CN2845167Y true CN2845167Y (zh) 2006-12-06

Family

ID=37487110

Family Applications (1)

Application Number Title Priority Date Filing Date
CNU2005201099203U Expired - Lifetime CN2845167Y (zh) 2005-06-14 2005-06-14 倒装片封装结构

Country Status (1)

Country Link
CN (1) CN2845167Y (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102064136A (zh) * 2009-10-29 2011-05-18 台湾积体电路制造股份有限公司 集成电路结构
CN102208358A (zh) * 2011-04-25 2011-10-05 北京大学深圳研究生院 一种在基板上焊接倒装芯片的方法及封装器件
CN102623429A (zh) * 2012-04-11 2012-08-01 日月光半导体制造股份有限公司 封装载体结构
CN101859733B (zh) * 2009-04-13 2012-08-08 日月光半导体制造股份有限公司 半导体封装构造、半导体封装构造用载板及其制造方法
CN103531559A (zh) * 2013-10-18 2014-01-22 上海纪元微科电子有限公司 倒装芯片键合结构及其形成方法
CN103779243A (zh) * 2012-10-25 2014-05-07 台湾积体电路制造股份有限公司 半导体器件及其制造方法以及封装后的半导体器件
CN107210237A (zh) * 2015-01-27 2017-09-26 半导体元件工业有限责任公司 具有熔融温度大于260 摄氏度并包括银和锡组成的金属间化合物或铜和锡组成的金属间化合物的金属间化合物层的半导体封装件及相应制造方法
CN108242404A (zh) * 2016-12-27 2018-07-03 冠宝科技股份有限公司 一种无基板半导体封装制造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101859733B (zh) * 2009-04-13 2012-08-08 日月光半导体制造股份有限公司 半导体封装构造、半导体封装构造用载板及其制造方法
CN102064136A (zh) * 2009-10-29 2011-05-18 台湾积体电路制造股份有限公司 集成电路结构
CN102064136B (zh) * 2009-10-29 2014-01-08 台湾积体电路制造股份有限公司 集成电路结构
CN102208358A (zh) * 2011-04-25 2011-10-05 北京大学深圳研究生院 一种在基板上焊接倒装芯片的方法及封装器件
CN102623429A (zh) * 2012-04-11 2012-08-01 日月光半导体制造股份有限公司 封装载体结构
CN103779243A (zh) * 2012-10-25 2014-05-07 台湾积体电路制造股份有限公司 半导体器件及其制造方法以及封装后的半导体器件
CN103531559A (zh) * 2013-10-18 2014-01-22 上海纪元微科电子有限公司 倒装芯片键合结构及其形成方法
CN107210237A (zh) * 2015-01-27 2017-09-26 半导体元件工业有限责任公司 具有熔融温度大于260 摄氏度并包括银和锡组成的金属间化合物或铜和锡组成的金属间化合物的金属间化合物层的半导体封装件及相应制造方法
CN108242404A (zh) * 2016-12-27 2018-07-03 冠宝科技股份有限公司 一种无基板半导体封装制造方法

Similar Documents

Publication Publication Date Title
CN2845167Y (zh) 倒装片封装结构
US7271494B2 (en) Adhesion by plasma conditioning of semiconductor chip surfaces
CN1096110C (zh) 含有钛阻挡层的焊料凸点结构及其形成方法
US7005752B2 (en) Direct bumping on integrated circuit contacts enabled by metal-to-insulator adhesion
US7820543B2 (en) Enhanced copper posts for wafer level chip scale packaging
KR100674211B1 (ko) 반도체 장치
USRE42158E1 (en) Semiconductor device and manufacturing method thereof
US7667336B2 (en) Semiconductor device and method for manufacturing the same
US20060055035A1 (en) Bump structure
US20060201997A1 (en) Fine pad pitch organic circuit board with plating solder and method for fabricating the same
US6642079B1 (en) Process of fabricating flip chip interconnection structure
US20080001288A1 (en) Semiconductor Device and Manufacturing Method Thereof, Semiconductor Package, and Electronic Apparatus
JP2006261641A (ja) 半導体パッケージ・アセンブリ
CN101079406A (zh) 半导体元件
JP2000077449A (ja) はんだバンプ及びその製造方法
CN1723551A (zh) 半导体器件及其制造方法
CN1956158A (zh) 焊料凸块的制造方法、中间结构
CN113594122B (zh) 溢出式凸块封装结构及其制备方法
TWI242866B (en) Process of forming lead-free bumps on electronic component
US20060087039A1 (en) Ubm structure for improving reliability and performance
CN2849967Y (zh) 凸块接合结构
US20080119056A1 (en) Method for improved copper layer etching of wafers with c4 connection structures
KR101009192B1 (ko) 반도체 장치의 범프 구조물 및 그 제조방법
JP2005268442A (ja) 半導体装置およびその製造方法
CN1243374C (zh) 利用图案化金属结构增加氮化硅表面粘着度的方法

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CX01 Expiry of patent term

Expiration termination date: 20150614

Granted publication date: 20061206