CN102623429A - 封装载体结构 - Google Patents
封装载体结构 Download PDFInfo
- Publication number
- CN102623429A CN102623429A CN2012101043683A CN201210104368A CN102623429A CN 102623429 A CN102623429 A CN 102623429A CN 2012101043683 A CN2012101043683 A CN 2012101043683A CN 201210104368 A CN201210104368 A CN 201210104368A CN 102623429 A CN102623429 A CN 102623429A
- Authority
- CN
- China
- Prior art keywords
- metal gasket
- face
- passivation layer
- carrier structure
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本发明关于一种封装载体结构，该封装载体结构包括一基材、一第一钝化层、至少一第一金属垫以及一保护层。该基材具有一第一表面及至少一穿导孔，该穿导孔具有一第一端面，该第一端面显露于该第一表面。该第一钝化层形成于该基材的第一表面，该第一钝化层具有至少一第一开口，该第一开口显露该穿导孔的第一端面。该第一金属垫形成于该第一钝化层的第一开口，该第一金属垫具有一中间部及一边缘部，该中间部形成于该穿导孔的第一端面上，该边缘部形成于该第一钝化层上。该保护层覆盖该第一金属垫的边缘部，藉此，可在凸块与该第一金属垫发生对位偏移时，防止未与凸块连接的边缘部氧化。
Description
技术领域
本发明关于一种封装载体结构，特别关于一种可防止金属垫氧化的封装载体结构。
背景技术
已知具穿导孔的封装载体结构的金属垫在与半导体构件的凸块对位连接时，一旦发生对位偏移，凸块便无法完全与金属垫连接，且会使得金属垫的边缘外露。长时间下来，外露的金属垫边缘会开始氧化，且会逐渐锈蚀金属垫，进而影响金属垫与凸块的电性连接。
有鉴于此，有必要提供一创新且具进步性的封装载体结构，以解决上述问题。
发明内容
本发明以一保护层覆盖一金属垫的一边缘部，藉此，可在凸块与该金属垫发生对位偏移时，防止未与凸块连接的该边缘部氧化。
本发明提供一种封装载体结构，包括一基材、一第一钝化层、至少一第一金属垫以及一保护层。该基材具有一第一表面及至少一穿导孔，该穿导孔具有一第一端面，该第一端面显露于该第一表面。该第一钝化层形成于该基材的第一表面，该第一钝化层具有至少一第一开口，该第一开口显露该穿导孔的第一端面。该第一金属垫形成于该第一钝化层的第一开口，该第一金属垫具有一中间部及一边缘部，该中间部形成于该穿导孔的第一端面上，该边缘部形成于该第一钝化层上。该保护层覆盖该第一金属垫的边缘部。
本发明另提供一种封装载体结构，包括一基材、一第一钝化层、至少一第一金属垫以及一保护层。该基材具有一第一表面及至少一穿导孔，该穿导孔具有一第一端面，该第一端面显露于该第一表面。该第一钝化层形成于该基材的第一表面，该第一钝化层具有至少一第一开口，该第一开口显露该穿导孔的第一端面。该第一金属垫形成于该第一钝化层的第一开口，该第一金属垫具有一中间部及一边缘部，该中间部形成于该穿导孔的第一端面上，该边缘部形成于该第一钝化层上，且该边缘部具有至少一弧状侧壁及至少一参考侧壁，该参考侧壁的曲率与该弧状侧壁的曲率不同。该保护层覆盖该边缘部的弧状侧壁及参考侧壁。
为了对本发明的上述及其他方面有更佳的了解，下文特举较佳实施例，并配合附图，详细说明如下。
附图说明
图1显示本发明一实施例的封装载体结构的示意图；
图2显示本发明第一金属垫的一方面的图；
图3显示本发明第一金属垫的另一方面的图；
图4显示本发明的封装载体结构与一半导体构件的对应连接图；
图5A至5D显示依据本发明一实施例的封装载体结构的制造流程示意图；及
图6显示制造本发明的封装载体结构的另一步骤图。
具体实施方式
请参阅图1，其显示本发明一实施例的封装载体结构的示意图，本发明的该封装载体结构10包括一基材11、一第一钝化层12、一第二钝化层13、至少一第一金属垫14、至少一第二金属垫15以及一保护层16。
基材11具有一第一表面11a、一第二表面11b及至少一穿导孔111，该第二表面11b相对于该第一表面11a，该穿导孔111具有一第一端面111x及一第二端面111y，该第一端面111x显露于该第一表面11a，该第二端面111y相对于该第一端面111x，且该第二端面111y显露于该第二表面11b。
第一钝化层12形成于该基材11的第一表面11a，且该第一钝化层12具有至少一第一开口121，该第一开口121显露该穿导孔111的第一端面111x。
第二钝化层13形成于该基材11的第二表面11b，且该第二钝化层13具有至少一第二开口131，该第二开口131显露该穿导孔111的第二端面111y。
第一金属垫14形成于该第一钝化层12的第一开口121，且该第一金属垫14具有一中间部141、一边缘部142及一显露区143。该中间部141形成于该穿导孔111的第一端面111x上，该边缘部142形成于该第一钝化层12上，且该边缘部142具有一水平表面S及一侧壁W，该显露区143显露该中间部141及部分该边缘部142。在本实施例中，该第一金属垫14材料为铜(Cu)。
该保护层16覆盖该第一金属垫14的边缘部142，用以防止该边缘部142外露而氧化，较佳地，该保护层16覆盖该边缘部142的侧壁W及部分该水平表面S。或者，在另一实施例中，该保护层16可覆盖该第一金属垫14的该边缘部142的侧壁W及全部该水平表面S。在本实施例中，该保护层16材料可为无机材料，例如：氮化钽(TaN)、氮化钛(TiN)、氧化硅(SiOx)、氮化硅(SiNx)等；亦或是有机高分子材料，例如：环氧树脂(epoxy)、苯环丁烯(BCB，benzocyclobutene)亦或是聚亚酰胺(PI，polyimide)等。
第二金属垫15形成于该第二钝化层13的第二开口131，且该第二金属垫15形成于该穿导孔111的第二端面111y上，在本实施例中，该第二金属垫15与该第一金属垫14相同，亦具有一中间部151及一边缘部152。此外，在本实施例中，当该第二金属垫15无须与外部元件连接时，可另以一绝缘层17覆盖该第二金属垫15。
请参阅图2，其显示本发明第一金属垫14的一方面图，在本实施例中，该第一金属垫14呈圆形状。在本实施例中，该保护层16以圆环形状覆盖该边缘部142的侧壁W及部分该水平表面S。
请参阅图3，其显示本发明第一金属垫的另一方面图。在本实施例中，该第一金属垫14的边缘部142具有至少一弧状侧壁W1及至少一参考侧壁W2，且该参考侧壁W2的曲率与该弧状侧壁W1的曲率不同，藉此，可在有限空间内，设置较多穿导孔111及第一金属垫14。
在本实施例中，当该第一金属垫14的边缘部142具有该弧状侧壁W1及该参考侧壁W2时，该保护层16则以与该第一金属垫14相同的形状覆盖该边缘部142的弧状侧壁W1及参考侧壁W2。另外，为提供较佳的防氧化效果，在本实施例中，该保护层16的厚度不小于30奈米。
图4显示本发明的封装载体结构10与一半导体构件20的对应连接图。在本实施例中，为有效降低因对位偏移所导致该第一金属垫14的边缘部142的外露机率及使该保护层16对该边缘部142的保护达到最佳效果，该封装载体结构10与该半导体构件20之间的连接对应尺寸必须进行适当设计。在本实施例中，该半导体构件20具有至少一凸块21，该凸块21具有一第一宽度d1，该第一金属垫14的显露区143具有一第二宽度d2，该第一金属垫14具有一第三宽度d3，较佳地，该第二宽度d2与该第一宽度d1的关系式为d2≥0.5×d1，亦即该第一金属垫14的显露区143宽度至少应为该半导体构件20的该凸块21宽度的一半。此外，为确保该保护层16的设置，可在该封装载体结构10与该半导体构件20之间的连接发生对位偏移时，防止该第一金属垫14的边缘部142外露而氧化，该第三宽度d3、该第二宽度d2及该第一宽度d1的关系式为(d3-d2)≥1.2×(d3-d1)。
图5A至5D显示依据本发明一实施例的封装载体结构的制造流程示意图。
如图5A所示，提供一基材11，该基材11具有一第一表面11a、一第二表面11b及至少一穿导孔111，该第二表面11b相对于该第一表面11a，该穿导孔111具有一第一端面111x及一第二端面111y，该第一端面111x显露于该第一表面11a，该第二端面111y相对于该第一端面111x，且该第二端面111y显露于该第二表面11b。
如图5B所示，形成一第一钝化层12于该基材11的第一表面11a，在本实施例中，该第一钝化层12具有至少一第一开口121，该第一开口121显露该穿导孔111的第一端面111x。
如图5C所示，形成至少一第一金属垫14于该第一钝化层12的第一开口121，在本实施例中，该第一金属垫14具有一中间部141及一边缘部142。该中间部141形成于该穿导孔111的第一端面111x上，该边缘部142形成于该第一钝化层12上，且该边缘部142具有一水平表面S及一侧壁W。
如图5D所示，以一保护层16覆盖该第一金属垫14的边缘部142，用以防止该边缘部142外露而氧化，较佳地，该保护层16覆盖该边缘部142的侧壁W及部分该水平表面S。
请参阅图6，其显示制造本发明的封装载体结构的另一步骤图。如图6所示，于形成该保护层16之后，本发明的封装载体结构10可另形成一第二钝化层13于该基材11的第二表面11b，且该第二钝化层13具有至少一第二开口131，该第二开口131显露该穿导孔111的第二端面111y。于形成该第二钝化层13之后，可又形成至少一第二金属垫15于该第二钝化层13的第二开口131，且该第二金属垫15形成于该穿导孔111的第二端面111y上，在本实施例中，该第二金属垫15与该第一金属垫14相同，具有一中间部151及一边缘部152，亦可形成一第二保护层(图未绘出)覆盖该边缘部152。
上述实施例仅为说明本发明的原理及其功效，并非限制本发明，因此习于此技术的人士对上述实施例进行修改及变化仍不脱本发明的精神。本发明的权利范围应如权利要求书所列。
Claims (10)
1.一种封装载体结构，包括：
一基材，具有一第一表面及至少一穿导孔，该穿导孔具有一第一端面，该第一端面显露于该第一表面；
一第一钝化层，形成于该基材的第一表面，该第一钝化层具有至少一第一开口，该第一开口显露该穿导孔的第一端面；
至少一第一金属垫，形成于该第一钝化层的第一开口，该第一金属垫具有一中间部及一边缘部，该中间部形成于该穿导孔的第一端面上，该边缘部形成于该第一钝化层上；以及
一保护层，覆盖该第一金属垫的边缘部。
2.如权利要求1的封装载体结构，其中该第一金属垫的边缘部具有一水平表面及一侧壁，该保护层覆盖该侧壁及部分该水平表面。
3.如权利要求1的封装载体结构，该第一金属垫的边缘部具有一水平表面及一侧壁，该保护层覆盖该侧壁及全部该水平表面。
4.如权利要求1的封装载体结构，其中该第一金属垫具有一显露区，该显露区显露该中间部及部分该边缘部。
5.如权利要求4的封装载体结构，连接一半导体构件，该半导体构件具有至少一凸块，该凸块具有一第一宽度d1，该第一金属垫的显露区具有一第二宽度d2，该第二宽度d2与该第一宽度d1的关系式为d2≥0.5×d1。
6.如权利要求4的封装载体结构，连接一半导体构件，该半导体构件具有至少一凸块，该凸块具有一第一宽度d1，该第一金属垫的显露区具有一第二宽度d2，该第一金属垫具有一第三宽度d3，该第三宽度d3、该第二宽度d2及该第一宽度d1的关系式为(d3-d2)≥1.2×(d3-d1)。
7.如权利要求1的封装载体结构，其中该保护层的厚度不小于30奈米。
8.如权利要求1的封装载体结构，其中该保护层为有机高分子材料。
9.如权利要求1的封装载体结构，另包括一第二钝化层及至少一第二金属垫，该基材具有一第二表面相对于该第一表面，该穿导孔具有一第二端面显露于该第二表面，该第二钝化层形成于该基材的第二表面，且该第二钝化层具有至少一第二开口，该第二开口显露该穿导孔的第二端面，该第二金属垫形成于该第二钝化层的第二开口，且该第二金属垫形成于该穿导孔的第二端面上。
10.一种封装载体结构，包括：
一基材，具有一第一表面及至少一穿导孔，该穿导孔具有一第一端面，该第一端面显露于该第一表面；
一第一钝化层，形成于该基材的第一表面，该第一钝化层具有至少一第一开口，该第一开口显露该穿导孔的第一端面；
至少一第一金属垫，形成于该第一钝化层的第一开口，该第一金属垫具有一中间部及一边缘部，该中间部形成于该穿导孔的第一端面上，该边缘部形成于该第一钝化层上，且该边缘部具有至少一弧状侧壁及至少一参考侧壁，该参考侧壁的曲率与该弧状侧壁的曲率不同；以及
一保护层，覆盖该边缘部的弧状侧壁及参考侧壁。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012101043683A CN102623429A (zh) | 2012-04-11 | 2012-04-11 | 封装载体结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012101043683A CN102623429A (zh) | 2012-04-11 | 2012-04-11 | 封装载体结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102623429A true CN102623429A (zh) | 2012-08-01 |
Family
ID=46563254
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2012101043683A Pending CN102623429A (zh) | 2012-04-11 | 2012-04-11 | 封装载体结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102623429A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109148389A (zh) * | 2018-07-11 | 2019-01-04 | 上海华虹宏力半导体制造有限公司 | 温度循环测试时阻止产生裂纹的器件和工艺方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1246731A (zh) * | 1998-08-28 | 2000-03-08 | 三星电子株式会社 | 芯片尺寸封装和制备晶片级的芯片尺寸封装的方法 |
| US20040229398A1 (en) * | 2001-05-31 | 2004-11-18 | International Business Machines Corporation | Method of manufacture of silicon based package and devices manufactured thereby |
| CN2845167Y (zh) * | 2005-06-14 | 2006-12-06 | 威盛电子股份有限公司 | 倒装片封装结构 |
| US20080217758A1 (en) * | 2007-03-09 | 2008-09-11 | Advanced Semiconductor Engineering, Inc. | Package substrate strip, metal surface treatment method thereof and chip package structure |
| JP2009099730A (ja) * | 2007-10-16 | 2009-05-07 | Phoenix Precision Technology Corp | パッケージ基板の半田ボール配置側表面構造およびその製造方法 |
| CN101924088A (zh) * | 2009-06-16 | 2010-12-22 | 台湾积体电路制造股份有限公司 | 一种集成电路结构 |
-
2012
- 2012-04-11 CN CN2012101043683A patent/CN102623429A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1246731A (zh) * | 1998-08-28 | 2000-03-08 | 三星电子株式会社 | 芯片尺寸封装和制备晶片级的芯片尺寸封装的方法 |
| US20040229398A1 (en) * | 2001-05-31 | 2004-11-18 | International Business Machines Corporation | Method of manufacture of silicon based package and devices manufactured thereby |
| CN2845167Y (zh) * | 2005-06-14 | 2006-12-06 | 威盛电子股份有限公司 | 倒装片封装结构 |
| US20080217758A1 (en) * | 2007-03-09 | 2008-09-11 | Advanced Semiconductor Engineering, Inc. | Package substrate strip, metal surface treatment method thereof and chip package structure |
| JP2009099730A (ja) * | 2007-10-16 | 2009-05-07 | Phoenix Precision Technology Corp | パッケージ基板の半田ボール配置側表面構造およびその製造方法 |
| CN101924088A (zh) * | 2009-06-16 | 2010-12-22 | 台湾积体电路制造股份有限公司 | 一种集成电路结构 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109148389A (zh) * | 2018-07-11 | 2019-01-04 | 上海华虹宏力半导体制造有限公司 | 温度循环测试时阻止产生裂纹的器件和工艺方法 |
| CN109148389B (zh) * | 2018-07-11 | 2020-02-07 | 上海华虹宏力半导体制造有限公司 | 温度循环测试时阻止产生裂纹的器件和工艺方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10580761B2 (en) | Systems in packages including wide-band phased-array antennas and methods of assembling same | |
| US8957524B2 (en) | Pillar structure for use in packaging integrated circuit products and methods of making such a pillar structure | |
| CN107785343A (zh) | 半导体装置和用于形成半导体装置的方法 | |
| US20160027726A1 (en) | Semiconductor device having an airgap defined at least partially by a protective structure | |
| US8847369B2 (en) | Packaging structures and methods for semiconductor devices | |
| TW200705637A (en) | Semiconductor devices | |
| US8658528B2 (en) | Bumping process and structure thereof | |
| US10340198B2 (en) | Semiconductor package with embedded supporter and method for fabricating the same | |
| TW200727357A (en) | Die seal structure for reducing stress induced during die saw process | |
| US20120235259A1 (en) | Semiconductor package and method of fabricating the same | |
| TW200723402A (en) | Semiconductor device and fabrication method thereof | |
| TW200731435A (en) | Solder bump and method of fabricating the same | |
| CN104659000B (zh) | 具有球焊盘的基板、半导体封装体以及制造方法 | |
| JP2006294701A (ja) | 半導体装置及びその製造方法 | |
| WO2010080275A3 (en) | Bump stress mitigation layer for integrated circuits | |
| CN105826334B (zh) | 图像传感器封装及其制造方法 | |
| CN105229784A (zh) | 包括用于顶侧和侧壁保护的模塑的半导体器件 | |
| TW201630133A (zh) | 半導體封裝結構及其製造方法 | |
| CN102738064B (zh) | 金属重分布层的制造方法 | |
| US9245842B2 (en) | Semiconductor devices having guard ring structure and methods of manufacture thereof | |
| CN102623429A (zh) | 封装载体结构 | |
| KR101649404B1 (ko) | 반도체 디바이스 및 그 제조 방법 | |
| US20140117540A1 (en) | Semiconductor manufacturing method and semiconductor structure thereof | |
| WO2007087155A3 (en) | Systems and methods for forming additional metal routing in semiconductor devices | |
| US20160240464A1 (en) | Hybrid circuit board and method for making the same, and semiconductor package structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20120801 |