CN107785343A - 半导体装置和用于形成半导体装置的方法 - Google Patents

半导体装置和用于形成半导体装置的方法 Download PDF

Info

Publication number
CN107785343A
CN107785343A CN201710740764.8A CN201710740764A CN107785343A CN 107785343 A CN107785343 A CN 107785343A CN 201710740764 A CN201710740764 A CN 201710740764A CN 107785343 A CN107785343 A CN 107785343A
Authority
CN
China
Prior art keywords
contact pads
conductive contact
semiconductor device
interface zone
deterioration preventing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710740764.8A
Other languages
English (en)
Inventor
S·阿纳尼耶夫
R·鲍尔
H·克尔纳
Y·Y·陈
J·瓦尔特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN107785343A publication Critical patent/CN107785343A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48507—Material at the bonding interface comprising an intermetallic compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48817—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48824—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8536—Bonding interfaces of the semiconductor or solid state body
    • H01L2224/85365—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

一种半导体装置包括导电接触焊盘结构。此外，所述半导体装置包括结合结构。所述结合结构至少在封闭的界面区域处与导电接触焊盘结构接触。附加地，半导体装置包括侧向包围所述封闭的界面区域的劣化防止结构。所述劣化防止结构垂直方向上位于所述结合结构的一部分与所述导电接触焊盘结构的一部分之间。

Description

半导体装置和用于形成半导体装置的方法
技术领域
实施例涉及用于连接半导体装置的接触焊盘的概念，特别是涉及半导体装置和用于形成半导体装置的方法。
背景技术
半导体装置通常包括用于将半导体装置电连接到外部电气结构的接触焊盘。例如，接触焊盘可位于半导体装置的半导体芯片之上。可使用结合线用于将半导体芯片与引线框架连接，和/或用于将半导体芯片直接与外部电气结构连接。半导体装置可遭受诸如腐蚀和/或例如在接触焊盘处发生的其他化学反应的劣化过程。
发明内容
可能有为半导体装置提供改进的概念的需求，所述改进的概念可实现半导体装置的更高可靠性和/或在制造期间的更高产量和/或半导体装置的更长寿命。
这样的需求可由权利要求的主题来满足。
一些实施例涉及包括导电接触焊盘结构的半导体装置。此外，所述半导体装置包括结合结构。所述结合结构至少在封闭的界面区域处与导电接触焊盘结构接触。附加地，半导体装置包括侧向包围封闭的界面区域的劣化防止结构。劣化防止结构垂直方向上位于结合结构的一部分与导电接触焊盘结构的一部分之间。
一些实施例涉及包括导电接触焊盘结构的另一半导体装置。导电接触焊盘结构包括第一主导电材料。此外，半导体装置包括结合结构。所述结合结构包括不同于第一主导电材料的第二主导电材料。导电接触焊盘结构和结合结构中的至少一个包括在导电接触焊盘结构与结合结构之间的界面区域处的金属间相区域。附加地，半导体装置包括位于侧向邻近金属间相区域的劣化防止结构。另外，所述劣化防止结构垂直方向上位于结合结构的一部分与导电接触焊盘结构的一部分之间。
一些实施例涉及用于形成半导体装置的方法。该方法包括在半导体装置的导电接触焊盘结构处形成劣化防止结构。所述劣化防止结构侧向包围导电接触焊盘结构的表面的一部分。另外，该方法包括至少在导电接触焊盘结构的表面的由劣化防止结构侧向包围的部分处附接结合结构。在附接后，劣化防止结构垂直方向上位于结合结构的一部分与导电接触焊盘结构的一部分之间。
一些实施例涉及用于形成半导体装置的另一方法。该方法包括在半导体装置的导电接触焊盘结构处形成劣化防止结构。导电接触焊盘结构包括第一主导电材料。另外，该方法包括在导电接触焊盘结构处附接结合结构，该结合结构包括不同于第一主导电材料的第二主导电材料。附接结合结构包括在导电接触焊盘结构与结合结构之间的界面区域处形成金属间相区域。所述金属间相区域侧向上邻近劣化防止结构地布置。在附接后，劣化防止结构垂直方向上位于结合结构的一部分与导电接触焊盘结构的一部分之间。
附图说明
以下将仅通过示例的方式并且参考附图来描述设备和/或方法的一些实施例，在所述附图中
图1示出半导体装置的穿过导电接触焊盘结构、结合结构和劣化防止结构的部分的示意性横截面；
图2a示出半导体装置的穿过导电接触焊盘结构、结合结构和劣化防止结构的部分的示意性横截面；
图2b示出图2a的半导体装置的部分的示意性俯视图；
图3a示出在初始结合步骤时半导体装置的穿过导电接触焊盘结构、结合结构和劣化防止结构的部分的示意性横截面；
图3b示出在结合后半导体装置的穿过导电接触焊盘结构、结合结构和劣化防止结构的部分的示意性横截面；
图4示出半导体装置的穿过导电接触焊盘结构、结合结构和劣化防止结构的部分的示意性横截面；
图5示出半导体装置的穿过导电接触焊盘结构、结合结构和劣化防止结构的部分的示意性横截面；
图6a示出在初始结合步骤时半导体装置的穿过导电接触焊盘结构、结合结构和劣化防止结构的部分的示意性横截面；
图6b示出在结合之后半导体装置的穿过导电接触焊盘结构、结合结构和劣化防止结构的部分的示意性横截面；
图7示出半导体装置的穿过导电接触焊盘结构、结合结构和劣化防止结构的部分的示意性横截面；
图8示出包括导电接触焊盘结构、结合结构和劣化防止结构的半导体装置的一部分的示意性俯视图；
图9示出另一半导体装置的穿过导电接触焊盘结构、结合结构和劣化防止结构的部分的示意性横截面；
图10示出包括导电接触焊盘结构、结合结构和多个劣化防止结构的半导体装置的一部分的示意性俯视图；
图11示出用于形成半导体装置的方法的流程图；和
图12示出用于形成半导体装置的另一方法的流程图。
具体实施方式
现在将参考示出一些示例实施例的附图来更充分地描述各种示例实施例。在附图中，为清楚起见，线、层和/或区域的厚度可能被夸大。
因此，虽然示例实施例能够进行各种修改和具有替代的形式，但是其实施例通过附图中的示例的方式示出，并将在此进行详细描述。然而，应当理解，并不意图将示例实施例限制为所公开的特定形式，而是相反，示例实施例将覆盖落入本公开范围内的所有修改、等同物和替代方案。在附图的描述中，相同的附图标记指代相同或相似的元件。
应当理解，当元件被称为“连接”或“耦接”到另一元件时，其可直接连接或耦接到另一元件，或者可存在中间元件。相比之下，当元件被称为“直接连接”或“直接耦接”到另一元件时，不存在中间元件。用于描述元件之间的关系的其他用词应当以类似的方式解释(例如，“在…之间”与“直接在…之间”，“相邻”与“直接相邻”等)。
本文使用的术语仅用于描述特定实施例的目的，而不旨在限制示例实施例。如本文所使用的那样，除非上下文另有明确指出，否则单数形式“一”、“一个”和“所述”也旨在包括复数形式。还将理解，术语“包含”、“含有”、“包括”、和/或“具有”，当在本文中使用时，明确指出了所陈述的特征、整体、步骤、操作、元件和/或部件的存在，但不排除存在或添加一个或一个以上其他特征、整体、步骤、操作、元件、部件和/或其集合。
除非另有限定，否则本文使用的所有术语(包括技术和科学术语)具有与示例实施例所属的领域中的普通技术人员通常理解的相同的含义。将进一步理解的是，例如在通常使用的字典中定义的术语应当被解释为具有与它们的在相关领域的上下文中的含义一致的含义。然而，如果本公开对术语赋予了偏离普通技术人员通常理解的含义的特定含义，那么在此中给出该定义的具体上下文中应考虑该含义。
图1示出根据一个实施例的半导体装置100的一部分的示意性横截面。半导体装置100包括导电接触焊盘结构110。此外，半导体装置100包括结合结构150。结合结构150至少在封闭的界面区域160处与导电接触焊盘结构110接触。附加地，半导体装置100包括侧向包围封闭的界面区域160的劣化防止结构140。劣化防止结构110垂直方向上位于结合结构150的一部分与导电接触焊盘结构110的一部分之间。
在半导体装置的导电接触焊盘结构与结合结构之间的电接触部的劣化可通过在导电接触焊盘结构与结合结构之间的界面区域处实现劣化防止结构来减少和/或防止。由劣化防止结构侧向包围的封闭的界面区域可在周向上被保护，免受在导电接触焊盘结构的一部分处和/或在封闭的界面区域外的结合结构的一部分处开始的劣化过程。由于劣化防止结构，可防止劣化过程(例如，腐蚀过程或其它化学过程)扩散到封闭的界面区域，并且劣化过程可停止在劣化防止结构处。因此，劣化防止结构可以增加半导体装置的可靠性和/或增加制造期间的产量和/或增加半导体装置的寿命。
例如，劣化防止结构150可包括延伸到导电接触焊盘结构中的沟槽。例如，沟槽可填充有固体介电材料，或者腔可替代地位于沟槽中。替代地(或附加地)，劣化防止结构150可包括位于导电接触焊盘结构150的表面(例如，前侧表面)之上的固体介电材料结构。替代地，劣化防止结构150可包括位于导电接触焊盘结构150的前侧表面之上的导电层。
导电接触焊盘结构110可提供到半导体装置100的电元件结构(例如晶体管、二极管、电容器、或其他无源电气结构)的接触部。例如，导电接触焊盘结构110(或多个导电接触焊盘结构)可位于半导体装置100的布线层堆叠的最终(例如，顶部)金属化层之上。布线层堆叠可位于半导体装置100的半导体衬底之上(例如，半导体衬底的前侧表面之上)，并且可包括到位于在半导体衬底处和/或布线层堆叠内的半导体装置100的电元件结构的电连接部，和在所述电元件结构之间的电连接部。布线层堆叠的最终金属化层可位于布线层堆叠的前侧表面处，并且可包括与空气和/或与半导体封装体结构以及一个或一个以上结合结构150的交界面。
导电接触焊盘结构110可包括第一主导电材料。例如，第一主导电材料可以是金属、金属-合金或金属-半导体-合金。例如，第一主导电材料可以是铝、铜或金或主要包含铝、铜或金的合金。导电接触焊盘结构110可包括单个导电层(例如铝或铜)或导电层堆叠，所述导电层堆叠包括一个或一个以上阻挡层(例如钛或氮化钛)和一个或一个以上金属层(例如铝或铜)。
结合结构150例如可以是结合线、焊球或焊料柱。结合结构150可包括第二主导电材料。例如，第二主导电材料可以是金属、金属-合金或金属-半导体-合金。例如，第二主导电材料可以是铝、铜、金或主要包含铝、铜或金的合金。
第一主导电材料可与第二主导电材料相同(或基本相同)。在这种情况下，封闭的界面区域160可以是在导电接触焊盘结构110与结合结构150之间的直接接触的二维区域。例如，导电接触焊盘结构110和结合结构150至少在封闭的界面区域160处彼此接触。该直接接触的二维区域例如由劣化防止结构140侧向完全包围(例如封闭)。
替代地，导电接触焊盘结构110可包括与由结合结构150包括的第二主导电材料(例如铜)不同的第一主导电材料(例如铝)。导电接触焊盘结构110和/或结合结构150然后可包括在封闭的界面区域160处的金属间相区域。
在第一与第二主导电材料不同的情况下，如果金属间相区域是导电接触焊盘结构110的部分，则封闭的界面区域160可以是金属间相区域，或者可以是在金属间相区域与结合结构150之间的界面区域，或者如果例如金属间相区域是结合结构150的部分，则封闭的界面区域160可以是在金属间相区域与导电接触焊盘结构110之间的界面区域。金属间相区域可包括基于至少第一主导电材料和第二主导电材料的金属间相材料。例如，第二主导电材料的原子可扩散到第一主导电材料，和/或反之亦然，使得导电接触焊盘结构110和/或结合结构150可包括金属间相区域。例如，如果第一主导电材料是铝(Al)并且第二主导电材料是铜(Cu)，则金属间相材料可以是铜和铝的合金(例如Cu9Al4)。
例如，第一和第二主导电材料可包括低电阻率，并且可以这样的方式被选取：使得它们在将结合结构150附接到导电接触焊盘结构110期间和之后包括到彼此的高粘附力。
金属间相区域可建立在导电接触焊盘结构110与结合结构150之间的连接部。例如，金属间相区域可位于封闭的界面区域160处，并且在整个封闭的界面区域160之上延伸。可选地，如果几个封闭的界面区域(例如，多个界面区域)位于导电接触焊盘结构110与结合结构150之间，则金属间相区域可位于每个封闭的界面区域处。
附加地，结合结构150可在周边的界面区域处与导电接触焊盘结构接触(触碰)。周边的界面区域可位于封闭的界面区域160外，并且在劣化防止结构140外。例如，封闭的界面区域160可位于劣化防止结构140的一侧之上，周边的界面区域可位于劣化防止结构140的另一侧(例如，相反侧)。
附加地，周边的金属间相区域可位于周边的界面区域处。周边的界面区域和/或周边的金属间相区域可增加在结合结构150与导电接触焊盘结构110之间的粘附力和/或降低在结合结构150与导电接触焊盘结构110之间的接触电阻。
可选地，周边的界面区域可侧向包围劣化防止结构140。以这种方式，结合结构150可跨越整个封闭的界面区域160以及跨越整个劣化防止结构140侧向延伸到周边的界面区域，使得封闭的界面区域160可由结合结构150的一部分从上方，由导电接触焊盘结构110的一部分从下方，并且由劣化防止结构140侧向地包封，并因此被全方位保护以防止劣化过程和/或腐蚀性元素。这可在结合结构150与导电接触焊盘结构110之间提供更可靠的电接触部。
例如，封闭的界面区域160的最大侧向延伸尺度可小于在导电接触焊盘结构110与结合结构150之间的整个界面区域的最大侧向延伸尺度的90％(或小于80％，或小于70％)。
整个界面区域可包括封闭的界面区域160(或多个封闭的界面区域)、周边的界面区域、和位于劣化防止结构140与结合结构150之间(或劣化防止结构140与导电接触焊盘结构110之间)的界面区域。整个界面区域的最大侧向延伸尺度可以是从位于周边的界面区域之上(或劣化防止结构140之上，或封闭的界面区域160之上)的点到位于周边的界面区域之上(或劣化防止结构140之上，或封闭的界面区域160之上)的另一点的最大侧向距离(例如，直侧向线的长度)。如果周边的界面区域侧向包围劣化防止结构140，则整个界面区域的最大侧向延伸尺度可以是周边的界面区域的最大侧向延伸尺度(例如，周边的界面区域的最大侧向直径)。
封闭的界面区域160的最大侧向延伸尺度可以是从位于封闭的界面区域160之上的点到位于封闭的界面区域160之上的另一点的最大侧向距离(例如，直侧向线的长度)。例如，封闭的界面区域160的最大侧向延伸尺度可以是封闭的界面区域160的最大侧向直径。
封闭的界面区域(其最大侧向延伸尺度小于在结合结构150与导电接触焊盘结构110之间的整个界面区域的最大侧向延伸尺度)可允许结合结构150与导电接触焊盘结构110之上的规定位置的较大制造公差(例如较大的可容许侧向偏移)。例如，结合结构150与在导电接触焊盘结构110之上的规定的结合位置的较大的偏移可被接受，这是因为由于较大的整个界面区域，结合结构150仍然可跨越整个封闭的界面区域160侧向延伸尺度，劣化防止结构140可仍然位于结合结构150的一部分与导电接触焊盘结构110的一部分之间。因此，在制造半导体装置100期间的产量可增加。
例如，封闭的界面区域160的总侧向面积或所有封闭的界面区域的总侧向面积可大于在导电接触焊盘结构110与结合结构150之间的整个界面区域的侧向面积的60％(或大于70％，或大于80％)。
即使例如在周边的界面区域处可能发生的劣化(例如，腐蚀)的情况下，这仍可提供足够的电接触(例如，足够低的接触电阻)和/或在结合结构150与导电接触焊盘结构110之间的足够的粘附力。整个界面区域的侧向面积可以是封闭的界面区域的(或所有封闭的界面区域的)总侧向面积、周边的界面区域的侧向面积(或多个周边的界面区域的侧向面积)和劣化防止结构140的侧向面积的总和。
例如，封闭的界面区域160的(或所有封闭的界面区域的)总侧向面积可至少与结合结构150的最小横截面面积一样大。封闭的界面区域160的载流能力然后可至少与结合结构150的载流能力一样大。如果封闭的界面区域160的侧向面积至少等于或者大于结合结构150的最小横截面面积，那么由于在运行半导体装置100期间，封闭的界面区域160可承载与结合结构150相同的电流，因此劣化防止结构140可不降低结合结构150和导电接触焊盘结构110的组件的载流能力。例如，如果结合结构150包括结合线，则封闭的界面区域160的侧向面积可至少与结合线的最小横截面面积一样大。
例如，多个封闭的界面区域可位于导电接触焊盘结构110与结合结构150之间。多个封闭的界面区域中的每个封闭的界面区域可由劣化防止结构140侧向包围。例如，封闭的界面区域的数量可大于2(或大于4、或大于8、或大于16、或大于25)和/或小于100(或小于50、或小于30)。例如，封闭的界面区域的侧向形状可以是正方形、矩形、菱形、梯形、圆形和/或椭圆形。
劣化防止结构140可将导电接触焊盘结构110的前侧表面分成多个前侧表面区域。这些前侧表面区域中的每个可由劣化防止结构140侧向包围，使得劣化防止结构140可在相邻的前侧表面区域之间侧向延伸。导电接触焊盘结构110的前侧表面可以是导电接触焊盘结构110的最接近结合结构150的侧表面。当结合结构150结合到导电接触焊盘结构110(例如，结合到导电接触焊盘结构110的前侧表面)时，位于结合结构150的部分与导电接触焊盘结构110的部分之间的前侧表面区域可变成封闭的界面区域。其它前侧表面区域可排除与结合结构150的任何接触(或者可仅部分地与结合结构150接触)，因此可能不会变成封闭的界面区域。提供前侧表面区域可允许结合结构150与在导电接触焊盘结构110之上的规定位置的较大制造公差(例如，较大的可容许的侧向偏移)。例如，如果结合结构150的位置侧向偏离于导电接触焊盘结构110之上的规定位置，那么不同的前侧表面区域可变成封闭的界面区域。尽管结合结构150的侧向偏移，但是由劣化防止结构140侧向包围并垂直方向上位于结合结构150的一部分与导电接触焊盘结构110的一部分之间的至少一个封闭的界面区域可在结合期间由于多个前侧表面区域而形成。
附加地，半导体装置100还可包括半导体封装体结构。半导体封装体结构可包括模制材料(例如模制化合物)。封闭的界面区域160可至少通过劣化防止结构140与模制材料分离。
半导体封装体结构的模制材料可包括化学活性成分，例如，其可能够引起在结合结构150与导电接触焊盘结构110之间的界面处的劣化(例如腐蚀或其它化学反应)。例如，位于结合结构150与导电接触焊盘结构110之间的界面处的金属间相区域的金属间相材料可能会易遭受由模制材料引起的劣化。例如，化学活性成分可包含(例如，可以是)粘附促进化学品(例如粘合促进剂)，如硫、氯和/或氧。粘附促进化学品可提供半导体封装体结构与由半导体装置包括的半导体芯片之间的改进的粘附力，并因此可减少和/或防止半导体封装体结构从半导体芯片的层离。
至少通过劣化防止结构140将封闭的界面区域160与模制材料分离，可防止和/或至少减小结合结构150与导电接触焊盘结构110之间的电接触部和/或粘附力的劣化。例如，可防止的是：位于封闭的界面区域160处的金属间相区域的金属间相材料(和/或结合结构150的材料，和/或导电接触焊盘结构110的材料)可与模制材料的化学活性成分发生化学反应。因此，可防止可在封闭的界面区域160处形成基本上非导电材料和/或低粘合性材料的化学反应。封闭的界面区域160可排除与半导体封装体结构的模制材料的任何接触。
例如，半导体封装体结构的模制材料可与导电接触焊盘结构110的在封闭的界面区域160外的部分接触和/或可与结合结构150接触。例如，模制材料可保护半导体装置100免于受到环境影响，例如热、低温、潮湿、机械冲击、和/或静电放电。模制材料可通过在结合结构150周围形成来机械地支持(例如，支撑)该结合结构150，并且可保护结合结构150和/或导电接触焊盘结构免受层离和/或撕扯。
例如，劣化防止结构140可包括延伸到导电接触焊盘结构110中的沟槽。沟槽可中断在结合结构150与导电接触焊盘结构110之间的界面，使得封闭的界面区域160可至少通过沟槽的宽度与周边的界面区域侧向分离。由于不存在导电接触焊盘结构110的材料，因此金属间相材料可能不会形成在沟槽与结合结构150之间的界面处。
对于劣化过程发生和/或扩散，可需要在结合结构150与至少导电接触焊盘结构110之间的直接接触。此外，劣化过程可需要例如金属间相材料和/或半导体封装体结构的模制材料的存在。例如，如果劣化过程在封闭的界面区域外并且在劣化防止结构140外开始(例如，在结合结构150与导电接触焊盘结构110之间的周边的界面区域处)，那么劣化过程可仅扩散到沟槽，这是因为沟槽提供了结合结构150与导电接触焊盘结构110之间的直接接触的不连续性。由于在沟槽的顶侧处不存在导电接触焊盘结构110的材料，因此劣化过程可能不会进一步扩散到封闭的界面区域160。
例如，如果劣化过程包括基于结合结构150的材料和导电接触焊盘结构的材料的化学反应，则在沟槽与结合结构150之间的界面区域处可能缺失反应物(例如导电接触焊盘结构110的材料)。因此，这种化学反应可在沟槽处停止。
例如，在劣化防止结构140与导电接触焊盘结构110的背侧表面之间的最小垂直距离可大于100nm(或大于200nm、或大于500nm、或大于1μm)。
例如，导电接触焊盘结构110的位于劣化防止结构140垂直下方的部分(例如，第一部分)可从劣化防止结构140延伸到导电接触焊盘结构110的背侧表面。导电接触焊盘结构110可包括从封闭的界面区域160垂直延伸到导电接触焊盘结构110的背侧表面的第二部分。导电接触焊盘结构110的第一部分可侧向包围第二部分。导电接触焊盘结构110的第一部分可与第二部分接触。
如果劣化防止结构140包括沟槽，则沟槽可从导电接触焊盘结构110的前侧表面延伸到导电接触焊盘结构110中。例如，劣化防止结构140的垂直延伸尺度(例如，沟槽)可大于500nm(或大于1μm、或大于2μm、或大于4μm)和/或可小于10μm(或8μm或5μm)。沟槽的垂直延伸尺度可至少小于导电接触焊盘结构110的厚度。导电接触焊盘结构110的第一部分然后可从沟槽(例如，从沟槽的底部)垂直延伸到导电接触焊盘结构110的背侧表面。例如，导电接触焊盘结构110的第一部分的最小垂直延伸尺度然后可大于100nm(或大于200nm、或大于500nm、或大于1μm)。
导电接触焊盘结构110的最大厚度可大于2μm(或大于3μm、或大于4μm、或大于6μm)，并且可小于100μm(或小于50μm、或小于20μm、或小于10μm)。
导电接触焊盘结构110的背侧表面可以是导电接触焊盘结构110的离结合结构150最远和/或与导电接触焊盘结构110的前侧表面相反的侧向表面。例如，导电接触焊盘结构110的背侧表面可以是导电接触焊盘结构110的位于最靠近由半导体装置100包含的半导体衬底的侧向表面。
通过在劣化防止结构140与导电接触焊盘结构110的背侧表面之间保持足够大的垂直距离，结合结构150与连接到导电接触焊盘结构110的背侧表面的电气结构(例如半导体装置100的垂直布线元件和/或电元件结构)之间的电连接性(例如电阻)可较少受到劣化防止结构140的影响和/或不受影响。导电接触焊盘结构110的第二部分(所述第二部分从封闭的界面区域160垂直延伸到导电接触焊盘结构110的背侧表面，并且可选地与导电接触焊盘结构110的第一部分接触)，可进一步提供和/或改善与连接到导电接触焊盘结构110的背侧表面的电气结构的电连接性。导电接触焊盘结构110的第二部分例如可在整个封闭的界面区域160下方侧向延伸。
可选地，沟槽可填充有固体介电材料。例如，固体介电材料可包括氧化硅(例如二氧化硅和/或一氧化硅)、氮化硅和/或其它无机或有机绝缘固体材料。替代地，腔可位于沟槽中。例如，可在将结合结构150结合到导电接触焊盘结构110期间，将腔填充以施加到半导体装置100的气体。例如，该气体可包括氮、氢和/或其它不含氧的气体。
填充有固体介电材料的沟槽可包括比具有腔的沟槽更小的宽度。固体介电材料可避免或防止导电材料(例如，导电接触焊盘结构110的材料和/或结合结构150的材料)在结合期间移动(例如溅入)到沟槽中。因此，防止了导电材料可封闭沟槽，并且可为劣化过程提供从封闭的界面区域160外到封闭的界面区域160的路径。沟槽的较小宽度可使得产生封闭的界面区域的更大的总侧向面积，因此可在结合结构150与导电接触焊盘结构110之间提供较低的电阻和/或更高的粘附力。
具有腔的沟槽可包括与填充以固体介电材料的沟槽相比更大的宽度。然而，具有腔的沟槽可避免用固体介电材料填充沟槽的附加制造步骤。
例如，劣化防止结构140的最小宽度可大于1μm(或大于1.5μm、或大于2μm、或大于4μm、或大于8μm)。劣化防止结构140的最大宽度例如可小于20μm(或小于15μm、或小于10μm、或小于5μm、或小于3μm)。
劣化防止结构140的较大宽度可为封闭的界面区域160提供更好的针对劣化过程的保护。劣化防止结构140的较小宽度可提供在结合结构150与导电接触焊盘结构110之间较低的电阻和/或较高的粘附力。
替代于或附加于包括沟槽的劣化防止结构140，劣化防止结构140可包括形成在导电接触焊盘结构110的表面之上的固体介电材料结构。
例如，在结合温度下进行结合期间，固体介电材料结构的固体介电材料可比导电接触焊盘结构110的材料和/或结合结构150的材料更硬。在将结合结构150附接到导电接触焊盘结构110期间(例如，在结合期间)，固体介电材料结构可被按压至导电接触焊盘结构110中和/或按压至结合结构150中，使得固体介电材料结构可侧向包围垂直方向上位于结合结构150与导电接触焊盘结构110之间的封闭的界面区域。例如，固体介电材料结构的固体介电材料可包括氧化硅(例如二氧化硅和/或一氧化硅)、氮化硅、和/或其它无机或有机绝缘固体材料。例如，劣化防止结构140(例如，固体介电材料结构)的垂直延伸尺度可大于500nm(或大于1μm、或大于2μm、或大于4μm)和/或可小于10μm(或8μm、或5μm)。
通过提供形成在导电接触焊盘结构110的表面之上的固体介电材料结构，可避免在导电接触焊盘结构中形成沟槽的制造步骤，并且半导体装置100的制造可变得更加具有时间效率和/或更加具有成本效率。此外，固体介电材料结构可比沟槽更少地影响到电气结构的电连接性，所述电气结构连接到导电接触焊盘结构110的背侧表面。
例如，劣化防止结构140可包括导电层。导电层可包括不同于导电接触焊盘结构110的材料并且不同于结合结构150的材料的导电材料。例如，导电层的导电材料可不同于导电接触焊盘结构110的第一主导电材料，并且可不同于结合结构的第二主导电材料。
例如，导电层可用作用于防止原子从结合结构150扩散到导电接触焊盘结构110和/或反之亦然的扩散停止部。以这种方式，可防止在结合结构150与劣化防止结构140之间的界面区域处形成基于结合结构150的材料和基于导电接触焊盘结构110的材料的金属间相材料。由于在结合结构150与劣化防止结构140之间的界面区域处不存在金属间相材料，因此可防止产生于封闭的界面区域160外的以及劣化防止结构140外(例如，在周边的界面区域处)的劣化过程扩散到封闭的界面区域160。
导电层还可用作粘附促进剂，用于增加结合结构150到导电接触焊盘结构110的粘附力，和/或用于增加半导体封装体材料(例如模制材料)到由半导体装置100包含的半导体芯片的粘附力。
附加于或者替代于导电层，劣化防止结构140可包括也可用作扩散停止部和/或类似于导电层的粘附促进剂的薄陶瓷层。
例如，导电层可包括钛(Ti)、氮化钛(TiN)、钛-钨(TiW)、钨(W)、镍(Ni)、钯(Pd)、和/或其任何合金。薄陶瓷层可包括氮化钛(TiN)和/或氮化钽(TaN)。
导电层和/或薄陶瓷层也可比介电固体材料(例如氧化硅、氮化硅、和/或其它无机绝缘固体材料)更具延展性(例如较不易碎)。因此，导电层和/或薄陶瓷层可因此不易遭受结合期间的结合力和引起的开始裂化。
例如，导电层的(和/或薄陶瓷层的)厚度可小于1μm(或小于600nm、或小于400nm、或小于200nm)和/或可大于50nm(或大于100nm、或大于300nm、或大于500nm)。
可选地，导电层(和/或薄陶瓷层)可从封闭的界面区域160侧向延伸至少到导电接触焊盘结构110的边缘。例如，导电层(和/或薄陶瓷层)可从封闭的界面区域160侧向延伸到导电接触焊盘结构110的所有边缘。导电接触焊盘结构110的边缘可以是导电接触焊盘结构110的侧向极限(例如，导电接触焊盘结构110的导电材料与半导体芯片的绝缘材料或半导体材料之间的边界线)。
附加地，多个封闭的界面区域可位于结合结构150与导电接触焊盘结构110之间，并且每个封闭的界面区域可由导电层(和/或薄陶瓷层)侧向包围。
从封闭的界面区域160侧向延伸至少到导电接触焊盘结构110的边缘(和/或导电接触焊盘结构110的所有边缘)的导电层(和/或薄陶瓷层)可减少和/或防止在导电接触焊盘结构110的前侧表面之上的任何地方发生劣化过程(例如，腐蚀)。因此，不仅封闭的界面区域160，而且导电接触焊盘结构110的前侧表面的其余部分可被保护免受劣化(例如，免受腐蚀)。
根据一个示例，结合结构150包括结合线和第一结合球和第二结合球。第一结合球位于半导体装置100的布线层堆叠的导电接触焊盘结构之上，第二结合球位于半导体装置100的引线框架的接触焊盘上。在另一示例中，半导体装置100是被安装到电路板的倒装芯片，结合结构150是位于半导体装置100的布线层堆叠的导电接触焊盘结构110与位于电路板之上的焊盘(例如，接触面)之间的结合球。
例如，垂直方向、垂直尺寸(例如，深度)、区域的和/或层的厚度、以及结构的厚度可例如被测量为与导电接触焊盘结构110的前侧表面正交(和/或与由半导体装置100包括的半导体衬底的前侧表面正交)。可平行于导电接触焊盘结构110的前侧表面(和/或平行于由半导体装置100包括的半导体衬底的前侧表面)测量侧向方向和侧向尺寸(例如，长度和宽度)。如果涉及区域的、面积的、结构的(例如，劣化防止结构140的或劣化防止结构140所包括的沟槽的)、和/或层的长度和/或宽度，那么例如长度表示结构的和/或层的较长的侧向尺寸，宽度表示较短的侧向尺寸。
例如，在矩形的侧向形状的情况下，矩形的侧向形状的宽度可指在矩形的侧向形状的平行边缘中的任何一对之间的最小距离。在环形侧向形状、侧向环形状和/或侧向圈形状的情况下(例如，侧向包围封闭的界面区域160的环形的劣化防止结构140)，宽度可分别指在环形侧向形状的、侧向环形状的和/或侧向圈形状的外圆周与内圆周之间的差。
在垂直方向和/或侧向方向上，区域的、结构的和/或层的宽度可变化。在这种情况下，区域的、结构的和/或层的最大宽度可分别指分别沿区域的、结构的和/或层的垂直延伸尺度和/或侧向延伸尺度出现的区域的、结构的和/或层的最大宽度。相应地，区域的、结构的和/或层的最小宽度可分别指分别沿区域的、结构的和/或层的垂直延伸尺度和/或侧向延伸尺度出现的区域的、结构的和/或层的最小宽度。
导电接触焊盘结构110可通过半导体装置100的形成在半导体衬底之上的布线层堆叠内的一个或一个以上布线结构，电连接到半导体装置100的半导体衬底的一个或一个以上掺杂区域(例如晶体管结构的源极或漏极掺杂区域)。布线层堆叠可包括一个或一个以上侧向布线层和一个或一个以上垂直布线层和焊盘金属化层。侧向布线层(例如金属层)可以是用于实现连接侧向布线层的垂直电连接部(通孔)之间的侧向电连接部的层。垂直布线层(例如，通孔层，例如金属间介电层或金属前(pre-metal)介电层)可以是用于实现在侧向布线层之间的或侧向布线层与半导体衬底的掺杂区域之间的垂直电连接部(通孔)的层。
半导体衬底可以是硅衬底。替代地，半导体衬底可以是具有比硅的带隙(1.1eV)大的带隙的宽带隙半导体衬底。例如，半导体衬底可以是碳化硅(SiC)基半导体衬底，或砷化镓(GaAs)基半导体衬底、或氮化镓(GaN)基半导体衬底。半导体衬底可以是半导体晶片或半导体芯片。
例如，半导体装置100可以是处理器装置、存储装置、传感器装置、和/或功率半导体装置。例如，功率半导体装置或功率半导体装置的电气结构(例如半导体装置的晶体管布置结构和/或半导体装置的二极管布置结构)可具有大于10V、大于100V、或大于500V或大于1000V的击穿电压或阻断电压。
图2a示出根据一个实施例的半导体装置200的穿过导电接触焊盘结构110、结合结构150和劣化防止结构140的部分的示意性横截面。半导体装置200可类似于图1的半导体装置100。
半导体装置200的劣化防止结构140垂直方向上位于半导体装置200的结合结构150与导电接触焊盘结构110之间，并且侧向包围位于结合结构150与导电接触焊盘结构110之间的封闭的界面区域160。半导体装置200的劣化防止结构140是沟槽。沟槽从导电接触焊盘结构110的前侧表面延伸到导电接触焊盘结构110中，但不通过导电接触焊盘结构110。腔位于沟槽中。在将结合结构150附接到导电接触焊盘结构110期间，腔可填充有施加到半导体装置100的气体。替代地，沟槽可填充以介电固体材料。
如示出半导体装置200的一部分的示意性俯视图的图2b所显示那样，劣化防止结构140包括环形侧向形状，并且侧向包围包括圆形的侧向形状的封闭的界面区域160。然而，不同的侧向几何形状也是可能的，例如椭圆形、矩形、正方形、梯形等。周边的界面区域162垂直方向上位于结合结构150与导电接触焊盘结构110之间，并且侧向包围劣化防止结构140。
导电接触焊盘结构110包括在封闭的界面区域160处的封闭的金属间相区域。例如，封闭的界面区域160可以是封闭的金属间相区域和/或与封闭的金属间相区域相一致。此外，导电接触焊盘结构110包括在周边的界面区域162处的周边的金属间相区域。例如，所述周边的界面区域162可以是周边的金属间相区域和/或与周边的金属间相区域相一致。
半导体装置200包括半导体封装体结构170，所述半导体封装体结构170与结合结构150接触并且与导电接触焊盘结构110接触，并且可与周边的金属间相区域的材料的一部分接触。半导体封装体结构170可包括模制材料。由于模制材料与周边的金属间相区域的材料相接触，因此劣化过程可在导电接触焊盘结构110的前侧表面处，周边的界面区域162的外侧向圆周处开始。该劣化过程可如图2a中的虚线箭头所示的那样朝向劣化防止结构140扩散。由于在劣化防止结构140与结合结构150之间的界面区域处不存在金属间相材料，因此劣化防止结构140可然后停止劣化过程的扩散。
例如，图2a示出根据本公开的一个实施例的，具有凹槽(例如，包括具有腔的沟槽的劣化防止结构)的焊盘(例如，导电接触焊盘结构)的横截面。该凹槽可防止铜线(例如，结合结构)与铝-焊盘(例如，包括铝的导电接触焊盘结构)之间的直接接触。这可排除铝-铜金属间相的形成。如果没有金属间相，则可能不会发生腐蚀反应(例如，劣化过程)。同时，如果凹槽包括封闭的(侧向)形状，则不会将腐蚀性元素输送到结合部的中部(例如，输送到封闭的界面区域)。劣化可就在凹槽之前停止。凹槽可以像密封环一样工作。
新的(例如，附加的)材料可不添加到半导体装置200，并且鉴定工作(qualification efforts)可能是最小的。可需要仅少许附加的光刻操作和/或工作计划的最小变化。焊盘的电连接性可以不变，并且可避免芯片布局的重新设计。劣化防止结构可允许几何形状的丰富变化，并且可适应于不同的需求(例如，不同的几何需求)。
凹槽的几何形状可满足几个要求。凹槽可足够深，以免在结合期间被破坏。凹槽的深度可小于焊盘的厚度。否则可能会改变电连接性并且可能会发生芯片布局改变。凹槽可足够宽，以便在结合期间不会由于铝的飞溅而被完全填充，但宽度可足够窄以避免减小结合线接触面积。例如，凹槽可将结合结构与导电接触焊盘结构的接触面积减少小于30％。凹槽可充分远离结合部的外边缘地布置(例如，凹槽的半径可足够小)。
结合可具有离规定位置的一些(侧向)偏移(例如，约为结合球尺寸的25％)。例如，在结合之前偏移可达到结合球直径的25％。如果凹槽半径足够小，则移位的结合位置仍然可完全覆盖中心结合区域(例如，封闭的界面区域)，从而防止其直接接触模制化合物(例如，半导体封装体结构的模制材料)。这可以防止扩散路径被打开，并因此可防止密封效果的损失。例如，可用机械仿真来设计凹槽几何形状。
更多细节和方面结合上文或下文描述的实施例被提及。图2所示的实施例可包括一个或一个以上可选的附加特征，所述附加特征相应于结合所提出的概念而提及的一个或一个以上方面，或相应于上文(例如图1)或下文(例如图3a-11)描述的一个或一个以上实施例。
图3a示出根据一个实施例的在初始结合步骤半导体装置300的穿过导电接触焊盘结构110、结合结构150和劣化防止结构140的部分的示意性横截面。图3b示出在结合之后半导体装置300的穿过导电接触焊盘结构110、结合结构150和劣化防止结构140的部分的示意性横截面。半导体装置300可类似于图2a、图2b的半导体装置200。
半导体装置300的导电接触焊盘结构110包括沟槽(例如，凹槽)。沟槽包括环形侧向形状。腔布置在沟槽中。图3a和图3b示出沟槽的尺寸。沟槽的尺寸可基于金属在塑性变形期间可基本上表现为不可压缩的材料的假设。沟槽可以以下方式定制尺寸：使得在附接结合结构之后，沟槽的体积(例如，位于沟槽中的腔的体积)可大于导电接触焊盘结构110的在将结合结构150附接到导电接触焊盘结构110期间移位的部分的体积(例如，沟槽的体积在附接结合结构150之后可大于溅出的铝的体积)。
在该示例中，导电接触焊盘结构110的厚度(例如，焊盘厚度)为3μm，在结合期间穿过距离dpen为1μm，在结合前沟槽深度为2μm，使得结合后沟槽的深度dtrench为1μm，在结合结构150与导电接触焊盘结构110之间的整个界面区域的半径rtot(例如，在结合后接触区域的半径)为30μm，沟槽的环形侧向形状的平均半径rtrench为25μm。
沟槽宽度Wg(例如，劣化防止结构140的宽度)可从以下二次方程式获得，其中，导电接触焊盘结构110的在结合期间移位的部分的体积Vdisplaced已经被设置为等于在结合后的沟槽的体积Vtrench after bonding：
Vdisplaced＝Vtrench after bonding
1.0μm·π·(25μm-Wg/2)2＝2·π·25μm·1.0μm·Wg
求解沟槽宽度Wg的这个方程式，得出约8.6μm的沟槽宽度Wg。
在该示例中，与整个界面区域的侧向面积(例如，包括结合结构150与导电接触焊盘结构110之间的整个接触面积和结合结构150与劣化防止结构140之间的交界面面积的整个接触面积)相比，沟槽占据的侧向面积(例如，凹槽的面积)相对较大：
在其他示例中，沟槽可包括较大深度，使得沟槽的宽度并从而由沟槽占据的侧向面积可减小。
更多细节和方面结合上文或下文描述的实施例被提及。图3a、图3b所示的实施例可包括一个或一个以上可选的附加特征，所述附加特征相应于结合所提出的概念而提及的一个或一个以上方面，或相应于上文(例如图1-2)或下文(例如图4-11)描述的一个或一个以上实施例。
图4示出根据一个实施例的半导体装置400的穿过导电接触焊盘结构110、结合结构150、和劣化防止结构140的部分的示意性横截面。附加地，半导体装置400包括可包括模制材料的半导体封装体结构170。半导体装置400可类似于图2的半导体装置200和/或可类似于图3的半导体装置300。
劣化防止结构140包括沟槽。腔位于沟槽中。导电接触焊盘结构的材料112(例如，铝)被选择性地沉积在导电接触焊盘结构110(例如，焊盘)之上以形成沟槽，并且以提供与凹槽相同的(或类似的)密封效果。例如，封闭的界面区域可垂直方向上位于导电接触焊盘结构的附加的沉积材料112的第一部分与结合结构150之间。周边的界面区域可垂直方向上位于导电接触焊盘结构110的附加的沉积材料112的第二部分与结合结构150之间。位于导电接触焊盘结构110的附加的沉积材料112的第一部分与第二部分之间的区域可以被留空，使得沟槽形成在导电接触焊盘结构110的附加的沉积材料112的第一部分与第二部分之间。该沟槽然后可侧向包围封闭的界面区域并且可将封闭的界面区域与周边的界面区域侧向分离。这样，可避免焊盘(例如，导电接触焊盘结构110)的部分蚀刻。
例如，图4示出具有选择性沉积的铝的设计(例如，变型)，其可提供(与图2的半导体装置200的劣化防止结构140)相同的(或类似的)密封效果。
更多细节和方面结合上文或下文描述的实施例被提及。图4所示的实施例可包括一个或一个以上可选的附加特征，所述附加特征相应于结合所提出的概念而提及的一个或一个以上方面，或相应于上文(例如图1-3b)或下文(例如图5-11)描述的一个或一个以上实施例。
图5示出根据一个实施例的半导体装置500的穿过导电接触焊盘结构110、结合结构150、和劣化防止结构140的部分的示意性横截面。附加地，半导体装置400包括可包括模制材料的半导体封装体结构170。半导体装置500可类似于图4的半导体装置400。
与劣化防止结构可以是具有可填充以气体(该气体在结合工具室中)的腔的沟槽的实施例相比，半导体装置500的劣化防止结构140是填充以固体介电材料的沟槽。填充以固体介电材料的沟槽可防止用导电接触焊盘结构110的在结合期间移位的材料填充沟槽。例如，可防止在结合期间被飞溅的铝完全填充凹槽。因此，可通过用固体介电材料填充沟槽来防止沟槽(例如，凹槽)的破坏和密封效果的损失(例如，劣化防止的损失)。
填充以固体介电材料的沟槽可包括比具有腔的沟槽更小的横截面和/或更小的体积。例如，填充以固体介电材料的沟槽的垂直横截面面积可比具有腔的沟槽的横截面面积至少小十倍。例如，填充有固体介电材料的沟槽的宽度可比具有腔的沟槽的宽度小至少三倍(或至少四倍)。因此，填充有固体介电材料的沟槽可仅稍微减小结合结构150与导电接触焊盘结构110之间的电接触面积(例如，线-焊盘接触面积)。固体介电材料可包括氧化硅SiOx(例如，一氧化硅和/或二氧化硅)和/或其它无机或有机绝缘固体材料。替代地，沟槽也可用半导体材料(例如，多晶硅)填充。
例如，图5示出填充有电介质，以避免溅出的铝填充凹槽的凹槽。
更多细节和方面结合上文或下文描述的实施例被提及。图5所示的实施例可包括一个或一个以上可选的附加特征，所述附加特征相应于结合所提出的概念而提及的一个或一个以上方面，或相应于上文(例如图1-4)或下文(例如图6a-11)描述的一个或一个以上实施例。
图6a示出在初始结合步骤中半导体装置600的穿过导电接触焊盘结构110、结合结构150、和劣化防止结构140的部分的示意性横截面。半导体装置600可类似于图1的半导体装置100。
半导体装置600的劣化防止结构140包括形成在导电接触焊盘结构110的表面(例如，前侧表面)之上的固体介电材料结构。在初始结合步骤中，固体介电材料结构侧向包围导电接触焊盘结构110的封闭的前侧表面区。可选地，固体介电材料结构还可包围导电接触焊盘结构110的多个前侧表面区，并且可在相邻的前侧表面区之间侧向延伸。
结构化的电介质的沉积可在没有凹槽的情况下(例如，没有延伸到导电接触焊盘结构110中的沟槽的情况下)提供密封效果(例如劣化防止)。在结合温度下，固体介电材料(例如，SiOx)可比导电接触焊盘结构110的材料(例如铝)更硬。因此，在结合期间，可将固体介电材料结构(例如，电介质的结构化层)按压到导电接触焊盘结构110中，将结合结构150的中心区域(例如，封闭的界面区域160)与结合结构150的外部边缘分开。这可防止在封闭的界面区域处的劣化(例如，腐蚀)并且可提供密封效果。
图6b示出在结合之后并且在形成与导电接触焊盘结构110和与结合结构150接触的半导体封装体结构170之后，半导体装置600的穿过导电接触焊盘结构110、结合结构150以及劣化防止结构140的部分的示意性横截面。固体介电材料结构部分地按压到结合结构150中，并部分地按压到导电接触焊盘结构110中。结合结构150的一部分在侧向包围固体介电材料结构的周边的界面区域处与导电接触焊盘结构110接触。周边的金属间相区域可位于周边的界面区域处。第一腔144侧向上位于周边的界面区域与固体介电材料结构之间。第一腔144可侧向包围固体介电材料结构，并且可附加地支持劣化防止(例如，由于在第一腔144处不存在金属间相材料)。
结合结构150在封闭的界面区域160处与导电接触焊盘结构110接触(或者可选地可在多个封闭的界面区域处与导电接触焊盘结构110接触)。封闭的界面区域可在结合期间通过将导电接触焊盘结构110的封闭的前侧表面区(或分别地多个封闭的前侧表面区)与结合结构150接触而形成。封闭的金属间相区域可位于封闭的界面区域160处(或者多个封闭的金属间相区域可分别位于多个封闭的界面区域的封闭的界面区域处)。第二腔146侧向上位于固体介电材料结构与封闭的界面区域160之间，并且可侧向包围封闭的界面区域160。第二腔146可附加地支撑劣化防止(例如，由于在第二腔146处不存在金属间相材料)。
替代地，第一腔144和/或第二腔146可用导电接触焊盘结构110的材料和/或用结合结构150的材料填充。
例如，图6a示出在结合之前的结构化电介质(例如，固体介电材料结构)，图6b示出结合之后的结构化电介质。结构化的电介质可提供密封效果(例如，在结合结构150与导电接触焊盘结构110之间的接触的劣化防止)。
更多细节和方面结合上文或下文描述的实施例被提及。图6所示的实施例可包括一个或一个以上可选的附加特征，所述附加特征相应于结合所提出的概念而提及的一个或一个以上方面，或相应于上文(例如图1-5)或下文(例如图7-11)描述的一个或一个以上实施例。
图7示出半导体装置700的穿过导电接触焊盘结构110、结合结构150和劣化防止结构140的部分的示意性横截面。半导体装置700可类似于图1的半导体装置100。附加地，半导体装置700包括与结合结构150以及与劣化防止结构140接触的半导体封装体结构170。半导体封装体结构170可包括模制材料。然而，由劣化防止结构140侧向包围的封闭的界面区域160不与半导体封装体结构170接触。封闭的界面区域160可通过结合结构150与半导体封装体结构170在垂直方向上分离，并且可通过劣化防止结构140与半导体封装体结构170侧向上分离。封闭的金属间相区域可位于封闭的界面区域160处。
半导体装置700的劣化防止结构140包括导电层。导电层可包括不同于导电接触焊盘结构110的材料(例如，第一主导电材料)并且不同于结合结构150的材料(例如，第二主导电材料)的导电材料。导电层的第一部分(直接地)垂直方向上位于结合结构150与导电接触焊盘结构110之间。导电层的第一部分可侧向包围封闭的界面区域160，并且可直接邻近于封闭的界面区域160。导电层的第一部分可从封闭的界面区域160侧向延伸到结合结构150的位于导电接触焊盘结构110的前侧表面处的部分的外径。例如，导电层的第一部分的最大宽度(例如，从封闭的界面区域160到结合结构150的位于导电接触焊盘结构110的前侧表面处的部分的外径的侧向距离)可比结合结构150的位于导电接触焊盘结构110的前侧表面处的部分的直径小20％(或小10％)和/或大3％(或大5％)。
这可防止在封闭的界面区域外形成金属间相材料，并且可防止与半导体封装体结构170的模制材料接触的任何金属间相材料。相应地，这可防止劣化过程(例如腐蚀)在结合结构150与导电接触焊盘结构110之间的整个界面区域处开始。因此，可防止结合结构150与导电接触焊盘结构110之间的接触的劣化。
导电层的第二部分(直接)垂直方向上位于半导体封装体结构170与导电接触焊盘结构110之间。导电层的第二部分可侧向包围导电层的第一部分和/或可直接邻近导电层的第一部分。例如，导电层的第二部分可从导电层的第一部分至少侧向延伸到导电接触焊盘结构110的边缘(或所有边缘)。这样，导电层的第二部分可减少和/或防止半导体封装体结构170的模制材料与导电接触焊盘结构110(例如，导电接触焊盘结构110的纵向上不位于结合结构150下方的部分)之间的接触。这可防止劣化过程(例如腐蚀)在导电接触焊盘结构110的垂直方向上不位于结合结构150下方的部分处开始。
例如，图7示出保护结合部的中心区域的结构化的薄金属层(例如，导电层)。为实现密封效果(例如，劣化防止)，可应用可用作扩散停止部和/或粘合促进剂的金属的薄的结构化层。这可以是TiN、Ti/TiN、TaN、TiW、Ni/Pd等。与使用电介质(例如，半导体装置500和半导体装置600)相比，金属可更具延展性。例如，它们可承受具有较高的结合力的结合，和/或在结合期间比电介质结构更不易于遭受破坏。结构化的薄金属层的使用可防止裂纹的出现，并因此可防止为腐蚀性元素打开输送路径，并且可防止密封效果的至少部分损失。附加地，薄金属层还可允许垂直方向上位于在结合结构150与导电接触焊盘结构110之间的具有多个封闭的界面区域的设计。替代地，薄金属可用作非结构化的钝化层，覆盖焊盘整个区域(例如，导电接触焊盘结构110的整个前侧表面)。
更多细节和方面结合上文或下文描述的实施例被提及。图7所示的实施例可包括一个或一个以上可选的附加特征，所述附加特征相应于结合所提出的概念而提及的一个或一个以上方面，或相应于上文(例如图1-6b)或下文(例如图8-11)描述的一个或一个以上实施例。
图8示出根据一个实施例的包括导电接触焊盘结构110、结合结构150和劣化防止结构140的半导体装置800的一部分的示意性俯视图。半导体装置800可类似于图1的半导体装置100。
多个封闭的界面区域位于导电接触焊盘结构110与结合结构150之间。每个封闭的界面区域由劣化防止结构140侧向包围。在图8所示的示例中，多个封闭的界面区域包括总共四个封闭的界面区域(例如，第一封闭的界面区域160-1、第二封闭的界面区域160-2、第三封闭的界面区域160-3和第四封闭的界面区域160-4)。导电接触焊盘结构110的均由劣化防止结构140侧向包围的其它前侧表面区，仅部分地与结合结构150接触或排除与结合结构150的任何接触。将导电接触焊盘结构的前侧表面通过劣化防止结构140划分为多个前侧表面区(其中一些在将结合结构150结合到导电接触焊盘结构110之后变成封闭的界面区域)，可允许结合结构150与导电接触焊盘结构110之上的规定位置的更大制造公差(例如，更大的可容许的侧向偏移)。
在图8所示的实施例中，劣化防止结构140仅部分地跨越导电接触焊盘结构110的前侧表面延伸。仅导电接触焊盘结构110的前侧表面的中心部分被划分为前侧表面区，所述前侧表面区均被劣化防止结构140侧向包围。可选地，然而，劣化防止结构140可延伸跨越导电接触焊盘结构110的较大部分和/或跨域整个前侧表面，使得导电接触焊盘结构110的较大部分和/或整个前侧表面可划分为在结合过程中可成为封闭的界面区域的前侧表面区。这可允许结合结构150与导电接触焊盘结构110之上的规定位置的甚至更大的制造公差(例如，更大的可容许的侧向偏移)。
劣化防止结构140可包括延伸到导电接触焊盘结构110中的沟槽。腔可位于沟槽中，和/或沟槽可填充以固体介电材料。附加地或替代地，劣化防止结构140可包括在导电接触焊盘结构110的前侧表面之上形成的固体介电材料结构。替代地，劣化防止结构140可包括导电层(和/或薄陶瓷层)，所述导电层包括不同于导电接触焊盘结构110的材料并且不同于结合结构150的材料的导电材料(或相应的陶瓷材料)。
例如，图8示出具有许多结合点的实施例(例如，设计)。在焊盘(例如，导电接触焊盘结构110)之上引入许多点可使设计对结合位置的可能的偏移较不敏感。可总是存在被结合部(例如，结合结构150)完全覆盖的点，并且可不具有与模制化合物(例如，与半导体封装体结构的模制材料)的直接接触。
更多细节和方面结合上文或下文描述的实施例被提及。图8所示的实施例可包括一个或一个以上可选的附加特征，所述附加特征相应于结合所提出的概念而提及的一个或一个以上方面，或相应于上文(例如图1-7)或下文(例如图9-11)描述的一个或一个以上实施例。
图9示出根据一个实施例的另一半导体装置900的示意性横截面。半导体装置900包括导电接触焊盘结构110。导电接触焊盘结构110包括第一主导电材料。此外，半导体装置900包括结合结构150。结合结构150包括不同于第一主导电材料的第二主导电材料。导电接触焊盘结构110和结合结构150中的至少一个包括在位于导电接触焊盘结构110与结合结构150之间的界面区域处的金属间相区域164。附加地，半导体装置900包括侧向邻近金属间相区域164地布置的劣化防止结构140。劣化防止结构140垂直方向上位于结合结构150的一部分与导电接触焊盘结构110的一部分之间。
实现劣化防止结构(其侧向邻近金属间相区域布置并且垂直方向上位于结合结构的一部分与导电接触焊盘结构的一部分之间)可减小和/或减慢和/或避免电接触部的劣化和/或导电接触焊盘结构与结合结构之间的粘附力的劣化。这可导致包含这种劣化防止结构的半导体装置的更高的可靠性和/或更长的使用寿命和/或可在半导体装置的制造期间提高产量。
第一主导电材料可以是例如金属或金属-合金。例如，第一主导电材料可以是铝、铜、金、银、钨、锡、多晶硅或其合金。
第二主导电材料可以是例如金属或金属合金。例如，第二主导电材料可以是铝、铜、金、银、钨、锡或其合金，并且不同于第一主导电材料。
例如，如果劣化过程(例如，腐蚀)在图9中的结合结构150的一侧(例如，左侧)处导电接触焊盘结构110与结合结构150之间的界面区域处开始，那么劣化过程可能仅扩散到劣化防止结构140并且可在劣化防止结构140处停止。在劣化防止结构140的相反侧(例如，在右侧)，导电接触焊盘结构110与结合结构150之间的界面区域可不受劣化过程的影响，使得导电接触焊盘结构110与结合结构150之间仍然提供足够的电接触(和/或充分的粘附力)。
更多细节和方面结合上文或下文描述的实施例被提及。图9所示的实施例可包括一个或一个以上可选的附加特征，所述附加特征相应于结合所提出的概念而提及的一个或一个以上方面，或相应于上文(例如图1-8)或下文(例如图10-12)描述的一个或一个以上实施例。
图10示出根据一个实施例的包括导电接触焊盘结构110、结合结构150和多个劣化防止结构的半导体装置1000的一部分的示意性俯视图。半导体装置1000可类似于图9的半导体装置900。
在图10的半导体装置1000的示例中，多个劣化防止结构包括总数为四的劣化防止结构(例如，第一劣化防止结构140-1、第二劣化防止结构140-2、第三劣化防止结构140-3、和第四劣化防止结构140-4)，但也可可选地包括更少或更多的劣化防止结构。每个劣化防止结构垂直方向上位于导电接触焊盘结构110与结合结构150之间，并且被金属间相区域164侧向包围。多个劣化防止结构侧向围绕结合结构150与导电接触焊盘结构110之间的中心界面区域166地布置，但是不封闭中心界面区域，这是因为多个劣化防止结构的邻近的劣化防止结构(例如，第一劣化防止结构140-1和第二劣化防止结构140)被金属件相区域164的部分侧向分离。多个劣化防止结构可减少和/或避免电接触部的劣化和/或在中心界面区域166处导电接触焊盘结构110与结合结构150之间的粘附力的劣化。例如，多个劣化防止结构可减少腐蚀性元素向中心界面区域166的输送。例如，腐蚀性元素(例如，硫、氯或氧)可否则是腐蚀的原因。
例如，在半导体装置中可在结合结构150与导电接触焊盘结构110之间设置多个劣化防止结构，其中由于生产相关原因，可能不能实现侧向包围封闭的界面区域的劣化防止结构。例如，多个劣化防止结构和/或敞开的劣化防止结构(例如，图9的半导体装置900的劣化防止结构140)可至少沿中心界面区域166的周长的10％延伸(或沿中心界面区域166的周长的至少20％、或沿至少40％、或沿至少60％、或沿至少80％延伸)。
更多细节和方面结合上文或下文描述的实施例被提及。图10所示的实施例可包括一个或一个以上可选的附加特征，所述附加特征相应于结合所提出的概念而提及的一个或一个以上方面，或相应于上文(例如图1-9)或下文(例如图11-12)描述的一个或一个以上实施例。
图11示出形成半导体装置的方法1100的流程图。方法1100包括在半导体装置的导电接触焊盘结构处形成1110劣化防止结构。劣化防止结构侧向包围导电接触焊盘结构的表面的一部分。另外，方法1100包括至少在导电接触焊盘结构的表面的由劣化防止结构侧向包围的部分处附接1120结合结构。在附接1120之后，劣化防止结构垂直方向上位于结合结构的一部分与导电接触焊盘结构的一部分之间。
通过实现具有侧向包围导电接触焊盘结构的表面的一部分的劣化防止结构的半导体装置，半导体装置的可靠性和/或半导体装置的寿命和/或半导体装置在制造过程中的产量可增加。
由劣化防止结构侧向包围的导电接触焊盘结构的表面(例如，前侧表面)的部分可以是：如在图1的半导体装置100和/或图6的半导体装置600和/或图8的半导体装置800的上下文中所解释的导电接触焊盘结构的前侧表面区。附接1120结合结构可包括将结合结构结合和/或焊接到导电接触焊盘结构的表面的由劣化防止结构侧向包围的部分处的导电接触焊盘结构。在附接1120结合结构之后，结合结构可侧向延伸跨过导电接触焊盘结构的表面的由劣化防止结构侧向包围的整个部分，使得导电接触焊盘结构的表面的由劣化防止结构侧向包围的部分可成为如在图1的半导体装置100的上下文中所说明的封闭的界面区域。在附接1120结合结构之后，劣化防止结构可垂直方向上位于结合结构的一部分与导电接触焊盘结构的一部分之间。
例如，劣化防止结构可包括延伸到导电接触焊盘结构中的沟槽。腔可位于沟槽中。在附接1120结合结构之后，腔的体积可大于导电接触焊盘结构的在附接1120结合结构期间移位的部分的体积。
例如，在附接1120结合结构之前，位于沟槽中的腔的体积可以是导电接触焊盘结构在附接1120结合结构期间移位的部分的体积的至少两倍。这样，位于沟槽中的腔可以仅部分地填充以导电接触焊盘结构在附接1120结合结构期间(例如，在结合期间和/或在焊接期间)移位的部分的材料。在位于劣化防止结构与结合结构之间的界面区域处，腔然后可防止导电接触焊盘结构的材料(例如，第一主导电材料)与结合结构的材料(例如，第二主导电材料)之间的直接接触。这可防止在劣化防止结构与结合结构之间形成金属间相材料(至少基于导电接触焊盘结构的材料并基于结合结构的材料)。转而，可防止从位于劣化防止结构外的和封闭的界面区域外的区域，通向封闭界面区域(其由劣化防止结构侧向包围，并垂直方向上位于导电接触焊盘结构与结合结构之间)的劣化过程(例如，腐蚀)的路径，使得可保护封闭的界面区域免于劣化过程。
更多细节和方面结合上文或下文描述的实施例被提及。图11所示的实施例可包括一个或一个以上可选的附加特征，所述附加特征相应于结合所提出的概念而提及的一个或一个以上方面，或相应于上文(例如图1-10)或下文(例如图12)描述的一个或一个以上实施例。
图12示出形成半导体装置的方法1200的流程图。方法1200包括在半导体装置的导电接触焊盘结构处形成1210劣化防止结构。导电接触焊盘结构包括第一主导电材料。另外，方法1200包括在导电接触焊盘结构处附接1220包括不同于第一主导电材料的第二主导电材料的结合结构。附接1220结合结构包括在导电接触焊盘结构与结合结构之间的界面区域处形成金属间相区域。金属间相区域侧向上邻近劣化防止结构地布置。在附接之后，劣化防止结构垂直方向上位于结合结构的一部分与导电接触焊盘结构的一部分之间。
通过实现劣化防止结构(其垂直方向上位于导电接触焊盘结构与结合结构的包含不同主导电材料的部分之间)，可防止在劣化防止结构与结合结构之间的界面区域处(和/或在劣化防止结构与导电接触焊盘结构之间的界面区域处)形成可易于遭受劣化过程(例如，腐蚀)的金属间相材料。这可减少劣化过程在导电接触焊盘结构与结合结构之间的界面区域处(和/或在劣化防止结构与导电接触焊盘结构之间的界面区域处，分别地)的开始和/或传播。
更多细节和方面结合上文或下文描述的实施例被提及。图12所示的实施例可包括一个或一个以上可选的附加特征，所述附加特征相应于结合所提出的概念而提及的一个或一个以上方面，或相应于上文(例如图1-11)或下文描述的一个或一个以上实施例。
一些实施例涉及将腐蚀性元素到结合区域的中心的输送路径切断。例如，在没有反应物的情况下腐蚀反应(和/或其他劣化过程)可能是不可能的。实施例不限于铝-铜界面。例如，如果劣化是由于来自结合区域外的腐蚀性元素的扩散引起的，那么根据本公开的劣化防止结构可对于可包括各种材料的任何界面起作用(例如，提供针对劣化的保护)。
例如，在芯片焊盘(例如，导电接触焊盘结构)之上实现密封结构(例如，劣化防止结构)可提供成本有效的解决方案，所述解决方法可增加线-焊盘连接部的使用寿命并且可保持材料清单不变。这可减少适应工作计划、芯片布局和产品的(例如，半导体装置的)鉴定程序的花费。
在其他微电子装置中，如果受到例如高温的影响，线-焊盘连接部可遭受劣化。这种影响可导致电接触部的完全丧失和装置故障。理解劣化机制可允许提出可以防止劣化并提高装置寿命的措施(例如，根据本公开的实施例的措施)。
例如，劣化机制可以是模制化合物的一些成分(例如硫、氯和/或氧)与金属间相(IMC)之间的腐蚀性化学反应。例如，劣化过程(例如，分离线)通常可从外部开始，很少从线-焊盘界面的中间开始。劣化可各向异性地，例如沿铜-IMC界面生长。
一些装置可通过使用没有腐蚀性元素的模制化合物，例如无硫模制制化合物来减少和/或避免劣化。劣化反应可需要IMC和硫，并且如果不存在这些反应物中的一个，则可以防止劣化反应。其它劣化过程可独立于IMC和/或硫的存在和/或不存在而开始。
然而，改变封装体中的材料可能是冒险且昂贵的解决方案。例如，由于新的模制化合物可需要通过鉴定，可产生高开发成本。新材料可能会导致新的问题。例如，硫可用作粘附促进剂。没有硫的情况下，封装体可遭受层离的风险。
根据本公开的方法可具有保持封装体和/或装置中的材料清单的情况下防止劣化的目标。这可提供成本有效的解决方案，这是因为可能需要工作计划和/或认证程序中的最小变化。例如，可在焊盘中引入密封结构(例如劣化防止结构)，所述密封结构可阻止腐蚀性元素从模制化合物扩散到结合线的中部。例如，在没有反应物的情况下，可能不会有腐蚀反应。各种实施例(例如，设计)是可能的，并且可保护中心区域(例如，封闭的界面区域和/或中心界面区域)免受腐蚀性元素的扩散。例如，实施例可能在具体实现中不同，反映了在实际实现中的可能的困难。
其他装置可包括不含硫的模制化合物，这可减少腐蚀。然而，硫可能不是腐蚀和/或劣化的唯一来源。在没有硫的情况下，半导体封装体结构可包括低粘附力。在其他装置中，焊盘中的铝可用铜代替，这可减少和/或避免形成对硫敏感的铝-铜金属间相。然而，例如在铜-铜界面处的粘附力可能较低，并且可能不通过认证。在其他装置中，焊盘的整个区域可用稳定的金属(例如，钛-钨，TiW)覆盖，这可减少和/或避免形成铝-铜金属间相。然而，铜/TiW和/或铝/TiW界面可能对硫、氯和/或氧不稳定并且可能劣化。
当计算机程序在计算机或处理器上执行时，示例实施例还可提供具有用于执行上述方法中的一个的程序代码的计算机程序。本领域技术人员将容易地认识到，可通过编程的计算机来执行各种上述方法的动作。这里，一些示例实施例还旨在涵盖程序存储设备，例如数字数据存储介质，其是机器或计算机可读的并且编码机器可执行的或计算机可执行的指令的程序，其中，指令执行上述方法中的动作中的一些或全部。程序存储设备可以是例如数字存储器、诸如磁盘和磁带的磁性存储介质、硬盘驱动器或光学可读数字数据存储介质。另外的示例实施例还旨在覆盖被编程以执行上述方法的动作的计算机，或被编程以执行上述方法的动作的现场可编程逻辑阵列((F)PLA)或现场可编程门阵列((F)PGA)。
说明书和附图仅仅示出本公开的原理。因此，将理解的是，本领域技术人员将能够设计出各种布置结构，所述各种布置结构尽管未在本文中明确描述或示出，但是体现本公开的原理并且被包括在其精神和范围内。另外，本文详述的所有示例主要旨在特别地仅用于教学目的，以帮助读者理解本公开的原理和由发明人为促进本领域而贡献的概念，并且应被解释为对这些具体列举的示例和条件不具有限制。此外，本文中详述本公开的原理、方面和实施例的所有陈述、以及其具体示例旨在涵盖其等同方案。
本领域技术人员应当理解，本文的任何方框图代表体现本公开的原理的说明性电路的概念图。类似地，应当理解，任何流程图表、流程图、状态转换图、伪代码等代表各种过程，所述各种过程可基本被表达在计算机可读介质中并且由计算机或处理器同样执行，无论这样的计算机或处理器是否被明确示出。
另外，以下权利要求被并入到具体实施方式中，其中，每个权利要求可依靠自己作为单独的实施例。虽然每个权利要求可依靠自己作为单独的实施例，但是应当注意，尽管从属权利要求可在权利要求中引用与一个或一个以上其他权利要求的具体组合，但是其他实施例还可包括从属权利要求与每个其他从属权利要求或独立权利要求的主题的组合。除非陈述了特定的组合是不期望的，否则这些组合在本文中是被提出的。另外，即使一权利要求不直接从属于独立权利要求，也旨在将该权利要求的特征包括在任何其他独立权利要求中。
还应当注意，说明书或权利要求中公开的方法可由具有用于执行这些方法的相应动作的手段的装置来实现。
另外，应当理解，说明书或权利要求中公开的多个动作或功能的公开可不被解释为在特定顺序内。因此，多个动作或功能的公开不会将这些行为或功能限制在特定的顺序上，除非这些动作或功能由于技术原因是不可互换的。另外，在一些实施例中，单个动作可包括或可被分解成多个子动作。除非明确排除，否则这样的子动作可被包括，并且是该单个动作的公开的部分。

Claims (20)

1.一种半导体装置(100、200、300、400、500、600、700、800)，包括：
导电接触焊盘结构(110)；
至少在封闭的界面区域(160)处与所述导电接触焊盘结构(110)接触的结合结构(150)；和
侧向包围所述封闭的界面区域(160)的劣化防止结构(140)，其中，所述劣化防止结构(140)在垂直方向上位于所述结合结构(150)的一部分与所述导电接触焊盘结构(110)的一部分之间。
2.根据权利要求1所述的半导体装置，其中，所述导电接触焊盘结构(110)包括第一主导电材料，所述结合结构包括不同于所述第一主导电材料的第二主导电材料，所述导电接触焊盘结构(110)和所述结合结构(150)中的至少一个在所述封闭的界面区域(160)处包括金属间相区域。
3.根据前述权利要求中任一项所述的半导体装置，其中，所述劣化防止结构(140)的最小宽度大于1μm。
4.根据前述权利要求中任一项所述的半导体装置，其中，所述结合结构(150)附加地在周边的界面区域处与所述导电接触焊盘结构(110)接触。
5.根据权利要求4所述的半导体装置，其中，所述周边的界面区域侧向包围所述劣化防止结构(140)。
6.根据前述权利要求中任一项所述的半导体装置，其中，所述封闭的界面区域(160)的最大侧向延伸尺度小于所述导电接触焊盘结构(110)与所述结合结构(150)之间的整个界面区域的最大侧向延伸尺度的90％。
7.根据前述权利要求中任一项所述的半导体装置，其中，多个封闭的界面区域位于所述导电接触焊盘结构(110)与所述结合结构(150)之间，每个封闭的界面区域由所述劣化防止结构(140)侧向包围。
8.根据前述权利要求中任一项所述的半导体装置，其中，所述封闭的界面区域(160)的总侧向面积或所有封闭的界面区域的总侧向面积大于所述导电接触焊盘结构(110)与所述结合结构(150)之间的整个界面区域的侧向面积的60％。
9.根据前述权利要求中任一项所述的半导体装置，其中，所述劣化防止结构(140)与所述导电接触焊盘结构(110)的背侧表面之间的最小垂直距离大于100nm。
10.根据前述权利要求中任一项所述的半导体装置，其中，所述半导体装置还包括半导体封装体结构(170)，其中，所述半导体封装体结构(170)包括模制材料，所述封闭的界面区域(160)至少通过所述劣化防止结构(140)与所述模制材料分离。
11.根据权利要求10所述的半导体装置，其中，所述半导体封装体结构(170)的模制材料与所述导电接触焊盘结构(110)的位于所述封闭的界面区域外的一部分接触，并且与所述结合结构(150)接触。
12.根据前述权利要求中任一项所述的半导体装置，其中，所述劣化防止结构(140)包括形成在所述导电接触焊盘结构(110)的表面之上的固体介电材料结构。
13.根据前述权利要求中任一项所述的半导体装置，其中，所述劣化防止结构(140)包括延伸到所述导电接触焊盘结构(110)中的沟槽。
14.根据权利要求13所述的半导体装置，其中，所述沟槽填充有固体介电材料，或腔位于所述沟槽中。
15.根据前述权利要求中任一项所述的半导体装置，其中，所述劣化防止结构(140)的垂直延伸尺度大于500nm。
16.根据权利要求1至14中任一项所述的半导体装置，其中，所述劣化防止结构(140)包括导电层，所述导电层包括不同于所述导电接触焊盘结构(110)的材料且不同于所述结合结构(150)的材料的导电材料。
17.根据权利要求16所述的半导体装置，其中，所述导电层的厚度小于1μm。
18.根据权利要求16或17所述的半导体装置，其中，所述导电层从所述封闭的界面区域(160)侧向至少延伸到所述导电接触焊盘结构(110)的边缘。
19.一种半导体装置(900、1000)，包括：
包括第一主导电材料的导电接触焊盘结构(110)；
包括不同于所述第一主导电材料的第二主导电材料的结合结构(150)，其中，所述导电接触焊盘结构(110)和所述结合结构(150)中的至少一个在所述导电接触焊盘结构(110)与所述结合结构(150)之间的界面区域处包括金属间相区域(164)；和
侧向邻近所述金属间相区域(164)布置的劣化防止结构(140)，其中，所述劣化防止结构(140)在垂直方向上位于所述结合结构(150)的一部分与所述导电接触焊盘结构(110)的一部分之间。
20.一种用于形成半导体装置的方法(1100)，所述方法包括：
在所述半导体装置的导电接触焊盘结构处形成(1110)劣化防止结构，其中，所述劣化防止结构侧向包围所述导电接触焊盘结构的表面的一部分；
至少在所述导电接触焊盘结构的表面的由所述劣化防止结构侧向包围的所述部分处附接(1120)结合结构，其中，在附接(1120)之后，所述劣化防止结构在垂直方向上位于所述结合结构的一部分与所述导电接触焊盘结构的一部分之间。
CN201710740764.8A 2016-08-25 2017-08-25 半导体装置和用于形成半导体装置的方法 Pending CN107785343A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102016115848.8A DE102016115848B4 (de) 2016-08-25 2016-08-25 Halbleiterbauelemente und Verfahren zum Bilden eines Halbleiterbauelements
DE102016115848.8 2016-08-25

Publications (1)

Publication Number Publication Date
CN107785343A true CN107785343A (zh) 2018-03-09

Family

ID=61167519

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710740764.8A Pending CN107785343A (zh) 2016-08-25 2017-08-25 半导体装置和用于形成半导体装置的方法

Country Status (3)

Country Link
US (1) US10867893B2 (zh)
CN (1) CN107785343A (zh)
DE (1) DE102016115848B4 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113138476A (zh) * 2021-04-13 2021-07-20 武汉华星光电技术有限公司 液晶显示模组

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202404049A (zh) 2016-12-14 2024-01-16 成真股份有限公司 標準大宗商品化現場可編程邏輯閘陣列(fpga)積體電路晶片組成之邏輯驅動器
US11625523B2 (en) 2016-12-14 2023-04-11 iCometrue Company Ltd. Logic drive based on standard commodity FPGA IC chips
US10447274B2 (en) 2017-07-11 2019-10-15 iCometrue Company Ltd. Logic drive based on standard commodity FPGA IC chips using non-volatile memory cells
US10957679B2 (en) 2017-08-08 2021-03-23 iCometrue Company Ltd. Logic drive based on standardized commodity programmable logic semiconductor IC chips
US10630296B2 (en) 2017-09-12 2020-04-21 iCometrue Company Ltd. Logic drive with brain-like elasticity and integrality based on standard commodity FPGA IC chips using non-volatile memory cells
US10608642B2 (en) 2018-02-01 2020-03-31 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips comprising non-volatile radom access memory cells
US10623000B2 (en) 2018-02-14 2020-04-14 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips
US10608638B2 (en) 2018-05-24 2020-03-31 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips
US11309334B2 (en) 2018-09-11 2022-04-19 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips comprising non-volatile random access memory cells
US10892011B2 (en) 2018-09-11 2021-01-12 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips comprising non-volatile random access memory cells
US10937762B2 (en) 2018-10-04 2021-03-02 iCometrue Company Ltd. Logic drive based on multichip package using interconnection bridge
US11616046B2 (en) 2018-11-02 2023-03-28 iCometrue Company Ltd. Logic drive based on chip scale package comprising standardized commodity programmable logic IC chip and memory IC chip
US11211334B2 (en) 2018-11-18 2021-12-28 iCometrue Company Ltd. Logic drive based on chip scale package comprising standardized commodity programmable logic IC chip and memory IC chip
US10985154B2 (en) 2019-07-02 2021-04-20 iCometrue Company Ltd. Logic drive based on multichip package comprising standard commodity FPGA IC chip with cryptography circuits
US11227838B2 (en) 2019-07-02 2022-01-18 iCometrue Company Ltd. Logic drive based on multichip package comprising standard commodity FPGA IC chip with cooperating or supporting circuits
US11887930B2 (en) 2019-08-05 2024-01-30 iCometrue Company Ltd. Vertical interconnect elevator based on through silicon vias
US11637056B2 (en) 2019-09-20 2023-04-25 iCometrue Company Ltd. 3D chip package based on through-silicon-via interconnection elevator
US11600526B2 (en) 2020-01-22 2023-03-07 iCometrue Company Ltd. Chip package based on through-silicon-via connector and silicon interconnection bridge

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02235350A (ja) * 1989-03-08 1990-09-18 Mitsubishi Electric Corp 半導体装置
JPH0383352A (ja) * 1989-08-28 1991-04-09 Matsushita Electron Corp 半導体装置
JP2003142521A (ja) * 2001-11-01 2003-05-16 Nec Electronics Corp 半導体装置およびその製造方法
CN101083239A (zh) * 2006-05-31 2007-12-05 万国半导体股份有限公司 与铜焊接相容的焊接垫板结构和方法
JP2014056917A (ja) * 2012-09-12 2014-03-27 Mitsubishi Electric Corp 電力用半導体装置および電力用半導体装置の製造方法
US20140167253A1 (en) * 2012-04-17 2014-06-19 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Devices, Methods of Manufacture Thereof, and Packaged Semiconductor Devices
US20150214165A1 (en) * 2012-03-30 2015-07-30 Taiwan Semiconductor Manufacturing Company, Ltd. Bonding pad structure with dense via array

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5053850A (en) 1988-03-14 1991-10-01 Motorola, Inc. Bonding pad for semiconductor devices
JP3523189B2 (ja) 2000-12-27 2004-04-26 株式会社東芝 半導体装置
US7821132B2 (en) * 2007-06-05 2010-10-26 Xilinx, Inc. Contact pad and method of forming a contact pad for an integrated circuit
US8178980B2 (en) * 2008-02-05 2012-05-15 Taiwan Semiconductor Manufacturing Company, Ltd. Bond pad structure
US8349721B2 (en) * 2008-03-19 2013-01-08 Stats Chippac, Ltd. Semiconductor device and method of forming insulating layer on conductive traces for electrical isolation in fine pitch bonding
US8742598B2 (en) 2011-10-05 2014-06-03 Infineon Technologies Ag Semiconductor structure and method for making same
US9299674B2 (en) * 2012-04-18 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Bump-on-trace interconnect
US8828860B2 (en) * 2012-08-30 2014-09-09 International Business Machines Corporation Double solder bumps on substrates for low temperature flip chip bonding
US9589924B2 (en) * 2014-08-28 2017-03-07 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method of manufacturing the same
US9871013B2 (en) * 2014-12-29 2018-01-16 Taiwan Semiconductor Manufacturing Company, Ltd. Contact area design for solder bonding
US9496238B2 (en) * 2015-02-13 2016-11-15 Advanced Semiconductor Engineering, Inc. Sloped bonding structure for semiconductor package

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02235350A (ja) * 1989-03-08 1990-09-18 Mitsubishi Electric Corp 半導体装置
JPH0383352A (ja) * 1989-08-28 1991-04-09 Matsushita Electron Corp 半導体装置
JP2003142521A (ja) * 2001-11-01 2003-05-16 Nec Electronics Corp 半導体装置およびその製造方法
CN101083239A (zh) * 2006-05-31 2007-12-05 万国半导体股份有限公司 与铜焊接相容的焊接垫板结构和方法
US20150214165A1 (en) * 2012-03-30 2015-07-30 Taiwan Semiconductor Manufacturing Company, Ltd. Bonding pad structure with dense via array
US20140167253A1 (en) * 2012-04-17 2014-06-19 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Devices, Methods of Manufacture Thereof, and Packaged Semiconductor Devices
JP2014056917A (ja) * 2012-09-12 2014-03-27 Mitsubishi Electric Corp 電力用半導体装置および電力用半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113138476A (zh) * 2021-04-13 2021-07-20 武汉华星光电技术有限公司 液晶显示模组

Also Published As

Publication number Publication date
DE102016115848A1 (de) 2018-03-01
US20180061742A1 (en) 2018-03-01
DE102016115848B4 (de) 2024-02-01
US10867893B2 (en) 2020-12-15

Similar Documents

Publication Publication Date Title
CN107785343A (zh) 半导体装置和用于形成半导体装置的方法
JP5342154B2 (ja) 半導体装置の製造方法
US20050151239A1 (en) Integrated circuit devices, edge seals therefor
US10643958B2 (en) Semiconductor device, semiconductor chip and method of manufacturing the semiconductor device
TWI572004B (zh) 具有多晶片結構之半導體積體電路
CN107046007A (zh) 集成电路结构和密封环结构
CN104600043A (zh) 半导体器件和用于制造半导体器件的方法
CN102790017A (zh) 半导体部件和制造半导体部件的方法
TW201248808A (en) Semiconductor device and manufacturing method thereof, and semiconductor module using the same
CN106898580A (zh) 芯片保护环、半导体芯片、半导体晶圆及封装方法
TW201939722A (zh) 半導體裝置及其製造方法
TWI578476B (zh) 半導體封裝
US10541212B2 (en) Semiconductor arrangement with a sealing structure
US20110248406A1 (en) Method of Manufacturing Semiconductor Device
CN102714189A (zh) 用于穿通硅通路的完整空隙填充
CN102629597A (zh) 用于半导体器件的伸长凸块结构
CN109659293B (zh) 在敷金属系统中具有优越抗裂性的半导体装置
JP2017191840A (ja) 半導体装置および半導体装置の製造方法
KR101111921B1 (ko) 반도체 패키지
KR100900239B1 (ko) 스택 패키지 및 그의 제조방법
CN105118817B (zh) 一种低成本的硅基模块的封装结构及其封装方法
CN111009506B (zh) 晶片封装体
KR20100050981A (ko) 반도체 패키지 및 이를 이용한 스택 패키지
CN117594546A (zh) 包含多个接合管芯的高度集成的半导体器件
JP2006041328A (ja) 半導体装置及びその製造方法、ｌｃｄドライバ用パッケージ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180309

RJ01 Rejection of invention patent application after publication