CN105826334B - 图像传感器封装及其制造方法 - Google Patents

图像传感器封装及其制造方法 Download PDF

Info

Publication number
CN105826334B
CN105826334B CN201510504884.9A CN201510504884A CN105826334B CN 105826334 B CN105826334 B CN 105826334B CN 201510504884 A CN201510504884 A CN 201510504884A CN 105826334 B CN105826334 B CN 105826334B
Authority
CN
China
Prior art keywords
image sensor
dielectric layer
wafer
support structure
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510504884.9A
Other languages
English (en)
Other versions
CN105826334A (zh
Inventor
李昇铉
金娜延
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN105826334A publication Critical patent/CN105826334A/zh
Application granted granted Critical
Publication of CN105826334B publication Critical patent/CN105826334B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H01L31/02005—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H01L31/02327—Optical elements or arrangements associated with the device the optical elements being integrated or being directly associated to the device, e.g. back reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02311—Additive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02313—Subtractive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0235—Shape of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0235—Shape of the redistribution layers
    • H01L2224/02351—Shape of the redistribution layers comprising interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0236—Shape of the insulating layers therebetween
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0239—Material of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/024—Material of the insulating layers therebetween
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0383—Reworking, e.g. shaping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0383—Reworking, e.g. shaping
    • H01L2224/03831—Reworking, e.g. shaping involving a chemical process, e.g. etching the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05551—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

图像传感器封装及其制造方法。一种图像传感器封装包括：晶片，其具有彼此相反的有源侧表面和背部表面并且具有设置在所述有源侧表面上的键合焊盘；穿通孔，其穿透所述晶片并且电连接到所述键合焊盘；第一电介质层，其设置在所述穿通孔和所述晶片之间。所述第一电介质层延伸以覆盖所述晶片的背部表面。重分布线设置在所述第一电介质层上并且电连接到所述穿通孔。所述重分布线延伸到所述晶片的背部表面上的所述第一电介质层上。第二电介质层设置在所述第一电介质层上以覆盖所述重分布线并且延伸到所述晶片的外侧壁上。还提供了相关方法。

Description

图像传感器封装及其制造方法
相关申请的交叉引用
本申请要求2015年1月22日在韩国知识产权局提交的韩国申请No.10-2015-0010835的优先权，该专利申请的公开内容的全文以引用方式并入本文中。
技术领域
本公开的实施方式涉及半导体封装及其制造方法，更特别地，涉及图像传感器封装及其制造方法。
背景技术
图像传感器被广泛用于在移动电话、计算机、数码相机、数码摄录机等中产生图像数据。特别地，广泛采用互补型金属氧化物半导体(CMOS)图像传感器将被物体反射的光转换成电信号。近来，使用晶圆级封装技术封装CMOS图像传感器以提高生产良率。另外，已经提出进行各种尝试以向CMOS图像传感器封装应用硅通孔(TSV)，以改进互连线的设计方案。
发明内容
各种实施方式涉及图像传感器封装及其制造方法。
根据实施方式，一种图像传感器封装包括图像传感器晶片(die)，图像传感器晶片具有彼此相反的有源侧表面和背部表面。图像传感器晶片包括晶片主体部分、比所述晶片主体部分薄的台阶部分、设置在所述有源侧表面上的键合焊盘。穿通孔穿透所述台阶部分并且电连接到所述键合焊盘。第一电介质层设置在所述穿通孔和所述台阶部分之间，所述第一电介质层延伸以覆盖所述晶片主体部分和所述台阶部分的背部表面。重分布线设置在所述第一电介质层上并且电连接到所述穿通孔。所述重分布线延伸到所述台阶部分的背部表面上设置的第一电介质上。第二电介质层设置在所述第一电介质层上，以覆盖所述重分布线并且延伸到所述台阶部分的侧壁上。所述有源侧表面包括图像传感器器件区。
根据另一个实施方式，一种图像传感器封装包括图像传感器晶片，图像传感器晶片具有彼此相反的有源侧表面和背部表面。图像传感器晶片包括晶片主体部分、边缘部分、设置在所述有源侧表面上的键合焊盘。穿通孔穿透所述边缘部分并且电连接到所述键合焊盘。第一电介质层设置在所述穿通孔和所述边缘部分之间，所述第一电介质层延伸以覆盖所述晶片主体部分和所述边缘部分的背部表面。重分布线设置在所述第一电介质层上并且电连接到所述穿通孔。所述重分布线延伸到所述边缘部分的背部表面上设置的第一电介质层上。第二电介质层设置在所述第一电介质层上以覆盖所述重分布线并且延伸到所述边缘部分的外侧壁上。第二电介质层设置在所述第一电介质层上以覆盖所述重分布线并且延伸到所述边缘部分的外侧壁上。所述有源侧表面包括图像传感器器件区。
根据另一个实施方式，一种图像传感器封装包括：晶片，其具有彼此相反的有源侧表面和背部表面并且具有设置在所述有源侧表面上的键合焊盘；穿通孔，其穿透所述晶片并且电连接到所述键合焊盘；第一电介质层，其设置在所述穿通孔和所述晶片之间。所述第一电介质层延伸以覆盖所述晶片的背部表面。重分布线设置在所述第一电介质层上并且电连接到所述穿通孔，所述重分布线延伸到所述晶片的背部表面上的所述第一电介质层上。第二电介质层设置在所述第一电介质层上以覆盖所述重分布线并且延伸到所述晶片的外侧壁上。
根据另一个实施方式，提供了一种制造图像传感器封装的方法。该方法包括提供包括多个图像传感器晶片的晶圆。各图像传感器晶片被形成为具有彼此相反的有源侧表面和背部表面并且包括晶片主体部分、边缘部分和有源侧表面上的键合焊盘。向图像传感器晶片的边缘部分的背部表面应用蚀刻工艺，以在图像传感器晶片中的每个中形成台阶部分。将台阶部分图案化以形成半切沟槽，半切沟槽具有与台阶部分的外侧壁对应的侧壁。在晶片主体部分、台阶部分和键合焊盘上，形成第一电介质层。将所述第一电介质层图案化，以暴露键合焊盘。在第一电介质层上形成与键合焊盘连接的穿通孔和重分布线。在第一电介质层上形成覆盖重分布线、穿通孔和台阶部分的外侧壁的第二电介质层。
根据另一个实施方式，提供了一种包括半导体封装的电子系统。该半导体封装包括图像传感器晶片，所述图像传感器晶片具有彼此相反的有源侧表面和背部表面。所述图像传感器晶片包括晶片主体部分、比所述晶片主体部分薄的台阶部分、设置在所述有源侧表面上的键合焊盘。穿通孔穿透所述台阶部分并且电连接到所述键合焊盘。第一电介质层设置在所述穿通孔和所述台阶部分之间，所述第一电介质层延伸以覆盖所述晶片主体部分和所述台阶部分的背部表面。重分布线设置在所述第一电介质层上并且电连接到所述穿通孔。所述重分布线延伸到所述台阶部分的背部表面上设置的第一电介质层上。第二电介质层设置在所述第一电介质层上，以覆盖所述重分布线并且延伸到所述台阶部分的侧壁上。所述有源侧表面包括图像传感器器件区。
根据另一个实施方式，提供了一种包括半导体封装的电子系统。该半导体封装包括图像传感器晶片，所述图像传感器晶片具有彼此相反的有源侧表面和背部表面。所述图像传感器晶片包括晶片主体部分、边缘部分、设置在所述有源侧表面上的键合焊盘。穿通孔穿透所述边缘部分并且电连接到所述键合焊盘。第一电介质层设置在所述穿通孔和所述边缘部分之间，所述第一电介质层延伸以覆盖所述晶片主体部分和所述边缘部分的背部表面。重分布线设置在所述第一电介质层上并且电连接到所述穿通孔。所述重分布线延伸到所述边缘部分的背部表面上设置的所述第一电介质层上。第二电介质层设置在所述第一电介质层上以覆盖所述重分布线并且延伸到所述边缘部分的外侧壁上。第二电介质层设置在所述第一电介质层上以覆盖所述重分布线并且延伸到所述边缘部分的外侧壁上。所述有源侧表面包括图像传感器器件区。
根据另一个实施方式，提供了一种包括半导体封装的电子系统。该半导体封装包括：晶片，其具有彼此相反的有源侧表面和背部表面并且具有设置在所述有源侧表面上的键合焊盘；穿通孔，其穿透所述晶片并且电连接到所述键合焊盘；第一电介质层，其设置在所述穿通孔和所述晶片之间。所述第一电介质层延伸以覆盖所述晶片的背部表面。重分布线设置在所述第一电介质层上并且电连接到所述穿通孔，所述重分布线延伸到所述晶片的背部表面上的第一电介质层上。第二电介质层设置在所述第一电介质层上以覆盖所述重分布线并且延伸到所述晶片的外侧壁上。
附记1、一种图像传感器封装，该图像传感器封装包括：
图像传感器晶片，其具有有源侧表面、与所述有源侧表面相反的背部表面、晶片主体部分、比所述晶片主体部分薄的台阶部分、设置在所述有源侧表面上的键合焊盘；
穿通孔，其穿透所述台阶部分并且电连接到所述键合焊盘；
第一电介质层，其设置在所述穿通孔和所述台阶部分之间，所述第一电介质层覆盖所述晶片主体部分和所述台阶部分的背部表面；
重分布线，其设置在所述第一电介质层上并且电连接到所述穿通孔，所述重分布线在所述第一电介质层的位于所述台阶部分的背部表面上的一部分上方延伸；
第二电介质层，其设置在所述第一电介质层上，所述第二电介质层覆盖所述重分布线并且在所述台阶部分的侧壁上方延伸，
其中，所述有源侧表面包括图像传感器器件区。
附记2、根据附记1所述的图像传感器封装，所述图像传感器封装还包括光学封盖，所述光学封盖覆盖所述图像传感器晶片的所述有源侧表面。
附记3、根据附记2所述的图像传感器封装，所述图像传感器封装还包括设置在所述光学封盖和所述图像传感器晶片的所述有源侧表面之间的坝状支承结构。
附记4、根据附记3所述的图像传感器封装，其中，所述坝状支承结构覆盖所述台阶部分的所述有源侧表面并且背离所述图像传感器晶片横向延伸。
附记5、根据附记4所述的图像传感器封装，其中，所述第一电介质层在所述坝状支承结构和所述第二电介质层的覆盖所述台阶部分的侧壁的一部分之间延伸。
附记6、根据附记4所述的图像传感器封装，
其中，所述坝状支承结构包括凹陷；
其中，所述第二电介质层设置在所述凹陷中并且阻挡所述坝状支承结构和所述台阶部分的所述有源侧表面之间的界面的边缘部分。
附记7、根据附记4所述的图像传感器封装，所述图像传感器封装还包括外尾部分，所述外尾部分从所述坝状支承结构上方的所述台阶部分的侧壁的下部部分横向突出，所述外尾部分的厚度比所述台阶部分的厚度小。
附记8、根据附记3所述的图像传感器封装，其中，所述坝状支承结构延伸，以覆盖所述键合焊盘。
附记9、根据附记8所述的图像传感器封装，
其中，所述穿通孔穿透所述键合焊盘并且接触所述坝状支承结构，
其中，所述穿通孔设置在穿过所述键合焊盘的通孔中。
附记10、根据附记3所述的图像传感器封装，所述图像传感器封装还包括设置在所述光学封盖和所述晶片主体部分的所述有源侧表面之间的腔体，所述腔体的深度是由所述坝状支承结构的厚度限定的。
附记11、根据附记10所述的图像传感器封装，所述图像传感器封装还包括滤色器阵列，所述滤色器阵列设置在所述腔体中的所述图像传感器器件区上。
附记12、根据附记3所述的图像传感器封装，其中，所述坝状支承结构包括环氧树脂材料、聚酰亚胺材料、光致抗蚀剂材料或阻焊材料。
附记13、根据附记1所述的图像传感器封装，其中，所述第一电介质层包括含有硅的绝缘层。
附记14、根据附记1所述的图像传感器封装，其中，所述第二电介质层具有开口，所述开口暴露与所述重分布线的一部分对应的焊料焊盘部分，所述图像传感器封装还包括附接到所述焊料焊盘部分的焊料球。
附记15、一种图像传感器封装，该图像传感器封装包括：
图像传感器晶片，其具有有源侧表面、与所述有源侧表面相反的背部表面、晶片主体部分、边缘部分、设置在所述有源侧表面上的键合焊盘；
穿通孔，其穿透所述边缘部分并且电连接到所述键合焊盘；
第一电介质层，其设置在所述穿通孔和所述边缘部分之间，所述第一电介质层覆盖所述晶片主体部分和所述边缘部分的背部表面；
重分布线，其设置在所述第一电介质层上并且电连接到所述穿通孔，所述重分布线延伸到所述第一电介质层的位于所述边缘部分的背部表面上的一部分上；
第二电介质层，其设置在所述第一电介质层上并且覆盖所述重分布线和所述边缘部分的外侧壁，
其中，所述有源侧表面包括图像传感器器件区。
附记16、根据附记15所述的图像传感器封装，所述图像传感器封装还包括光学封盖，所述光学封盖覆盖所述图像传感器晶片的所述有源侧表面。
附记17、根据附记16所述的图像传感器封装，所述图像传感器封装还包括设置在所述光学封盖和所述图像传感器晶片的所述有源侧表面之间的坝状支承结构。
附记18、根据附记17所述的图像传感器封装，其中，所述坝状支承结构覆盖所述边缘部分的所述有源侧表面并且横向延伸超出所述图像传感器晶片的外边缘并且直接接触所述第二电介质层。
附记19、根据附记18所述的图像传感器封装，其中，所述第一电介质层设置在所述第二电介质层和所述坝状支承结构之间和覆盖所述边缘部分的外侧壁。
附记20、一种图像传感器封装，该图像传感器封装包括：
晶片，其包括有源侧表面、与所述有源侧表面相反的背部表面、设置在所述有源侧表面上的键合焊盘；
穿通孔，其穿透所述晶片并且电连接到所述键合焊盘；
第一电介质层，其设置在所述穿通孔和所述晶片之间，所述第一电介质层覆盖所述晶片的背部表面；
重分布线，其设置在所述第一电介质层上并且电连接到所述穿通孔，所述重分布线延伸到所述第一电介质层的位于所述晶片的背部表面上的一部分上；
第二电介质层，其设置在所述第一电介质层和所述重分布线上并且设置在所述晶片的外侧壁上方。
附图说明
依据附图和随附的具体实施方式，本公开的各种实施方式将变得更清楚，在附图中：
图1是示出根据实施方式的图像传感器封装的截面图；
图2是示出图1中示出的图像传感器封装的边缘的截面图；
图3是示出图1中示出的图像传感器封装中包括的图像传感器晶片的边缘的透视图；
图4和图5是示出根据另一个实施方式的图像传感器封装的截面图；
图6和图7是示出根据又一个实施方式的图像传感器封装的截面图；
图8和图9是示出根据又一个实施方式的图像传感器封装的截面图；
图10是示出根据再一个实施方式的图像传感器封装的截面图；
图11至图26是示出根据实施方式的制造图像传感器封装的方法的示意图；
图27是示出根据实施方式的包括封装的电子系统的框图。
具体实施方式
应该理解，尽管在本文中可使用术语“第一”、“第二”、“第三”等描述各种元件，但这些元件应该不受这些术语限制。这些术语只用于将一个元件与另一个元件区分开。因此，在不脱离本公开的教导的情况下，一些实施方式中的第一元件可以被称为其它实施方式中的第二元件。
还应该理解，当元件被称为正位于另一个元件“上”、“上方”、“之上”、“下方”、“下面”或“之下”时，它可直接接触其它元件，或者在其间可存在至少一个中间元件。因此，在本文中使用的诸如“上”、“上方”、“之上”、“下方”、“下面”、“之下”等术语只是出于描述特定实施方式的目的，不旨在限制本公开的范围。
还应该理解，当元件被称为正“连接”或“结合”到另一个元件时，它可直接连接或结合到另一个元件或者可存在中间元件。相比之下，当元件被称为正“直接连接”或“直接结合”到另一个元件时，不存在中间元件。应该以类似方式(例如，“在…之间”与“直接在…之间”、“相邻”与“直接相邻”、“在…上”与“直接在…上”)解释用于描述元件或层之间的关系的其它词语。
图1是示出根据实施方式的图像传感器封装10的截面图。图2是示出图1中示出的图像传感器封装10的边缘的放大截面图。图3是示出图1的图像传感器封装10中包括的图像传感器晶片100的边缘的透视图。
参照图1，图像传感器封装10可包括图像传感器晶片100。图像传感器晶片100可对应于其中集成了将光学图像转换成电信号的器件的半导体基板或半导体晶片。图像传感器晶片100可以是其中集成了CMOS图像传感器电路的半导体晶片。图像传感器封装10可与图像传感器晶片100具有基本上相同的大小或者具有与图像传感器晶片100近似的大小。也就是说，可使用晶片级封装技术实现图像传感器封装10。
图像传感器晶片100可具有彼此相反的有源侧表面101和背部表面103。图像传感器晶片100还可具有外侧壁131，外侧壁131将有源侧表面101的边缘侧连接到背部表面103的边缘侧。图像传感器晶片100可具有限定在有源侧表面101中心部分处的图像传感器器件区190。键合焊盘210可设置在图像传感器晶片100的有源侧表面101的边缘上。
图像传感器器件区190可对应于其中集成了光电转换器件(例如，CMOS图像传感器器件)的图像感测区。用于驱动光电转换器件的外围电路(未示出)可设置在有源侧表面101上，与图像传感器器件区190相邻。另外，与光电转换器件或外围电路电连接的内部互连线(未示出)可设置在有源侧表面101的边缘上。内部互连线可具有多层金属互连结构。键合焊盘210可设置在有源侧表面101的边缘上，将内部互连线电连接到外部装置或外部电路。
参照图1、图2和图3，图像传感器晶片100可包括晶片主体部分110和环绕晶片主体部分110的侧壁的台阶部分130。图像传感器器件区190可设置在晶片主体部分110中，键合焊盘210可设置在台阶部分130的有源侧表面101上。
台阶部分130可具有厚度T2，厚度T2小于晶片主体部分110的厚度T1。台阶部分130的背部表面103T可从晶片主体部分110的背部表面103B起递降(step down)。结果，台阶部分130的背部表面103T的高度可低于晶片主体部分110的背部表面103B的高度。因此，在台阶部分130和晶片主体部分110之间可存在倾斜侧壁111。
如图1中所示，光学封盖500可设置在图像传感器晶片100的有源侧表面101上。光学封盖500可包括透明材料，例如，光学级玻璃材料或石英材料。坝状支承结构400可设置在图像传感器晶片100和光学封盖500之间。
如图1和图2中所示，坝状支承结构400可覆盖图像传感器晶片100的边缘，例如，台阶部分130的有源侧表面101，并且可向着图像传感器晶片100的外边缘横向延伸。如图3中所示，坝状支承结构400可向图像传感器晶片100的外边缘横向延伸，使得坝状支承结构400的顶表面直接接触图像传感器晶片100的外侧壁131的下部部分，坝状支承结构400的延伸部分可延伸超过图像传感器晶片100的外边缘。坝状支承结构400可覆盖有源侧表面101的边缘上的图像传感器晶片100和键合焊盘210的边缘。因此，腔体501可设置在光学封盖500和图像传感器晶片100的有源侧表面101的中心部分之间。
坝状支承结构400可包括环氧树脂材料、聚酰亚胺材料、光致抗蚀剂材料或阻焊材料。可使用粘合剂(未示出)将坝状支承结构400附接到图像传感器晶片100。还可使用粘合剂(未示出)将光学封盖500附接到坝状支承结构400。因此，图像传感器晶片100的有源侧表面101可完全被光学封盖500和坝状支承结构400覆盖，以与外部环境隔开。
图像传感器器件区190可被暴露于通过坝状支承结构400而设置的腔体501。经过光学封盖500的外部光可被照射到设置在图像传感器器件区190中的图像传感器器件上，并且图像传感器器件可接收外部光并且产生对应于图像数据的电信号。滤色器阵列300可设置在腔体501中并且覆盖图像传感器器件区190。尽管附图中未示出，但诸如微透镜阵列的光学构件可另外设置在滤色器阵列300上。
图像传感器封装10可包括诸如硅通孔(TSV)的穿通孔结构708。如图1和图2中所示，穿通孔结构708中的每个可包括基本上穿透图像传感器晶片100的台阶部分130的导电穿通孔707。导电穿通孔707可基本上穿过图像传感器晶片100的台阶部分130并且可电连接到键合焊盘210之一。
图像传感器晶片100的背部表面103可被第一电介质层600覆盖。第一电介质层600可将导电穿通孔707与图像传感器晶片100的台阶部分130电隔离或绝缘。第一电介质层600可覆盖图像传感器晶片100的背部表面103，以充当基本上包封图像传感器晶片100的钝化层。第一电介质层600可包括包含硅元素的绝缘层(例如，氧化硅材料或氮化硅材料)。然而，第一电介质层600不限于氧化硅材料或氮化硅材料。例如，在一些实施方式中，第一电介质层600可包括有机聚合物材料。
参照图2，导电穿通孔707可通过第一电介质层600与晶片主体部分110和台阶部分130电绝缘。导电穿通孔707可设置在第一通孔117中，第一通孔117穿透台阶部分130。第一通孔117可对应于暴露与坝状支承结构400相反的键合焊盘210的背部表面的一部分的穿通孔。由于台阶部分130比晶片主体部分110薄，因此穿透台阶部分130的第一通孔117的实质深度可小于晶片主体部分110的厚度。第一电介质层600可延伸，以覆盖第一通孔117的侧壁和键合焊盘210的背部表面的一部分。覆盖晶片主体部分110的背部表面103B的第一电介质层600可延伸到倾斜侧壁111和台阶部分130的背部表面103T上。第一电介质层600可延伸到第一通孔117的侧壁上，第一通孔117穿透台阶部分130，以将导电穿通孔707与台阶部分130电绝缘。
再参照图2，导电穿通孔707可基本上穿透第一电介质层600。导电穿通孔707可设置在第二通孔607中，第二通孔607穿透覆盖第一通孔117的底表面的第一电介质层600。导电穿通孔707可沿着第二通孔607的侧壁延伸，以构成连接到键合焊盘210的穿通孔结构708。
导电穿通孔707可延伸穿透键合焊盘210。导电穿通孔707可垂直穿过键合焊盘210，以接触坝状支承结构400的表面或者延伸到坝状支承结构400。因此，键合焊盘210可连接到导电穿通孔707的外侧壁。因此，导电穿通孔707和键合焊盘210的接合部分可具有“T”形截面视图。为了使导电穿通孔707的下部部分穿透键合焊盘210或延伸到坝状支承结构400中，其中设置了导电穿通孔707的第二通孔607可穿透第一电介质层600和键合焊盘210。另外，第二通孔607可延伸到坝状支承结构400中。因此，设置在第二通孔607中的导电穿通孔707可穿透第一电介质层600，并且导电穿通孔707的一部分可被埋入坝状支承结构400中。包括导电穿通孔707和第一通孔117和第二通孔607的穿通孔结构708可提供键合焊盘210和导电穿通孔707之间的可靠连接结构。
再参照图1和图2，图像传感器封装10还可包括重分布线700，重分布线700设置在第一电介质层600上并且电连接到导电穿通孔707。重分布线700可延伸到图像传感器晶片100的背部表面103上。重分布线700中的每条可包括上面设置了诸如焊料球750的外部连接构件的焊料焊盘705。因此，重分布线700可充当将焊料球750电连接到导电穿通孔707的互连线。重分布线700可包括与导电穿通孔707相同的导电材料。重分布线700中的每条可从导电穿通孔707中的一个延伸，覆盖台阶部分130的一部分、倾斜侧壁111的一部分和晶片主体部分110的背部表面103B的一部分。
重分布线700中的每条可具有电路迹线图案形状并且包括铜材料或铝材料。焊料焊盘705中的每个还可包括适于进行焊接的金属材料。例如，焊料焊盘705中的每个可包括铜层、铝层、镍层、金层或其组合。各焊料焊盘705中包括的镍层可充当焊料屏障层，各焊料焊盘705中包括的金层可充当氧化屏障层。
再参照图1和图2，图像传感器封装10还可包括第二电介质层800，第二电介质层800设置在图像传感器晶片100的背部表面103上，覆盖第一电介质层600和重分布线700。第二电介质层800可包封图像传感器晶片100。第二电介质层800可具有焊料掩模形状，该焊料掩模形状覆盖重分布线700的除了焊料焊盘705之外的部分。也就是说，第二电介质层800可具有暴露焊料焊盘705的开口805。第二电介质层800可包括包含阻焊材料的有机聚合物层。第二电介质层800可保护图像传感器晶片100连同第一电介质层600。
如图2中所示，第一电介质层600和第二电介质层800可覆盖图像传感器晶片100的背部表面103和外侧壁131并且可延伸超过图像传感器晶片100的外表面，到达坝状支承结构400的表面上。坝状支承结构400的表面406和第一电介质层600的表面604可彼此直接接触，超过图像传感器晶片100的边缘。第一电介质层600和第二电介质层800的双层结构可将图像传感器晶片100与外部环境隔离。由于图像传感器晶片100的台阶部分130通过第一电介质层600和第二电介质层800的双层结构与外部环境隔离，因此第一电介质层600和第二电介质层800的双层结构可即使外部环境发生变化，也防止在台阶部分130的硅材料中形成裂缝。
台阶部分130的热膨胀系数可与坝状支承结构400的热膨胀系数不同。因此，如果外部环境发生变化，则应力可集中在台阶部分130和坝状支承结构400之间的界面处。然而，与图像传感器晶片100的边缘对应的台阶部分130的部分可被第一电介质层600和第二电介质层800的双层结构密封。因此，在台阶部分130和坝状支承结构400之间的界面处产生的应力可被第一电介质层600和第二电介质层800的双层结构减轻或吸收。结果，第一电介质层600和第二电介质层800的双层结构可防止在台阶部分130的硅材料中形成裂缝。相比之下，如果台阶部分130的一部分没有被密封并且被暴露于外部环境，则应力可集中在台阶部分130被暴露的部分和坝状支承结构400之间。在这种情况下，可从台阶部分130的端部开始产生裂缝并且裂缝可由于应力而扩展到图像传感器晶片100。
图4是示出根据另一个实施方式的图像传感器封装40的截面图，图5是示出图4中示出的图像传感器封装40的边缘的截面图。
参照图4和图5，图像传感器封装40可包括图像传感器晶片4100。图像传感器晶片4100可包括晶片主体部分4110和环绕晶片主体部分4110的侧壁的台阶部分4130。台阶部分4130的厚度可比晶片主体部分4110的厚度小。因此，在台阶部分4130和晶片主体部分4110之间可存在倾斜侧壁4111。图像传感器晶片4100可具有彼此相反的有源侧表面4101和背部表面4103。图像传感器晶片4100还可具有限定在有源侧表面4101的中心部分处的图像传感器器件区4190。键合焊盘4210可设置在图像传感器晶片4100的有源侧表面4101的边缘上。光学封盖4500可设置在图像传感器晶片4100的有源侧表面4101上，坝状支承结构4400可设置在图像传感器晶片4100和光学封盖4500之间。坝状支承结构4400可覆盖图像传感器晶片4100的边缘，例如，台阶部分4130的有源侧表面4101，从而提供光学封盖4500和图像传感器晶片4100的源侧表面4101的中心部分之间的腔体4501。坝状支承结构4400还可覆盖形成在图像传感器晶片4100的边缘上的键合焊盘4210。
图像传感器封装40可包括穿通孔结构4708。穿通孔结构4708中的每个可包括导电穿通孔4707、第一通孔4117和第二通孔4607。导电穿通孔4707可电连接到键合焊盘4210并且可物理连接到重分布线4700。
图像传感器封装40还可包括由第一电介质层4600和第二电介质层4800组成的双层结构。第一电介质层4600和第二电介质层4800的双层结构可覆盖晶片主体部分4110的背部表面4103B和台阶部分4130的背部表面4103T并且可延伸到台阶部分4130的外侧壁4131上以将图像传感器晶片4100与外部环境隔开。第一电介质层4600和第二电介质层4800可接触图像传感器晶片4100的背部表面4103和外侧壁4131以密封图像传感器晶片4100。
如图4和图5中所示，第一电介质层4600和第二电介质层4800可覆盖图像传感器晶片4100的台阶部分4130的外侧壁4131并且可延伸以覆盖被暴露超过图像传感器晶片4100的外边缘的坝状支承结构4400的表面。在这种情况下，坝状支承结构4400的表面可凹进，以提供凹槽区域4405。因此，凹槽区域4405中的第一电介质层4600的部分可覆盖坝状支承结构4400的表面4403和图像传感器晶片4100的台阶部分4130的表面4101A，从而将台阶部分4130与外部环境隔开。
由于图像传感器晶片4100的台阶部分4130通过第一电介质层4600和第二电介质层4800的双层结构与外部环境隔开，因此即使外部环境变化，第一电介质层4600和第二电介质层4800的双层结构也可防止在台阶部分4130的硅材料中形成裂缝。也就是说，因为坝状支承结构4400的表面4403和图像传感器晶片4100的台阶部分4130的表面4101A之间的界面通过第一电介质层4600和第二电介质层4800与外部环境隔开，所以第一电介质层4600和第二电介质层4800可吸收或减轻集中在台阶部分4130和坝状支承结构4400之间的界面处的应力。结果，第一电介质层4600和第二电介质层4800的双层结构可防止在台阶部分4130的硅材料中形成裂缝。
在一些实施方式中，第一电介质层4600和第二电介质层4800中只有一个可延伸以填充坝状支承结构4400中设置的凹槽区4405。例如，第一电介质层4600的仅一部分可填充凹槽区4405或者第二电介质层4800可延伸到凹槽区4405中以直接接触坝状支承结构4400。即使第一电介质层4600的仅一部分或者第二电介质层4800的仅一部分延伸到凹槽区4405中，台阶部分4130和坝状支承结构4400之间的界面可被第一电介质层4600或第二电介质层4800覆盖。因此，第一电介质层4600或第二电介质层4800可抑制在图像传感器晶片4100的台阶部分4130的硅材料中的裂缝。第二电介质层4800可具有包括开口4805的焊料掩模形状，开口4805暴露重分布线4700的焊料焊盘4705。
重分布线4700中的每条可设置在第一电介质层4600上并且可电连接到导电穿通孔4707中的一个。重分布线4700可延伸到图像传感器晶片4100的背部表面4103上。重分布线4700中的每条可包括焊料焊盘4705，诸如焊料球4750的外部连接构件设置在焊料焊盘4705上。因此，重分布线4700可充当将焊料球4750电连接到导电穿通孔4707的互连线。滤色器阵列4300可设置在腔体4501中，覆盖图像传感器器件区4190。
图6是示出根据另一个实施方式的图像传感器封装60的截面图，图7是示出图6中示出的图像传感器封装60的边缘的截面图。参照图6和图7，图像传感器封装60可包括图像传感器晶片6100。图像传感器晶片6100可包括晶片主体部分6110、环绕晶片主体部分6110的侧壁的台阶部分6130、从台阶部分6130的外侧壁6131的下部部分横向突出的外尾(ourter tail)部分6135。台阶部分6130的厚度可比晶片主体部分6110的厚度小并且可比外尾部分6135的厚度大。因此，在台阶部分6130和晶片主体部分6110之间可存在倾斜侧壁6111。
图像传感器晶片6100可具有彼此相反的有源侧表面6101和背部表面6103。图像传感器晶片6100还可具有限定在有源侧表面6101的中心部分处的图像传感器器件区6190。键合焊盘6210可设置在图像传感器晶片6100的有源侧表面6101的边缘上。光学封盖6500可设置在图像传感器晶片6100的有源侧表面6101上，坝状支承结构6400可设置在图像传感器晶片6100和光学封盖6500之间。坝状支承结构6400可覆盖图像传感器晶片6100的边缘，例如，台阶部分6130的有源侧表面6101，从而提供光学封盖6500和图像传感器晶片6100的源侧表面6101的中心部分之间的腔体6501。坝状支承结构6400还可覆盖形成在图像传感器晶片6100的边缘上的键合焊盘6210。
图像传感器封装60可包括穿通孔结构6708。穿通孔结构6708中的每个可包括导电穿通孔6707、第一通孔6117和第二通孔6607。导电穿通孔6707可电连接到键合焊盘6210并且可物理连接到重分布线6700。
内尾部分6136可设置在第一通孔6117中。内尾部分6136可从第一通孔6117的侧壁的下部部分横向突出。图像传感器晶片6100的边缘可因存在外尾部分6135而具有多阶梯外形。
外尾部分6135可从台阶部分6130的外侧壁横向延伸。因此，外尾部分6135可影响台阶部分6130的外侧壁6131的斜率。也就是说，外侧壁6131的斜率会因存在外尾部分6135而减小。因此，可通过外延部分6135提高覆盖台阶部分6130的第一电介质层6600和6800的阶梯覆盖率。
如图6和图7中所示，第一电介质层6600和第二电介质层6800可覆盖外尾部分6135并且可延伸以接触坝状支承结构6400的表面。第一电介质层4600和第二电介质层4800的双层结构可覆盖晶片主体部分6110的背部表面6103B、台阶部分6130的背部表面6103T、台阶部分6130的外侧壁6131和外延部分6135以将图像传感器晶片6100与外部环境隔开。坝状支承结构6400的表面6406和第一电介质层6600的表面6604可直接接触超出图像传感器晶片6100的外边缘。台阶部分6130和外尾部分6135可通过第一电介质层6600和第二电介质层6800的双层结构与外部环境隔开。由于图像传感器晶片6100的台阶部分6130和外尾部分6135通过第一电介质层6600和第二电介质层6800的双层结构与外部环境隔开，因此第一电介质层6600和第二电介质层4800的双层结构可防止在台阶部分6130和外尾部分6135的硅材料中形成裂缝。
在一些实施方式中，图像传感器晶片6100的台阶部分6130和外延部分6135可只被第一电介质层6600和第二电介质层6800中的一个覆盖和保护。例如，第一电介质层6600的仅一部分可覆盖台阶部分6130的外侧壁6131和外尾部分6135的表面并且可延伸以接触坝状支承结构6400的表面6406，并且第二电介质层6800可不延伸到第一电介质层6600上。另选地，第二电介质层6800可延伸以直接接触坝状支承结构6400的表面6406。在这种情况下，第二电介质层6800可覆盖台阶部分6130的外侧壁6131和外尾部分6135的表面，第一电介质层6600可没有延伸到第二电介质层6800和台阶部分6130之间以及第二电介质层6800和外尾部分6135之间的界面中。因此，可通过第一电介质层6600和第二电介质层6800中的至少一个抑制台阶部分6130和外尾部分6135的硅材料中的裂缝。第二电介质层6800可具有包括开口6805的焊料掩模形状，开口6805暴露重分布线6700的焊料焊盘6705。
重分布线6700中的每条可设置在第一电介质层6600上并且可电连接到导电穿通孔6707中的一个。重分布线6700可延伸到图像传感器晶片6100的背部表面6103上。重分布线6700中的每条可包括焊料焊盘6705，诸如焊料球6750的外部连接构件设置在焊料焊盘6705上。因此，重分布线6700可充当将焊料球6750电连接到导电穿通孔6707的互连线。滤色器阵列6300可设置在腔体6501中，覆盖图像传感器器件区6190。
图8是示出根据又一个实施方式的图像传感器封装80的截面图，图9是示出图8中示出的图像传感器封装80的边缘的截面图。参照图8和图9，图像传感器封装80可包括图像传感器晶片8100。图像传感器晶片8100可包括晶片主体部分8110和环绕晶片主体部分8110的侧壁的台阶部分8130。台阶部分8130的厚度可比晶片主体部分8110的厚度小。因此，在台阶部分8130和晶片主体部分8110之间可存在倾斜侧壁8111。
图像传感器晶片8100可具有彼此相反的有源侧表面8101和背部表面8103。图像传感器晶片8100还可具有限定在有源侧表面8101的中心部分处的图像传感器器件区8190。键合焊盘8210可设置在图像传感器晶片8100的有源侧表面8101的边缘上。光学封盖8500可设置在图像传感器晶片8100的有源侧表面8101上，坝状支承结构8400可设置在图像传感器晶片8100和光学封盖8500之间。坝状支承结构8400可覆盖图像传感器晶片8100的边缘，例如，台阶部分8130的有源侧表面8101，从而提供光学封盖8500和图像传感器晶片8100的源侧表面8101的中心部分之间的腔体8501。坝状支承结构8400还可覆盖形成在图像传感器晶片8100的边缘上的键合焊盘8210。
图像传感器封装80可包括穿通孔结构8708。穿通孔结构8708中的每个可包括导电穿通孔8707、第一通孔8117和第二通孔8607。导电穿通孔8707可电连接到键合焊盘8210并且可物理连接到重分布线8700。重分布线8700中的每条可设置在覆盖图像传感器晶片8100的背部表面8103的第一电介质层8600上并且可电连接到导电穿通孔4707中的一个。重分布线8700可延伸到图像传感器晶片8100的背部表面8103上。重分布线8700中的每条可包括焊料焊盘8705，诸如焊料球8750的外部连接构件设置在焊料焊盘8705上。因此，重分布线8700可充当将焊料球8750电连接到导电穿通孔8707的互连线。第一电介质层8600和重分布线8700可被第二电介质层8800覆盖。第二电介质层8800可具有包括开口8805的焊料掩模形状，开口8805暴露重分布线8700的焊料焊盘8705。
第一电介质层8600可覆盖第一通孔8117的侧壁和台阶部分8130的表面，以将导电穿通孔8708和重分布线8700与台阶部分8130电绝缘。第一电介质层8600可被确定形状，使得它不覆盖台阶部分8130的外侧壁8131。也就是说，第一电介质层8600的边缘可与台阶部分8130的背部表面8103T的边缘对准，使得第一电介质层8600没有在台阶部分8130的外侧壁上方延伸。第二电介质层8800还可延伸超过图像传感器晶片8100的外边缘，使得第二电介质层8800的表面8804直接接触坝状支承结构8400的表面8408。滤色器阵列8300可设置在腔体8501中，覆盖图像传感器器件区8190。
第二电介质层8800的表面8804和坝状支承结构8400的表面8408可直接彼此接触，超过图像传感器晶片8100的外边缘，以密封图像传感器晶片8100的台阶部分8130。由于图像传感器晶片8100的台阶部分8130的外侧壁8131通过第二电介质层8800与外部环境隔开，因此第二电介质层8800可即使外部环境发生变化，也防止在台阶部分8130的硅材料中形成裂缝。
图10是示出根据再一个实施方式的图像传感器封装20的截面图。
参照图10，图像传感器封装20可包括图像传感器晶片1100。图像传感器晶片1100可对应于其中集成了将光学图像转换成电信号的器件的半导体基板或其中集成了CMOS图像传感器电路的半导体晶片。图像传感器封装20可具有与图像传感器晶片1100基本上相同的大小或者具有与图像传感器晶片110的类似的大小。也就是说，可使用晶片级封装技术来形成图像传感器封装20。
图像传感器晶片1100可具有彼此相反的有源侧表面1101和背部表面1103。图像传感器晶片1100还可在有源侧表面1101和背部表面1103之间具有外侧壁1131。图像传感器晶片1100可具有限定在有源侧表面1101的中心部分处的图像传感器器件区1190。键合焊盘1210可设置在图像传感器晶片1100的有源侧表面1101的边缘上。
图像传感器器件区1190可对应于其中集成了光电转换器件(例如，CMOS图像传感器器件)的图像感测区。用于驱动光电转换器件的外围电路(未示出)可设置在与图像传感器器件区1190相邻的有源侧表面1101的一部分上。另外，与光电转换器件或外围电路电连接的内部互连线(未示出)可设置在有源侧表面1101的边缘上。内部互连线可具有多层金属互连结构。键合焊盘1210还可设置在有源侧表面1101的边缘上，将内部互连线电连接到外部装置或外部电路。
图像传感器晶片1100可包括晶片主体部分1110和环绕晶片主体部分1110的侧壁的边缘部分1130。图像传感器器件区1190可设置在晶片主体部分1110中，键合焊盘1210可设置在边缘部分1130的有源侧表面1101上。晶片主体部分1110和边缘部分1130可具有基本上相同的厚度。
如图10中所示，光学封盖1500可设置在图像传感器晶片1100的有源侧表面1101上。光学封盖1500可包括透明材料，例如，光学级玻璃材料或石英材料。坝状支承结构1400可设置在图像传感器晶片1100和光学封盖1500之间。
坝状支承结构1400可覆盖图像传感器晶片1100的边缘，例如，边缘部分1130的有源侧表面1101并且可向着图像传感器晶片1100的外边缘横向延伸。坝状支承结构400可延伸超过图像传感器晶片1100的外边缘，使得坝状支承结构1400的顶表面直接接触图像传感器晶片1100的外侧壁1131的下部部分。坝状支承结构1400可覆盖有源侧表面1101的边缘上的图像传感器晶片1100和键合焊盘1210的部分。因此，腔体1501可设置在光学封盖1500和图像传感器晶片1100的有源侧表面1101的中心部分之间。可通过支承结构1400的厚度限定腔体1501的深度。
坝状支承结构1400可包括环氧树脂材料、聚酰亚胺材料、光致抗蚀剂材料或阻焊材料。可使用粘合剂(未示出)将坝状支承结构1400附接到图像传感器晶片1100。还可使用粘合剂(未示出)将光学封盖1500附接到坝状支承结构1400。因此，图像传感器晶片1100的有源侧表面1101可完全被光学封盖1500和坝状支承结构1400覆盖，使得它与外部环境隔开。
图像传感器器件区1190可被暴露于通过坝状支承结构1400而设置的腔体1501。经过光学封盖1500的外部光可被照射到设置在图像传感器器件区1190中的图像传感器器件上，并且图像传感器器件可接收外部光以产生对应于图像数据的电信号。滤色器阵列1300可设置在腔体1501中，覆盖图像传感器器件区1190。尽管附图中未示出，但诸如微透镜阵列的光学构件可另外设置在滤色器阵列1300上。
图像传感器封装20可包括诸如硅通孔(TSV)的穿通孔结构1708。穿通孔结构1708中的每个可包括穿透图像传感器晶片1100的边缘部分1130的导电穿通孔1707。导电穿通孔1707可穿过图像传感器晶片1100的边缘部分1130并且可电连接到键合焊盘1210之一。
图像传感器晶片1100的背部表面1103可被第一电介质层1600覆盖。第一电介质层1600可在导电穿通孔1707和图像传感器晶片1100的边缘部分1130之间延伸。第一电介质层1600将导电穿通孔1707与图像传感器晶片1100的边缘部分1130电隔离或绝缘。第一电介质层1600可覆盖图像传感器晶片1100的背部表面1103，以充当基本上覆盖图像传感器晶片1100的钝化层。第一电介质层1600可包括包含硅元素的绝缘层(例如，氧化硅材料或氮化硅材料)。然而，第一电介质层1600不限于是氧化硅材料或氮化硅材料。在一些实施方式中，第一电介质层1600是有机聚合物材料。
导电穿通孔1707可通过第一电介质层1600与晶片主体部分1110和边缘部分1130电绝缘。导电穿通孔1707可设置在第一通孔1117中，第一通孔1117穿透边缘部分1130。第一通孔1117可对应于暴露与坝状支承结构1400相反的键合焊盘1210的背部表面的部分的穿通孔。
第一电介质层1600可覆盖第一通孔1117的侧壁和键合焊盘1210的背部表面的一部分。覆盖晶片主体部分1110的背部表面1103的第一电介质层1600可在第一通孔1117的侧壁和边缘部分1130的背部表面1103上方延伸，以将导电穿通孔1707与边缘部分1130电隔离。
导电穿通孔1707可穿透第一电介质层1600。导电穿通孔1707可穿透键合焊盘1210。导电穿通孔1707可垂直穿过键合焊盘1210并且接触坝状支承结构1400的表面或者延伸到坝状支承结构1400中。因此，键合焊盘1210可连接到导电穿通孔1707的外侧壁。因此，导电穿通孔1707和键合焊盘1210的接合部分可具有“T”形截面视图。为了使导电穿通孔1707的下部部分穿透键合焊盘1210或延伸到坝状支承结构1400中，其中设置了导电穿通孔1707的第二通孔可穿透第一电介质层1600和键合焊盘1210。因此，设置在第二通孔中的导电穿通孔1707可穿透第一电介质层1600，并且导电穿通孔1707的一部分可被埋入坝状支承结构1400中。因此，包括导电穿通孔1707和第一通孔1117的穿通孔结构1708可提供键合焊盘1210和导电穿通孔1707之间的可靠连接结构。
图像传感器封装20还可包括重分布线1700，重分布线1700设置在第一电介质层1600上并且电连接到导电穿通孔1707。重分布线1700可延伸到图像传感器晶片1100的背部表面1103上。重分布线1700中的每条可包括上面设置了诸如焊料球1750的外部连接构件的焊料焊盘1705。因此，重分布线1700可充当将焊料球1750电连接到导电穿通孔1707的互连线。重分布线1700可包括与导电穿通孔1707相同的导电材料。重分布线1700中的每条可从导电穿通孔1707中的一个延伸，覆盖边缘部分1130的一部分。
重分布线700中的每条可具有电路迹线图案形状并且包括铜材料或铝材料。焊料焊盘1705中的每个还可包括适于进行焊接的金属材料。例如，焊料焊盘1705中的每个可包括铜层、铝层、镍层、金层或其组合。各焊料焊盘1705中包括的镍层可充当应用焊接的润湿层，各焊料焊盘1705中包括的金层可充当氧化屏障层。
图像传感器封装20还可包括第二电介质层1800，第二电介质层1800设置在图像传感器晶片1100的背部表面1103上并且覆盖第一电介质层1600和重分布线1700。第二电介质层1800可包封图像传感器晶片1100。第二电介质层1800可具有焊料掩模形状，该焊料掩模形状覆盖重分布线1700的除了焊料焊盘1705之外的部分。也就是说，第二电介质层1800可具有暴露焊料焊盘1705的开口1805。第二电介质层1800可包括包含阻焊材料的有机聚合物层。第二电介质层1800可保护图像传感器晶片1100连同第一电介质层1600。
第一电介质层1600和第二电介质层1800可覆盖图像传感器晶片1100的背部表面1103和外侧壁1131并且可延伸到坝状支承结构1400的表面上，超过图像传感器晶片1100的边缘。坝状支承结构1400的表面和第一电介质层1600的表面可直接接触，均超出图像传感器晶片1100的外边缘。第一电介质层1600和第二电介质层1800的双层结构可将图像传感器晶片1100与外部环境隔离。由于图像传感器晶片1100的边缘部分1130通过第一电介质层1600和第二电介质层1800的双层结构与外部环境隔离，因此第一电介质层1600和第二电介质层1800的双层结构可即使外部环境发生变化，也防止在边缘部分1130的硅材料中形成裂缝。
边缘部分1130的热膨胀系数可与坝状支承结构1400的热膨胀系数不同。因此，如果外部环境发生变化，则应力可集中在边缘部分1130和坝状支承结构1400之间的界面处。然而，图像传感器晶片1100的边缘部分1130可被第一电介质层1600和第二电介质层1800的双层结构密封。因此，在边缘部分1130和坝状支承结构1400之间的界面处产生的应力可被第一电介质层1600和第二电介质层1800的双层结构减轻或吸收。结果，第一电介质层1600和第二电介质层1800的双层结构可防止在边缘部分1130的硅材料中形成裂缝。相比之下，如果边缘部分1130的一部分没有被密封并且被暴露于外部环境，则应力可集中在边缘部分1130被暴露的部分和坝状支承结构1400之间。在这种情况下，可从边缘部分1130的端部产生裂缝并且裂缝可由于应力而扩展到图像传感器晶片100。
在一些实施方式中，第一电介质层1600可不覆盖边缘部分1130的外侧壁1131。也就是说，第一电介质层1600可终止于背部表面1103T的边缘，第二电介质层1800可延伸以直接接触边缘部分1130的外侧壁1131。第二电介质层1800还可延伸超出图像传感器晶片1100的外边缘，使得第二电介质层1800的表面接直接接触坝状支承结构1400的表面。第二电介质层1800的表面和坝状支承结构1400的表面可直接接触，均密封图像传感器晶片1100的边缘部分1130。由于图像传感器晶片1100的边缘部分1130的外侧壁1131通过第二电介质层1800与外部环境隔离，因此第二电介质层1800可即使外部环境发生变化，也防止在边缘部分1130的硅材料中形成裂缝。
尽管参照图1至图10描述了根据一些实施方式的各种图像传感器封装10、20、40、60和80，但本公开还可应用于具有覆盖半导体基板或半导体晶片的侧壁的电介质层的其它半导体封装。如果半导体基板或半导体晶片的侧壁被电介质层覆盖，则电介质层可防止半导体基板或半导体晶片的硅材料被暴露于外部环境。
图11至图26是示出根据实施方式的制造图像传感器封装的方法的示意图。
图11和图12示出在光学封盖3500上形成支承结构2400。
参照图11和图12，支承结构2400可形成在用作光学封盖2500的光学玻璃构件上。支承结构2400可具有格子形状，以在其中提供腔体2501。光学玻璃构件2500(也就是说，光学封盖)可具有足以容纳多个晶片(例如，第一图像传感器晶片和第二图像传感器晶片)的平面区域。多个晶片可分别与光学封盖2500的腔体2501对准。支承结构2400可被形成为包括环氧树脂材料、聚酰亚胺材料、光致抗蚀剂材料或阻焊材料。例如，可通过将阻焊材料涂覆在光学封盖2500上并且通过针对阻焊材料应用曝光显影步骤以形成腔体2501来形成支承结构2400。
图13示出将晶圆2100附接到光学封盖2500的步骤。参照图13，可将包括多个图像传感器晶片的晶圆2100附接到支承结构2400。多个图像传感器晶片中的每个可包括如参照图1描述的晶片主体部分和台阶部分(或边缘部分)。其中集成了多个图像传感器晶片的晶圆2100可被设置成形成图像传感器封装。
可使用粘合剂(未示出)将晶圆2100附接到支承结构2400。支承结构2400可接触图像传感器晶片的边缘部分。可向晶圆2100的初始背部表面2109应用背研磨工艺，以减小晶圆2100的厚度。结果，研磨后的晶圆2100可具有彼此相反的有源侧表面2101和背部表面2103。图像传感器晶片中的每个可被形成为包括设置在其边缘部分的有源侧表面2101上的键合焊盘2210。图像传感器晶片中的每个可被形成为还包括设置在其晶片主体部分的有源侧表面2101上的光学构件(诸如，滤色器阵列2300)。
图14示出形成暴露图像传感器晶片的边缘部分2191的第一掩模2910的步骤。
参照图14，可在晶圆2100的背部表面2103上形成第一掩模2910，以暴露图像传感器晶片的边缘部分2191。可通过涂覆光致抗蚀剂材料并且通过用光刻工艺将光致抗蚀剂材料图案化来形成第一掩模2910。被第一掩模2910暴露的边缘部分2191可对应于图1中示出的台阶部分130。边缘部分2191可重叠第一晶片和第二晶片之间的划线。
图15示出在边缘部分2191中形成沟槽2192的步骤。
参照图15，可使用第一掩模2910作为蚀刻掩模，选择性蚀刻图像传感器晶片的边缘部分2191，从而在边缘部分2191中形成具有侧壁2111的沟槽2192。可使用干蚀刻工艺形成沟槽2192并且沟槽2192可被形成为具有与晶圆2100的厚度的大约0.4倍至大约0.7倍的深度。保留在沟槽2192下方的晶圆2100的部分可对应于初级台阶部分2132。也就是说，初级台阶部分2132可具有比晶圆2100的厚度小的厚度。图16示出形成暴露初级台阶部分2132的一些部分的第二掩模2920的步骤。
参照图16，在去除第一掩模2910之后，可在晶圆2100上形成第二掩模2920，以暴露与初级台阶部分2132的一些部分对应的第一通孔区2193。第二掩模2920可被形成为，使得第一通孔区2193通过区域2113与沟槽2192的侧壁2111分隔开。
图17示出形成第一通孔2117的步骤。
参照图17，可选择性蚀刻通过第二掩模2920暴露的第一通孔区2193，以形成具有穿通孔形状的第一通孔2117。可通过用干蚀刻工艺去除第一通孔区2193来形成第一通孔2117，以暴露键合焊盘2210。结果，可在各晶片的边缘部分中形成包括第一通孔2117的台阶部分2130。
图18和图19示出去除台阶部分2130的一部分之后的步骤。
参照图18和图19，在去除第二掩模2920之后，可选择性去除台阶部分2130的中心区，以形成第二沟槽2133，第二沟槽2133也可被称为半切沟槽2133。也就是说，可通过去除位于第一晶片和第二晶片之间的边界区域处的台阶部分2130的部分来形成半切沟槽2133。半切沟槽2133的侧壁2131可对应于台阶部分2130的外侧壁。半切沟槽2133可被形成为穿透台阶部分2130并且暴露支承结构2400。因此，半切沟槽2133可被形成为基本上将第一晶片和第二晶片分开。可使用干蚀刻工艺形成半切沟槽2133。另选地，可通过用刀片(未示出)锯切台阶部分2130来形成半切沟槽2133。结果，第一晶片和第二晶片可通过半切沟槽2133彼此物理分开，可在各晶片中独立地形成台阶部分2130。
图20示出在晶圆2100上形成第一电介质层2600的步骤。
参照图20，可在晶圆2100的背部表面2103上形成第一电介质层2600。第一电介质层2600还可被形成为覆盖台阶部分2130的表面、第一通孔(图18和图19的2117)的侧壁和键合焊盘2210的被暴露的部分。另外，第一电介质层2600可被形成为覆盖台阶部分2130的外侧壁2131和支承结构2400被半切沟槽2133暴露的部分。
图21示出形成暴露键合焊盘2210的第二通孔2607的步骤。
参照图21，可选择性蚀刻第一电介质层2600的一些部分，以形成暴露键合焊盘2210的第二通孔2607。可使用诸如干蚀刻工艺或激光钻孔工艺的蚀刻工艺来形成第二通孔2607，以穿透第一电介质层2600。可通过顺序地蚀刻第一电介质层2600和键合焊盘2210，形成穿透第一电介质层2600和键合焊盘2210的第二通孔2607。在一些实施方式中，第二通孔2607可被形成为穿透第一电介质层2600和键合焊盘2210并且延伸到支承结构2400中。在这种情况下，支承结构2400的一些部分可凹进，以限定第二通孔2607的下部部分。
图22示出形成与键合焊盘2210连接的第一导电层2701的步骤。
参照图22，可在第一电介质层2600上和第二通孔2607中形成第一导电层2701。例如，第一导电层2701可以是通过溅射工艺形成的铝层。第一导电层2701可被形成为提供重分布线和导电穿通孔。在使用电镀工艺形成重分布线和导电穿通孔的情况下，可使用第一导电层2701作为种层。
图23示出在第一导电层2701上形成电镀掩模2709的步骤。
参照图23，可在用于形成重分布线和导电穿通孔的后续电镀工艺期间在用作种层的第一导电层2701上形成电镀掩模2709。电镀掩模2709可被形成为暴露第一导电层2701的一些部分。
图24示出形成重分布线2700和导电穿通孔2707的步骤。
参照图24，可在被电镀掩模(图23的2709)暴露的第一导电层(图23的2701)的部分上，形成电镀层，并且可选择性去除电镀掩模2709和电镀掩模2709下方的第一导电层2701，以形成第二导电图案2700、2707和2705。第二导电图案2707可形成在第二通孔2607中，以充当与键合焊盘2210电连接的导电穿通孔。第二导电图案2700可被形成为充当与导电穿通孔2707电连接的重分布线。第二导电图案2705可被形成为充当与重分布线2700电连接的焊料焊盘。尽管结合使用电镀工艺形成第二导电图案2700、2707和2705的示例描述了本实施方式，但实施方式不限于此。例如，在一些实施方式中，可通过用光刻工艺和蚀刻工艺将金属层图案化，形成第二导电图案2700、2707和2705。
图25示出形成覆盖重分布线2700和导电穿通孔2707的第二电介质层2800的步骤。
参照图25，可在第一电介质层2600上形成覆盖重分布线2700和导电穿通孔2707的第二电介质层2800。还可形成覆盖台阶部分2130的外侧壁2131的第二电介质层2800。第二电介质层2800可被形成为具有暴露焊料焊盘2705的开口2805。
图26示出将图像传感器晶片分开的步骤。
参照图26，可在被开口2805暴露的焊料焊盘2705上形成诸如焊料球2750的外部连接构件。随后，可使用晶片锯切工艺切割晶片之间的边界区，以将晶片相互分开。也就是说，可使用晶片锯切工艺选择性去除晶片之间的边界区中的第二电介质层2800、第一电介质层2600、支承结构2400和光学封盖2500，以形成分开的多个图像传感器封装。
尽管图11至图26示出其中形成第一电介质层2600和第二电介质层2800二者以覆盖台阶部分2130的外侧壁2131的实施方式，但实施方式不限于此。例如，在一些实施方式中，第一电介质层2600和第二电介质层2800中的至少一个可被形成为覆盖台阶部分2130的外侧壁2131。
图27是示出包括根据一些实施方式的图像传感器封装中的至少一个的电子系统8710的框图。电子系统8710可包括控制器8711、输入/输出装置8712和存储器8713。控制器8711、输入/输出装置8712和存储器8713可通过总线8715相互连接，总线8715提供使数据移动通过的路径。输入/输出装置8712可包括产生电子图像数据的根据实施方式的图像传感器封装。
在实施方式中，控制器8711可包括一个或多个微处理器、数字信号处理器、微控制器和/或能够执行与这些组件相同的功能的逻辑器件。控制器8711或存储器8713可包括根据本公开的实施方式的半导体封装中的一个或多个。输入/输出装置8712可包括选自键盘、键区、显示装置、触摸屏等之中的至少一个。存储器8713是用于存储数据的装置。存储器8713可存储将由控制器8711等执行的数据和/或命令。
存储器8713可包括诸如DRAM的易失性存储器装置和/或诸如闪存存储器的非易失性存储器装置。例如，可将闪存存储器安装到诸如移动终端或台式计算机的信息处理系统。闪存存储器可构成固态盘(SSD)。在这种情况下，电子系统8710可稳定地将大量数据存储在闪存存储器系统中。
电子系统8710还可包括接口8714，接口8714被构造成将数据发送到通信网络并且从通信网络接收数据。接口8714可以是有线或无线类型。例如，接口8714可包括天线或有线或无线收发器。
电子系统8710可被实现为执行各种功能的移动系统、个人计算机、工业计算机或逻辑系统。例如，移动系统可以是个人数字助理(PDA)、便携式计算机、平板计算机、移动电话、智能电话、无线电话、膝上型计算机、存储卡、数字音乐系统和信息发送/接收系统中的任一个。
如果电子系统8710是能够执行无线通信的设备，则电子系统8710可用于诸如CDAM(码分多址)、GSM(全球移动通信系统)、NADC(北美数字蜂窝)、E-TDMA(增强型时分多址)、WCDMA(宽带码分多址)、CDMA2000、LTE(长期演进)和Wibro(无线宽带互联网)的通信系统。
已经出于例证性目的公开了本发明的实施方式。本领域的技术人员应该理解，在不脱离本公开和附图的范围和精神的情况下，可以进行各种修改、添加和替代。

Claims (10)

1.一种图像传感器封装，该图像传感器封装包括：
图像传感器晶片，其具有有源侧表面、与所述有源侧表面相反的背部表面、晶片主体部分、比所述晶片主体部分薄的台阶部分、设置在所述有源侧表面上的键合焊盘；
穿通孔，其穿透所述台阶部分并且电连接到所述键合焊盘；
第一电介质层，其设置在所述穿通孔和所述台阶部分之间，所述第一电介质层覆盖所述晶片主体部分和所述台阶部分的背部表面；
重分布线，其设置在所述第一电介质层上并且电连接到所述穿通孔，所述重分布线在所述第一电介质层的位于所述台阶部分的背部表面上的一部分上方延伸；
第二电介质层，其设置在所述第一电介质层上，所述第二电介质层覆盖所述重分布线并且按照覆盖所述台阶部分的外侧壁的方式延伸；
光学封盖，其覆盖所述图像传感器晶片的所述有源侧表面；以及
坝状支承结构，其附接在所述光学封盖和所述台阶部分的所述有源侧表面之间，
其中，凹槽在所述坝状支承结构中凹进以使所述坝状支承结构和所述台阶部分的所述有源侧表面之间的界面的边缘部分显露，
其中，所述第一电介质层和所述第二电介质层二者从所述台阶部分的所述外侧壁延伸到所述凹槽，以覆盖所述界面的所述边缘部分，
其中，所述有源侧表面包括图像传感器器件区，
其中，所述第一电介质层和所述第二电介质层彼此接触并完全填充所述凹槽，并且
其中，所述凹槽位于所述图像传感器封装的最外边缘。
2.根据权利要求1所述的图像传感器封装，其中，所述第一电介质层在所述坝状支承结构和所述第二电介质层的覆盖所述台阶部分的侧壁的一部分之间延伸。
3.根据权利要求1所述的图像传感器封装，所述图像传感器封装还包括外尾部分，所述外尾部分从所述坝状支承结构上方的所述台阶部分的侧壁的下部横向突出，所述外尾部分的厚度比所述台阶部分的厚度小。
4.根据权利要求1所述的图像传感器封装，其中，所述坝状支承结构按照覆盖所述键合焊盘的方式延伸。
5.根据权利要求4所述的图像传感器封装，
其中，所述穿通孔穿透所述键合焊盘并且与所述坝状支承结构接触，并且
其中，所述穿通孔设置在穿过所述键合焊盘的通孔中。
6.根据权利要求1所述的图像传感器封装，该图像传感器封装还包括腔体，所述腔体设置在所述光学封盖和所述晶片主体部分的所述有源侧表面之间，所述腔体的深度由所述坝状支承结构的厚度限定。
7.根据权利要求6所述的图像传感器封装，该图像传感器封装还包括滤色器阵列，所述滤色器阵列设置在所述腔体中的所述图像传感器器件区上。
8.根据权利要求1所述的图像传感器封装，其中，所述坝状支承结构包括环氧树脂材料、聚酰亚胺材料、光致抗蚀剂材料或阻焊材料。
9.根据权利要求1所述的图像传感器封装，其中，所述第一电介质层包括含有硅的绝缘层。
10.根据权利要求1所述的图像传感器封装，其中，所述第二电介质层具有开口，所述开口使与所述重分布线的一部分对应的焊料焊盘部分暴露，并且所述图像传感器封装还包括附接到所述焊料焊盘部分的焊料球。
CN201510504884.9A 2015-01-22 2015-08-17 图像传感器封装及其制造方法 Active CN105826334B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150010835A KR20160090972A (ko) 2015-01-22 2015-01-22 이미지 센서 패키지 및 제조 방법
KR10-2015-0010835 2015-01-22

Publications (2)

Publication Number Publication Date
CN105826334A CN105826334A (zh) 2016-08-03
CN105826334B true CN105826334B (zh) 2020-11-17

Family

ID=56433843

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510504884.9A Active CN105826334B (zh) 2015-01-22 2015-08-17 图像传感器封装及其制造方法

Country Status (3)

Country Link
US (1) US9640580B2 (zh)
KR (1) KR20160090972A (zh)
CN (1) CN105826334B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9431369B2 (en) 2012-12-13 2016-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. Antenna apparatus and method
JP6682327B2 (ja) * 2016-04-01 2020-04-15 キヤノン株式会社 電子デバイス、その製造方法及びカメラ
EP3534292A4 (en) * 2017-11-09 2020-07-22 Shenzhen Goodix Technology Co., Ltd. OPTICAL MODULE AND PROCESSING METHOD THEREFOR AND TERMINAL DEVICE
KR102497570B1 (ko) * 2018-01-18 2023-02-10 삼성전자주식회사 반도체 장치
KR102534733B1 (ko) 2018-07-31 2023-05-19 삼성전자 주식회사 재배선 구조물을 가지는 팬 아웃 반도체 패키지
CN112574668A (zh) * 2019-09-27 2021-03-30 台湾积体电路制造股份有限公司 用于牺牲膜的组合物
US11798857B2 (en) * 2019-09-27 2023-10-24 Taiwan Semiconductor Manufacturing Company, Ltd. Composition for sacrificial film, package, manufacturing method of package

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101786594A (zh) * 2009-01-06 2010-07-28 精材科技股份有限公司 电子元件封装体及其制作方法
CN103077951A (zh) * 2013-01-09 2013-05-01 苏州晶方半导体科技股份有限公司 Bsi图像传感器的晶圆级封装方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10356885B4 (de) * 2003-12-03 2005-11-03 Schott Ag Verfahren zum Gehäusen von Bauelementen und gehäustes Bauelement
JP5344336B2 (ja) * 2008-02-27 2013-11-20 株式会社ザイキューブ 半導体装置
CN101681848B (zh) * 2008-05-21 2011-11-02 精材科技股份有限公司 电子元件封装体
CN102782862B (zh) * 2010-02-26 2015-08-26 精材科技股份有限公司 芯片封装体及其制造方法
TWI508273B (zh) 2010-03-19 2015-11-11 Xintec Inc 影像感測元件封裝構件及其製作方法
US9007273B2 (en) 2010-09-09 2015-04-14 Advances Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
US8872196B2 (en) * 2011-12-19 2014-10-28 Xintec Inc. Chip package
US9177919B2 (en) * 2013-11-18 2015-11-03 Xintec Inc. Chip package and method for forming the same
US20160190353A1 (en) * 2014-12-26 2016-06-30 Xintec Inc. Photosensitive module and method for forming the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101786594A (zh) * 2009-01-06 2010-07-28 精材科技股份有限公司 电子元件封装体及其制作方法
CN103077951A (zh) * 2013-01-09 2013-05-01 苏州晶方半导体科技股份有限公司 Bsi图像传感器的晶圆级封装方法

Also Published As

Publication number Publication date
US20160218136A1 (en) 2016-07-28
CN105826334A (zh) 2016-08-03
US9640580B2 (en) 2017-05-02
KR20160090972A (ko) 2016-08-02

Similar Documents

Publication Publication Date Title
CN105826334B (zh) 图像传感器封装及其制造方法
US11961867B2 (en) Electronic device package and fabricating method thereof
US10699915B2 (en) Semiconductor device and method for manufacturing the same
US9177919B2 (en) Chip package and method for forming the same
US8399963B2 (en) Chip package and fabrication method thereof
KR101959284B1 (ko) 반도체 장치 및 그 형성방법
TWI511253B (zh) 晶片封裝體
CN107221540B (zh) 晶片封装体及其制造方法
KR20130053338A (ko) Ｔｓｖ 구조를 구비한 집적회로 소자
KR20120035719A (ko) 반도체 패키지 및 그 제조 방법
KR101828490B1 (ko) 관통전극을 갖는 반도체 소자 및 그 제조방법
KR20130082315A (ko) 집적회로 소자
US20170117242A1 (en) Chip package and method for forming the same
US20150145120A1 (en) Semiconductor device having a through electrode
TWI649848B (zh) 具有凸塊下層金屬的半導體結構及其製作方法
CN109216209B (zh) 集成电路封装件及其形成方法
US9318461B2 (en) Wafer level array of chips and method thereof
JP2007123681A (ja) 半導体装置、半導体装置の製造方法および実装基板
CN107818965B (zh) 半导体封装件及制造再分布图案的方法
US10283483B2 (en) Packaging method and package structure for image sensing chip
US11682648B2 (en) Semiconductor device and method of fabricating the same
JP2021158336A (ja) パッケージシールドを含むパッケージエッジに対する新規ｗｌｃｓｐの信頼性の向上
TWI672786B (zh) 電子封裝件及其製法
US9373597B2 (en) Chip package and method thereof
KR101346485B1 (ko) 반도체 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant