JPH11259621A - Icモジュールの製造方法及びicモジュール - Google Patents
Icモジュールの製造方法及びicモジュールInfo
- Publication number
- JPH11259621A JPH11259621A JP5652498A JP5652498A JPH11259621A JP H11259621 A JPH11259621 A JP H11259621A JP 5652498 A JP5652498 A JP 5652498A JP 5652498 A JP5652498 A JP 5652498A JP H11259621 A JPH11259621 A JP H11259621A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- chip
- insulating film
- module
- sealing resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Credit Cards Or The Like (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
て、低粘度のものを用いた場合であっても、容易かつ安
定的に、所定形状の樹脂封止ができるICモジュールの
製造方法、及び、広範囲な粘度条件の封止樹脂に対し
て、形状精度を含めた高品質のICモジュールを提供す
る。 【解決手段】 絶縁フィルム11のチップ搭載部に、I
Cチップ14を搭載し、そのICチップ14を封止樹脂
16によって被覆するICモジュールの製造方法におい
て、絶縁フィルム11の一方の面に、エッチングにより
除去可能な薄膜層12を形成する薄膜形成工程と、絶縁
フィルム11の薄膜層12のチップ搭載部を囲む位置
に、封止樹脂16の流れ止めとなる枠体12aをエッチ
ングにより形成する枠体形成工程とを備えた。
Description
分野において、搭載したICチップを樹脂封止するIC
モジュールの製造方法及びICモジュールに関するもの
である。
は、基板製造工程と、ICモジュール製造工程とを備え
ている。
フィルム(ガラスエポキシ,ポリイミド等)に後工程で
ボンディングホール,チップ搭載部となる貫通孔を、あ
らかじめパンチングしておき、片側に銅箔フィルムを貼
り込んで、レジスト塗布後に、所定マスクによるパター
ンエッチングを行い、ニッケル,金などのメッキを施し
て、ベース基板を完成させる。
ル製造工程は、ダイ(チップ)ボンディング工程,ワイ
ヤボンディング工程,樹脂封止工程,熱硬化工程,(場
合によっては)研磨工程を経て、ICモジュールを完成
する(例えば、特許第10936201号等参照)。
ァーモールド式,ディスペンス式,印刷式などがあ
るが、以下のような問題があった。
金型と装置を用い、モールド形状が変わったときの型切
り替えが容易ではなく、生産能力が低く、低コスト,高
生産性,小ロットに対応できないという問題がある。
フト的に容易に変更できる等のメリットがあるが、塗布
量を安定的に制御するために、低粘度のものしか扱え
ず、塗布後の形くずれ等が起きやすく、形状が不安定
で、ばらつきがあるという欠点がある。
がソフト的に容易に変更できる等のメリットがあるが、
低粘度のものは形状不安定となり、高粘度では、安定形
状に封止できるものの、気泡ぬけが悪く、熱硬化時に気
泡が抜けることによる形状の劣化や、気泡が混入したま
ま使用することによる、熱膨張,収縮によるクラック等
の不具合が出る恐れがあった。
性,小ロット対応のためには、又はを選択すること
が好ましい。しかし、低粘度樹脂でも安定してモールド
することができない。そこで、流れ止め枠体を用いた樹
脂封止方法が提案されている。
封止方法を示す図である。この樹脂封止方法は、 図3(a1)〜(a3)に示すように、基板31
に、熱硬化性,UV硬化性などの液状樹脂をスクリーン
印刷等の印刷方式などによって枠形状に塗布して、流れ
止め枠32を形成する方法(特開平8−8509号等参
照)、 図3(b)に示すように、金属,樹脂等の流れ止め
枠体34を、接着剤35によって基板31に接着する方
法が実施されている。その後に、その流れ止め枠体3
2,34内に、低粘度の封止樹脂33を塗布するように
したものである。
の流れ止め枠体を用いた樹脂封止方法にも、以下のよう
な問題点があった。前記の方法は、液状樹脂を硬化さ
せる必要があるために、粘度の関係で側面が垂直になら
ず、ある程度の傾斜がつき、通常多用されるソルダーレ
ジストを例にとると、底面部の幅w=0.3mm以下で
の形成は困難である。そして、結果的に( 枠体を含む)
モールド領域(図3のM部参照)が広くなり、カードと
の接着面積が狭くなるので、カードの曲げ等の作用によ
りモジュールが剥離する恐れがあった。
ジストレベルでは、流れ止め枠体32の高さh=30μ
m程度までしか出ず、ものによっては、矢印Aのよう
に、はみ出してしまい、十分なダム効果が出ないものも
あった。さらに、液状樹脂を狭幅で形成するために、樹
脂粘度のロット,保管条件等の違いによるばらつきの影
響によって、幅,高さにばらつきが出て、結果として形
状精度が悪くなる恐れがあった。
れ止め枠体34の形成,その枠体34の接着という余分
な工程が増えてしまう。また、モールド面積を狭くする
ために、枠幅を極端に細くすると(0.3mm以下)、
枠体34のハンドリングが困難になる等の不都合があ
る。
又はシート状の接着剤35を、予め塗布する必要があ
り、接着剤35の塗布領域と枠体34の位置ずれ等によ
って差があったり、枠体34の圧着のために、はみ出し
た接着剤35が、モールド樹脂33と基板31の密着性
を阻害する恐れがあった(矢印Bの部分参照)。このた
めに、使用時に剥離する可能性が出てしまい、極端な場
合は、接着剤35がワイヤボンディングエリアに達し、
ボンディングを阻害する恐れもあった。この問題を解決
するために、接着剤35の量を減らしてしまうと、逆
に、接着力が弱まり、曲げ等の作用で枠体35が基板3
1から剥離してしまう恐れがあるという別の問題が発生
する。
の材料として、低粘度のものを用いた場合であっても、
容易かつ安定的に、所定形状の樹脂封止ができるICモ
ジュールの製造方法、及び、広範囲な粘度条件の封止樹
脂に対して、形状精度を含めた高品質の樹脂封止ができ
るICモジュールを提供することを課題とする。
に、請求項1の発明は、絶縁フィルムのチップ搭載部
に、ICチップを搭載し、そのICチップを封止樹脂に
よって被覆するICモジュールの製造方法において、前
記絶縁フィルムの一方の面に、露光及びエッチングによ
り除去可能な薄膜層(レジスト)を形成する薄膜形成工
程と、前記絶縁フィルムの薄膜層の前記チップ搭載部を
囲む位置に、前記封止樹脂の流れ止めとなる枠体を所定
のマスクを介して、露光及びエッチングにより形成する
枠体形成工程と、を備えたことを特徴とするICモジュ
ールの製造方法である。
モジュールの製造方法において、前記薄膜形成工程は、
前記基板の両面に前記薄膜層を形成し、前記枠体形成工
程は、前記絶縁フィルムの他方の面に形成される接続端
子部と同時に前記枠体を形成すること、を特徴とするI
Cモジュールの製造方法である。
部を囲む封止樹脂の流れ止めとなる枠体を露光及びエッ
チングによって形成した絶縁フィルムと、前記絶縁フィ
ルムのチップ搭載部に搭載されたICチップと、前記絶
縁フィルムの前記枠体内に塗布され、前記ICチップを
被覆する封止樹脂部と、を備えたICモジュールであ
る。
実施の形態をあげ、本発明をさらに詳細に説明する。 (第1実施形態)図1は、本発明によるICモジュール
の製造方法の第1実施形態を示す工程図である。まず、
図1(a)に示すような厚さ0.03〜0.8mm程度
のガラスエポキシ,ポリイミド等の絶縁フィルム11
に、図1(b)に示すように、後工程においてそれぞれ
チップ搭載部,ボンディングホールとなる貫通孔11
a,11bを、あらかじめパンチングする(パンチ工
程)。
ルム11の両面に、銅箔などの厚さ15〜500μm
(形成する枠体12aの高さにより厚みを選択する)の
金属箔フィルム12,13を貼り込む(薄膜形成工
程)。
に、絶縁フィルム11の端子面側に、レジスト21を塗
布した後に、所定形状のマスク22によるパターンエッ
チングを行って、端子面パターン13aを形成する。つ
いで、反対面(チップ搭載面)に、同じく、レジスト2
3を塗布した後に、マスク24によるパターンエッチン
グを行って、枠形状に金属薄膜部を残して、樹脂封止時
の流れ止め枠体(ダム)12aとする(枠体形成工
程)。これにより、端子面のパターン形成工程と同じ工
程を流用して反対面の枠形成を行うことにより、余分な
後からの印刷又は枠体の貼付け作業を省くことができる
とともに、それに伴う、個々の枠体の位置ずれ、形状不
安定(特に、細幅での)の問題を回避し、安定した高精
度の枠体形成を容易に行うことができる。
ップ14(厚さt3=約250μm程度)を搭載すると
共に、ボンディングワイヤ15を接続する(チップ搭載
工程)。
め枠体12a内に封止樹脂16を塗布して(ICチップ
14の上面から最低約150μm)、ICチップ14と
ボンディングワイヤ15を被覆して、熱硬化させる(樹
脂封止工程)。なお、封止樹脂16は、必要に応じて、
仮想線Cまで研磨するようにしてもよい。
以下のような効果がある。 (1)流れ止め枠体(ダム)12aの側面がケミカルエ
ッチングの精度が高いため、シャープに仕上がり、ほぼ
垂直に形成される。また、枠体12aは、その周囲の接
着剤がエッチング工程で落とされるために、はみ出しは
なく、枠幅も、0.1mm程度の細幅が可能となる。従
って、ハンドリングによる損傷,接着剤のはみ出し,位
置ずれ等がなく、正確に枠体12aを形成でき、効果的
に低粘度樹脂の液だれを防止する。このために、モール
ド面積を最小限に抑え、カード基材との接着面積を大き
く取れるので、物理強度的にも信頼性の高いICカード
を作製することが可能となる。
成に使用された以外の余分な部分がエッチング工程によ
って除去されてしまうが、後工程で分離,回収すること
によって、再利用が可能であり、コストアップにつなが
らない。
Cモジュールの製造方法の第2実施形態を説明する図で
ある。なお、前述した第1実施形態と同様な機能を果た
す部分には、同一の符号を付して、重複する説明を適宜
省略する。第1実施形態は、ガラスエポキシ製の絶縁フ
ィルム11に貫通孔11a,11bをあけて、ワイヤボ
ンディングホールを形成したが、第2実施形態は、絶縁
フィルム11の両面に、銅箔フィルム12,13を貼り
つけた後に、パンチングでスルーホールTHを形成し、
枠体12aと、ワイヤボンディングエリア12bとを、
チップ搭載面側の銅箔フィルム12のエッチングによっ
て形成し、リード線14とスルーホールを介して、端子
面側に接続させるようにした。このために、金属薄膜
(銅箔)のより一層の有効利用が図れると共に、ボンデ
ィングホール形成箇所の自由度を広げることができる。
されることなく、種々の変形や変更が可能であって、そ
れらも本発明の均等の範囲内である。例えば、エッチン
グによって、流れ止め枠体を形成する例で説明したが、
レジストを塗布し、マスキングして、露光することによ
り、枠体を形成するようにしてもよい。従って、枠体
は、必ずしも金属である必要はない。
さらに詳しく説明する。まず、厚さt1=0.12mm
のガラスエポキシ製の絶縁フィルム11に、ダイボンデ
ィング及びワイヤボンディング用の貫通孔11a,11
bを、予めパンチングしておき、これに、端子面側に厚
さt5=18μm,チップ搭載面側に厚さt2=50μ
mの銅箔フィルム13,12をエポキシ樹脂の接着剤を
介して貼り込み、熱硬化接着させる。ここで、チップ搭
載面側の銅箔フィルム12は、枠体12aの領域分の幅
だけ貼り込めばよい。
フィルム12,13の表面)について、レジスト塗布、
パターンの焼き付け,エッチングにより、端子面側に
は、所定の端子パターン13aが、チップ搭載面側に
は、高さt2=50μmの流れ止め枠体12aが形成さ
れる[図1(e)]。この枠体12aは、側面がシャー
プに仕上がり、ほぼ垂直に形成されていた。また、枠体
12aは、その周囲の接着剤がエッチング工程で除去さ
れているので、はみ出しはなかった。
部に厚さ約2.0μmのNiメッキ層12b、ついで、
厚さ0.3μmのAuメッキ層12cを形成し[図2
(c)参照]、完成した基板フィルムにダイボンディン
グ,ワイヤボンディング[図1(f)],ディスペンス
又は印刷方式による樹脂封止[図1(g)],熱硬化,
(場合によっては)研磨により、ICモジュールテープ
が完成する。
れば、別工程での流れ止め用の枠体の印刷又は枠体の貼
付けを実施する必要がなく、高精度、高品質の枠体を容
易に形成することができる、という効果がある。
実施形態の工程図である。
実施形態の説明図である。
す図である。
Claims (3)
- 【請求項1】 絶縁フィルムのチップ搭載部に、ICチ
ップを搭載し、そのICチップを封止樹脂によって被覆
するICモジュールの製造方法において、 前記絶縁フィルムの一方の面に、露光及びエッチングに
より除去可能な薄膜層を形成する薄膜形成工程と、 前記絶縁フィルムの薄膜層の前記チップ搭載部を囲む位
置に、前記封止樹脂の流れ止めとなる枠体を所定のマス
クを介して露光及びエッチングにより形成する枠体形成
工程と、を備えたことを特徴とするICモジュールの製
造方法。 - 【請求項2】 請求項1に記載のICモジュールの製造
方法において、 前記薄膜形成工程は、前記基板の両面に前記薄膜層を形
成し、 前記枠体形成工程は、前記絶縁フィルムの他方の面に形
成される接続端子部と同時に前記枠体を形成すること、
を特徴とするICモジュールの製造方法。 - 【請求項3】 一方の面にチップ搭載部を囲む封止樹脂
の流れ止めとなる枠体を露光及びエッチングによって形
成した絶縁フィルムと、 前記絶縁フィルムのチップ搭載部に搭載されたICチッ
プと、 前記絶縁フィルムの前記枠体内に塗布され、前記ICチ
ップを被覆する封止樹脂部と、を備えたICモジュー
ル。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5652498A JP3957862B2 (ja) | 1998-03-09 | 1998-03-09 | Icモジュールの製造方法及びicモジュール |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5652498A JP3957862B2 (ja) | 1998-03-09 | 1998-03-09 | Icモジュールの製造方法及びicモジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11259621A true JPH11259621A (ja) | 1999-09-24 |
JP3957862B2 JP3957862B2 (ja) | 2007-08-15 |
Family
ID=13029513
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5652498A Expired - Lifetime JP3957862B2 (ja) | 1998-03-09 | 1998-03-09 | Icモジュールの製造方法及びicモジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3957862B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002123808A (ja) * | 2000-10-16 | 2002-04-26 | Dainippon Printing Co Ltd | 接触型非接触型共用icモジュール、および、それを用いたicカード |
JP2007011429A (ja) * | 2005-06-28 | 2007-01-18 | Matsushita Electric Ind Co Ltd | Icカードモジュール及びそれを用いたicカード |
JP2011237967A (ja) * | 2010-05-10 | 2011-11-24 | Dainippon Printing Co Ltd | Icモジュール及びこれを使用したicカード |
-
1998
- 1998-03-09 JP JP5652498A patent/JP3957862B2/ja not_active Expired - Lifetime
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002123808A (ja) * | 2000-10-16 | 2002-04-26 | Dainippon Printing Co Ltd | 接触型非接触型共用icモジュール、および、それを用いたicカード |
JP2007011429A (ja) * | 2005-06-28 | 2007-01-18 | Matsushita Electric Ind Co Ltd | Icカードモジュール及びそれを用いたicカード |
JP2011237967A (ja) * | 2010-05-10 | 2011-11-24 | Dainippon Printing Co Ltd | Icモジュール及びこれを使用したicカード |
Also Published As
Publication number | Publication date |
---|---|
JP3957862B2 (ja) | 2007-08-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5717252A (en) | Solder-ball connected semiconductor device with a recessed chip mounting area | |
US5286679A (en) | Method for attaching a semiconductor die to a leadframe using a patterned adhesive layer | |
CN101740538B (zh) | 具有防流坝的印刷电路板及其制造方法 | |
KR100793468B1 (ko) | 반도체 장치 및 그 제조 방법과, 상기 반도체 장치를 구비한 액정 모듈 및 반도체 모듈 | |
US6841419B2 (en) | Method of fabricating a COF utilizing a tapered IC chip and chip mounting hole | |
KR20050096851A (ko) | 회로 장치 및 그 제조 방법 | |
US6822339B2 (en) | Semiconductor device | |
KR20040026129A (ko) | 회로 장치 및 그 제조 방법 | |
KR100665150B1 (ko) | 회로 장치 및 그 제조 방법 | |
JP3957862B2 (ja) | Icモジュールの製造方法及びicモジュール | |
KR100252788B1 (ko) | 반도체장치의 제조방법 | |
JP2002270627A (ja) | 半導体装置の製造方法 | |
JP2001291729A (ja) | 半導体素子の孔版印刷樹脂封止方法、及び該方法に用いる孔版及びスキージ | |
JP2005166694A (ja) | プリモールド型半導体装置の製造方法 | |
JPH09213725A (ja) | 半導体装置 | |
JP3358313B2 (ja) | リードフレームの製造方法 | |
JP3918566B2 (ja) | 半導体装置及びその製造方法 | |
JP4408015B2 (ja) | 半導体装置の製造方法 | |
JPH06318609A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
KR100234160B1 (ko) | 반도체 리드 프레임의 제조 방법 | |
JP2002198401A (ja) | 半導体装置用テープキャリア | |
JP2000216183A (ja) | 接着剤層付きの突起状電極付き配線材料の製造方法 | |
JPH07211738A (ja) | 回路素子の封止方法 | |
JPH10116937A (ja) | 半導体装置及びその製造方法 | |
JPH04122037A (ja) | 半導体チップの実装方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050228 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20061115 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070501 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070509 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110518 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120518 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120518 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130518 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140518 Year of fee payment: 7 |
|
EXPY | Cancellation because of completion of term |