JPH09213725A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH09213725A JPH09213725A JP8013710A JP1371096A JPH09213725A JP H09213725 A JPH09213725 A JP H09213725A JP 8013710 A JP8013710 A JP 8013710A JP 1371096 A JP1371096 A JP 1371096A JP H09213725 A JPH09213725 A JP H09213725A
- Authority
- JP
- Japan
- Prior art keywords
- dam
- base film
- sealing resin
- semiconductor element
- device hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 半導体装置において、封止樹脂領域の狭域化
を容易にする。 【解決手段】 ベースフィルム２のデバイスホール４の
周辺部にダム１を設けているので、デバイスホール４と
半導体素子５との隙間を充填し、かつ、インナーリード
６の先端部と半導体素子５との接合部とを覆う封止樹脂
３が、封止樹脂形成領域外へ流れ出ることを防ぐことが
できる。したがって、封止樹脂形成領域の狭域化を容易
に実現することができる。
を容易にする。 【解決手段】 ベースフィルム２のデバイスホール４の
周辺部にダム１を設けているので、デバイスホール４と
半導体素子５との隙間を充填し、かつ、インナーリード
６の先端部と半導体素子５との接合部とを覆う封止樹脂
３が、封止樹脂形成領域外へ流れ出ることを防ぐことが
できる。したがって、封止樹脂形成領域の狭域化を容易
に実現することができる。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の封止樹
脂の形成に関するものである。
脂の形成に関するものである。
【０００２】
【従来の技術】近年、半導体装置の封止方法において、
テープ・オート・ボンディング工法（以下、ＴＡＢ工法
と称す）を用いて組み立てられるテープ・キャリア・パ
ッケージ（以下、ＴＣＰと称す）形状を用いるものが知
られている。ＴＣＰが用いられる半導体装置には、小型
化、薄型化の実現を目的とする液晶ドライバー用の半導
体装置が一例として挙げられる。
テープ・オート・ボンディング工法（以下、ＴＡＢ工法
と称す）を用いて組み立てられるテープ・キャリア・パ
ッケージ（以下、ＴＣＰと称す）形状を用いるものが知
られている。ＴＣＰが用いられる半導体装置には、小型
化、薄型化の実現を目的とする液晶ドライバー用の半導
体装置が一例として挙げられる。
【０００３】以下、従来の半導体装置について、図７を
参照しながら説明する。図７は従来の半導体装置を示
し、図７（ａ）は封止樹脂３を形成する前の半導体装置
の構成を示す断面図で、図７（ｂ）は封止樹脂３を形成
し、封止処理が完了した半導体装置の構成を示す断面図
である。
参照しながら説明する。図７は従来の半導体装置を示
し、図７（ａ）は封止樹脂３を形成する前の半導体装置
の構成を示す断面図で、図７（ｂ）は封止樹脂３を形成
し、封止処理が完了した半導体装置の構成を示す断面図
である。
【０００４】図７に示すように、５は半導体素子で、半
導体素子５のボンディングパット部（図示せず）上には
バンプ８が形成され、バンプ８を介してインナーリード
６の一方の端が半導体素子５と接続されている。また、
インナーリード６の他方は、ベースフィルム２に接着さ
れている。なお、ベースフィルム２及びインナーリード
６を含めてテープキャリアと呼び、ベースフィルム２の
開口部をデバイスホール４と呼ぶ。３は封止樹脂で、Ａ
ｕバンプ８の接合部の保護及び、テープキャリア９と半
導体素子５との一体固着をするためのもので、半導体素
子５、インナーリード６、及びバンプ８の接合部を覆う
ように形成される。
導体素子５のボンディングパット部（図示せず）上には
バンプ８が形成され、バンプ８を介してインナーリード
６の一方の端が半導体素子５と接続されている。また、
インナーリード６の他方は、ベースフィルム２に接着さ
れている。なお、ベースフィルム２及びインナーリード
６を含めてテープキャリアと呼び、ベースフィルム２の
開口部をデバイスホール４と呼ぶ。３は封止樹脂で、Ａ
ｕバンプ８の接合部の保護及び、テープキャリア９と半
導体素子５との一体固着をするためのもので、半導体素
子５、インナーリード６、及びバンプ８の接合部を覆う
ように形成される。
【０００５】次に、封止樹脂３の塗布方法について、図
５及び図６を参照しながら以下、説明する。
５及び図６を参照しながら以下、説明する。
【０００６】封止樹脂の塗布方法には、代表的なものに
ポッティング方式と印刷方式があり、まず、ポッティン
グ方式の塗布装置について説明する。
ポッティング方式と印刷方式があり、まず、ポッティン
グ方式の塗布装置について説明する。
【０００７】図５は、ポッティング方式の塗布装置の構
成を示す図である。１７は筒状のシリンジで、下端部に
吐出口１８を有するノズル１９が取り付けられており、
内部に封止樹脂３を充填することができる。また、シリ
ンジ１７の上端部には、チューブ２０が接続されてお
り、チューブ２０は、シリンジ１７の内部に充填される
封止樹脂３を加圧し、吐出するための圧縮空気を、シリ
ンジ１７に供給するためのものである。シリンジ１７
は、Ｘ−Ｙステージ２２のシリンジ固定部２２ａに固定
されており、Ｘ−Ｙステージ２２にはＸ−Ｙステージ２
２を上下動作可能とする上下動装置２３が取り付けられ
ている。なお、Ｘ−Ｙステージ２２及び上下動装置２３
は、あらかじめ設定されたプログラムに従って、上下及
び水平方向への移動が可能となる。
成を示す図である。１７は筒状のシリンジで、下端部に
吐出口１８を有するノズル１９が取り付けられており、
内部に封止樹脂３を充填することができる。また、シリ
ンジ１７の上端部には、チューブ２０が接続されてお
り、チューブ２０は、シリンジ１７の内部に充填される
封止樹脂３を加圧し、吐出するための圧縮空気を、シリ
ンジ１７に供給するためのものである。シリンジ１７
は、Ｘ−Ｙステージ２２のシリンジ固定部２２ａに固定
されており、Ｘ−Ｙステージ２２にはＸ−Ｙステージ２
２を上下動作可能とする上下動装置２３が取り付けられ
ている。なお、Ｘ−Ｙステージ２２及び上下動装置２３
は、あらかじめ設定されたプログラムに従って、上下及
び水平方向への移動が可能となる。
【０００８】なお、図５における半導体装置１０の構成
は図７に示す半導体装置の構成と同様であるので、ここ
では説明を省略する。
は図７に示す半導体装置の構成と同様であるので、ここ
では説明を省略する。
【０００９】以上のように構成されるポッティング方式
の塗布装置の動作について、以下に説明する。
の塗布装置の動作について、以下に説明する。
【００１０】まず、ノズル１９の先端が、半導体装置１
０上に封止樹脂３を塗布するのに適切な位置にくるよう
に上下動装置２３により、シリンジ１７を移動させる。
次に、Ｘ−Ｙステージ２２によりシリンジ１７を水平方
向に移動させると同時に、チューブ２０を介して圧縮空
気をシリンジ１７に供給することで、封止樹脂３の吐出
を開始し、半導体装置１０上に封止樹脂３の描画を行
う。描画が終わった時点で封止樹脂３の吐出を停止し、
上下動装置２３によりノズル１９を初期位置にもどし、
塗布作業を完了する。封止樹脂３の塗布領域は、封止樹
脂３の吐出量、ノズル１９の移動速度、ノズル１９の描
画パターン等によって調節される。
０上に封止樹脂３を塗布するのに適切な位置にくるよう
に上下動装置２３により、シリンジ１７を移動させる。
次に、Ｘ−Ｙステージ２２によりシリンジ１７を水平方
向に移動させると同時に、チューブ２０を介して圧縮空
気をシリンジ１７に供給することで、封止樹脂３の吐出
を開始し、半導体装置１０上に封止樹脂３の描画を行
う。描画が終わった時点で封止樹脂３の吐出を停止し、
上下動装置２３によりノズル１９を初期位置にもどし、
塗布作業を完了する。封止樹脂３の塗布領域は、封止樹
脂３の吐出量、ノズル１９の移動速度、ノズル１９の描
画パターン等によって調節される。
【００１１】次に印刷方式の塗布装置について図６を参
照しながら説明する。図６は、印刷方式の塗布装置の構
成の一部を示す図で、図６に示すように、２４はメタル
マスクで、金属プレートに開口部２６を設けたものであ
る。１０は半導体装置で、図７に示した半導体装置と同
様であるので説明を省略する。２５はスキージで、封止
樹脂３を半導体装置１０にのせるためのもので、一般に
樹脂製のものが用いられる。
照しながら説明する。図６は、印刷方式の塗布装置の構
成の一部を示す図で、図６に示すように、２４はメタル
マスクで、金属プレートに開口部２６を設けたものであ
る。１０は半導体装置で、図７に示した半導体装置と同
様であるので説明を省略する。２５はスキージで、封止
樹脂３を半導体装置１０にのせるためのもので、一般に
樹脂製のものが用いられる。
【００１２】以上のように構成される塗布装置の動作に
ついて、以下に説明する。まず、メタルマスク２４の開
口部２６を、半導体装置１０の適切な位置にくるように
位置合わせする。次に、封止樹脂３をメタルマスク２４
の開口部２６付近に塗布する。その後、スキージ２５を
メタルマスク２４の面と平行に移動させることにより、
メタルマスク２４上に置かれた封止樹脂３を開口部２６
より押し出し、塗布作業を完了する。封止樹脂３の塗布
領域は、開口部２６の形状、メタルマスク２４の厚み、
スキージ２５の硬度、スキージ２４の開口部２６への圧
力等によって調節される。
ついて、以下に説明する。まず、メタルマスク２４の開
口部２６を、半導体装置１０の適切な位置にくるように
位置合わせする。次に、封止樹脂３をメタルマスク２４
の開口部２６付近に塗布する。その後、スキージ２５を
メタルマスク２４の面と平行に移動させることにより、
メタルマスク２４上に置かれた封止樹脂３を開口部２６
より押し出し、塗布作業を完了する。封止樹脂３の塗布
領域は、開口部２６の形状、メタルマスク２４の厚み、
スキージ２５の硬度、スキージ２４の開口部２６への圧
力等によって調節される。
【００１３】
【発明が解決しようとする課題】半導体装置の小型化が
求められるのに伴って、封止樹脂形成領域の狭域化が望
まれている。しかしながら、従来の半導体装置では、封
止樹脂の塗布を行う際、封止樹脂３の流れ出し量を制御
するために、封止樹脂の材料、封止樹脂の吐出量、封止
樹脂の粘度、塗布条件（例えば、ノズルの移動速度、ノ
ズルの描画パターン、環境条件）等、多数の条件を調整
して決定し行っていたため、封止樹脂形成領域の狭域化
は非常に困難であった。
求められるのに伴って、封止樹脂形成領域の狭域化が望
まれている。しかしながら、従来の半導体装置では、封
止樹脂の塗布を行う際、封止樹脂３の流れ出し量を制御
するために、封止樹脂の材料、封止樹脂の吐出量、封止
樹脂の粘度、塗布条件（例えば、ノズルの移動速度、ノ
ズルの描画パターン、環境条件）等、多数の条件を調整
して決定し行っていたため、封止樹脂形成領域の狭域化
は非常に困難であった。
【００１４】例えば、インナーリード６が半導体素子５
へ渡っている部分では、封止樹脂３がインナーリード６
の隙間を介して裏面へ流れ易い。ところが、半導体装置
の裏面に封止樹脂３が流れる際、インナーリード６を介
するため、封止樹脂３が均一に裏面に広がり難く、未充
填や気泡が発生し易い。このようにあらゆる状況を考慮
したうえで、塗布条件を決定しているため、封止樹脂の
塗布量を制限するにも限界があり、狭域化は非常に困難
であった。
へ渡っている部分では、封止樹脂３がインナーリード６
の隙間を介して裏面へ流れ易い。ところが、半導体装置
の裏面に封止樹脂３が流れる際、インナーリード６を介
するため、封止樹脂３が均一に裏面に広がり難く、未充
填や気泡が発生し易い。このようにあらゆる状況を考慮
したうえで、塗布条件を決定しているため、封止樹脂の
塗布量を制限するにも限界があり、狭域化は非常に困難
であった。
【００１５】本発明は、上記従来の問題点を解決するも
ので、封止樹脂の形成領域の狭域化を実現できる半導体
装置を提供することを目的とする。
ので、封止樹脂の形成領域の狭域化を実現できる半導体
装置を提供することを目的とする。
【００１６】
【課題を解決するための手段】本発明は上記課題を解決
するために、デバイスホールの周辺部のベースフィルム
上にダムを設けたものである。
するために、デバイスホールの周辺部のベースフィルム
上にダムを設けたものである。
【００１７】この構成により、封止樹脂形成領域の狭域
化を実現できる半導体装置を提供できる。
化を実現できる半導体装置を提供できる。
【００１８】
【発明の実施の形態】請求項１に記載の発明は、デバイ
スホールを有するベースフィルムと、前記デバイスホー
ルの周辺部のベースフィルム上に構成されるダムとを有
するものであり、封止樹脂形成領域の狭域化を図ること
ができるとういう作用を有する。
スホールを有するベースフィルムと、前記デバイスホー
ルの周辺部のベースフィルム上に構成されるダムとを有
するものであり、封止樹脂形成領域の狭域化を図ること
ができるとういう作用を有する。
【００１９】請求項２、請求項３、請求項４に記載の発
明は、デバイスホールを有するベースフィルムと、前記
ベースフィルム上に構成されるインナーリードと、前記
デバイスホールの周辺部の前記ベースフィルム上または
前記インナーリード上の少なくとも一方に構成されるダ
ムと、前記デバイスホールの内側に配置される半導体素
子と、前記デバイスホールと前記半導体素子との隙間を
充填し、かつ、前記インナーリードの先端部と前記半導
体素子との接合部とを覆う封止樹脂とで構成されるもの
であり、封止樹脂形成領域の狭域化を図ることができる
という作用を有する。
明は、デバイスホールを有するベースフィルムと、前記
ベースフィルム上に構成されるインナーリードと、前記
デバイスホールの周辺部の前記ベースフィルム上または
前記インナーリード上の少なくとも一方に構成されるダ
ムと、前記デバイスホールの内側に配置される半導体素
子と、前記デバイスホールと前記半導体素子との隙間を
充填し、かつ、前記インナーリードの先端部と前記半導
体素子との接合部とを覆う封止樹脂とで構成されるもの
であり、封止樹脂形成領域の狭域化を図ることができる
という作用を有する。
【００２０】請求項５、請求項７、請求項８に記載の発
明は、デバイスホールを有するベースフィルムと、前記
ベースフィルム上に構成されるインナーリードと、前記
デバイスホールの周辺部の前記ベースフィルム上または
前記インナーリード上の少なくとも一方に構成されるダ
ムと、前記デバイスホールとの重なる位置に配置される
半導体素子と、前記デバイスホールと前記半導体素子と
の隙間を充填し、かつ、前記インナーリードの先端部と
前記半導体素子との接合部とを覆う封止樹脂とで構成さ
れるものであり、封止樹脂形成領域の狭域化を図ること
ができるという作用を有する。
明は、デバイスホールを有するベースフィルムと、前記
ベースフィルム上に構成されるインナーリードと、前記
デバイスホールの周辺部の前記ベースフィルム上または
前記インナーリード上の少なくとも一方に構成されるダ
ムと、前記デバイスホールとの重なる位置に配置される
半導体素子と、前記デバイスホールと前記半導体素子と
の隙間を充填し、かつ、前記インナーリードの先端部と
前記半導体素子との接合部とを覆う封止樹脂とで構成さ
れるものであり、封止樹脂形成領域の狭域化を図ること
ができるという作用を有する。
【００２１】請求項６に記載の発明は、デバイスホール
を有するベースフィルムと、前記ベースフィルム上に構
成されるインナーリードと、前記デバイスホールの周辺
部の前記ベースフィルムの裏面に構成されるダムと、前
記デバイスホールと重なる位置に配置される半導体素子
と、前記デバイスホールと前記半導体素子との隙間を充
填し、かつ、前記インナーリードの先端部と前記半導体
素子との接合部とを覆う封止樹脂とで構成され、前記ダ
ムが前記ベースフィルムと前記半導体素子の間の前記ベ
ースフィルム上に構成され、前記ダムの形状が前記デバ
イスホールを隙間を有して囲む形状であることを特徴と
するものであり、封止樹脂形成領域の狭域化を図ること
ができるという作用を有するうえ、ベースフィルムと半
導体素子の間隔を一定以上に保つことができるという作
用を有する。
を有するベースフィルムと、前記ベースフィルム上に構
成されるインナーリードと、前記デバイスホールの周辺
部の前記ベースフィルムの裏面に構成されるダムと、前
記デバイスホールと重なる位置に配置される半導体素子
と、前記デバイスホールと前記半導体素子との隙間を充
填し、かつ、前記インナーリードの先端部と前記半導体
素子との接合部とを覆う封止樹脂とで構成され、前記ダ
ムが前記ベースフィルムと前記半導体素子の間の前記ベ
ースフィルム上に構成され、前記ダムの形状が前記デバ
イスホールを隙間を有して囲む形状であることを特徴と
するものであり、封止樹脂形成領域の狭域化を図ること
ができるという作用を有するうえ、ベースフィルムと半
導体素子の間隔を一定以上に保つことができるという作
用を有する。
【００２２】以下、本発明の実施の形態について、図１
〜図３を参照して説明する。 （実施の形態１）図１（ａ）は本発明の第一の実施の形
態による半導体装置の断面図、図１（ｂ）はその下面図
である。
〜図３を参照して説明する。 （実施の形態１）図１（ａ）は本発明の第一の実施の形
態による半導体装置の断面図、図１（ｂ）はその下面図
である。
【００２３】１はダムで、ベースフィルム２の裏面に構
成されており、ダム１の材料としては、ポリイミド、エ
ポキシ系樹脂、金属等を用いることができる。図１に示
す第一の実施の形態では、ダム１が、ベースフィルム２
のデバイスホール４の周辺部に形成されている。ベース
フィルム２、半導体素子５、インナーリード６、バンプ
８、テープキャリア９の構成については、図７を参照し
ながら説明した従来の半導体装置の構成と同様であるの
で、同一の符号を付して説明を省略する。
成されており、ダム１の材料としては、ポリイミド、エ
ポキシ系樹脂、金属等を用いることができる。図１に示
す第一の実施の形態では、ダム１が、ベースフィルム２
のデバイスホール４の周辺部に形成されている。ベース
フィルム２、半導体素子５、インナーリード６、バンプ
８、テープキャリア９の構成については、図７を参照し
ながら説明した従来の半導体装置の構成と同様であるの
で、同一の符号を付して説明を省略する。
【００２４】図１に示す半導体装置の第一の実施の形態
は、ベースフィルム２に開けられているデバイスホール
４のサイズは半導体素子５より大きいタイプのものであ
り、半導体素子５の周辺部にバンプ８が形成されている
のが一般的である。なお、半導体素子５の中心部にバン
プ８が形成されていても何等問題はない。
は、ベースフィルム２に開けられているデバイスホール
４のサイズは半導体素子５より大きいタイプのものであ
り、半導体素子５の周辺部にバンプ８が形成されている
のが一般的である。なお、半導体素子５の中心部にバン
プ８が形成されていても何等問題はない。
【００２５】このようなタイプの半導体装置において
は、半導体素子５とベースフィルム２とが重なる領域が
ないため、デバイスホール４と半導体素子５との隙間を
充填し、かつ、インナーリード６の先端部と半導体素子
５との接合部とを覆うことによって、半導体素子５とベ
ースフィルム２とを固定している。このような、デバイ
スホール４のサイズが半導体素子５より大きいタイプの
半導体装置を以下、ギャップありの半導体装置と表わ
し、逆に、デバイスホール４のサイズが半導体素子５よ
り小さいタイプの半導体装置をギャップなしタイプの半
導体装置と表わす。
は、半導体素子５とベースフィルム２とが重なる領域が
ないため、デバイスホール４と半導体素子５との隙間を
充填し、かつ、インナーリード６の先端部と半導体素子
５との接合部とを覆うことによって、半導体素子５とベ
ースフィルム２とを固定している。このような、デバイ
スホール４のサイズが半導体素子５より大きいタイプの
半導体装置を以下、ギャップありの半導体装置と表わ
し、逆に、デバイスホール４のサイズが半導体素子５よ
り小さいタイプの半導体装置をギャップなしタイプの半
導体装置と表わす。
【００２６】以上のように構成される半導体装置の製造
方法の一例について、以下説明する。
方法の一例について、以下説明する。
【００２７】まず、半導体素子５の外部引出し電極であ
るボンディングパット部（図示せず）上にＴｉ、Ｗ等の
バリアメタル層を介して、電解メッキ法により高さ約１
５〜２０μｍのＡｕを材料とするバンプ８を形成する。
この時点では、複数個の半導体装置５が一体となってお
り、バンプ８を形成した後、電気特性検査工程を経て切
断分離され、個々の半導体素子５となる。
るボンディングパット部（図示せず）上にＴｉ、Ｗ等の
バリアメタル層を介して、電解メッキ法により高さ約１
５〜２０μｍのＡｕを材料とするバンプ８を形成する。
この時点では、複数個の半導体装置５が一体となってお
り、バンプ８を形成した後、電気特性検査工程を経て切
断分離され、個々の半導体素子５となる。
【００２８】一方、ベースフィルム２の表面にはＣｕ箔
が貼り付けられ、エッチング法によりＣｕ箔を所定のパ
ターンに形成する。その後、無電解メッキ法によりコン
マ数μｍ程度のＳｎメッキがほどこされ、インナーリー
ド６が完成する。また、ベースフィルム２の裏面には、
ダム１を形成する。ダム１の形成方法としては、印刷方
式または露光エッチング方式がある。形成されるダム１
の高さは封止樹脂３の高さによって異なるが、通常、１
０〜５０μｍ程度が適当である。
が貼り付けられ、エッチング法によりＣｕ箔を所定のパ
ターンに形成する。その後、無電解メッキ法によりコン
マ数μｍ程度のＳｎメッキがほどこされ、インナーリー
ド６が完成する。また、ベースフィルム２の裏面には、
ダム１を形成する。ダム１の形成方法としては、印刷方
式または露光エッチング方式がある。形成されるダム１
の高さは封止樹脂３の高さによって異なるが、通常、１
０〜５０μｍ程度が適当である。
【００２９】そして、ベースフィルム２のデバイスホー
ル４の内側に半導体素子５が配置され、約５００℃、１
バンプ当たり数１０ｇｆの条件で加熱加圧される。デバ
イスホール４の内側に突出したインナーリード６の先端
とＡｕバンプ８は、インナーリード６の表面にメッキさ
れたＳｎと前記Ａｕバンプ８との共晶により、接合され
る。このように、インナーリード６の半導体素子５への
ボンディング（以下ＩＬＢと称す）が完成する。その
後、半導体素子５の表面とインナーリード６の付近に液
状エポキシ樹脂を塗布し硬化させ封止工程が完了する。
ル４の内側に半導体素子５が配置され、約５００℃、１
バンプ当たり数１０ｇｆの条件で加熱加圧される。デバ
イスホール４の内側に突出したインナーリード６の先端
とＡｕバンプ８は、インナーリード６の表面にメッキさ
れたＳｎと前記Ａｕバンプ８との共晶により、接合され
る。このように、インナーリード６の半導体素子５への
ボンディング（以下ＩＬＢと称す）が完成する。その
後、半導体素子５の表面とインナーリード６の付近に液
状エポキシ樹脂を塗布し硬化させ封止工程が完了する。
【００３０】次に、上記で説明した半導体装置の封止樹
脂３を形成する封止工程について、図４〜図６を参照し
ながらさらに詳細に説明する。
脂３を形成する封止工程について、図４〜図６を参照し
ながらさらに詳細に説明する。
【００３１】まず、図４に示す封止装置の概略図を参照
しながら、封止装置について簡単に説明する。
しながら、封止装置について簡単に説明する。
【００３２】図４に示すように、封止装置は、ローダ部
１３、塗布部１５、硬化炉１６、アンローダ部１４で構
成されている。ローダ部１３及びアンローダ部１４は、
それぞれリール１２ａ，１２を設置することができる。
１３、塗布部１５、硬化炉１６、アンローダ部１４で構
成されている。ローダ部１３及びアンローダ部１４は、
それぞれリール１２ａ，１２を設置することができる。
【００３３】なお、半導体装置１０は、複数個の半導体
装置１０が連なった形態をとっており、図７に示す封止
樹脂形成前の半導体装置を参照しながら説明すると、ベ
ースフィルム２が、隣の半導体装置のベースフィルム２
とつながって、複数個が連なった形態をとっている。従
って、半導体装置１０はリール１２に巻き取ることがで
きる。
装置１０が連なった形態をとっており、図７に示す封止
樹脂形成前の半導体装置を参照しながら説明すると、ベ
ースフィルム２が、隣の半導体装置のベースフィルム２
とつながって、複数個が連なった形態をとっている。従
って、半導体装置１０はリール１２に巻き取ることがで
きる。
【００３４】以上のように構成される封止装置を用いた
封止工程の動作について、以下、説明する。
封止工程の動作について、以下、説明する。
【００３５】リール１２ａには、図７に示す封止樹脂３
が形成される前の半導体装置１０が巻かれており、ロー
ダ部１３に設置される。その後、塗布部１５に半導体装
置１０が順次送られ、そこで、封止樹脂３が塗布され
る。さらに、封止樹脂３が塗布された半導体装置１０
は、硬化炉１６に送られ、硬化炉１６で半導体装置１０
が加熱され、封止樹脂３が硬化する。封止樹脂３の硬化
処理終了後の半導体装置１０は、アンローダ部１４に送
られ、そこでリール１２に巻き取られる。なお、塗布部
１５での封止樹脂３の塗布方法は、図５または図６を参
照しながら説明した従来の塗布方法と同様であるので、
ここでは説明を省略する。
が形成される前の半導体装置１０が巻かれており、ロー
ダ部１３に設置される。その後、塗布部１５に半導体装
置１０が順次送られ、そこで、封止樹脂３が塗布され
る。さらに、封止樹脂３が塗布された半導体装置１０
は、硬化炉１６に送られ、硬化炉１６で半導体装置１０
が加熱され、封止樹脂３が硬化する。封止樹脂３の硬化
処理終了後の半導体装置１０は、アンローダ部１４に送
られ、そこでリール１２に巻き取られる。なお、塗布部
１５での封止樹脂３の塗布方法は、図５または図６を参
照しながら説明した従来の塗布方法と同様であるので、
ここでは説明を省略する。
【００３６】以上の説明から明らかなように、上記実施
の形態の半導体装置では、テープキャリア９の裏面にダ
ム１を設けているので、封止樹脂３が流れ出るのを抑え
ることができ、封止樹脂形成領域の狭域化を図ることが
できる。言い換えれば、塗布領域の最大範囲が決ってい
る場合、ダム１を設けた方が、ダム１を設けない場合と
比較して、塗布条件に幅を持たせることができる。
の形態の半導体装置では、テープキャリア９の裏面にダ
ム１を設けているので、封止樹脂３が流れ出るのを抑え
ることができ、封止樹脂形成領域の狭域化を図ることが
できる。言い換えれば、塗布領域の最大範囲が決ってい
る場合、ダム１を設けた方が、ダム１を設けない場合と
比較して、塗布条件に幅を持たせることができる。
【００３７】例えば、封止樹脂３の塗布量を例に挙げて
説明すると、封止樹脂３を塗布してよいテープキャリア
９上の最大領域が決っているとする。ダム１を設けるこ
とによって、従来可能であった最大塗布量より、さらに
多量の封止樹脂３を塗布しても、規格内に塗布領域を抑
えることが可能となる。また、ダム１を設けていない従
来の半導体装置と、ダム１を設けた上記実施の形態の半
導体装置に同量の封止樹脂３を塗布した場合、ダム１を
設けた上記実施の形態の半導体装置の方が塗布領域を狭
く抑えることができる。
説明すると、封止樹脂３を塗布してよいテープキャリア
９上の最大領域が決っているとする。ダム１を設けるこ
とによって、従来可能であった最大塗布量より、さらに
多量の封止樹脂３を塗布しても、規格内に塗布領域を抑
えることが可能となる。また、ダム１を設けていない従
来の半導体装置と、ダム１を設けた上記実施の形態の半
導体装置に同量の封止樹脂３を塗布した場合、ダム１を
設けた上記実施の形態の半導体装置の方が塗布領域を狭
く抑えることができる。
【００３８】なお、図６を参照しながら説明した印刷方
式の塗布装置で用いる封止樹脂３の方が、図５を参照し
ながら説明したポッティング方式の塗布装置で用いる封
止樹脂３に比べて粘度が高いのが一般的である。従っ
て、図４を参照しながら説明した封止工程の塗布部１５
において、印刷方式の塗布装置を用いる場合、塗布部１
５で塗布処理が完了した後、リール１２を用いて半導体
装置１０を巻き取り、リール１２に巻き取った状態のま
まで硬化炉１６で硬化処理をしてもよい。
式の塗布装置で用いる封止樹脂３の方が、図５を参照し
ながら説明したポッティング方式の塗布装置で用いる封
止樹脂３に比べて粘度が高いのが一般的である。従っ
て、図４を参照しながら説明した封止工程の塗布部１５
において、印刷方式の塗布装置を用いる場合、塗布部１
５で塗布処理が完了した後、リール１２を用いて半導体
装置１０を巻き取り、リール１２に巻き取った状態のま
まで硬化炉１６で硬化処理をしてもよい。
【００３９】（実施の形態２）図２は本発明の第二の実
施の形態による半導体装置を示し、図２（ａ）はその断
面図、図２（ｂ）は封止樹脂３及び半導体素子５を形成
する前の状態を示す下面図である。
施の形態による半導体装置を示し、図２（ａ）はその断
面図、図２（ｂ）は封止樹脂３及び半導体素子５を形成
する前の状態を示す下面図である。
【００４０】図２に示す半導体装置は、ギャップなしの
タイプの半導体装置であり、半導体素子５のサイズがデ
バイスホール４のサイズより大きいタイプのものであ
る。図１を参照に上記で説明したギャップありのタイプ
の半導体装置との構成との相違点は、半導体素子５をテ
ープキャリア９に固定した時、デバイスホール４の内側
にバンプ８が位置するように構成しなければならない点
である。そこで、第二の実施の形態では、図２に示すよ
うに、半導体素子５の中心部にバンプ８を形成したタイ
プのもので説明する。なお、ギャップなしのタイプの半
導体装置において、半導体素子５の中心部にバンプ８が
構成されているとは限らず、少なくともデバイスホール
４の内側に位置するような領域にバンプ８が位置されて
いればよい。
タイプの半導体装置であり、半導体素子５のサイズがデ
バイスホール４のサイズより大きいタイプのものであ
る。図１を参照に上記で説明したギャップありのタイプ
の半導体装置との構成との相違点は、半導体素子５をテ
ープキャリア９に固定した時、デバイスホール４の内側
にバンプ８が位置するように構成しなければならない点
である。そこで、第二の実施の形態では、図２に示すよ
うに、半導体素子５の中心部にバンプ８を形成したタイ
プのもので説明する。なお、ギャップなしのタイプの半
導体装置において、半導体素子５の中心部にバンプ８が
構成されているとは限らず、少なくともデバイスホール
４の内側に位置するような領域にバンプ８が位置されて
いればよい。
【００４１】１はダムで、ベースフィルム２の裏面のデ
バイスホール４の周辺部でかつ、半導体素子５と重なる
領域に形成されている。そして、突起状の複数個のダム
１がデバイスホール４を囲むように構成されている。そ
の他の構成については、図１に示した半導体装置と同様
であるので、同一の符号を付して説明を省略する。
バイスホール４の周辺部でかつ、半導体素子５と重なる
領域に形成されている。そして、突起状の複数個のダム
１がデバイスホール４を囲むように構成されている。そ
の他の構成については、図１に示した半導体装置と同様
であるので、同一の符号を付して説明を省略する。
【００４２】以上のように構成される第二の実施の形態
の半導体装置では、図１に示した第一の実施の形態と同
様に、テープキャリア９の裏面にダム１を設けているの
で、封止樹脂３の流れ量、流れ方向を制御することが可
能となり、封止樹脂形成領域の狭域化を図ることができ
る。
の半導体装置では、図１に示した第一の実施の形態と同
様に、テープキャリア９の裏面にダム１を設けているの
で、封止樹脂３の流れ量、流れ方向を制御することが可
能となり、封止樹脂形成領域の狭域化を図ることができ
る。
【００４３】そのうえ、ベースフィルム２と半導体素子
５との間にダム１が位置しているので、ベースフィルム
２と半導体素子５との間隔を一定量（ダム１の高さ以
上）確保することが可能となる。従って、インナーリー
ド６をバンプ８と接続させるためにインナーリード６を
曲げる工程において、ベースフィルム２と半導体素子５
との間隔が狭くなるのを防止することができる。ベース
フィルム２と半導体素子５との間隔が狭くなるのを防止
することができるので、ベースフィルム２と半導体素子
５との間隔が狭くなるために、封止樹脂３がインナーリ
ード６の間を通ってベースフィルム２の裏面に流れ込み
にくくなる現象（封止樹脂３の未充填現象）を防止する
ことができる。特に、印刷方式では、一般に、粘度の高
い封止樹脂３を用いるため、封止樹脂３の未充填現象が
発生し易いので、効果が顕著に現れる。
５との間にダム１が位置しているので、ベースフィルム
２と半導体素子５との間隔を一定量（ダム１の高さ以
上）確保することが可能となる。従って、インナーリー
ド６をバンプ８と接続させるためにインナーリード６を
曲げる工程において、ベースフィルム２と半導体素子５
との間隔が狭くなるのを防止することができる。ベース
フィルム２と半導体素子５との間隔が狭くなるのを防止
することができるので、ベースフィルム２と半導体素子
５との間隔が狭くなるために、封止樹脂３がインナーリ
ード６の間を通ってベースフィルム２の裏面に流れ込み
にくくなる現象（封止樹脂３の未充填現象）を防止する
ことができる。特に、印刷方式では、一般に、粘度の高
い封止樹脂３を用いるため、封止樹脂３の未充填現象が
発生し易いので、効果が顕著に現れる。
【００４４】なお、第二の実施の形態では、ダム１と半
導体素子５が接触する可能性があるため、ダム１に低硬
度の材質を選択すれば、半導体素子５の表面を傷つける
ことはない。
導体素子５が接触する可能性があるため、ダム１に低硬
度の材質を選択すれば、半導体素子５の表面を傷つける
ことはない。
【００４５】また、第二の実施の形態では、ダム１が半
導体素子５と重なる領域に形成されているので、ダム１
が封止樹脂３に覆われる構成となる。したがって、ダム
１に、隙間を設け、その隙間から封止樹脂３が流れ出る
ように構成する必要がある。しかしながら、第二の実施
の形態のような、ギャップなしのタイプの半導体装置で
あっても、ダム１が半導体素子５と重ならない領域に形
成する場合は、図１（ａ）に示すようなデバイスホール
４を隙間なく囲んでも、隙間を設けてもどちらの構成を
とってもよい。
導体素子５と重なる領域に形成されているので、ダム１
が封止樹脂３に覆われる構成となる。したがって、ダム
１に、隙間を設け、その隙間から封止樹脂３が流れ出る
ように構成する必要がある。しかしながら、第二の実施
の形態のような、ギャップなしのタイプの半導体装置で
あっても、ダム１が半導体素子５と重ならない領域に形
成する場合は、図１（ａ）に示すようなデバイスホール
４を隙間なく囲んでも、隙間を設けてもどちらの構成を
とってもよい。
【００４６】（実施の形態３）図３は本発明の第三の実
施の形態による半導体装置の構成を示す図で、封止樹脂
３及び半導体素子５を形成する前の下面図である。図３
に示すように、ダム１が交互に並んでいる構成をとって
いる。その他の構成については、図２に示す半導体装置
と同様である。
施の形態による半導体装置の構成を示す図で、封止樹脂
３及び半導体素子５を形成する前の下面図である。図３
に示すように、ダム１が交互に並んでいる構成をとって
いる。その他の構成については、図２に示す半導体装置
と同様である。
【００４７】ダム１はその他、様々な構成が考えられる
が、封止樹脂の流れ出しを制御できるものであれば同様
の効果が得られるのは明らかである。また、上記実施の
形態では、裏面にのみダム１を構成しているが、テープ
キャリア９の表面にダム１を設ける等、封止樹脂３の領
域付近あるいは領域内部の、封止樹脂３の流動制御が可
能な位置であればどこでもよい。ただし、テープキャリ
ア９の表面にダム１を設けた実施の形態については、図
面及び説明を省略する。
が、封止樹脂の流れ出しを制御できるものであれば同様
の効果が得られるのは明らかである。また、上記実施の
形態では、裏面にのみダム１を構成しているが、テープ
キャリア９の表面にダム１を設ける等、封止樹脂３の領
域付近あるいは領域内部の、封止樹脂３の流動制御が可
能な位置であればどこでもよい。ただし、テープキャリ
ア９の表面にダム１を設けた実施の形態については、図
面及び説明を省略する。
【００４８】以上の説明からも明らかなように、上記第
三の実施の形態の半導体装置では、第一及び第二の実施
の形態と同様、封止樹脂３の流動制御が可能であり、封
止樹脂形成領域の狭域化を図ることができる。
三の実施の形態の半導体装置では、第一及び第二の実施
の形態と同様、封止樹脂３の流動制御が可能であり、封
止樹脂形成領域の狭域化を図ることができる。
【００４９】なお、ダム１の配置、大きさ、を変えるこ
とによって、封止樹脂３の裏面への流れ出し量を様々に
制御でき、上記実施の形態に限定されない。
とによって、封止樹脂３の裏面への流れ出し量を様々に
制御でき、上記実施の形態に限定されない。
【００５０】また、ダム１の材質、形成方法、形状、数
についても、上記実施の形態に限定されない。
についても、上記実施の形態に限定されない。
【００５１】また、上記実施の形態では、ダム１をデバ
イスホール４の周辺から離れた領域に形成しているが、
デバイスホール４の周辺に接するようにダム１を形成し
てもよい。
イスホール４の周辺から離れた領域に形成しているが、
デバイスホール４の周辺に接するようにダム１を形成し
てもよい。
【００５２】
【発明の効果】本発明は、ダムを設けることにより、封
止樹脂の流れ量、流れ方向を制御することが可能とな
る。従って、封止樹脂形成領域の狭域化を実現できる。
言い換えれば、塗布量に幅を持たせることができ、塗布
条件の管理が容易になる。
止樹脂の流れ量、流れ方向を制御することが可能とな
る。従って、封止樹脂形成領域の狭域化を実現できる。
言い換えれば、塗布量に幅を持たせることができ、塗布
条件の管理が容易になる。
【００５３】また、ギャップなしのタイプの半導体装置
では、ベースフィルムと半導体素子との間隔を一定以上
に保つことができるので、ベースフィルムと半導体素子
の間隔が狭くなるために、封止樹脂が流れ込みにくくな
る封止樹脂の未充填現象が発生し難くなるという効果が
得られる。また、インナーリードをダイパットに接続す
るために、インナーリードを曲げる時の圧力によって、
ベースフィルムと半導体素子の間隔が狭くなることを防
止することができ、インナーリードの成形がし易くなる
という効果が得られる。
では、ベースフィルムと半導体素子との間隔を一定以上
に保つことができるので、ベースフィルムと半導体素子
の間隔が狭くなるために、封止樹脂が流れ込みにくくな
る封止樹脂の未充填現象が発生し難くなるという効果が
得られる。また、インナーリードをダイパットに接続す
るために、インナーリードを曲げる時の圧力によって、
ベースフィルムと半導体素子の間隔が狭くなることを防
止することができ、インナーリードの成形がし易くなる
という効果が得られる。
【図１】本発明の第一の実施の形態による半導体装置の
構成を示す図
構成を示す図
【図２】本発明の第二の実施の形態による半導体装置の
構成を示す図
構成を示す図
【図３】本発明の第三の実施の形態による半導体装置の
構成を示す図
構成を示す図
【図４】封止装置の概略図
【図５】ポッティング方式の塗布装置の構成を示す図
【図６】印刷方式の塗布装置の構成の一部を示す図
【図７】従来の半導体装置の構成を示す断面図
１ ダム ２ ベースフィルム ３ 封止樹脂 ４ デバイスホール ５ 半導体素子 ６ インナーリード ８ バンプ ９ テープキャリア １０ 半導体装置 １２，１２ａ リール １３ ローダ部 １４ アンローダ部 １５ 塗布部 １６ 硬化炉 １７ シリンジ １８ 吐出口 １９ ノズル ２０ チューブ ２１ 電磁弁 ２２ Ｘ−Ｙステージ ２３ 上下動装置 ２４ メタルマスク ２５ スキージ ２６ 開口部
Claims (8)
- 【請求項１】 デバイスホールを有するベースフィルム
と、前記デバイスホールの周辺部のベースフィルム上に
構成されるダムとを有する半導体装置。 - 【請求項２】 デバイスホールを有するベースフィルム
と、前記ベースフィルム上に構成されるインナーリード
と、前記デバイスホールの周辺部の前記ベースフィルム
上または前記インナーリード上の少なくとも一方に構成
されるダムと、前記デバイスホールの内側に配置される
半導体素子と、前記デバイスホールと前記半導体素子と
の隙間を充填し、かつ、前記インナーリードの先端部と
前記半導体素子との接合部とを覆う封止樹脂とで構成さ
れる半導体装置。 - 【請求項３】 ダムがデバイスホールの周辺部に構成さ
れ、前記ダムが前記デバイスホールを囲む形状であるこ
とを特徴とする請求項２記載の半導体装置。 - 【請求項４】 ダムがデバイスホールの周辺部に構成さ
れ、前記ダムが前記デバイスホールを、隙間を有して囲
む形状であることを特徴とする請求項２記載の半導体装
置。 - 【請求項５】 デバイスホールを有するベースフィルム
と、前記ベースフィルム上に構成されるインナーリード
と、前記デバイスホールの周辺部の前記ベースフィルム
上または前記インナーリード上の少なくとも一方に構成
されるダムと、前記デバイスホールと重なる位置に配置
される半導体素子と、前記デバイスホールと前記半導体
素子との隙間を充填し、かつ、前記インナーリードの先
端部と前記半導体素子との接合部とを覆う封止樹脂とで
構成される半導体装置。 - 【請求項６】 デバイスホールを有するベースフィルム
と、前記ベースフィルム上に構成されるインナーリード
と、前記デバイスホールの周辺部の前記ベースフィルム
の裏面に構成されるダムと、前記デバイスホールと重な
る位置に配置される半導体素子と、前記デバイスホール
と前記半導体素子との隙間を充填し、かつ、前記インナ
ーリードの先端部と前記半導体素子との接合部とを覆う
封止樹脂とで構成され、前記ダムが前記ベースフィルム
と前記半導体素子との間の前記ベースフィルムの上に構
成され、前記ダムの形状が前記デバイスホールを隙間を
有して囲む形状であることを特徴とする半導体装置。 - 【請求項７】 ダムがデバイスホールの周辺部のベース
フィルムと半導体素子とが重ならない領域の前記ベース
フィルムの裏面に構成され、前記ダムが前記デバイスホ
ールを囲む形状であることを特徴とする請求項５記載の
半導体装置。 - 【請求項８】 ダムがデバイスホールの周辺部のベース
フィルムと半導体素子とが重ならない領域の前記ベース
フィルムの裏面に構成され、前記ダムが前記デバイスホ
ールを隙間を有して囲む形状であることを特徴とする請
求項５記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01371096A JP3438456B2 (ja) | 1996-01-30 | 1996-01-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01371096A JP3438456B2 (ja) | 1996-01-30 | 1996-01-30 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09213725A true JPH09213725A (ja) | 1997-08-15 |
| JP3438456B2 JP3438456B2 (ja) | 2003-08-18 |
Family
ID=11840799
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01371096A Expired - Fee Related JP3438456B2 (ja) | 1996-01-30 | 1996-01-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3438456B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100457482B1 (ko) * | 1997-02-17 | 2005-05-13 | 세이코 엡슨 가부시키가이샤 | 테이프캐리어패키지 |
| JP2009177061A (ja) * | 2008-01-28 | 2009-08-06 | Nec Electronics Corp | 半導体装置及び半導体装置の製造方法 |
| US7911018B2 (en) | 2007-10-30 | 2011-03-22 | Panasonic Corporation | Optical device and method of manufacturing the same |
-
1996
- 1996-01-30 JP JP01371096A patent/JP3438456B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100457482B1 (ko) * | 1997-02-17 | 2005-05-13 | 세이코 엡슨 가부시키가이샤 | 테이프캐리어패키지 |
| US7911018B2 (en) | 2007-10-30 | 2011-03-22 | Panasonic Corporation | Optical device and method of manufacturing the same |
| US7977138B1 (en) | 2007-10-30 | 2011-07-12 | Panasonic Corporation | Optical device and method of manufacturing the same |
| JP2009177061A (ja) * | 2008-01-28 | 2009-08-06 | Nec Electronics Corp | 半導体装置及び半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3438456B2 (ja) | 2003-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9859197B2 (en) | Integrated circuit package fabrication | |
| US6732913B2 (en) | Method for forming a wafer level chip scale package, and package formed thereby | |
| US6368895B1 (en) | Method of producing an electronic circuit device | |
| US6472758B1 (en) | Semiconductor package including stacked semiconductor dies and bond wires | |
| US6984545B2 (en) | Methods of encapsulating selected locations of a semiconductor die assembly using a thick solder mask | |
| US6600217B2 (en) | Mounting substrate and mounting method for semiconductor device | |
| JP3194917B2 (ja) | 樹脂封止方法 | |
| KR20020087975A (ko) | 반도체장치, 그 제조방법 및 전자기기 | |
| KR20090031279A (ko) | 반도체 장치 및 그 제조 방법 | |
| JPH08102475A (ja) | キャリアフィルム | |
| KR0174983B1 (ko) | 유체상태의 접착제를 이용한 반도체 칩 실장 방법 및 그에 이용되는 loc형 반도체 칩 패키지의 리드 프레임 | |
| JP3438456B2 (ja) | 半導体装置 | |
| US20210066239A1 (en) | Packaged semiconductor devices with uniform solder joints | |
| JP2002270627A (ja) | 半導体装置の製造方法 | |
| US20090189292A1 (en) | Integrated Circuit, Semiconductor Module and Method for Manufacturing a Semiconductor Module | |
| US7735717B2 (en) | Method of manufacturing semiconductor apparatus and method of forming viscous liquid layer | |
| JP3888284B2 (ja) | 電子部品製造方法 | |
| JPH06342817A (ja) | 半導体装置 | |
| JPH11259621A (ja) | Ｉｃモジュールの製造方法及びｉｃモジュール | |
| JPH10154778A (ja) | 半導体装置の製造方法 | |
| JP3646663B2 (ja) | 半導体装置の製造方法 | |
| JP2000077433A (ja) | 半導体装置およびその製造方法 | |
| JPH0225061A (ja) | 半導体装置およびその製造に用いるリードフレーム | |
| JPH11121655A (ja) | 半導体実装基板及びその封止方法 | |
| JP2882378B2 (ja) | 半導体パッケージ及びリードフレーム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |