JP3888284B2 - 電子部品製造方法 - Google Patents
電子部品製造方法 Download PDFInfo
- Publication number
- JP3888284B2 JP3888284B2 JP2002310738A JP2002310738A JP3888284B2 JP 3888284 B2 JP3888284 B2 JP 3888284B2 JP 2002310738 A JP2002310738 A JP 2002310738A JP 2002310738 A JP2002310738 A JP 2002310738A JP 3888284 B2 JP3888284 B2 JP 3888284B2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- sealing
- frame
- electronic component
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体素子を基板に実装しこの半導体素子を樹脂封止して成る電子部品製造方法によって製造された電子部品に関するものである。
【０００２】
【従来の技術】
半導体装置など半導体素子を基板に実装した構成の電子部品の製造工程では、基板に実装された半導体素子を被覆して保護するための樹脂封止が行われる。この樹脂封止方法として、流動状態の封止樹脂を塗布ノズルによって基板に実装された半導体素子の上面を覆って塗布する方法が知られている。この方法によれば、モールドプレスを用いるモールド成型方法と比較して、簡便な設備で樹脂封止が行えるという利点がある。
【０００３】
ところで近年、ＩＣカード内蔵の用途など、薄型の半導体装置が用いられるようになってきていることから、樹脂封止工程においても、封止後の厚みを極力薄くすることが求められている。この方策として、塗布ノズルとして細径ノズルを用い樹脂封止のための樹脂塗布時の塗布流量を小さくして、塗布ピッチを微細にすることにより、できるだけ均一で薄い樹脂層を形成することが行われていた（例えば特許文献１参照）。
【０００４】
【特許文献１】
特開平１−１８６６３６号公報
【０００５】
【発明が解決しようとする課題】
しかしながら上記従来の方法では、塗布流量が少ないことから所要量の塗布を行うのに長時間を要して生産性の向上が阻害されるとともに、塗布後に流動状態の樹脂の表面張力によって塗布面の中央部が周囲よりも高くなる凸形状となり易く、樹脂封止後の形状を所定の薄さに確保することが困難であるという問題点があった。
【０００６】
そこで本発明は、樹脂封止後の形状を極力薄型に確保するとともに、封止樹脂の塗布時間を短縮して生産性を向上させることができる電子部品の製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
請求項１記載の電子部品製造方法は、半導体素子を基板に実装しこの半導体素子を樹脂封止して成る電子部品を製造する電子部品製造方法であって、基板に前記半導体素子を実装する半導体素子実装工程と、半導体素子実装後の基板の上面に前記半導体素子を囲んで枠形成用樹脂を塗布することにより封止樹脂の塗布範囲外への流動を防止する流動防止枠を形成する流動防止枠形成工程と、前記流動防止枠の内側へ流動状態の封止樹脂を供給することにより前記半導体素子を封止樹脂で覆って封止する樹脂封止工程とを含み、前記樹脂封止工程において、塗布ノズルから封止樹脂を吐出させながらこの塗布ノズルを移動させることにより流動防止枠の内周近傍に封止樹脂が連続した堤状に塗布された樹脂堤を形成する樹脂堤形成動作と、塗布ノズルからの封止樹脂の吐出を停止した状態で塗布ノズルを前記樹脂堤に接触させた後にこの塗布ノズルを樹脂堤の内側方向へ移動させる動作を反復することにより流動防止枠内全面を封止樹脂で覆う樹脂被覆形成動作とを行う。
【０００８】
請求項２記載の電子部品製造方法は、請求項１記載の電子部品製造方法であって、前記樹脂封止工程後に枠形成用樹脂および封止樹脂を硬化させる樹脂硬化工程とを含む。
【０００９】
請求項３記載の電子部品製造方法は、請求項１記載の電子部品製造方法であって、前記流動防止枠形成工程後に枠形成用樹脂を硬化させる第１の樹脂硬化工程と、前記樹脂封止工程後に封止樹脂を硬化させる第２の樹脂硬化工程とを含む。
【００１１】
本発明によれば、半導体素子実装後の樹脂封止工程において、塗布ノズルから封止樹脂を吐出させながらこの塗布ノズルを流動防止枠の内周に沿って移動させることにより流動防止枠の内周近傍に封止樹脂が連続した堤状に塗布された樹脂堤を形成する樹脂堤形成動作と、塗布ノズルからの封止樹脂の吐出を停止した状態で塗布ノズルを樹脂堤に接触させた後に樹脂堤の内側方向へ移動させる動作を反復して流動防止枠内全面を封止樹脂で覆う樹脂被覆形成動作とを行うことにより、大径の塗布ノズルの使用を可能にして塗布時間を短縮できるとともに、塗布面の中央部の高さを低く保って封止後の形状を薄型にすることができる。
【００１２】
【発明の実施の形態】
次に本発明の実施の形態を図面を参照して説明する。図１（ａ）は本発明の一実施の形態の電子部品の平面図、図１（ｂ）は本発明の一実施の形態の電子部品の断面図、図２、図３，図４は本発明の一実施の形態の電子部品製造方法の工程説明図、図５は本発明の一実施の形態の電子部品の断面図である。
【００１３】
本実施の形態に示す電子部品製造方法は、半導体素子を基板に実装しこの半導体素子を樹脂封止して成る電子部品を製造するものである。図１は、樹脂封止前の電子部品を示している。図１（ａ）、（ｂ）に示すように、基板１の実装位置には、接着剤４を介して半導体素子５が実装されている。半導体素子５の上面の外部接続用の電極６と基板１上面の電極２とは、ボンディングワイヤ７によって接続されている（半導体素子実装工程）。
【００１４】
次に、図２，図３，図４を参照して、図１に示す電子部品を樹脂封止して電子部品を完成させる樹脂封止工程について説明する。なお、図２，図３，図４においては、電極２，電極６およびボンディングワイヤ７の図示を省略している。図２（ａ）において、基板１の上面に実装された半導体素子５の周囲を囲んで、ディスペンサ８Ａによって枠形成用樹脂３が塗布される。これにより、封止樹脂の塗布範囲外への流動を防止する流動防止枠としての樹脂枠３ａが形成される（流動防止枠形成工程）。樹脂枠３ａは、後述するように流動状態の封止樹脂を塗布する際に封止樹脂の塗布範囲外への不要な流動を防止する流動防止枠として機能する。
【００１５】
次に半導体素子５の樹脂封止が行われる。まず基板１の上面の塗布範囲（樹脂枠３ａの内側）の上方に、封止樹脂９を吐出するディスペンサ８Ｂを位置させる。ここで、枠形成用樹脂３と封止樹脂９について説明する。封止樹脂９は、枠形成用樹脂３が未硬化の状態のまま樹脂枠３ａ内に塗布されることから、これら２種類の樹脂は相互に混ざり合わない性質のものであることが望ましい。この要請を満足させるため、本実施の形態では以下に説明するような枠形成用樹脂３および封止樹脂９の組み合わせを用いる。
【００１６】
まず枠形成用樹脂３としては、望ましくはチキソ比が２．２〜２．４のエポキシ樹脂を用い、封止樹脂９として、望ましくはチキソ比が１．１〜１．２の低チキソ比のエポキシ樹脂を用いる。チキソ比は粘性流体の流れ易さを表す特性値であり、Ｅ型粘度計を使用して、０．５回転の条件で求められた測定値を、５回転の条件で求められた測定粘度で除した比率で定義されるものである。すなわち、チキソ比が大きい程流れ難い粘性流体であることを示す。
【００１７】
このようにチキソ比が大きい樹脂を枠形成用樹脂として用い、チキソ比が小さい樹脂を封止樹脂として用いることにより、２種類の樹脂が未硬化の状態で接触した場合においても、２種類の樹脂が容易に混ざり合うことがない。したがって封止樹脂９が樹脂枠３ａと混ざり合って外側に広がることがなく、流動防止枠としての機能が確保される。
【００１８】
次いで、図２（ｂ）に示すようにディスペンサ８Ｂの塗布ノズル８ａは、塗布範囲内の塗布開始点ＰＳ（図３（ａ）参照）に移動する。そして塗布ノズル８ａから流動状態の封止樹脂９を吐出させながら、図３（ａ）に示す塗布軌跡に従って樹脂枠３ａの内周に沿って移動することにより、塗布軌跡上に封止樹脂９を塗布する。この塗布動作においては、所要塗布量に応じて塗布軌跡を順次内側へ向かってずらしながら塗布を反復し、所要量の封止樹脂９を塗布する。これにより図２（ｃ）、図３（ｂ）に示すように、樹脂枠３ａの内周近傍には封止樹脂９が連続した堤状に塗布された樹脂堤９ａが形成される（樹脂堤形成動作）。
【００１９】
この樹脂堤形成においては、塗布範囲内の中央部分には封止樹脂９は塗布されず、半導体素子５の上面は露呈状態のままである。またこの塗布動作においては塗布高さを均一にする必要がないことから、塗布条件として太径の塗布ノズル８ａを高速で移動させる高速塗布が採用可能となっている。
【００２０】
次に図４を参照して、樹脂枠３ａ内全面を封止樹脂９で覆う樹脂被覆形成動作について説明する。ここでは、塗布ノズル８ａからの封止樹脂９の吐出を停止した状態で、図４（ａ）に示す塗布軌跡に従って塗布ノズル８ａを樹脂堤９ａに接触させた後に樹脂堤９ａの内側方向へ移動させる動作を反復する。すなわち、図４（ｂ）に示すように、樹脂堤９ａの上面近傍の封止樹脂９を塗布ノズル８ａの先端部に付着させ、塗布ノズル８ａの移動によって半導体素子５の上面まで掻き寄せる。
【００２１】
そしてこの封止樹脂９の掻き寄せを樹脂枠３ａ内側の全範囲について反復することにより、図４（ｃ）に示すように、樹脂枠３ａ内全面は封止樹脂９によって覆われる（樹脂被覆形成動作）。またこの樹脂形成動作は、封止樹脂９の吐出量を調整する必要がないので、高速で行うことができる。
【００２２】
次に、樹脂封止工程後の基板１は加熱炉に送られる。そしてここで枠形成用樹脂３および封止樹脂９の熱硬化温度よりも高温で所定時間加熱することにより、枠形成用樹脂３および封止樹脂９の双方がほぼ同時期に硬化する（樹脂硬化工程）。これにより、半導体素子５を基板１に実装しこの半導体素子５を樹脂封止して成る電子部品が完成する。
【００２３】
図５は、このようにして製造された電子部品の断面を示している。本実施の形態では、上述のように樹脂枠３ａ内への塗布ノズル８ａによる封止樹脂９の塗布において、樹脂枠３ａの内周近傍に樹脂堤９ａを形成するようにしており塗布範囲の中央部分には封止樹脂９が吐出されないことから、樹脂枠３ａ内全面に封止樹脂９を吐出する従来の塗布方法による塗布形状、すなわち樹脂枠３ａ内で封止樹脂９が表面張力によって盛り上がり中央部分が周囲よりも高くなる凸形状を避けることができる。
【００２４】
従って、樹脂封止後の封止樹脂９の塗布高さｈ１は、図５に示すように樹脂枠３ａとほぼ同じ高さに抑えられて、過度に高くなることがない。これにより、樹脂封止後の電子部品の厚み寸法を極力小さく抑えて薄型の電子部品を実現することが可能となっている。また、本実施の形態によれば、封止樹脂９の塗布形状（上下方向の断面形状）は、中央部近傍が周囲よりも低い凹形状となっている。このため、同一樹脂量で比較した場合、基板１に対して曲げ外力が作用した場合における電子部品全体の曲げ剛性が増大し、破壊に対する強度が向上するという効果を併せて得ることができる。
【００２５】
なお上記実施の形態においては、枠形成用樹脂３および封止樹脂９を同時に熱硬化させるようにしているが、図２（ａ）に示す流動防止枠形成工程後に基板１を加熱炉に送り、ここで枠形成用樹脂３を硬化させて（第１の樹脂硬化工程）固化状態の樹脂枠３ａを形成し、この樹脂枠３ａ内に封止樹脂９を塗布するようにしてもよい。この場合には、樹脂封止工程後に基板１を再度加熱炉に送り封止樹脂９を硬化させる（第２の樹脂硬化工程）。
【００２６】
このような方法を採用することにより、同一基板に対して加熱を２回反復する必要があり、工程が複雑化するものの、枠形成用樹脂３および封止樹脂９としてチキソ比の異なる２種類の樹脂を組み合わせて用いる必要がなく、同一種類の樹脂材料を準備するのみでよい。
【００２７】
【発明の効果】
本発明によれば、半導体素子実装後の樹脂封止工程において、塗布ノズルから封止樹脂を吐出させながらこの塗布ノズルを流動防止枠の内周に沿って移動させることにより流動防止枠の内周近傍に封止樹脂が連続した堤状に塗布された樹脂堤を形成する樹脂堤形成動作と、塗布ノズルからの封止樹脂の吐出を停止した状態で塗布ノズルを樹脂堤に接触させた後に樹脂堤の内側方向へ移動させる動作を反復して流動防止枠内全面を封止樹脂で覆う樹脂被覆形成動作とを行うようにしたので、大径の塗布ノズルの使用を可能にして塗布時間を短縮できるとともに、塗布面の中央部の高さを低く保って封止後の形状を薄型にすることができる。
【図面の簡単な説明】
【図１】（ａ）本発明の一実施の形態の電子部品の平面図
（ｂ）本発明の一実施の形態の電子部品の断面図
【図２】本発明の一実施の形態の電子部品製造方法の工程説明図
【図３】本発明の一実施の形態の電子部品製造方法の工程説明図
【図４】本発明の一実施の形態の電子部品製造方法の工程説明図
【図５】本発明の一実施の形態の電子部品の断面図
【符号の説明】
１ 基板
３ 枠形成用樹脂
３ａ 樹脂枠
５ 半導体素子
８ａ 塗布ノズル
９ 封止樹脂
９ａ 樹脂堤
【発明の属する技術分野】
本発明は、半導体素子を基板に実装しこの半導体素子を樹脂封止して成る電子部品製造方法によって製造された電子部品に関するものである。
【０００２】
【従来の技術】
半導体装置など半導体素子を基板に実装した構成の電子部品の製造工程では、基板に実装された半導体素子を被覆して保護するための樹脂封止が行われる。この樹脂封止方法として、流動状態の封止樹脂を塗布ノズルによって基板に実装された半導体素子の上面を覆って塗布する方法が知られている。この方法によれば、モールドプレスを用いるモールド成型方法と比較して、簡便な設備で樹脂封止が行えるという利点がある。
【０００３】
ところで近年、ＩＣカード内蔵の用途など、薄型の半導体装置が用いられるようになってきていることから、樹脂封止工程においても、封止後の厚みを極力薄くすることが求められている。この方策として、塗布ノズルとして細径ノズルを用い樹脂封止のための樹脂塗布時の塗布流量を小さくして、塗布ピッチを微細にすることにより、できるだけ均一で薄い樹脂層を形成することが行われていた（例えば特許文献１参照）。
【０００４】
【特許文献１】
特開平１−１８６６３６号公報
【０００５】
【発明が解決しようとする課題】
しかしながら上記従来の方法では、塗布流量が少ないことから所要量の塗布を行うのに長時間を要して生産性の向上が阻害されるとともに、塗布後に流動状態の樹脂の表面張力によって塗布面の中央部が周囲よりも高くなる凸形状となり易く、樹脂封止後の形状を所定の薄さに確保することが困難であるという問題点があった。
【０００６】
そこで本発明は、樹脂封止後の形状を極力薄型に確保するとともに、封止樹脂の塗布時間を短縮して生産性を向上させることができる電子部品の製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
請求項１記載の電子部品製造方法は、半導体素子を基板に実装しこの半導体素子を樹脂封止して成る電子部品を製造する電子部品製造方法であって、基板に前記半導体素子を実装する半導体素子実装工程と、半導体素子実装後の基板の上面に前記半導体素子を囲んで枠形成用樹脂を塗布することにより封止樹脂の塗布範囲外への流動を防止する流動防止枠を形成する流動防止枠形成工程と、前記流動防止枠の内側へ流動状態の封止樹脂を供給することにより前記半導体素子を封止樹脂で覆って封止する樹脂封止工程とを含み、前記樹脂封止工程において、塗布ノズルから封止樹脂を吐出させながらこの塗布ノズルを移動させることにより流動防止枠の内周近傍に封止樹脂が連続した堤状に塗布された樹脂堤を形成する樹脂堤形成動作と、塗布ノズルからの封止樹脂の吐出を停止した状態で塗布ノズルを前記樹脂堤に接触させた後にこの塗布ノズルを樹脂堤の内側方向へ移動させる動作を反復することにより流動防止枠内全面を封止樹脂で覆う樹脂被覆形成動作とを行う。
【０００８】
請求項２記載の電子部品製造方法は、請求項１記載の電子部品製造方法であって、前記樹脂封止工程後に枠形成用樹脂および封止樹脂を硬化させる樹脂硬化工程とを含む。
【０００９】
請求項３記載の電子部品製造方法は、請求項１記載の電子部品製造方法であって、前記流動防止枠形成工程後に枠形成用樹脂を硬化させる第１の樹脂硬化工程と、前記樹脂封止工程後に封止樹脂を硬化させる第２の樹脂硬化工程とを含む。
【００１１】
本発明によれば、半導体素子実装後の樹脂封止工程において、塗布ノズルから封止樹脂を吐出させながらこの塗布ノズルを流動防止枠の内周に沿って移動させることにより流動防止枠の内周近傍に封止樹脂が連続した堤状に塗布された樹脂堤を形成する樹脂堤形成動作と、塗布ノズルからの封止樹脂の吐出を停止した状態で塗布ノズルを樹脂堤に接触させた後に樹脂堤の内側方向へ移動させる動作を反復して流動防止枠内全面を封止樹脂で覆う樹脂被覆形成動作とを行うことにより、大径の塗布ノズルの使用を可能にして塗布時間を短縮できるとともに、塗布面の中央部の高さを低く保って封止後の形状を薄型にすることができる。
【００１２】
【発明の実施の形態】
次に本発明の実施の形態を図面を参照して説明する。図１（ａ）は本発明の一実施の形態の電子部品の平面図、図１（ｂ）は本発明の一実施の形態の電子部品の断面図、図２、図３，図４は本発明の一実施の形態の電子部品製造方法の工程説明図、図５は本発明の一実施の形態の電子部品の断面図である。
【００１３】
本実施の形態に示す電子部品製造方法は、半導体素子を基板に実装しこの半導体素子を樹脂封止して成る電子部品を製造するものである。図１は、樹脂封止前の電子部品を示している。図１（ａ）、（ｂ）に示すように、基板１の実装位置には、接着剤４を介して半導体素子５が実装されている。半導体素子５の上面の外部接続用の電極６と基板１上面の電極２とは、ボンディングワイヤ７によって接続されている（半導体素子実装工程）。
【００１４】
次に、図２，図３，図４を参照して、図１に示す電子部品を樹脂封止して電子部品を完成させる樹脂封止工程について説明する。なお、図２，図３，図４においては、電極２，電極６およびボンディングワイヤ７の図示を省略している。図２（ａ）において、基板１の上面に実装された半導体素子５の周囲を囲んで、ディスペンサ８Ａによって枠形成用樹脂３が塗布される。これにより、封止樹脂の塗布範囲外への流動を防止する流動防止枠としての樹脂枠３ａが形成される（流動防止枠形成工程）。樹脂枠３ａは、後述するように流動状態の封止樹脂を塗布する際に封止樹脂の塗布範囲外への不要な流動を防止する流動防止枠として機能する。
【００１５】
次に半導体素子５の樹脂封止が行われる。まず基板１の上面の塗布範囲（樹脂枠３ａの内側）の上方に、封止樹脂９を吐出するディスペンサ８Ｂを位置させる。ここで、枠形成用樹脂３と封止樹脂９について説明する。封止樹脂９は、枠形成用樹脂３が未硬化の状態のまま樹脂枠３ａ内に塗布されることから、これら２種類の樹脂は相互に混ざり合わない性質のものであることが望ましい。この要請を満足させるため、本実施の形態では以下に説明するような枠形成用樹脂３および封止樹脂９の組み合わせを用いる。
【００１６】
まず枠形成用樹脂３としては、望ましくはチキソ比が２．２〜２．４のエポキシ樹脂を用い、封止樹脂９として、望ましくはチキソ比が１．１〜１．２の低チキソ比のエポキシ樹脂を用いる。チキソ比は粘性流体の流れ易さを表す特性値であり、Ｅ型粘度計を使用して、０．５回転の条件で求められた測定値を、５回転の条件で求められた測定粘度で除した比率で定義されるものである。すなわち、チキソ比が大きい程流れ難い粘性流体であることを示す。
【００１７】
このようにチキソ比が大きい樹脂を枠形成用樹脂として用い、チキソ比が小さい樹脂を封止樹脂として用いることにより、２種類の樹脂が未硬化の状態で接触した場合においても、２種類の樹脂が容易に混ざり合うことがない。したがって封止樹脂９が樹脂枠３ａと混ざり合って外側に広がることがなく、流動防止枠としての機能が確保される。
【００１８】
次いで、図２（ｂ）に示すようにディスペンサ８Ｂの塗布ノズル８ａは、塗布範囲内の塗布開始点ＰＳ（図３（ａ）参照）に移動する。そして塗布ノズル８ａから流動状態の封止樹脂９を吐出させながら、図３（ａ）に示す塗布軌跡に従って樹脂枠３ａの内周に沿って移動することにより、塗布軌跡上に封止樹脂９を塗布する。この塗布動作においては、所要塗布量に応じて塗布軌跡を順次内側へ向かってずらしながら塗布を反復し、所要量の封止樹脂９を塗布する。これにより図２（ｃ）、図３（ｂ）に示すように、樹脂枠３ａの内周近傍には封止樹脂９が連続した堤状に塗布された樹脂堤９ａが形成される（樹脂堤形成動作）。
【００１９】
この樹脂堤形成においては、塗布範囲内の中央部分には封止樹脂９は塗布されず、半導体素子５の上面は露呈状態のままである。またこの塗布動作においては塗布高さを均一にする必要がないことから、塗布条件として太径の塗布ノズル８ａを高速で移動させる高速塗布が採用可能となっている。
【００２０】
次に図４を参照して、樹脂枠３ａ内全面を封止樹脂９で覆う樹脂被覆形成動作について説明する。ここでは、塗布ノズル８ａからの封止樹脂９の吐出を停止した状態で、図４（ａ）に示す塗布軌跡に従って塗布ノズル８ａを樹脂堤９ａに接触させた後に樹脂堤９ａの内側方向へ移動させる動作を反復する。すなわち、図４（ｂ）に示すように、樹脂堤９ａの上面近傍の封止樹脂９を塗布ノズル８ａの先端部に付着させ、塗布ノズル８ａの移動によって半導体素子５の上面まで掻き寄せる。
【００２１】
そしてこの封止樹脂９の掻き寄せを樹脂枠３ａ内側の全範囲について反復することにより、図４（ｃ）に示すように、樹脂枠３ａ内全面は封止樹脂９によって覆われる（樹脂被覆形成動作）。またこの樹脂形成動作は、封止樹脂９の吐出量を調整する必要がないので、高速で行うことができる。
【００２２】
次に、樹脂封止工程後の基板１は加熱炉に送られる。そしてここで枠形成用樹脂３および封止樹脂９の熱硬化温度よりも高温で所定時間加熱することにより、枠形成用樹脂３および封止樹脂９の双方がほぼ同時期に硬化する（樹脂硬化工程）。これにより、半導体素子５を基板１に実装しこの半導体素子５を樹脂封止して成る電子部品が完成する。
【００２３】
図５は、このようにして製造された電子部品の断面を示している。本実施の形態では、上述のように樹脂枠３ａ内への塗布ノズル８ａによる封止樹脂９の塗布において、樹脂枠３ａの内周近傍に樹脂堤９ａを形成するようにしており塗布範囲の中央部分には封止樹脂９が吐出されないことから、樹脂枠３ａ内全面に封止樹脂９を吐出する従来の塗布方法による塗布形状、すなわち樹脂枠３ａ内で封止樹脂９が表面張力によって盛り上がり中央部分が周囲よりも高くなる凸形状を避けることができる。
【００２４】
従って、樹脂封止後の封止樹脂９の塗布高さｈ１は、図５に示すように樹脂枠３ａとほぼ同じ高さに抑えられて、過度に高くなることがない。これにより、樹脂封止後の電子部品の厚み寸法を極力小さく抑えて薄型の電子部品を実現することが可能となっている。また、本実施の形態によれば、封止樹脂９の塗布形状（上下方向の断面形状）は、中央部近傍が周囲よりも低い凹形状となっている。このため、同一樹脂量で比較した場合、基板１に対して曲げ外力が作用した場合における電子部品全体の曲げ剛性が増大し、破壊に対する強度が向上するという効果を併せて得ることができる。
【００２５】
なお上記実施の形態においては、枠形成用樹脂３および封止樹脂９を同時に熱硬化させるようにしているが、図２（ａ）に示す流動防止枠形成工程後に基板１を加熱炉に送り、ここで枠形成用樹脂３を硬化させて（第１の樹脂硬化工程）固化状態の樹脂枠３ａを形成し、この樹脂枠３ａ内に封止樹脂９を塗布するようにしてもよい。この場合には、樹脂封止工程後に基板１を再度加熱炉に送り封止樹脂９を硬化させる（第２の樹脂硬化工程）。
【００２６】
このような方法を採用することにより、同一基板に対して加熱を２回反復する必要があり、工程が複雑化するものの、枠形成用樹脂３および封止樹脂９としてチキソ比の異なる２種類の樹脂を組み合わせて用いる必要がなく、同一種類の樹脂材料を準備するのみでよい。
【００２７】
【発明の効果】
本発明によれば、半導体素子実装後の樹脂封止工程において、塗布ノズルから封止樹脂を吐出させながらこの塗布ノズルを流動防止枠の内周に沿って移動させることにより流動防止枠の内周近傍に封止樹脂が連続した堤状に塗布された樹脂堤を形成する樹脂堤形成動作と、塗布ノズルからの封止樹脂の吐出を停止した状態で塗布ノズルを樹脂堤に接触させた後に樹脂堤の内側方向へ移動させる動作を反復して流動防止枠内全面を封止樹脂で覆う樹脂被覆形成動作とを行うようにしたので、大径の塗布ノズルの使用を可能にして塗布時間を短縮できるとともに、塗布面の中央部の高さを低く保って封止後の形状を薄型にすることができる。
【図面の簡単な説明】
【図１】（ａ）本発明の一実施の形態の電子部品の平面図
（ｂ）本発明の一実施の形態の電子部品の断面図
【図２】本発明の一実施の形態の電子部品製造方法の工程説明図
【図３】本発明の一実施の形態の電子部品製造方法の工程説明図
【図４】本発明の一実施の形態の電子部品製造方法の工程説明図
【図５】本発明の一実施の形態の電子部品の断面図
【符号の説明】
１ 基板
３ 枠形成用樹脂
３ａ 樹脂枠
５ 半導体素子
８ａ 塗布ノズル
９ 封止樹脂
９ａ 樹脂堤
Claims (3)
- 半導体素子を基板に実装しこの半導体素子を樹脂封止して成る電子部品を製造する電子部品製造方法であって、基板に前記半導体素子を実装する半導体素子実装工程と、半導体素子実装後の基板の上面に前記半導体素子を囲んで枠形成用樹脂を塗布することにより封止樹脂の塗布範囲外への流動を防止する流動防止枠を形成する流動防止枠形成工程と、前記流動防止枠の内側へ流動状態の封止樹脂を供給することにより前記半導体素子を封止樹脂で覆って封止する樹脂封止工程とを含み、前記樹脂封止工程において、塗布ノズルから封止樹脂を吐出させながらこの塗布ノズルを移動させることにより流動防止枠の内周近傍に封止樹脂が連続した堤状に塗布された樹脂堤を形成する樹脂堤形成動作と、塗布ノズルからの封止樹脂の吐出を停止した状態で塗布ノズルを前記樹脂堤に接触させた後にこの塗布ノズルを樹脂堤の内側方向へ移動させる動作を反復することにより流動防止枠内全面を封止樹脂で覆う樹脂被覆形成動作とを行うことを特徴とする電子部品製造方法。
- 前記樹脂封止工程後に枠形成用樹脂および封止樹脂を硬化させる樹脂硬化工程とを含むことを特徴とする請求項１記載の電子部品製造方法。
- 前記流動防止枠形成工程後に枠形成用樹脂を硬化させる第１の樹脂硬化工程と、前記樹脂封止工程後に封止樹脂を硬化させる第２の樹脂硬化工程とを含むことを特徴とする請求項１記載の電子部品製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002310738A JP3888284B2 (ja) | 2002-10-25 | 2002-10-25 | 電子部品製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002310738A JP3888284B2 (ja) | 2002-10-25 | 2002-10-25 | 電子部品製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004146639A JP2004146639A (ja) | 2004-05-20 |
| JP3888284B2 true JP3888284B2 (ja) | 2007-02-28 |
Family
ID=32456154
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002310738A Expired - Fee Related JP3888284B2 (ja) | 2002-10-25 | 2002-10-25 | 電子部品製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3888284B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006196657A (ja) * | 2005-01-13 | 2006-07-27 | New Japan Radio Co Ltd | 半導体装置の製造方法 |
| JP6522817B2 (ja) * | 2018-01-29 | 2019-05-29 | Ｔｏｗａ株式会社 | 樹脂成形品の製造方法、被樹脂封止部品の樹脂封止方法、および樹脂成形装置 |
| JP6879270B2 (ja) * | 2018-07-20 | 2021-06-02 | 日亜化学工業株式会社 | 発光装置 |
-
2002
- 2002-10-25 JP JP2002310738A patent/JP3888284B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004146639A (ja) | 2004-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6732913B2 (en) | Method for forming a wafer level chip scale package, and package formed thereby | |
| CN100521130C (zh) | 在引线框上形成倒装芯片半导体封装的方法 | |
| US20080135283A1 (en) | Protruding Electrode for Connecting Electronic Component, Electronic Component Mounted Body Using Such Electrode, and Methods for Manufacturing Such Electrode and Electronic Component Mounted Body | |
| JP2001250889A (ja) | 光素子の実装構造体およびその製造方法 | |
| US6822339B2 (en) | Semiconductor device | |
| JP3888284B2 (ja) | 電子部品製造方法 | |
| EP3485511B1 (en) | Method of manufacturing flexible electronic circuits having conformal material coatings | |
| JP2004039945A (ja) | 電子デバイスおよびその製造方法 | |
| US20210066239A1 (en) | Packaged semiconductor devices with uniform solder joints | |
| JP3888211B2 (ja) | 電子部品製造方法 | |
| JP5693956B2 (ja) | リードフレームおよびその製造方法 | |
| JP4231881B2 (ja) | デバイス装置及びその製造方法 | |
| JP3438456B2 (ja) | 半導体装置 | |
| JPH088277A (ja) | Ｔｃｐ半導体装置 | |
| JPS58182837A (ja) | 樹脂封止半導体装置の製造方法 | |
| JP3957862B2 (ja) | Ｉｃモジュールの製造方法及びｉｃモジュール | |
| TWI823452B (zh) | 半導體封裝構造及其電路板 | |
| JP4031385B2 (ja) | 電子部品の実装方法 | |
| KR20060133804A (ko) | Ｆｂｇａ 패키지 | |
| KR100612328B1 (ko) | 반도체 패키지 몰딩 장치 | |
| KR100463322B1 (ko) | Ｃｏｆ 패키징 방법 | |
| JP2001352013A (ja) | 半導体装置とその製造方法 | |
| JP3112888B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP2835329B2 (ja) | 半導体素子の封止方法 | |
| JP3169008B2 (ja) | 半導体素子の樹脂封止方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051006 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051114 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060905 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061017 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20061107 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061120 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20091208 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20101208 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101208 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111208 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20111208 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121208 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121208 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131208 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |