JP2004039945A - 電子デバイスおよびその製造方法 - Google Patents

電子デバイスおよびその製造方法 Download PDF

Info

Publication number
JP2004039945A
JP2004039945A JP2002196720A JP2002196720A JP2004039945A JP 2004039945 A JP2004039945 A JP 2004039945A JP 2002196720 A JP2002196720 A JP 2002196720A JP 2002196720 A JP2002196720 A JP 2002196720A JP 2004039945 A JP2004039945 A JP 2004039945A
Authority
JP
Japan
Prior art keywords
circuit element
filler
substrate
resin
sealing resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002196720A
Other languages
English (en)
Inventor
Hideki Shinkai
新開 秀樹
Masato Higuchi
日口 真人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2002196720A priority Critical patent/JP2004039945A/ja
Publication of JP2004039945A publication Critical patent/JP2004039945A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909Post-treatment of the connector or wire bonding area
    • H01L2224/85951Forming additional members, e.g. for reinforcing

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Compositions Of Macromolecular Compounds (AREA)

Abstract

【課題】回路素子と基板との間に中空部を残して封止し、中空部への湿気の浸入を防止できる電子デバイスを提供する。
【解決手段】一主面に機能部12とこの機能部と電気的に接続された電極13とを有する回路素子10と、素子搭載面に電極2を有する基板1とを、主面と素子搭載面とを対向させて配置し、回路素子10の電極13と基板1の電極2とを複数のバンプ15により電気的に接続するとともに、回路素子10の周囲に封止樹脂20を塗布し、回路素子10と基板1との間を中空封止する。封止樹脂20には、回路素子10と基板1との隙間の入口間隔δよりも大きな粒径を有する第1フィラー21と、第1フィラーの粒径の0.16〜0.5倍の粒径を持つ第2フィラー22とが含まれ、封止樹脂20はフィラー21,22によって回路素子10の機能部12への樹脂の流れ込みが阻止された状態で硬化されている。
【選択図】    図1

Description

【0001】
【発明の属する技術分野】
本発明は回路素子を基板上にバンプを用いてフェイスダウン実装するとともに、回路素子と基板との間を封止樹脂で封止した電子デバイスに関するものである。
【0002】
【従来の技術】
従来、半導体素子などの回路素子を基板上にバンプを用いてフェイスダウン実装するとともに、回路素子と基板との間を封止樹脂で封止した電子デバイスが提案されている。この封止樹脂(アンダーフィル剤)はフェイスダウン実装された回路素子の機械的強度の向上、信頼性向上のため、回路素子と基板間の全面で塗布されている。形成方法としては、フェイスダウン実装後に、その周囲の一部に点状もしくはいくつかの周囲の辺に線状に塗布し、封止樹脂を毛細管現象により素子下部へ流入させ、その後硬化を行う方法が一般的である。
【0003】
しかしながら、この方法では、高周波を用いる半導体素子において、機能部分に誘電率の高い樹脂が付着するため、回路定数が変動したり、樹脂の誘電体損失により特性が劣化するという問題がある。また、圧電体を用いた振動子では、樹脂が振動を阻害するため、特性自体が発現しないという問題がある。
【0004】
このような問題を解決するため、特開平8−204497号公報では、樹脂の表面張力を利用して回路素子と基板との間へ樹脂が充填されるのを防止し、回路素子の機能部と基板との間に中空部を設けたものが知られている。
図9は同公報に記載された電子デバイスの構造を示す。図において、30は基板、31は回路素子、32はバンプ、33は封止樹脂、34は中空部である。
【0005】
【発明が解決しようとする課題】
上記のように回路素子31をバンプ32を介して基板30に接合することで、回路素子31の主面と基板30との間には、バンプ32の高さに応じた隙間ができる。例えば、バンプ32がはんだバンプであれば約60μm、金バンプであれば約20μmの隙間ができる。外部から中空部34への湿気の浸入を防ぐには、回路素子31と基板30との隙間をできるだけ小さくし、樹脂厚みをできるだけ薄くするのが望ましい。
【0006】
図10は封止樹脂の厚みと湿気浸入量との関係を示す図である。図10に示すように、浸入する湿気の量は封止樹脂の厚みに比例しており、湿気の浸入を遮断するためには、樹脂の厚みが薄ければ薄いほど良いことがわかる。因に、湿気の浸入を実質的に防止しうる樹脂厚みとしては10μm以下が理想的である。
しかし、上記のようにバンプ32の高さによって隙間が規定されるため、樹脂33の中を通って湿気が浸入し、中空部34に湿気が溜まって回路素子31の機能部の腐食を引き起こす原因となっていた。
【0007】
そこで、本発明の目的は、回路素子と基板との間に中空部を残して封止するとともに、中空部への湿気の浸入を防止できる電子デバイスおよびその製造方法を提供することにある。
【0008】
【課題を解決するための手段】
上記目的を達成するため、請求項1に係る発明は、一主面に機能部とこの機能部に電気的に接続された電極とを有する回路素子と、素子搭載面に電極を有する基板とを、上記主面と素子搭載面とを対向させて配置し、回路素子の電極と基板の電極とを複数のバンプにより電気的に接続するとともに、回路素子の周囲に封止樹脂を塗布し、回路素子と基板との間を中空封止した電子デバイスにおいて、上記封止樹脂には、回路素子と基板との隙間の入口間隔よりも大きな粒径を有する第1フィラーが含まれており、上記封止樹脂は、上記第1フィラーによって回路素子の機能部への樹脂の流れ込みが阻止された状態で硬化されていることを特徴とする電子デバイスを提供する。
【0009】
請求項3に係る発明は、一主面に機能部とこの機能部に電気的に接続された電極とを有する回路素子と、素子搭載面に電極を有する基板とを、上記主面と素子搭載面とを対向させて配置し、回路素子の電極と基板の電極とを複数のバンプにより電気的に接続する工程と、上記回路素子と基板との隙間の入口間隔よりも大きな粒径を有する第1フィラーを含む封止樹脂を準備する工程と、上記封止樹脂を回路素子の周囲に塗布し、上記第1フィラーによって回路素子の機能部への樹脂の流れ込みを阻止する工程と、上記封止樹脂を硬化させ、回路素子と基板との間に中空部を残して封止する工程と、を有する電子デバイスの製造方法を提供する。
【0010】
基板の素子搭載面に形成された電極と回路素子の電極とをバンプにより電気的に接続すると、回路素子の主面と基板との間に所定の隙間ができ、この隙間の寸法はバンプの高さによって決定される。次に、回路素子と基板との隙間の周囲に封止樹脂を塗布する。封止樹脂には回路素子と基板との隙間よりも大きな粒径を有する第1フィラーが含まれているため、第1フィラーは回路素子と基板との隙間に入り込めずに入口でせき止められ、第1フィラーの周囲に存在する樹脂成分も表面張力のために回路素子と基板との隙間に入り込めない。こうして封止樹脂を硬化させれば、回路素子と基板との間に中空部を作ることができる。また、回路素子の周囲を覆う封止樹脂に含まれた第1フィラーが湿気の浸入通路を狭めるので、湿気の浸入を遮断できる。
なお、湿気の浸入を効果的に遮断するには、第1フィラーの粒径は回路素子と基板との隙間の1〜3倍が望ましい。
【0011】
請求項2のように、封止樹脂は、第1フィラーのほかに、第1フィラーの粒径の0.16〜0.5倍の粒径を持つ第2フィラーを含むのがよい。
この場合は、第2フィラーが第1フィラーの隙間を埋めるので、フィラー間の隙間がさらに小さくなる。そのため、樹脂成分が回路素子と基板との隙間に入り込むのを阻止するとともに、湿気の浸入通路をさらに狭めるので、湿気の浸入を確実に遮断できる。
第2フィラーの粒径は、第1フィラーより小さければある程度の効果を有するが、特に第1フィラーの粒径の0.16〜0.5倍とした場合に、湿気の浸入量が第1フィラーだけを用いた場合に比べて約1/2に低減されるので、効果的である。
【0012】
請求項3のように、第2フィラーの含有率を、フィラー全体の15〜85%とするのがよい。
第2フィラーの含有率は全体のフィラーの15〜85%としたとき、第2フィラーが第1フィラーの隙間を埋めるので、湿気の浸入を効果的に抑制できる。より好ましくは、40〜60%がよい。
【0013】
フィラーが含まれる封止樹脂は、塗布時の粘度が高くなり、回路素子の周囲に均一に樹脂を塗布しにくい。そのため、塗布時の封止樹脂の粘度は500Pa・s以下とするのがよい。
バンプとしては、Auバンプを使用するのがよい。Auバンプを使用すれば、回路素子と基板との隙間を約20μmにでき、これに応じて第1フィラーの粒径を相対的に小さくできる。
【0014】
【発明の実施の形態】
図1,図2は本発明にかかる電子デバイスの第1実施例を示す。
この電子デバイスは、基板1上に回路素子10をフェースダウン実装したものである。
基板1は、アルミナなどのセラミック基板、セラミックからなる誘電体基板、多層セラミック基板、ガラス基板、結晶性の基板、ガラスエポキシ樹脂などの気密性を有する絶縁基板よりなる。この基板1の表面には、複数の電極2が形成され、これら電極2は基板1上に形成された配線パターン(図示せず)と接続されている。
【0015】
この実施例の回路素子10は弾性表面波チップであり、図2に示すように、水晶やLiTaO 、LiNbO 等からなる圧電基板11の一主面に、Al等からなる2組のIDT電極12とTi/Ni/Au等からなる4個の入出力電極13とを形成したものである。機能部であるIDT電極12と入出力電極13とは相互に接続されている。入出力電極13のそれぞれにはバンプ15が固定されている。バンプ15としては、Au,Ag,Pd,Cuを主成分とする金属バンプや、はんだバンプなどを用いることができる。バンプ15は、めっき法、ワイヤボンディング法などを用いて形成されるが、ここではワイヤボンディング法によりAuバンプを形成した。
【0016】
回路素子10は、その機能部を形成した主面を下向きとし、バンプ15を基板1の電極2に位置合わせした状態で、半田付け、熱圧着、超音波接合などの方法で接合し、フリップチップ装置を構成する。回路素子10の主面と基板1の上面との間には、バンプ15の高さによって所定の隙間δが形成される。
【0017】
回路素子10の外周面と基板1の上面との間の境界部には、封止樹脂20が1点、多点、ライン状、全面塗布のいずれかの手法で塗布される。封止樹脂20には、母材となる樹脂材料の中に、回路素子10と基板1との隙間δよりも大きな粒径を有する第1フィラー21と、第1フィラー21の粒径の0.16〜0.5倍の粒径を持つ第2フィラー22とが含まれている。これらフィラー21,22が図1に示すように隙間δの入口に溜まり、ダムを形成する。そのため、封止樹脂20の樹脂成分が回路素子10と基板1との隙間に殆ど入り込まず、回路素子10の機能部12の周囲に中空部16を形成できる。このようにして封止樹脂20は硬化される。
【0018】
樹脂20としては、エポキシ系樹脂のような熱硬化性樹脂や、紫外線硬化樹脂などを使用できるが、これに限るものではない。樹脂20の粘度は低ければ低いほど、樹脂20が回路素子10の周囲に短時間でゆきわたり、塗布作業が短時間で済むので好ましい。粘度の範囲は500Pa・s以下がよい。また、フィラー21,22については特に限定されないが、形状は略球形がよく、アルミナ、シリカ、マグネシアなどの金属酸化物や、金属系の非透湿性のものが好ましい。
樹脂20を硬化させると、第1フィラー21と第2フィラー22とによって、湿気の浸入通路が隙間δより狭められているので、外部の湿気を遮断でき、中空部16に湿気が溜まるのを解消できる。樹脂20の一部は、回路素子10の外周面と基板1の上面との間にフィレットを形成するので、湿気遮断効果が一層高くなる。
【0019】
図3は、フィラーと樹脂の浸入距離との関係を示すグラフである。
この図は、フィラーの粒径を変えて、毛細管現象による平板間の樹脂の浸入距離を測定したものである。フィラーなしの場合および小径フィラーを含む場合には、約500μmもの浸入距離があるのに対し、大径フィラーを含む樹脂および大小2種類のフィラーを含む樹脂では、約20μmとなり、樹脂の浸入距離が格段に減少したことがわかる。
なお、ここで使用した平板間の隙間は0.02mm、樹脂の粘度は40Pa・s、小径フィラーの平均粒径は4.8μm、大径フィラーの平均粒径は30μmとした。
【0020】
図4は、フィラーと湿気浸入量との関係を示すグラフである。
この図は、フィラーの粒径を変えて、湿気の浸入量を測定したものである。フィラーなしの場合には0.15μg/h、小径フィラーを含む場合には0.09μg/hであるのに対し、大径フィラーを含む樹脂では0.045μg/hであり、湿気の浸入量が減少したことがわかる。さらに、大小2種類のフィラーを含む樹脂では0.02μg/hとなり、湿気遮断効果が最も優れていることがわかる。
なお、ここで使用した樹脂材料および各フィラーの粒径は図3と同様である。
【0021】
図5は、2種類のフィラーのうち、大径フィラーの直径を1とし、小径フィラーの直径を変化させた場合の湿気浸入量との関係を示すグラフである。但し、大小フィラーの混合比は1:1である。
図から明らかなように、小径フィラーの直径を大径フィラーの直径の0.16倍〜0.5倍としたとき、最も湿気を通しにくいことがわかる。これは、小径フィラーが大径フィラーの隙間に入り込み、大径フィラーの隙間を埋める役割を有するからであると考えられる。
なお、ここで使用した樹脂材料および大径フィラーの粒径は図3と同様である。
【0022】
図6は小径フィラーの全フィラーに対する含有率を変化させたときの湿気浸入量の変化を示すグラフである。なお、平板間の隙間を20μm、大径フィラーの直径を30μm、小径フィラーの直径を4.8μmとした。
図から明らかなように、小径フィラーの含有率を15〜85%としたとき、湿気浸入量を0.04μg/h以下にでき、湿気を通しにくいことがわかる。小径フィラーの含有率を40〜60%とした場合には、湿気浸入量を0.03μg/h以下にできるので、より好ましい。
【0023】
図7は上記構造の電子デバイスの製造方法の一例を示す。
まず、図7の(a)のように、回路素子10の裏面(IDT電極12を設けていない面)を熱圧着ツールAで吸着し、基板1の電極2と回路素子10のバンプ15とが上下に対応するように位置決めし、バンプ15を基板1の電極2に対して、熱圧着ツールAによって熱と圧力とを加えて接合する。なお、熱圧着に限らず、超音波によって接合してもよく、さらには超音波と熱圧着とを併用してもよい。熱圧着によって、バンプ15の一部が押し潰され、バンプ15と基板1の電極2とが拡散接合される。接合状態で、基板1の上面と回路素子10の下面との間に所定の隙間δが形成される。
次に、図7の(b)のように、ディスペンサBによって封止樹脂20を回路素子10の側面と基板1の上面との境界部に供給すると、樹脂20は毛細管現象によって、回路素子10の側面と基板1の上面との境界部に行き渡る。ところが、樹脂20には回路素子10と基板1との隙間δよりも大きな粒径を有する第1フィラー21が含まれているので、回路素子10と基板1との隙間には殆ど入り込まず、せき止められる。そのため、回路素子10と基板1との間、つまり機能部12の周囲には中空部16が形成される。回路素子10の外周部には樹脂フィレットが形成されるため、比較的少量の樹脂20でも、接着面積が大きくなり、十分な封止性と固着強度を得ることができる。
封止樹脂20を塗布した後、基板1を硬化炉に投入して封止樹脂20を硬化させれば、図7の(c)のように樹脂封止型の電子デバイスが完成する。硬化時、基板1と回路素子10との間の中空部16に閉じ込められた空気が膨張し、封止樹脂20を突き破って外へ抜けることがあるが、フィレットにある柔らかな樹脂20がこの通気穴を埋め戻すので、封止性が低下することがない。
また、封止樹脂に紫外線熱硬化併用型樹脂を用いれば、先に紫外線で樹脂のフィレット部分を固めてしまうので、その後の熱硬化で中に閉じ込められた空気が膨張しても樹脂を破って外へ抜け出すことがなく、リーク不良率を低減することができる。
【0024】
図8は本発明にかかる電子デバイスの第2実施例を示す。
この実施例では、基板として、回路素子10を収納しうる凹部4を有するパッケージ3が使用され、素子搭載面4aは凹部4の底面に形成されている。封止樹脂20は上記回路素子10の上面(機能部12を有する主面と対向する主面)を含む全周を覆うようにパッケージ3の凹部4に充填されている。
この場合も、樹脂20には、回路素子10と素子搭載面4aとの隙間δよりも大きな粒径を有する第1フィラー21と、第1フィラー21の粒径の0.16〜0.5倍の粒径を持つ第2フィラー22とが含まれているため、フィラー21,22が隙間δの入口に溜まってダムを形成する。そのため、封止樹脂20の樹脂成分が回路素子10と素子搭載面4aとの隙間に殆ど入り込まず、回路素子10の機能部12の周囲に中空部16を形成できる。また、樹脂20が回路素子10の外周部だけでなく、上面をも覆っているので、中空部16への湿気の浸入を確実に遮断できる。
【0025】
本発明は上記実施例に限定されるものではない。
上記実施例では、バンプ15を回路素子10の電極13に形成したが、バンプを基板1の電極2の上に形成してもよい。また、両者にバンプを形成し、両バンプを突き合わせて接合してもよい。
本発明の回路素子は弾性表面波素子に限るものではなく、一主面に機能部を持つ素子であれば、高周波素子や半導体素子など他の回路素子であってもよいことは勿論である。ただし、弾性表面波素子のように機能部がアルミニウムなどの腐食しやすい電極で構成された素子の場合には、中空部への湿気の浸入を遮断することが必須であるため、本発明の構造が有効である。
【0026】
【発明の効果】
以上の説明で明らかなように、請求項1に係る発明によれば、回路素子の周囲を封止する封止樹脂に、回路素子と基板との隙間よりも大きな粒径を有する第1フィラーが含まれているため、第1フィラーは回路素子と基板との隙間に入り込めずに入口でせき止められ、第1フィラーの周囲に存在する樹脂成分も回路素子と基板との隙間に入り込めない。そのため、封止樹脂を硬化させれば、回路素子と基板との間に簡単に中空部を作ることができる。また、回路素子の周囲を覆う封止樹脂に含まれた第1フィラーが湿気の浸入通路を狭めるので、湿気の浸入を遮断でき、耐湿性に優れた封止型の電子デバイスを得ることができる。
また、請求項3に係る発明では、請求項1に記載の電子デバイスを、既存の方法を用いて簡単に製造できる。
【図面の簡単な説明】
【図1】本発明にかかる電子デバイスの第1実施例の断面図である。
【図2】図1に示す電子デバイスに用いられる回路素子の一例の斜視図である。
【図3】フィラーと樹脂の浸入距離との関係を示す図である。
【図4】フィラーと湿気浸入量との関係を示す図である。
【図5】小径フィラーの倍率と湿気浸入量との関係を示す図である。
【図6】小径フィラーの割合と湿気浸入量との関係を示す図である。
【図7】図1に示す電子デバイスの製造工程図である。
【図8】本発明にかかる電子デバイスの第2実施例の断面図である。
【図9】従来の電子デバイスの一例の断面図である。
【図10】封止樹脂の厚みと湿気浸入量との関係を示す図である。
【符号の説明】
1    基板
2    電極
10      回路素子
12   IDT電極(機能部)
15      バンプ
20   封止樹脂
21   第1フィラー(大径フィラー)
22   第2フィラー(小径フィラー)

Claims (6)

  1. 一主面に機能部とこの機能部に電気的に接続された電極とを有する回路素子と、素子搭載面に電極を有する基板とを、上記主面と素子搭載面とを対向させて配置し、回路素子の電極と基板の電極とを複数のバンプにより電気的に接続するとともに、回路素子の周囲に封止樹脂を塗布し、回路素子と基板との間を中空封止した電子デバイスにおいて、
    上記封止樹脂には、回路素子と基板との隙間の入口間隔よりも大きな粒径を有する第1フィラーが含まれており、
    上記封止樹脂は、上記第1フィラーによって回路素子の機能部への樹脂の流れ込みが阻止された状態で硬化されていることを特徴とする電子デバイス。
  2. 上記封止樹脂には、第1フィラーのほかに、第1フィラーの粒径の0.16〜0.5倍の粒径を持つ第2フィラーが含まれていることを特徴とする請求項1に記載の電子デバイス。
  3. 上記第2フィラーの含有率は、フィラー全体の15〜85%であることを特徴とする請求項2に記載の電子デバイス。
  4. 一主面に機能部とこの機能部に電気的に接続された電極とを有する回路素子と、素子搭載面に電極を有する基板とを、上記主面と素子搭載面とを対向させて配置し、回路素子の電極と基板の電極とを複数のバンプにより電気的に接続する工程と、
    上記回路素子と基板との隙間の入口間隔よりも大きな粒径を有する第1フィラーを含む封止樹脂を準備する工程と、
    上記封止樹脂を回路素子の周囲に塗布し、上記第1フィラーによって回路素子の機能部への樹脂の流れ込みを阻止する工程と、
    上記封止樹脂を硬化させ、回路素子と基板との間に中空部を残して封止する工程と、を有する電子デバイスの製造方法。
  5. 上記封止樹脂には、第1フィラーのほかに、第1フィラーの粒径の0.16〜0.5倍の粒径を持つ第2フィラーが含まれていることを特徴とする請求項4に記載の電子デバイスの製造方法。
  6. 上記第2フィラーの含有率は、フィラー全体の15〜85%であることを特徴とする請求項4に記載の電子デバイスの製造方法。
JP2002196720A 2002-07-05 2002-07-05 電子デバイスおよびその製造方法 Pending JP2004039945A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002196720A JP2004039945A (ja) 2002-07-05 2002-07-05 電子デバイスおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002196720A JP2004039945A (ja) 2002-07-05 2002-07-05 電子デバイスおよびその製造方法

Publications (1)

Publication Number Publication Date
JP2004039945A true JP2004039945A (ja) 2004-02-05

Family

ID=31704679

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002196720A Pending JP2004039945A (ja) 2002-07-05 2002-07-05 電子デバイスおよびその製造方法

Country Status (1)

Country Link
JP (1) JP2004039945A (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006229632A (ja) * 2005-02-17 2006-08-31 Epson Toyocom Corp 弾性表面波デバイス
JP2007027514A (ja) * 2005-07-19 2007-02-01 Fujitsu Ltd 半導体装置及びその製造方法
JP2007028172A (ja) * 2005-07-15 2007-02-01 Alps Electric Co Ltd 表面弾性波ディバイス
JP2007273585A (ja) * 2006-03-30 2007-10-18 Sony Corp マイクロデバイスモジュール及びその製造方法
WO2012007252A1 (de) * 2010-07-12 2012-01-19 Epcos Ag Modul-package und herstellungsverfahren
JP2013031117A (ja) * 2011-07-29 2013-02-07 Kyocera Corp 弾性波装置を有する電子部品
WO2013039149A1 (ja) * 2011-09-15 2013-03-21 京セラ株式会社 電子装置
JP2013062328A (ja) 2011-09-12 2013-04-04 Toshiba Corp 半導体装置
JP2014053381A (ja) * 2012-09-05 2014-03-20 Denso Corp 半導体装置
WO2014049965A1 (ja) * 2012-09-27 2014-04-03 三洋電機株式会社 実装基板を用いた回路モジュール
JP2020102713A (ja) * 2018-12-20 2020-07-02 三安ジャパンテクノロジー株式会社 弾性波デバイスを含むモジュール
WO2022059558A1 (ja) * 2020-09-18 2022-03-24 株式会社村田製作所 電子デバイス
JP2023028624A (ja) * 2021-08-19 2023-03-03 三安ジャパンテクノロジー株式会社 モジュール

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006229632A (ja) * 2005-02-17 2006-08-31 Epson Toyocom Corp 弾性表面波デバイス
JP2007028172A (ja) * 2005-07-15 2007-02-01 Alps Electric Co Ltd 表面弾性波ディバイス
JP2007027514A (ja) * 2005-07-19 2007-02-01 Fujitsu Ltd 半導体装置及びその製造方法
JP2007273585A (ja) * 2006-03-30 2007-10-18 Sony Corp マイクロデバイスモジュール及びその製造方法
JP2013531387A (ja) * 2010-07-12 2013-08-01 エプコス アーゲー モジュールパッケージ及びその製造方法
WO2012007252A1 (de) * 2010-07-12 2012-01-19 Epcos Ag Modul-package und herstellungsverfahren
KR101844565B1 (ko) * 2010-07-12 2018-04-02 스냅트랙, 인코포레이티드 모듈 패키지 및 그 제조방법
US9576870B2 (en) 2010-07-12 2017-02-21 Epcos Ag Module package and production method
JP2013031117A (ja) * 2011-07-29 2013-02-07 Kyocera Corp 弾性波装置を有する電子部品
JP2013062328A (ja) 2011-09-12 2013-04-04 Toshiba Corp 半導体装置
CN103814438A (zh) * 2011-09-15 2014-05-21 京瓷株式会社 电子装置
JPWO2013039149A1 (ja) * 2011-09-15 2015-03-26 京セラ株式会社 電子装置
US9386703B2 (en) 2011-09-15 2016-07-05 Kyocera Corporation Electronic device
WO2013039149A1 (ja) * 2011-09-15 2013-03-21 京セラ株式会社 電子装置
JP2014053381A (ja) * 2012-09-05 2014-03-20 Denso Corp 半導体装置
WO2014049965A1 (ja) * 2012-09-27 2014-04-03 三洋電機株式会社 実装基板を用いた回路モジュール
JP2020102713A (ja) * 2018-12-20 2020-07-02 三安ジャパンテクノロジー株式会社 弾性波デバイスを含むモジュール
JP7262743B2 (ja) 2018-12-20 2023-04-24 三安ジャパンテクノロジー株式会社 弾性波デバイスを含むモジュール
WO2022059558A1 (ja) * 2020-09-18 2022-03-24 株式会社村田製作所 電子デバイス
JP2023028624A (ja) * 2021-08-19 2023-03-03 三安ジャパンテクノロジー株式会社 モジュール
JP7333965B2 (ja) 2021-08-19 2023-08-28 三安ジャパンテクノロジー株式会社 モジュール

Similar Documents

Publication Publication Date Title
JP3718205B2 (ja) チップ積層型半導体装置およびその製造方法
US7816794B2 (en) Electronic device and method of fabricating the same
JP5211493B2 (ja) 配線基板及び半導体装置
US20040040742A1 (en) Mounting board and electronic device using the same
JP2004260138A (ja) 半導体装置及びその製造方法
JP2002510929A (ja) 表面弾性波装置パッケージおよび方法
JP2004039945A (ja) 電子デバイスおよびその製造方法
KR101016531B1 (ko) 소자 실장 기판 및 그 제조 방법
WO2002056345A2 (en) Flip chip package semiconductor device having double stud bumps and method of forming same
JP2007281129A (ja) 積層型半導体装置
JP2013038106A (ja) 半導体装置および半導体装置の製造方法
JP4502204B2 (ja) 半導体装置
JP5046770B2 (ja) 圧電部品
JPH08153830A (ja) 半導体装置およびその製造方法
JP2943764B2 (ja) フリップチップ実装型半導体素子の樹脂封止構造
US8179686B2 (en) Mounted structural body and method of manufacturing the same
JP2003297982A (ja) 高周波電子デバイスとその製造方法
JP4435187B2 (ja) 積層型半導体装置
JP3791429B2 (ja) 電子デバイス
KR20090122514A (ko) 플립 칩 패키지 및 그 제조방법
US8093101B2 (en) Electronic device and method of fabricating the same
JP4231881B2 (ja) デバイス装置及びその製造方法
JP2007157800A (ja) 半導体装置の実装構造および半導体装置の実装構造の封止方法
JP3246826B2 (ja) 半導体パッケージ
JP2004104087A (ja) 電子デバイスの製造方法