JP3791429B2 - 電子デバイス - Google Patents
電子デバイス Download PDFInfo
- Publication number
- JP3791429B2 JP3791429B2 JP2002047479A JP2002047479A JP3791429B2 JP 3791429 B2 JP3791429 B2 JP 3791429B2 JP 2002047479 A JP2002047479 A JP 2002047479A JP 2002047479 A JP2002047479 A JP 2002047479A JP 3791429 B2 JP3791429 B2 JP 3791429B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit element
- resin
- substrate
- electrode
- electronic device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【発明の属する技術分野】
本発明は回路素子を基板上にバンプを用いてフリップチップ実装するとともに、回路素子と基板との間を中空部を残して樹脂封止した構造の電子デバイスに関するものである。
【0002】
【従来の技術】
従来、半導体素子などの回路素子を基板上にバンプを用いてフリップチップ実装するとともに、回路素子と基板との間を中空部を残して樹脂封止した構造の電子デバイスが知られている。このように回路素子と基板との間を中空構造とするのは、封止樹脂の材料特性である誘電率や誘電損失によって回路素子の電気的特性が影響を受けるのを防ぐため、および、回路素子が圧電素子のような振動を励振する素子の場合、振動が樹脂でダンピングされるのを防止するためである。
【0003】
上記のような中空構造を形成するため、基板上にバンプを取り囲むダムを設け、回路素子の外側を封止樹脂で覆うことで、回路素子と基板との間を封止するとともに、ダムによって回路素子の機能部(センシティブエリア)に樹脂が充填されるのを防止した構造の電子デバイスが知られている(特開平10−303336号公報)。
また、特開平9−82754号公報、特開2000−36504号公報には、回路素子の機能部と対向する基板の部位に凹部を形成し、封止樹脂が凹部に入らないようにして、回路素子の機能部に樹脂が充填されるのを防止した電子デバイスも提案されている。
【0004】
【発明が解決しようとする課題】
上記のような従来技術では、ダムや基板の凹部によって封止樹脂が内部に流れ込むのを規制しているが、実際に樹脂を流した場合、樹脂の流れ込み方向とダムや凹部の内側面とのなす角が90度以下であるため、その境界部で樹脂の流れが確実に止まらず、ダムや凹部の内側へ樹脂が流れ込んでしまうことがある。
【0005】
この問題点を解決するには、樹脂の粘度を高くし、樹脂の流れを抑制する方法がある。一般に、中空部を形成しない場合には、充填性を高めるため数Pa・s以下の低粘度の樹脂(アンダーフィル材)が使用され、中空部を形成する場合には、比較的高粘度の樹脂(例えば数十Pa・s以上)が使用される。しかし、封止樹脂の粘度を高くした場合には、樹脂の浸透性が低下するので、封止樹脂を1箇所または数箇所に供給しただけでは、回路素子の全周に樹脂が回り込まなかったり、樹脂が均等に回り込まず、ボイドなどが発生しやすい。
したがって、作業性および品質の面からみると、できるだけ低粘度の樹脂を使用するのが望ましいが、低粘度の樹脂を使用すると、ダムや凹部の表面で樹脂の流れが止まらず、回路素子の機能部にまで樹脂が流れ込んでしまうという相反する問題が生じる。
【0006】
また、低粘度の樹脂を使用した場合、樹脂の塗布量のばらつきによっても樹脂が内側へ流れ込んでしまうことがある。近年、回路素子は小型化が進み、数ミリ角程度の大きさの素子を基板にフリップチップ実装することが行なわれている。このような小型の素子の周囲を樹脂封止する場合、僅かな樹脂の塗布量ばらつきが中空部の形成に大きな影響を及ぼす。したがって、樹脂の塗布量を厳密にコントロールする必要があった。
【0007】
そこで、本発明の目的は、比較的低粘度の封止樹脂を使用しながら、ラフな塗布量コントロールでも回路素子の機能部への樹脂の流れ込みを防止でき、作業性および品質の向上を図った電子デバイスを提供することにある。
【0008】
【課題を解決するための手段】
上記目的を達成するため、請求項1に係る発明は、主面に機能部とこの機能部と電気的に接続された電極とを有する回路素子と、電極パッドを有する基板とを、上記回路素子の主面と基板とが対向するように配置し、回路素子の電極と基板の電極パッドとをバンプにより電気的に接続した電子デバイスにおいて、上記基板の表面に、上記回路素子の外形よりも小さくかつ回路素子の機能部より大きな凹部を設け、上記凹部の内周部に、回路素子側から基板側に向かって末広がり状に傾斜し、あるいは段差状に拡がる樹脂止め部を形成し、上記回路素子の主面と上記基板の凹部以外の表面との間に毛細管現象により液状の封止樹脂が浸透しうる隙間が形成されるように、上記バンプの高さを設定し、上記回路素子の主面と上記基板の凹部以外の表面との隙間に封止樹脂を充填することにより、回路素子と基板との間を封止したことを特徴とする電子デバイスを提供する。
【0009】
本発明では、基板の表面に回路素子の外形よりも小さくかつ回路素子の機能部より大きな凹部を設け、回路素子の電極と基板の電極パッドとをバンプにより接続することで、凹部以外の表面と回路素子の主面との間に所定の毛細管現象により液状の封止樹脂が浸透しうる隙間を形成する。ここで、回路素子の周囲に封止樹脂を塗布すると、樹脂は毛細管現象によって回路素子の主面と基板の表面との隙間に浸透するとともに、回路素子の外側面にも濡れ拡がる。回路素子の主面と基板の表面との隙間に浸透した樹脂は、凹部の内側縁に到達した後、その内側まで流れ込む可能性がある。しかし、凹部の内周縁には回路素子側から基板側に向かって末広がり状に傾斜し、あるいは段差状に拡がる樹脂止め部が形成されているので、樹脂と樹脂止め部との接触角が減少し、樹脂の流れが止まる。そのため、回路素子の機能部への樹脂の流れ込みを防止でき、封止樹脂の材料特性である誘電率や誘電損失によって回路素子の電気的特性が影響を受けるのを防ぐことができる。
また、回路素子の外側面には樹脂溜まり(フィレット)が形成されるので、比較的少量の樹脂であっても、接着面積が大きくなり、確実な封止性を得ることができるとともに、固着強度が上がるという利点がある。
【0010】
回路素子の主面と基板の表面(凹部以外)との隙間は、毛細管現象によって樹脂が浸透し得る隙間であるから、回路素子の周囲の一箇所または数箇所に樹脂を供給すると、樹脂は毛細管現象によって、回路素子と基板との隙間の全周に浸透させることができる。同時に、回路素子の外側面全周にも樹脂を容易に回り込ませることができ、樹脂フィレットを形成できる。そのため、樹脂の塗布作業が容易になる利点がある。
液状の封止樹脂の粘度が低すぎると、塗布量の管理が難しく、逆に粘度が高すぎると、回路素子の主面と基板の上面との隙間に樹脂が充填されない。本発明では、凹部の内周縁に設けた樹脂止め部によって樹脂の流れを止めるので、樹脂の粘度の適用範囲が広い。具体的には、塗布時における液状の封止樹脂の粘度を0.1〜500Pa・sとし、隙間を0.3mm以下とするのがよい。
【0011】
請求項2のように、凹部を基板の電極パッドを設けた部位の周囲に固定された枠状の段差部によって形成し、段差部をその外寸が上記回路素子の外形よりも大きく、内寸が上記回路素子の機能部および電極を含む領域より大きくしてもよい。この場合には、配線パターンが形成された平板状の基板の表面に枠状の段差部を後で設ければよいので、基板の回路形成が容易であるとともに、回路素子と対向する基板の表面に配線パターンを形成することができるので、配線の引き回しが容易になる。
【0012】
請求項3のように、回路素子の電極が機能部の外側に配置されている場合には、凹部を基板の表面に固定された枠状の段差部によって形成し、段差部を、その外寸が上記回路素子の外形よりも大きく、内寸が上記回路素子の電極を設けた領域よりも小さくかつ回路素子の機能部より大きく形成し、段差部の上面に電極パッドを設けてもよい。
請求項3では、請求項2とは異なり、枠状の段差部の上面に電極パッドを形成し、この電極パッドに回路素子の電極を複数のバンプを介して電気的に接続している。段差部上の電極パッドは基板の表面に形成された配線パターンと予め接続しておけばよい。そして、回路素子の主面と段差部の上面との間に充填された樹脂がバンプを取り囲んで封止する。
この場合には、封止樹脂がバンプの周囲を取り囲んでバンプの接合強度を高めることができるので、電気的信頼性が向上する利点がある。
【0013】
請求項4のように、凹部以外の表面と樹脂止め部とのなす傾斜角αを50°以下とするのがよい。
樹脂止め部の傾斜角αを0°〜90°の範囲で変化させたところ、0°〜50°の範囲では封止樹脂の塗布許容量が大きいが、50°を越えると小さくなるからである。したがって、塗布量の厳密なコントロールを必要としなくなる。
【0014】
請求項5のように、段差部の外周縁に、基板側から回路素子側に向かって末広がり状に傾斜した第2の樹脂止め部を形成するのが望ましい。
上記のように枠状の段差部を設けることで、封止樹脂の外周方向への拡がりが規制され、実装面積が拡大するのを防止できる。しかし、低粘度の封止樹脂、特にエポキシ系樹脂のような熱硬化性樹脂を用いた場合、硬化のために加熱したとき、一時的に粘度が低下するので、樹脂が段差部から外側へ流れ出る可能性がある。そこで、段差部の外周縁に鋭角的な第2の樹脂止め部を形成すれば、封止樹脂の外側への拡がりを防止できるので、封止樹脂が外側へ拡がって実装面積が拡大することがなく、隣接する素子と近づけて実装することができる。
【0015】
請求項6のように、段差部を感光性樹脂のフォトリソグラフィ処理により形成するのがよい。
段差部の形成方法としては、例えば熱硬化性樹脂により形成することも考えられるが、熱硬化性樹脂の場合、加熱硬化の際に粘度が低下するために、角部にだれが発生し、鋭角的な段差部を形成できない。これに対し、感光性樹脂をフォトリソグラフィにより形成すれば、鋭角的な段差部を簡単に形成できる。
【0016】
凹部としては、請求項2,3のような枠状の段差部に代えて基板の表面に直接凹部を形成し、この凹部の内周縁に樹脂止め部を形成してもよい。
この場合には、凹部が基板に一体に形成されているので、回路素子を基板に対して近づけることができ、低背化が可能である。
凹部の内周縁に形成される樹脂止め部は、鋭角的に傾斜する傾斜面に限らず、階段状の段差を持っていてもよく、途中まで直角でその奥側が末広がり状に拡大した構造でもよい。要するに、凹部の内周縁で樹脂の持つ表面張力を利用して樹脂を止める構造を備えたものであればよい。
【0017】
【発明の実施の形態】
図1〜図5は本発明にかかる電子デバイスの第1実施例を示す。
この電子デバイスは、基板1に回路素子10をフェースダウン実装したものである。
基板1は、アルミナなどのセラミック基板、セラミックからなる誘電体基板、多層セラミック基板、ガラス基板、結晶性の基板、ガラスエポキシ樹脂などの気密性を有する基板よりなる。この基板1の表面には、複数の電極パッド2と、これら電極パッド2を取り囲む枠状の段差部3とが形成され、段差部3の内側に凹部4が形成されている。上記電極パッド2は基板1上に形成された配線パターン(図示せず)と接続されている。段差部3の内周面全周には、図3に示すように、回路素子10側から基板1側に向かって末広がり状に傾斜した樹脂止め部3aが形成されており、外周面全周には基板1側から回路素子10側に向かって末広がり状に傾斜した第2の樹脂止め部3bが形成されている。各樹脂止め部3a,3bと段差部3の上面とのなす角、すなわち傾斜角αは50°以下が望ましい。段差部3の形成方法としては、後述するように感光性樹脂をフォトリソグラフィ処理することで形成したり、エポキシ系樹脂などの絶縁性樹脂をスクリーン印刷等で形成することができる。段差部3の外寸L1は回路素子10の外寸S1よりも大きく、内寸L2が回路素子10の外寸S1よりも小さくかつ回路素子10の機能部12および入出力電極13を含む領域の外寸S2より大きい。この実施例では、入出力電極13が機能部12より外側に配置されているので、S2が入出力電極13の外寸を表すが、機能部12が入出力電極13より外側に張り出している場合には、S2は機能部12の外寸を表す。
【0018】
この実施例の回路素子10は弾性表面波チップであり、図2に示すように、水晶やLiTaO3 、LiNbO3 等からなる圧電基板11の主面に、Al等からなる2組のIDT電極12とTi/Ni/Au等からなる4個の入出力電極13とを形成したものである。機能部であるIDT電極12と電極である入出力電極13とは相互に接続されている。入出力電極13のそれぞれにはバンプ15が固定されている。バンプ15としては、Au,Ag,Pd,Cuを主成分とする金属バンプや、はんだバンプなどを用いることができる。バンプ15は、めっき法、ワイヤボンディング法などを用いて形成されるが、ここではワイヤボンディング法によりAuバンプを形成した。バンプ15の高さは、基板1に形成された段差部3の高さより高く、段差部3の上面と回路素子10の主面との間に所定の隙間δが形成される。この隙間δは、後述する液状の封止樹脂20が毛細管現象によって充填される隙間であり、液状の封止樹脂の粘度が0.1〜500Pa・sの場合、隙間δを0.3mm以下とするのがよい。
【0019】
回路素子10の主面と段差部3の上面との間の隙間δには、例えばエポキシ系樹脂などよりなる封止樹脂20が充填され、回路素子10と基板1との間に気密空間16が形成されている。樹脂20の一部は、回路素子10の外側面より延出した段差部3の上面と回路素子10の外側面との間に樹脂フィレットを形成している。封止樹脂20の内外の境界は段差部3の内周縁3aおよび外周縁3bによって規定されている。そのため、封止樹脂20が回路素子10の機能部であるIDT電極12に付着することがなく、かつ封止樹脂20が段差部3より外側へ拡がることもない。
【0020】
ここで、図3を参照して、段差部3による樹脂止め機能を、段差部3の内周に鋭角状の樹脂止め部3aを形成した場合(本発明)と、段差部3の内周面と上面とのなす角がほぼ直角である場合(比較例)とで比較する。
回路素子10の周囲から樹脂20を供給すると、樹脂20は段差部3と回路素子10との隙間を通り、内側へ流れ込もうとする圧力Pが生じる。樹脂20の塗布量が増えると、それだけ圧力Pも増大する。
比較例のように段差部3の角度αが直角の場合、樹脂と回路素子10との接触点における表面張力rの方向が圧力Pの方向に対して角度を持つので、表面張力rが圧力Pに対して有効に作用しない。そのため、圧力Pに耐えきれずに、樹脂20が段差部3の内周面へ流れ出す。樹脂20の塗布量が増加すれば、破線で示すように樹脂20が内側へ広がり、回路素子10の機能部にまで付着する可能性がある。
これに対し、本発明のように段差部3の内周面3aの角度αが鋭角の場合には、樹脂20と回路素子10との接触点における表面張力rの方向が圧力Pの方向とほぼ対向方向となるので、表面張力rが圧力Pに対して有効に作用する。そのため、圧力Pが増大しても、樹脂20が段差部3の内周面3aに流れ込むのが抑制される。したがって、樹脂20の塗布量が多少多くなっても、樹脂20が回路素子10の機能部に付着するのを防止できる。
なお、段差部3の外周にも鋭角状の樹脂止め部3bが形成されているので、上記と同様の原理に基づき、樹脂20の外側への流れ出しを防止できる。そのため、回路素子10の実装面積を小さくできる。
【0021】
図4は、段差部の内周面の角度αを30°〜90°の間で変化させた時、樹脂の塗布許容量との関係を示したものである。
図から明らかなように、角度αが30°〜50°付近までは樹脂の塗布許容量はほぼ一定であるが、50°を越えると徐々に減少し、80°〜90°では最も低くなる。したがって、樹脂の塗布ばらつきを吸収するには角度αを50°以下とするのがよい。
なお、角度α<30°としても、樹脂の塗布許容量は30°の場合と同様に大きいが、α<30°とすると、段差部3の上面が大きくなるか、あるいは段差部3と基板1との固着面積が小さくなるので、α≧30°とするのがよい。
【0022】
図5は、段差部3の形成方法の具体例を示す。
この方法は、フォトリソグラフィの技術を用いて段差部3を形成したものである。
(1)は露光工程であり、基板1の上に感光性樹脂よりなるフォトレジスト7を塗布し、その上にフォトマスク8をかけて露光を行う。
(2)は露光完了状態である。フォトレジスト7の露光部7aは、フォトレジスト7自体が光を遮るため、上面がよく露光され、下面は弱く露光される。上下面の露光差は、フォトレジスト7中に含まれる重合開始剤を選択することにより、制御可能である。具体的には、表面硬化タイプのものを使用するのがよい。
(3)は現像工程であり、フォトレジスト7の上面よりも露光状態の弱い下面側がよく現像される。その結果、鋭角的な段差部3が形成される。
【0023】
ここで、上記基板1と回路素子10との接合・封止方法について、図6を参照して説明する。
まず図6の(a)のように、電極パッド2などの配線パターンが形成された基板1の表面に、電極パッド2を取り囲むように枠状の段差部3を形成する。段差部3の内外周面には鋭角状の傾斜面3a,3bが形成されている。段差部3の形成方法としては、上述のように感光性樹脂をフォトリソグラフィ処理することにより形成するのがよい。
次に、図6の(b)のように、回路素子10の裏面(IDT電極12を設けていない面)を熱圧着ツールAで吸着し、基板1の電極パッド2と回路素子10のバンプ15とが上下に対応するように位置決めし、バンプ15を基板1の電極パッド2に対して、熱圧着ツールAによって熱と圧力とを加えて接合する。なお、熱圧着に限らず、超音波によって接合してもよく、さらに超音波と熱圧着とを併用してもよい。接合によって、バンプ15の一部が押し潰され、バンプ15と基板1の電極パッド2とが拡散接合される。接合状態で、段差部3の上面と回路素子10の下面との間に所定の隙間δが形成される。
次に、図6の(c)のように、ディスペンサBによって液状の封止樹脂20を回路素子10の外側面より延出した段差部3の上面に供給すると、樹脂20は毛細管現象によって、回路素子10の主面と段差部3との隙間δに浸透するとともに、回路素子10の外側面にも濡れ拡がる。回路素子10の主面と段差部3との隙間に浸透した樹脂20は、段差部3の内周面3aで樹脂20と段差部3との接触角が減少し、樹脂の流れが止まる。そのため、回路素子10の機能部12に樹脂20が付着することがない。また、段差部3の外側へ流れた樹脂20は段差部3の外周面3bで樹脂20と段差部3との接触角が減少し、樹脂20の流れが止まるとともに、樹脂フィレットが形成される。そのため、比較的少量の樹脂20でも、接着面積が大きくなり、十分な封止性と固着強度を得ることができる。
封止樹脂20を塗布した後、基板1を硬化炉に投入して封止樹脂20を硬化させれば、図1に示す樹脂封止型の電子デバイスが完成する。硬化時、基板1と回路素子10との間の中空部に閉じ込められた空気が膨張し、封止樹脂20を突き破って外へ抜けることがあるが、フィレットを形成している柔らかな樹脂20がこの通気穴を埋め戻すので、封止性が低下することがない。
【0024】
図7は本発明にかかる電子デバイスの第2実施例を示す。
この実施例は第1実施例の変形例であり、枠状の段差部3に代えて、基板1に凹部4を直接形成したものである。凹部4の内寸L2は、回路素子10の外形S1よりも小さくかつ機能部12および電極13を含む領域S2より大きい。凹部4の内周部全周に、回路素子10側から基板1側に向かって末広がり状に傾斜した樹脂止め部4aが形成されている。そして、回路素子10の主面と基板1の凹部以外の表面との間に毛細管現象により液状の封止樹脂20が浸透しうる隙間δが形成されている。基板1の電極パッド2は凹部4の底面に形成されており、回路素子10の電極13と電極パッド2とがバンプ15を介して接合されている。回路素子10の主面と基板1の凹部以外の表面との隙間に封止樹脂20を充填することにより、回路素子10と基板1との間が封止され、その間に中空部16が形成されている。
この実施例では、バンプ15が凹部4の中に収容されるので、それだけ回路素子10を基板1に近づけて固定でき、第1実施例に比べて電子デバイスを低背化できるという利点がある。
また、樹脂20が外側へ拡がるのを防止するため、基板1の表面に樹脂20との濡れ性の悪い材料21を枠状に形成してもよい。
【0025】
図8は本発明にかかる電子デバイスの第3実施例を示す。
この実施例では、基板1に設けられた枠状の段差部3の上面に電極パッド2が形成され、この電極パッド2は基板1の表面に形成された配線パターン5と、段差部3を上下に貫通するビアホール6を介して電気的に接続されている。なお、電極パッド2と配線パターン5とを接続する方法は、ビアホール6に限らず、段差部3の表面に形成されたメタライズ部を介して接続してもよい。
この実施例の場合も、段差部3によって凹部4が形成され、段差部3の内周面および外周面に鋭角的な樹脂止め部3aおよび3bが形成されている。
【0026】
段差部3上の電極パッド2には、回路素子10の入出力電極13に固定されたバンプ15が接合されている。回路素子10の入出力電極13は機能部(IDT電極12など)の外側に形成されている。そのため、段差部3の外寸L1は回路素子10の外寸S1よりも大きく、内寸L2は回路素子10の外寸S1よりも小さくかつ回路素子10の機能部12の寸法S3より大きい。
段差部3の上面と回路素子10の主面との間には、封止樹脂20が充填されており、回路素子10と基板1との間に中空部16が形成されている。そして、バンプ15の周囲が封止樹脂20によって覆われ、封止樹脂20の内側端が段差部3の内周面3aで規定され、封止樹脂20の外側端が段差部3の外周面3bで規定されている。
【0027】
この場合には、第1実施例と同様に、枠状の段差部3が封止樹脂20の内側への拡がりと外側への拡がりとを防止する機能を有するとともに、封止樹脂20がバンプ15の周囲を取り囲んでいるので、バンプ15の接合強度を高めることができ、電気的信頼性が向上する利点がある。
また、この実施例では、回路素子10の入出力電極13が機能部(IDT電極12など)の外側に形成され、入出力電極13もバンプ15とともに樹脂20で封止される。したがって、第1実施例のように回路素子10の周辺部に封止のための空白部を形成する必要がなく、回路素子10の外寸S1を小型化することができる。
【0028】
図9は本発明にかかる電子デバイスの第4実施例を示す。
この実施例は第3実施例の変形例であり、枠状の段差部3に代えて、基板1に凹部4を直接形成したものである。凹部4の内寸L2は、回路素子10の外形S1よりも小さくかつ機能部12の寸法S3より大きい。凹部4の内周部全周に、回路素子10側から基板1側に向かって末広がり状に傾斜した樹脂止め部4aが形成されている。そして、回路素子10の主面と基板1の凹部以外の表面との間に毛細管現象により液状の封止樹脂20が浸透しうる隙間δが形成されている。電極パッド2および配線パターン5は基板1の凹部以外の表面に形成されており、回路素子10の電極13と電極パッド2とがバンプ15を介して接合されている。回路素子10の主面と基板1の凹部以外の表面との隙間に封止樹脂20を充填することにより、回路素子10と基板1との間が封止され、その間に中空部16が形成されている。
この実施例では、第3実施例に比べて段差部を有しない分だけ電子デバイスを低背化できる。
【0029】
図10は段差部3の他の実施例を示す。
図10の(a)は、段差部3の内周部上部に内側に向かって段差状に突出した樹脂止め部3cを全周に形成したものである。この樹脂止め部3cの場合は、その垂直面3c1と下面3c1の境界で樹脂20が止められる。
図10の(b)は、段差部3の内周部上部に内側に向かって突出した樹脂止め部3dを形成し、その下面3d2を凹曲面状としたものである。この場合も、垂直面3d1と曲面3d2との境界で樹脂20が止められる。
図10の(c)は、段差部3の内周部上部に内側に向かって突出した樹脂止め部3eを形成し、その下面3e1を凸曲面としたものである。この場合は、樹脂止め部3eに垂直面を有しないので、凸曲面3e1の途中または下端で樹脂20が止められる。
いずれの場合も、樹脂20の表面張力を利用して、樹脂20の内側への流れ出しを防止できる。
【0030】
本発明は上記実施例に限定されるものではない。
図1,図8の実施例において、段差部3の外周面にも鋭角的な傾斜面(樹脂止め部)3bを形成したが、段差部3の外周面は図10に示すように直角な面としてもよい。但し、鋭角的な傾斜面3bを形成すれば、樹脂20の外側への流れ出しを防止できる効果がある。
上記実施例では、バンプ15を回路素子10の電極13に形成したが、バンプを基板1の電極パッド2や段差部3の電極パッド4の上に形成してもよい。また、両者にバンプを形成し、両バンプを突き合わせて接合してもよい。
本発明の回路素子は弾性表面波素子に限るものではなく、一主面に機能部を持つ素子であれば、高周波素子や半導体素子など他の回路素子であってもよいことは勿論である。ただし、弾性表面波素子のように機能部がアルミニウムなどの腐食しやすい電極で構成された素子の場合には、本発明の封止構造が有効である。
【0031】
【発明の効果】
以上の説明で明らかなように、請求項1に係る発明によれば、基板の表面に回路素子の外形よりも小さくかつ回路素子の機能部より大きな凹部を設け、回路素子の電極と基板の電極パッドとをバンプにより接続することで、凹部以外の表面と回路素子の主面との間に所定の毛細管現象により液状の封止樹脂が浸透しうる隙間を形成したので、回路素子の周囲の1箇所または数箇所に樹脂を塗布すれば、樹脂をその毛細管現象によって回路素子と基板との隙間全周に浸透させることができると同時に、回路素子の外側面全周にも樹脂を容易に回り込ませることができる。そのため、樹脂の塗布作業を効率よく行うことが可能である。
また、回路素子の主面と基板の表面との隙間に浸透した樹脂は、凹部の内側縁に到達した後、その内側まで流れ込む可能性があるが、凹部の内周縁には回路素子側から基板側に向かって末広がり状に傾斜し、あるいは段差状に拡がる樹脂止め部が形成されているので、樹脂と樹脂止め部との接触角が減少し、樹脂の流れが止まる。そのため、回路素子の機能部への樹脂の流れ込みを防止でき、封止樹脂の材料特性である誘電率や誘電損失によって回路素子の電気的特性が影響を受けるのを防ぐことができる。
さらに、作業性を考慮して粘度の低い封止樹脂を使用した場合に、凹部の内周縁に設けた樹脂止め部によって樹脂の流れを止めるので、樹脂の塗布量のばらつきを吸収でき、その塗布量の厳密な管理を必要としない。そのため、封止作業性がさらに向上するとともに、ボイドなどの品質不良を解消できる。
【図面の簡単な説明】
【図1】本発明にかかる電子デバイスの第1実施例の断面図である。
【図2】図1に示す電子デバイスに用いられる回路素子の一例の斜視図である。
【図3】図1に示す電子デバイスの段差部における樹脂止め作用を示す比較図である。
【図4】段差部の樹脂止め部の角度と樹脂の塗布許容量との関係を示す図である。
【図5】段差部の形成方法の一例を示す工程図である。
【図6】図1に示す電子デバイスの製造方法を示す工程図である。
【図7】本発明にかかる電子デバイスの第2実施例の断面図である。
【図8】本発明にかかる電子デバイスの第3実施例の断面図である。
【図9】本発明にかかる電子デバイスの第4実施例の断面図である。
【図10】本発明にかかる段差部の他の例の拡大図である。
【符号の説明】
1 基板
2 電極パッド
3 段差部
3a 樹脂止め部(内周側)
3b 樹脂止め部(外周側)
4 凹部
5 配線パターン
10 回路素子
12 IDT電極(機能部)
13 入出力電極(電極)
15 バンプ
20 封止樹脂
Claims (6)
- 主面に機能部とこの機能部と電気的に接続された電極とを有する回路素子と、電極パッドを有する基板とを、上記回路素子の主面と基板とが対向するように配置し、回路素子の電極と基板の電極パッドとをバンプにより電気的に接続した電子デバイスにおいて、
上記基板の表面に、上記回路素子の外形よりも小さくかつ回路素子の機能部より大きな凹部が設けられ、
上記凹部の内周部に、回路素子側から基板側に向かって末広がり状に傾斜し、あるいは段差状に拡がる樹脂止め部が形成され、
上記回路素子の主面と上記基板の凹部以外の表面との間に毛細管現象により液状の封止樹脂が浸透しうる隙間が形成されるように、上記バンプの高さが設定され、
上記回路素子の主面と上記基板の凹部以外の表面との隙間に封止樹脂が充填されて、回路素子と基板との間が封止されていることを特徴とする電子デバイス。 - 上記凹部は、基板の電極パッドを設けた部位の周囲に固定された枠状の段差部によって形成され、
上記段差部は、その外寸が上記回路素子の外形よりも大きく、内寸が上記回路素子の機能部および電極を含む領域より大きいことを特徴とする請求項1に記載の電子デバイス。 - 上記回路素子の電極は機能部の外側に配置されており、
上記凹部は、基板の表面に固定された枠状の段差部によって形成され、
上記段差部は、その外寸が上記回路素子の外形よりも大きく、内寸が上記回路素子の電極を設けた領域よりも小さくかつ回路素子の機能部より大きく形成され、上記段差部の上面に電極パッドが設けられていることを特徴とする請求項1に記載の電子デバイス。 - 上記凹部以外の表面と樹脂止め部とのなす傾斜角αは50°以下であることを特徴とする請求項1ないし4のいずれかに記載の電子デバイス。
- 上記段差部の外周縁に、基板側から回路素子側に向かって末広がり状に傾斜した第2の樹脂止め部が形成されていることを特徴とする請求項2ないし4のいずれかに記載の電子デバイス。
- 上記段差部は感光性樹脂をフォトリソグラフィ処理することにより形成されていることを特徴とする請求項2ないし5のいずれかに記載の電子デバイス。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002047479A JP3791429B2 (ja) | 2002-02-25 | 2002-02-25 | 電子デバイス |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002047479A JP3791429B2 (ja) | 2002-02-25 | 2002-02-25 | 電子デバイス |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003249603A JP2003249603A (ja) | 2003-09-05 |
JP3791429B2 true JP3791429B2 (ja) | 2006-06-28 |
Family
ID=28660526
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002047479A Expired - Fee Related JP3791429B2 (ja) | 2002-02-25 | 2002-02-25 | 電子デバイス |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3791429B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102004020204A1 (de) * | 2004-04-22 | 2005-11-10 | Epcos Ag | Verkapseltes elektrisches Bauelement und Verfahren zur Herstellung |
JP5277068B2 (ja) | 2008-07-14 | 2013-08-28 | パナソニック株式会社 | 基板間の接続方法、フリップチップ実装体及び基板間接続構造 |
CN106548992B (zh) * | 2016-12-23 | 2019-09-17 | 无锡市好达电子有限公司 | 芯片级倒封装滤波器载板防环氧材料流入的隔离结构 |
JP7078113B2 (ja) * | 2018-06-19 | 2022-05-31 | 株式会社村田製作所 | 回路部材の接合構造、回路部材の接合方法 |
JP7362280B2 (ja) | 2019-03-22 | 2023-10-17 | キヤノン株式会社 | パッケージユニットの製造方法、パッケージユニット、電子モジュール、および機器 |
-
2002
- 2002-02-25 JP JP2002047479A patent/JP3791429B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003249603A (ja) | 2003-09-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3367886B2 (ja) | 電子回路装置 | |
US7005585B2 (en) | Mounting board and electronic device using same | |
US7486160B2 (en) | Electronic component and manufacturing method thereof | |
JP2571024B2 (ja) | マルチチップモジュール | |
JP2002510929A (ja) | 表面弾性波装置パッケージおよび方法 | |
JP2001250889A (ja) | 光素子の実装構造体およびその製造方法 | |
KR101016531B1 (ko) | 소자 실장 기판 및 그 제조 방법 | |
JP2004039945A (ja) | 電子デバイスおよびその製造方法 | |
JP4502204B2 (ja) | 半導体装置 | |
JP2943764B2 (ja) | フリップチップ実装型半導体素子の樹脂封止構造 | |
JP3791429B2 (ja) | 電子デバイス | |
JP5046770B2 (ja) | 圧電部品 | |
JP3353501B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2007104458A (ja) | 薄膜圧電共振子デバイスおよびその製造方法 | |
JP2007103733A (ja) | 基板およびそれを用いた半導体装置 | |
US7704797B2 (en) | Module and method of manufacturing the same | |
JP2008192815A (ja) | 積層型半導体装置 | |
KR20090122514A (ko) | 플립 칩 패키지 및 그 제조방법 | |
JP2003158154A (ja) | 電子部品実装方法 | |
JP3708478B2 (ja) | 電子部品の実装方法 | |
JP2000077458A (ja) | フリップチップ実装方法 | |
JP3246826B2 (ja) | 半導体パッケージ | |
JP2003218251A (ja) | 電子デバイスおよびその製造方法 | |
JP2003234363A (ja) | 電子デバイス | |
JP2008041857A (ja) | 配線基板、デバイス装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040204 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040820 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060314 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060327 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3791429 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090414 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100414 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110414 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110414 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120414 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130414 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140414 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |