JP2004104087A - 電子デバイスの製造方法 - Google Patents

電子デバイスの製造方法 Download PDF

Info

Publication number
JP2004104087A
JP2004104087A JP2003182407A JP2003182407A JP2004104087A JP 2004104087 A JP2004104087 A JP 2004104087A JP 2003182407 A JP2003182407 A JP 2003182407A JP 2003182407 A JP2003182407 A JP 2003182407A JP 2004104087 A JP2004104087 A JP 2004104087A
Authority
JP
Japan
Prior art keywords
sealing resin
circuit element
resin
substrate
sealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003182407A
Other languages
English (en)
Inventor
Hideki Shinkai
新開 秀樹
Masato Higuchi
日口 真人
Etsuo Nishikawa
西川 悦生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2003182407A priority Critical patent/JP2004104087A/ja
Publication of JP2004104087A publication Critical patent/JP2004104087A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/921Connecting a surface with connectors of different types
    • H01L2224/9212Sequential connecting processes
    • H01L2224/92122Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15151Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections

Landscapes

  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】塗布時間の短縮、封止性の向上を図りながら、回路素子と基板との間に安定した中空部を形成することができる電子デバイスの製造方法を提供する。
【解決手段】一主面に機能部12とこの機能部と電気的に接続された電極13とを有する回路素子10と、素子搭載面に電極2を有する基板1とを、上記主面と素子搭載面とを対向させて配置し、回路素子10の電極13と基板1の電極2とを複数のバンプ15により電気的に接続する。回路素子10の周縁部と基板1との間に放射線・熱硬化両用型の封止樹脂20を塗布し、封止樹脂20に放射線を照射して封止樹脂20の外表面を硬化させ、回路素子10と基板1との隙間への封止樹脂20の流れを所定位置で停止させる。その後、封止樹脂20を加熱して完全硬化させ、回路素子10と基板1との間に中空部16を形成する。
【選択図】    図3

Description

【0001】
【発明の属する技術分野】
本発明は回路素子を基板上にバンプを用いてフェイスダウン実装するとともに、回路素子と基板との間を封止樹脂で封止する電子デバイスの製造方法に関するものである。
【0002】
【従来の技術】
【特許文献1】特開2002−43889号公報
【特許文献2】特開平11−220115号公報
【特許文献3】特開平11−284104号公報
従来、半導体素子などの回路素子を基板上にバンプを用いてフェイスダウン実装するとともに、回路素子と基板との間を封止樹脂で封止した電子デバイスが提案されている。封止樹脂(アンダーフィル剤)はフェイスダウン実装された回路素子の機械的強度の向上、信頼性向上のため、回路素子と基板間の全面で塗布されている。形成方法としては、フェイスダウン実装後に、その周囲の一部に点状もしくはいくつかの周囲の辺に線状に塗布し、封止樹脂を毛細管現象により素子下部へ流入させ、その後硬化を行う方法が一般的である。
【0003】
しかしながら、この方法では、高周波を用いる半導体素子において、機能部分に誘電率の高い樹脂が付着するため、回路定数が変動したり、樹脂の誘電体損失により特性が劣化するという問題がある。また、表面波素子のような圧電体を用いた振動子では、樹脂が振動を阻害するため、特性自体が発現しないという問題がある。
【0004】
このような問題を解決するため、特許文献1には、機能部(表面パターン)を設けた回路素子の主面と基板とを対面させ、バンプを介してフェイスダウン実装するとともに、回路素子の周縁部と基板との間を封止樹脂で密封しかつ回路素子と基板との間に中空部を形成する電子デバイスの封止方法が開示されている。封止樹脂としては、加熱硬化性、紫外線硬化性の双方の性質を有する樹脂が用いられる。
【0005】
【発明が解決しようとする課題】
特許文献1では、封止樹脂が回路素子の周囲を隙間なく密封し、かつ封止樹脂が回路素子と基板との隙間に流れ込むのを規制するために、常温下での粘度が高い封止樹脂を用いている。しかし、粘度の高い封止樹脂を用いると、塗布方法が制限されたり、塗布時間が長くかかるという工法上の問題のほか、基板との密着性が悪く、安定した封止性が得られないという問題がある。一方、粘度が低い封止樹脂を用いると、塗布時間の短縮、封止性の向上という利点はあるが、その反面、毛細管現象のために封止樹脂が回路素子と基板との隙間に侵入しやすく、機能部に樹脂が付着する可能性がある。そのため、塗布時間の短縮、封止性の向上を図りながら、回路素子と基板との間に安定した中空部を形成するという相反する条件を満足する封止樹脂を選択することは難しい。
【0006】
他の封止方法として、特許文献2には、基板の素子搭載面に開口部を設け、素子をフェイスダウン実装し、その周囲に紫外線・熱両用硬化型の封止樹脂を塗布した後、基板の開口部を介して紫外線を樹脂の先端に照射することで、樹脂の内側への流入を防ぎ、素子の下に空洞を形成したものが開示されている。
しかし、この場合には、基板の下側から紫外線を照射しなければならないので、基板に大きな開口部を設ける必要があり、素子の劣化を防止するため、この開口部を蓋などによって閉じなければならない。その結果、追加的な工程が必要になるとともに、封止性が低下する恐れがある。
【0007】
また、特許文献3には、基板の素子搭載面に貫通穴を設け、素子をフェイスダウン実装し、その周囲に有機樹脂を塗布した後、基板の貫通穴から吸引することで、樹脂を引き込み、中空部を形成したものが開示されている。
しかし、この場合には、電子デバイス1個ずつ、個別に吸引しなければならないので、時間差や吸引力による樹脂の流入距離のばらつきが発生し、品質ばらつきの原因となるという問題がある。また、小型の電子デバイスに対し、貫通穴から吸引するため、設備が複雑になる。
【0008】
そこで、本発明の目的は、塗布時間の短縮、封止性の向上を図りながら、回路素子と基板との間に安定した中空部を形成することができる電子デバイスの製造方法を提供することにある。
【0009】
【課題を解決するための手段】
上記目的を達成するため、請求項1に係る発明は、一主面に機能部とこの機能部に電気的に接続された電極とを有する回路素子と、素子搭載面に電極を有する基板とを、上記主面と素子搭載面とを対向させて配置し、回路素子の電極と基板の電極とを複数のバンプにより電気的に接続する工程と、上記回路素子の周縁部と基板との間に放射線・熱硬化両用型の封止樹脂を塗布する工程と、上記封止樹脂に放射線を照射して封止樹脂の外表面を硬化させ、回路素子と基板との隙間への封止樹脂の流れを所定位置で停止させる工程と、上記封止樹脂を加熱して本硬化させ、回路素子と基板との間に中空部を残して封止する工程と、を有する電子デバイスの製造方法を提供する。
【0010】
基板の素子搭載面に形成された電極と回路素子の電極とをバンプにより電気的に接続すると、回路素子の主面と基板との間に所定の隙間ができ、この隙間の寸法はバンプの高さによって決定される。次に、回路素子の周縁部と基板との間に放射線・熱硬化両用型の封止樹脂を塗布する。封止樹脂を塗布した時点では、流動性を持った樹脂であり、表面張力によって回路素子の周縁部と基板との間にフィレットを形成するとともに、毛細管現象によって回路素子と基板との隙間にも流れ込もうとする。ここで、封止樹脂に対して放射線を照射し、封止樹脂の外表面を硬化させる。封止樹脂の内部まで硬化させる必要がないので、照射時間は1〜数秒程度の短時間でよい。外表面が硬化することで、内部の未硬化の封止樹脂はそれ以上、回路素子と基板との隙間に流れ込むことができなくなる。つまり、樹脂の侵入位置を所定位置で規定できるため、機能部のような部位への樹脂の付着が未然に防止される。
その後、封止樹脂を加熱して本硬化(完全硬化)させれば、回路素子と基板との間に中空部を残して封止することができる。放射線照射から本硬化までの間の時間が長くても、樹脂の外表面は既に硬化状態であるため、樹脂が内部へ流れ込むことはない。
【0011】
本発明で使用される封止樹脂は、エポキシ系樹脂組成物が好ましいが、これに限るものではない。また、従来のように粘性の高い樹脂を用いる必要がなく、0.1〜500Pa・s、望ましくは1〜100Pa・sの粘度の樹脂を用いることができる。したがって、塗布時間の短縮、封止性の向上、接着力の増大を図ることができる。
本発明では、封止樹脂の外表面を硬化させるため、紫外線ランプのような既存の装置を用いることができるので、設備が簡単になり、コスト上昇を招くことがない。
本発明でいう放射線とは、紫外線、電子線、可視光線、赤外線、遠赤外線などあらゆる放射線を含む。特に、紫外線、電子線、可視光線は、短時間で封止樹脂の外表面を硬化させることができる点で望ましい。
【0012】
請求項2のように、バンプは回路素子の機能部より外周側に配置されており、封止樹脂への放射線の照射により、封止樹脂がバンプを覆い、かつ機能部に至らない位置で停止させるのがよい。
本発明では、放射線の照射によって、封止樹脂の停止位置を任意の位置に制御できる。封止樹脂がバンプを覆い、かつ機能部に至らない位置で停止させれば、封止樹脂の接着力により素子の固着強度を高めるとともに、バンプが封止樹脂で覆われるので、バンプの接合信頼性を高めることができる。
【0013】
請求項3のように、封止樹脂の塗布から放射線の照射までの時間によって封止樹脂の停止位置を制御するのがよい。
例えば、次のような微小平板間の流れの式を用いて時間制御することが可能である。
L=√(htγ  cosθ/3μ)
ここで、L:流動距離、h:隙間、t:時間、γ :液体の表面張力、θ:濡れ角、μ:粘度である。
その他、封止樹脂の塗布から放射線の照射までの経過時間が異なる複数のサンプルを製作し、その時間と樹脂の侵入位置(停止位置)との関係を予め求めておき、この関係に基づいて封止樹脂の塗布から放射線の照射までの時間を制御すれば、封止樹脂の停止位置を高精度に制御できる。
【0014】
請求項4のように、封止樹脂を回路素子の各辺に沿って塗布する度に、封止樹脂に放射線を照射してもよい。
すなわち、封止樹脂の回路素子の周囲に1辺ずつ塗布する場合には、残りの辺が外気に開口しているので、封止樹脂は毛細管現象により回路素子と基板との隙間に流れ込もうとする。そこで、1辺を塗布した後、その封止樹脂に放射線を照射して流れを止め、その後、次の1辺に塗布して放射線を照射するという作業を繰り返せばよい。
【0015】
請求項5のように、基板の素子搭載面に通気穴を形成しておき、封止樹脂を回路素子の全周にほぼ同時に塗布した後、封止樹脂に放射線を照射するとともに、放射線の照射後に通気穴を接着剤で封止する方法を用いてもよい。
すなわち、封止樹脂を回路素子の全周にほぼ同時に塗布すると、その内部が密閉状態となるので、その時点で樹脂の流れが止まり、樹脂を所定位置で停止させることができない。そこで、基板の通気穴から内部の空気を抜くことにより、樹脂の流れを作ることができる。4辺同時にかつ同じ速度で樹脂が侵入してくるので、樹脂の位置制御がしやすいという利点がある。なお、通気穴を空けたままにすると、湿気などが中空部に浸入し、素子が劣化するので、放射線の照射後に通気穴を接着剤で封止する。通気穴は小さな穴でよいので、接着剤で簡単に封止できる。
【0016】
【発明の実施の形態】
図1,図2は本発明にかかる電子デバイスの第1実施例を示す。
この電子デバイスは、基板1上に回路素子10をフェースダウン実装したものである。
基板1は、アルミナなどの単層セラミック基板、多層セラミック基板、ガラス基板、結晶性の基板、ガラスエポキシ樹脂などの気密性を有する絶縁基板よりなる。この基板1の表面には、複数の電極2が形成され、これら電極2は基板1上に形成された配線パターン(図示せず)と接続されている。
【0017】
この実施例の回路素子10は弾性表面波チップであり、図2に示すように、水晶やLiTaO 、LiNbO 等からなる圧電基板11の一主面に、Al等からなる2組のIDT電極12とTi/Ni/Au等からなる4個の入出力電極13とを形成したものである。機能部であるIDT電極12と入出力電極13とは相互に接続されている。入出力電極13のそれぞれにはバンプ15が固定されている。バンプ15としては、Au,Ag,Pd,Cuを主成分とする金属バンプ、はんだバンプ、導電性樹脂よりなるバンプなどを用いることができる。バンプ15は、めっき法、ワイヤボンディング法などを用いて形成されるが、ここではワイヤボンディング法によりAuバンプを形成した。
【0018】
回路素子10は、その機能部12を形成した主面を下向きとし、バンプ15を基板1の電極2に位置合わせした状態で、半田付け、熱圧着、超音波接合などの方法で接合され、フェイスダウン実装されている。回路素子10の主面と基板1の上面との間には、バンプ15の高さによって所定の隙間δが形成されている。
【0019】
回路素子10の外周面と基板1の上面との間の境界部には、封止樹脂20が1点、多点、ライン状、全面塗布のいずれかの手法で塗布され、硬化されている。回路素子10の周囲には封止樹脂20によるフィレットが形成され、回路素子10の下面と基板1の上面との隙間へ封止樹脂20が所定位置まで侵入して停止している。具体的には、封止樹脂20はバンプ15を覆い、かつ機能部12に至らない位置まで流れ込んで停止している。この実施例では、封止樹脂20は、紫外線・熱硬化両用型樹脂であり、塗布時の粘度が0.1〜500Pa・sのエポキシ系樹脂組成物が用いられている。回路素子10の機能部12の周囲に中空部16が形成され、電気的特性が良好な電子デバイスが構成される。
【0020】
図3は上記構造よりなる電子デバイスの製造方法の一例を示す。
まず、図3の(a)のように、回路素子10の上面(IDT電極12を設けていない面)を熱圧着ツールAで吸着し、基板1の電極2と回路素子10のバンプ15とが上下に対応するように位置決めし、バンプ15を基板1の電極2に対して、熱圧着ツールAによって熱と圧力とを加えて接合する。なお、熱圧着に限らず、超音波によって接合してもよく、さらには超音波と熱圧着とを併用してもよい。熱圧着によって、バンプ15の一部が押し潰され、バンプ15と基板1の電極2とが拡散接合される。接合状態で、基板1の上面と回路素子10の下面との間に所定の隙間δが形成される。
次に、図3の(b)のように、ディスペンサBによって封止樹脂20を回路素子10の1辺に沿ってライン状に塗布する。封止樹脂20は回路素子10の外周面と基板1の上面との間にフィレットを形成した後、毛細管現象により回路素子10の下面と基板1の上面との隙間に侵入し始める。
次に、図3の(c)のように、封止樹脂20がバンプ15を覆った時点で、紫外線ランプCによって紫外線UVを封止樹脂20に照射し、封止樹脂20の外表面(フィレット部分)を硬化させる。このとき、封止樹脂20の内部まで硬化させる必要はないので、照射時間は1〜数秒でよい。外表面の硬化によって、外部から隙間δに向かう樹脂圧力がなくなるので、未硬化の樹脂の流れが強制的に止められる。
なお、封止樹脂20に対して紫外線UVを照射するタイミングは、封止樹脂20の塗布からの時間制御によって決定できる。例えば、前述の微小平板間の流れの式を用いて時間を求めることが可能である。
その後、(b)と(c)の工程を回路素子10の4辺すべてに実施することで、図3の(d)のように回路素子10の全周が封止樹脂20で包囲され、回路素子10と基板1との間、特に機能部12の周囲に中空部16が形成される。
封止樹脂20を塗布した後、回路素子10を搭載した基板1を加熱硬化炉に投入して封止樹脂20を本硬化させれば、図1に示される樹脂封止型の電子デバイスが完成する。紫外線の照射から本硬化までの間、時間が経過しても、封止樹脂20は外表面の硬化によって内側への侵入が規制されているので、機能部12に流れ込むのが防止される。加熱硬化時、中空部16に閉じ込められた空気が熱膨張し、封止樹脂20を突き破る懸念があるが、紫外線によって封止樹脂20のフィレット部分はほぼ硬化した状態にあるので、空気が抜けることがなく、リーク不良率を低減できる。
【0021】
上記実施例では、回路素子10の1辺ずつ封止樹脂20の塗布と紫外線照射とを繰り返したが、例えば回路素子10の2辺あるいは3辺同時に封止樹脂を塗布し、紫外線を照射して封止樹脂20を硬化させた後、残りの2辺または1辺に封止樹脂を塗布し、紫外線を照射してもよい。但し、後で封止樹脂を塗布する残りの2辺または1辺においては、封止樹脂の内部が密閉された後であるため、封止樹脂の侵入制御が難しい。そのため、一部だけ外部に開口させた状態で樹脂塗布、紫外線照射を行い、最後に開口部を樹脂で埋めてもよい。
【0022】
図4は本発明にかかる電子デバイスの第2実施例を示す。なお、図1と同一部分には同一符号を付して重複説明を省略する。
第1実施例では、封止樹脂20の一部が回路素子10と基板1との隙間に侵入し、バンプ15を覆った時点で紫外線を照射して封止樹脂20の外表面を硬化させたが、第2実施例では、封止樹脂20がバンプ15の手前まで流れた時点で紫外線を照射し、封止樹脂20の流れを止めたものである。
バンプ15と機能部12とが接近している場合には、この方法が好ましい。
【0023】
図5は本発明にかかる電子デバイスの第3実施例を示す。なお、図1と同一部分には同一符号を付して重複説明を省略する。
この実施例の電子デバイスは、基板1の素子搭載面に通気穴3を設け、封止樹脂20を塗布した後、通気穴3を接着剤4によって封止したものである。この接着剤4は、封止樹脂20と同様に紫外線・熱両用硬化型樹脂を用いてもよいし、熱硬化型など、封止性と耐熱性とを備えたものであれば、如何なる接着剤を用いてもよい。
この実施例では、封止樹脂20の停止位置をバンプ15と機能部12との中間位置としたが、図4のようにバンプ15より外側で停止させてもよい。
【0024】
上記電子デバイスの製造方法を図6にしたがって説明する。
図6の(a)の工程は図3の(a)と同様である。
図6の(b)では、複数のディスペンサBによって、封止樹脂20を回路素子10の全周にほぼ同時に塗布する。樹脂20の内側空間が密閉状態となるので、その時点で樹脂の流れが止まってしまうが、基板1に通気穴3が形成されているので、内部の空気が通気穴3を介して抜け、樹脂の流れを作ることができる。4辺同時にかつ同じ速度で樹脂20が侵入してくるので、樹脂20の位置制御が容易である。
樹脂の塗布から所定時間経過後、図6の(c)のように封止樹脂20に全周から放射線UVを照射する。これにより、樹脂20の流れが停止し、樹脂20の侵入位置を全周でほぼ均一にすることができる。
次に、図6の(d)のように、通気穴3に接着剤4を注入する。この接着剤4は通気穴3を封止する目的で用いられるものであり、接着剤4が中空部16まで流れ込まないように注入量を制御する必要がある。
その後、第1実施例と同様に、基板1を硬化炉に投入して封止樹脂20および接着剤4を本硬化させることで、図5に示される樹脂封止型の電子デバイスが完成する。
【0025】
本発明は上記実施例に限定されるものではない。
上記実施例では、バンプ15を回路素子10の電極13に形成したが、バンプを基板1の電極2の上に形成してもよい。また、両者にバンプを形成し、両バンプを突き合わせて接合してもよい。
本発明の回路素子は弾性表面波素子に限るものではなく、一主面に機能部(表面パターンなど)を持つ素子であれば、高周波素子や半導体素子など他の回路素子であってもよいことは勿論である。
上記実施例では、封止樹脂20として紫外線・熱両用硬化型樹脂を用いたが、光・熱硬化型樹脂や、電子線・熱硬化型樹脂を用いてもよい。
【0026】
上記実施例では、時間制御によって封止樹脂の侵入位置を制御したが、これに限らず、樹脂の位置をセンサなどによって検出し、所定の位置まで流れ込んだ時に、放射線を照射して樹脂の流れを止めてもよい。例えば、図3のように1辺ずつ樹脂を塗布する方法では、樹脂の流れを外部から観察できるので、センサによる検出も容易である。
また、封止樹脂としては、放射線・熱両用硬化型樹脂のほか、例えば、反応加速剤・熱両用硬化性樹脂、湿気・熱両用硬化性樹脂、嫌気・熱両用硬化性樹脂などを用いることも可能である。しかし、これら材料では、封止樹脂の外表面を瞬時に硬化させるために、反応加速剤を噴霧したり、電子デバイスを湿気雰囲気や嫌気性雰囲気中に投入しなければならず、作業性が悪い。これに対し、放射線を照射する方法では、作業が簡単であり、他の部分に悪影響を及ぼさないという利点がある。
【0027】
【発明の効果】
以上の説明で明らかなように、請求項1に係る発明によれば、回路素子の周縁部と基板との間に放射線・熱両用硬化型樹脂の封止樹脂を塗布し、封止樹脂に放射線を照射して封止樹脂の外表面を硬化させるようにしたので、回路素子と基板との隙間への封止樹脂の流れを即座に停止させることができる。封止樹脂の内部まで硬化させる必要がないので、照射時間は短時間でよく、侵入位置を高精度に制御することができる。その結果、回路素子と基板との間に安定した中空部を作ることができ、機能部のような部位への樹脂の付着を確実に防止できる。
また、本発明で使用される封止樹脂は、粘度の低い樹脂を用いることが可能であるため、塗布時間を短縮できるとともに、封止性の向上、接着力の増大が図れ、高品質な樹脂封止型の電子デバイスを得ることができる。
【図面の簡単な説明】
【図1】本発明にかかる電子デバイスの第1実施例の断面図である。
【図2】図1に示す電子デバイスに用いられる回路素子の一例の斜視図である。
【図3】図1に示す電子デバイスの製造工程図である。
【図4】本発明にかかる電子デバイスの第2実施例の断面図である。
【図5】本発明にかかる電子デバイスの第3実施例の断面図である。
【図6】図5に示す電子デバイスの製造工程図である。
【符号の説明】
1    基板
2    電極
3    通気穴
4    接着剤
10      回路素子
12   IDT電極(機能部)
15      バンプ
20   封止樹脂

Claims (5)

  1. 一主面に機能部とこの機能部に電気的に接続された電極とを有する回路素子と、素子搭載面に電極を有する基板とを、上記主面と素子搭載面とを対向させて配置し、回路素子の電極と基板の電極とを複数のバンプにより電気的に接続する工程と、
    上記回路素子の周縁部と基板との間に放射線・熱硬化両用型の封止樹脂を塗布する工程と、
    上記封止樹脂に放射線を照射して封止樹脂の外表面を硬化させ、回路素子と基板との隙間への封止樹脂の流れを所定位置で停止させる工程と、
    上記封止樹脂を加熱して本硬化させ、回路素子と基板との間に中空部を残して封止する工程と、を有する電子デバイスの製造方法。
  2. 上記バンプは回路素子の機能部より外周側に配置されており、
    上記封止樹脂への放射線の照射により、封止樹脂が上記バンプを覆い、かつ機能部に至らない位置まで流れ込んだ状態で停止させることを特徴とする請求項1に記載の電子デバイスの製造方法。
  3. 上記封止樹脂の塗布から放射線の照射までの時間によって、封止樹脂の停止位置を制御することを特徴とする請求項1または2に記載の電子デバイスの製造方法。
  4. 上記封止樹脂を回路素子の各辺に沿って塗布する度に、封止樹脂に放射線を照射することを特徴とする請求項1ないし3のいずれかに記載の電子デバイスの製造方法。
  5. 上記基板の素子搭載面には通気穴が形成されており、
    上記封止樹脂を回路素子の全周にほぼ同時に塗布した後、封止樹脂に放射線を照射するとともに、
    放射線の照射後に上記通気穴を接着剤で封止する工程を有することを特徴とする請求項1ないし3のいずれかに記載の電子デバイスの製造方法。
JP2003182407A 2002-07-18 2003-06-26 電子デバイスの製造方法 Pending JP2004104087A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003182407A JP2004104087A (ja) 2002-07-18 2003-06-26 電子デバイスの製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002209194 2002-07-18
JP2003182407A JP2004104087A (ja) 2002-07-18 2003-06-26 電子デバイスの製造方法

Publications (1)

Publication Number Publication Date
JP2004104087A true JP2004104087A (ja) 2004-04-02

Family

ID=32300308

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003182407A Pending JP2004104087A (ja) 2002-07-18 2003-06-26 電子デバイスの製造方法

Country Status (1)

Country Link
JP (1) JP2004104087A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006128488A (ja) * 2004-10-29 2006-05-18 Seiko Epson Corp 半導体装置の製造方法
JP2007073554A (ja) * 2005-09-02 2007-03-22 Dainippon Printing Co Ltd 樹脂封止デバイスの製造方法及びその製造装置
JP2007104458A (ja) * 2005-10-06 2007-04-19 Ube Ind Ltd 薄膜圧電共振子デバイスおよびその製造方法
JP2011244016A (ja) * 2007-10-03 2011-12-01 Fujikura Ltd モジュールの製造方法
WO2014207786A1 (ja) * 2013-06-28 2014-12-31 株式会社 東芝 半導体パッケージの実装構造、内視鏡装置のカメラヘッド

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006128488A (ja) * 2004-10-29 2006-05-18 Seiko Epson Corp 半導体装置の製造方法
JP4737370B2 (ja) * 2004-10-29 2011-07-27 セイコーエプソン株式会社 半導体装置の製造方法
JP2007073554A (ja) * 2005-09-02 2007-03-22 Dainippon Printing Co Ltd 樹脂封止デバイスの製造方法及びその製造装置
JP4579104B2 (ja) * 2005-09-02 2010-11-10 大日本印刷株式会社 樹脂封止デバイスの製造方法及びその製造装置
JP2007104458A (ja) * 2005-10-06 2007-04-19 Ube Ind Ltd 薄膜圧電共振子デバイスおよびその製造方法
JP2011244016A (ja) * 2007-10-03 2011-12-01 Fujikura Ltd モジュールの製造方法
WO2014207786A1 (ja) * 2013-06-28 2014-12-31 株式会社 東芝 半導体パッケージの実装構造、内視鏡装置のカメラヘッド
JPWO2014207786A1 (ja) * 2013-06-28 2017-02-23 株式会社東芝 半導体パッケージの実装構造、内視鏡装置のカメラヘッド

Similar Documents

Publication Publication Date Title
TWI222143B (en) Packaging method for saw element and SAW device having the resin-sealed SAW element
JP3180794B2 (ja) 半導体装置及びその製造方法
KR20010042496A (ko) 표면 탄성파 소자 패키지 및 방법
JP2004201285A (ja) 圧電部品の製造方法および圧電部品
JPH0296343A (ja) 混成集積回路装置の製造方法
JP2004039945A (ja) 電子デバイスおよびその製造方法
JP2004104087A (ja) 電子デバイスの製造方法
JPH09167785A (ja) 半導体チップボンディング方法
JP2007104458A (ja) 薄膜圧電共振子デバイスおよびその製造方法
JP2001332642A (ja) 半導体装置及び半導体装置の製造方法
JP3791429B2 (ja) 電子デバイス
JP3708478B2 (ja) 電子部品の実装方法
JP3804586B2 (ja) 半導体装置の製造方法
JP2002217523A (ja) 電子装置の製造方法
JP2008041857A (ja) 配線基板、デバイス装置及びその製造方法
JPH0689914A (ja) 半導体装置の封止方法
JP2002184884A (ja) 電子装置およびその製造方法
JP2007157800A (ja) 半導体装置の実装構造および半導体装置の実装構造の封止方法
KR100845921B1 (ko) 가열되는 동안 열경화성 수지를 포팅할 수 있는 반도체 패키지의 제조를 위한 장치 및 방법
JP3918303B2 (ja) 半導体パッケージ
JP2004273554A (ja) 中空構造を有する半導体装置
JPH07226420A (ja) 半導体装置の製造方法
JP4031385B2 (ja) 電子部品の実装方法
JP2003092382A (ja) 半導体装置及びその製造方法
JP2007073554A (ja) 樹脂封止デバイスの製造方法及びその製造装置