KR100463322B1 - Ｃｏｆ 패키징 방법 - Google Patents

Ｃｏｆ 패키징 방법 Download PDF

Info

Publication number
KR100463322B1
KR100463322B1 KR1020040083627A KR20040083627A KR100463322B1 KR 100463322 B1 KR100463322 B1 KR 100463322B1 KR 1020040083627 A KR1020040083627 A KR 1020040083627A KR 20040083627 A KR20040083627 A KR 20040083627A KR 100463322 B1 KR100463322 B1 KR 100463322B1
Authority
KR
South Korea
Prior art keywords
mask
epoxy resin
metal mask
cof
hole
Prior art date
Application number
KR1020040083627A
Other languages
English (en)
Inventor
김성철
Original Assignee
김성철
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김성철 filed Critical 김성철
Priority to KR1020040083627A priority Critical patent/KR100463322B1/ko
Application granted granted Critical
Publication of KR100463322B1 publication Critical patent/KR100463322B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Die Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 COF 기판 상에 장착된 반도체 소자를 패키징하는 방법에 관한 것으로서, 반도체 소자의 다이 본딩 및 와이어 본딩이 완료된 COF 기판을 테이블 상에 정치하는 제1 단계와; 상기 테이블의 상부에 메탈 마스크를 결합하는 단계로서, 상기 메탈 마스크는 상기 반도체 소자 및 본딩 와이어를 상부로 노출시키는 정방형의 마스크홀이 구비되고, 상기 마스크홀의 상부에는 상기 반도체 소자의 상면 높이와 상기 본딩 와이어의 루프 높이 사이에서 상기 마스크홀의 하부보다 홀 영역이 측면으로 확대된 단차부가 형성되는 것인 제2 단계와; 진공 상태에서 상기 메탈 마스크 상에 점도가 120 내지 160 Pa.s인 에폭시 레진을 분사하는 제3 단계와; 상기 메탈 마스크의 상면부에 접하는 제1 스퀴즈 바를 이용하여 상기 마스크의 상면부를 따라 제1 방향으로 상기 제3 단계에서 분사된 에폭시 레진을 스퀴징하는 제4 단계와; 상기 본딩 와이어의 노출을 방지하기 위해 상기 메탈 마스크의 상면부로부터 1 mm 이하로 이격된 제2 스퀴즈 바를 이용하여 상기 마스크의 상면부를 따라 상기 제1 방향과 반대 방향으로 스퀴징하는 제5 단계와; 상기 테이블을 수직 하강하여 상기 메탈 마스크로부터 분리하는 제6 단계와; 상기 COF 기판상에 패키징된 에폭시 레진을 경화시키는 제7 단계를 포함한다.

Description

ＣＯＦ　패키징　방법{COF PACKAGING METHOD}
본 발명은 COF 패키징 방법에 관한 것으로서, 구체적으로는 플렉시블 기판 상에 다이 본딩 및 와이어 본딩이 완료된 반도체 소자 상에 에폭시 패키지를 형성하는 방법에 관한 것이다.
칩온필름(COF; Chip On Film, 이하 "COF"라 함) 패키징은 회로 패턴이 형성된 플렉시블 기판 상에 반도체 소자를 장착하는 패키지 방법으로서 플렉시블 기판 상에 반도체 소자의 다이 본딩 및 와이어 본딩을 완료한 후 상기 반도체 소자 및 본딩 와이어를 밀봉하기 위한 에폭시 패키지를 형성하게 된다. 한편, COF 패키징은 플라즈마 디스플레이 패널(PDP) 등과 같은 표시장치의 구동 소자를 패키징하는 데 일반적으로 사용되고 있다.
종래에 수작업으로 에폭시 패키지를 형성하는 방법에 있어서는, 전술한 플렉시블 기판(이하 "COF 기판"이라 함) 상에서 패키징하고자 하는 반도체 소자 및 본딩 와이어 주변에 고점성의 에폭시 레진으로 패키징 영역의 경계부(통상 "댐"이라 칭함)를 형성하고, 전술한 패키징 영역 내부에 상기 댐보다 저점성의 에폭시 레진(통상 "필러"라 칭함)을 분사한 후, COF 기판 상의 에폭시 레진을 예컨대 오븐 등에서 경화시킨다. 그런데, 전술한 수작업의 경우 두 단계에 걸쳐 서로 상이한 점도의 에폭시 레진 작업이 수행되므로, 작업 공정이 복잡하고 이에 따라 패키징 비용이 상승하는 문제점이 있었다.
따라서, 전술한 에폭시 패키지 형성 작업을 자동화하여 패키징 비용을 절감하기 위해서는 댐을 형성하는 공정을 생략하고 단일 점도의 에폭시 레진으로도 양호한 패키징 형태를 형성할 수 있는 공정 개발이 요구되었다.
한편, 도 1에 예시된 바와 같이 마스크를 이용하여 에폭시 레진을 프린트하는 자동화 패키징 장치가 알려져 있다.
도 1에 도시된 바와 같이, 전술한 자동화 패키징 장치는 진공 챔버(1)를 구비하고, 진공 챔버(1)의 내부는 체크밸브(2) 및 배관(3)을 거쳐 진공 장치(4)에 접속되어 있다. 또한, 상기 진공 챔버(1)에는 마스크 영역이 형성된 마스크(5)가 고정 설치되고, 한 쌍의 스퀴즈 바(Squeeze Bar)(6)가 서보모터(7)의 제어하에 마스크(5)의 상부를 왕복 이동하도록 설치되어 있다.
마스크(5)의 하부에는 반도체 소자(9)가 탑재된 기판(10)을 장착한 테이블(11)이 서보모터(11)에 의해 상하 승강하도록 설치되어 있으며, 패키징 시에는 테이블(11)이 상승하여 마스크(5)의 하부에 밀착 결합한다.
상기 진공 챔버(1)의 저면(1a)에는 출입구(23)가 형성되어 있어서, 전술한 테이블(11)이 하강한 후 상기 출입구(23)를 통해 진공 챔버(1) 외부로 이송되어, 기판(10)의 교체를 수행할 수 있도록 구성되어 있다. 진공 챔버(1)의 상단에는 에폭시 탱커(14)가 설치되며 에폭시 레진(15)이 저장되며, 에폭시 탱커(14)는 체크 밸브(16) 및 배관(17)을 통해 진공 발생 장치(4)에 접속되어 있다.
에폭시 레진(15)은 개폐 콕(18) 및 공급관(19)을 통해 마스크(5)의 일측면 상에 공급되며, 이를 위해 탱커(14)의 상단부는 개폐 밸브(20) 및 배관(21)을 통해 컴프레서(22)에 접속되어 있다.
그런데, 도 1의 패키징 장비를 와이어 본딩된 COF 기판에 구체적으로 적용하기 위해서는 예컨대, 마스크의 구조, 에폭시 레진의 점도, 에폭시 레진의 프린트 속도 등의 공정 요소가 COF 기판에 적합하도록 재설계되어야 소정의 패키징 형태 및 패키징 품질을 실현할 수 있다.
특히, PDP 등의 표시 장치용 구동 소자를 COF 패키징하는 경우에는 어드레스 라인의 수가 많아서 각 본딩 와이어간 피치 간격이 매우 협소하기 때문에, 통상의 프린트 공정에 의할 경우 본딩 와이어에 과도한 스트레스가 인가되어 피치 간격의 변형을 초래할 수 있으며, 이는 패키징 불량으로 직결된다.
또한, 도 1에 도시된 패키징 장치의 마스크홀(5a)은 일정한 크기의 관통 홀로 구성되어 있어서, 연속 작업시에 마스크홀의 측벽에 미량의 레진이 응고하여 패키지 불량을 유도할 수 있는 문제점이 있다.
전술한 문제점을 해결하고자, 본 발명은 COF 기판 상에 다이 본딩 및 와이어 본딩이 완료된 반도체 소자의 패키징에 있어서 단일 점도의 에폭시 레진을 이용하여 양호한 패키징 형태 및 품질을 얻을 수 있는 패키징 공정을 제공하는 데 그 목적이 있다.
도 1은 에폭시 레진을 프린트하는 자동화 패키징 장치의 예시도.
도 2는 본 발명의 바람직한 실시예에 따른 COF 패키징의 단계별 흐름도.
도 3은 본 발명의 바람직한 실시예에 따른 메탈 마스크의 평면도.
도 4는 본 발명의 바람직한 실시예에 따른 메탈 마스크의 측단면도.
<도면의 주요부분에 대한 부호의 설명>
1 : 진공챔버 5 : 마스크
6 : 스퀴즈 바 9 : 반도체 소자
10 : 기판 11 : 테이블
15 : 에폭시 레진 24 : 본딩 와이어
25 : 마스크홀 26 : 마스크홀 상단부
27 : 마스크홀 하단부
전술한 목적을 달성하기 위하여, 본 발명의 일 측면에 따르면, COF 기판 상에 장착된 반도체 소자를 패키징하는 방법이 제공되며, 반도체 소자의 다이 본딩 및 와이어 본딩이 완료된 COF 기판을 테이블 상에 정치하는 제1 단계와; 상기 테이블의 상부에 메탈 마스크를 결합하는 단계로서, 상기 메탈 마스크는 상기 반도체 소자 및 본딩 와이어를 상부로 노출시키는 정방형의 마스크홀이 구비되고, 상기 마스크홀의 상부에는 상기 반도체 소자의 상면 높이와 상기 본딩 와이어의 루프 높이 사이에서 상기 마스크홀의 하부보다 홀 영역이 측면으로 확대된 단차부가 형성되는것인 제2 단계와; 진공 상태에서 상기 메탈 마스크 상에 점도가 120 내지 160 Pa.s인 에폭시 레진을 분사하는 제3 단계와; 상기 메탈 마스크의 상면부에 접하는 제1 스퀴즈 바를 이용하여 상기 마스크의 상면부를 따라 제1 방향으로 상기 제3 단계에서 분사된 에폭시 레진을 스퀴징하는 제4 단계와; 상기 본딩 와이어의 노출을 방지하기 위해 상기 메탈 마스크의 상면부로부터 1 mm 이하로 이격된 제2 스퀴즈 바를 이용하여 상기 마스크의 상면부를 따라 상기 제1 방향과 반대 방향으로 스퀴징하는 제5 단계와; 상기 테이블을 수직 하강하여 상기 메탈 마스크로부터 분리하는 제6 단계와; 상기 COF 기판상에 패키징된 에폭시 레진을 경화시키는 제7 단계를 포함한다.
이 때, 상기 제6 단계는 1 mm/s 이하의 저속으로 상기 테이블을 하강하여, 상기 COF 기판상의 에폭시 레진을 상기 메탈 마스크로부터 분리하는 제8 단계와; 상기 제8 단계에 후속하여 상기 테이블을 상기 제8 단계보다 고속으로 하강하는 제9 단계를 포함하는 것이 바람직하다.
보다 바람직하게는, 상기 제4 단계에서 상기 제1 스퀴즈 바의 이동 속도 및 상기 제5 단계에서 제2 스퀴즈 바의 이동 속도는 각각 10 mm/s로 설정할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명토록 하며, 전술한 도 1을 포함한 도면 전체에 걸쳐 동일한 도면 부호는 동일하거나 유사한 구성요소를 지칭하고 있다.
도 2는 본 발명의 바람직한 실시예에 따른 COF 패키징 공정을 단계별로 도시한 것이며, COF 패키징 공정 중에서 다이 본딩 및 와이어 본딩은 공지의 방법에 따라 이미 수행된 것으로 가정하며, 본 발명의 주요 특징이라 할 수 있는 '다이 본딩 및 와이어 본딩 이후의 공정'에 대하여 상세히 설명한다. 한편, 도 3 및 도 4는 각각 본 발명의 바람직한 실시예에 따른 메탈 마스크의 평면도 및 측단면도이다.
도 2에 도시된 바와 같이, 본 발명의 바람직한 실시예에 따른 COF 패키징 공정은 먼저 와이어 본딩이 완료된 복수개의 COF 기판(10)을 도 1의 테이블(11)에 장착하며(S100), 테이블(11)은 복수개의 COF 기판을 정치하기 위한 장착 구조가 사전에 마련되어 있다. 한편, 다이 본딩 및 와이어 본딩이 완료된 상태의 COF 기판(10)은 도 4에 도시된 바와 같이, 반도체 소자(9)가 COF 기판 상에 본딩 와이어(24)로 연결되며, 본딩 와이어(24)의 루프는 반도체 소자(9)의 상면보다 높이 위치한다.
이어서 단계(S110)에서, 상기 테이블(11)을 상승시켜서 상기 테이블(11)의 상부에 메탈 마스크(5)를 결합한다. 상기 메탈 마스크(5)는 도 3 및 도 4에 도시된 바와 같이, 상기 반도체 소자(9) 및 본딩 와이어(24)를 상부로 노출시키는 정방형의 마스크홀(25)이 구비되고, 상기 마스크홀의 상단부(26)에는 상기 반도체 소자와 상기 본딩 와이어 루프의 중간 높이에서 상기 마스크홀의 하단부(27)보다 홀 영역이 측면으로 확대된 단차 형태로 구성되어 있다.
일반적으로 본딩 와이어의 루프 높이는 반도체 소자의 높이의 2배 이하이므로, 예컨대, 반도체 소자의 높이가 0.35 mm일 때 본딩 와이어의 루프 높이는 최대 0.70 mm일 수 있다. 이 경우에, 마스크홀의 상단부(26) 및 하단부(27) 간에 단차가 형성된 마스크홀(25)은 상단부(26)의 높이(H1)를 0.3 mm, 하단부(27)의 높이(H2)를 0.5 mm로 설정할 수 있음을 이해할 것이다.
또한, 마스크홀(25)의 홀 영역과 관련하여, 마스크홀의 하단부(27)는 COF 기판에서 반도체 소자 및 본딩 와이어가 설치된 영역을 포함하는 장방형의 마스크 영역(패키징 영역에 대응함)을 형성하고, 마스크홀의 상단부(26)는 도 3에 도시된 바와 같이 하단부의 장방 영역이 가로로 5.0 mm, 세로로 1.9 mm 확대되도록 구성되어 있다.
다시 도 2를 참조하면, 전술한 단계(S110)에 후속하여 진공 챔버(1)가 진공 상태로 설정되고, 상기 메탈 마스크 상의 일측에 에폭시 레진(15)이 분사된다(S120).
이어서, 도 1에서 좌측의 스퀴즈 바(6)(이하 "제1 스퀴즈 바"라 함)를 이용하여 상기 메탈 마스크의 상면부를 따라 일방향으로 상기 에폭시 레진을 스퀴징한다(S130). 예컨대 도 1의 경우에, 좌측의 제1 스퀴즈 바는 좌측에서 우측으로 이동하면서, 단계(S120)에서 분사된 에폭시 레진(15)을 마스크홀(25) 내부에 충진한다.
이 때, 전술한 제1 스퀴즈 바(6)는 상기 메탈 마스크(5)의 상면부에 접하도록 함으로써, 마스크홀(25)의 홀 영역 이외에 에폭시 레진이 축적되는 것을 방지하고, 소모되는 에폭시 레진의 양을 절약할 수 있다.
이어서, 단계(S140)에서, 도 1의 우측 스퀴즈 바(6)(이하 "제2 스퀴즈 바"라 함)를 이용하여 상기 마스크의 상면부를 따라 제1 스퀴즈 바의 스퀴징 방향과 반대 방향으로 스퀴징한다. 이 때, 제2 스퀴즈 바(6)는 상기 메탈 마스크의 상면부로부터 1 mm 이하로 이격되도록 설치함으로써, 완성된 에폭시 패키지의 상부가 균일한 평면이 되도록 하며, 이에 따라 상기 본딩 와이어가 노출되는 현상(소지금속노출)을 방지할 수 있다.
한편, 전술한 제1 스퀴즈 바 및 제2 스퀴즈 바(6)는 에폭시 레진을 스퀴징하는 단부가 경성 실리콘 재질로 이루어지고, 그 단면이 스퀴징 방향으로 경사지게 구성할 수 있다. 그리고, 제1 스퀴즈 바 및 제2 스퀴즈 바(6)의 이동 속도는 10 mm/s인 것이 바람직하다. 만약 스퀴즈 바의 이동 속도가 이보다 높을 경우 본딩 와이어의 변형을 유발하여 패키징 품질에 영향을 미칠 수 있다.
단계(S140)에 후속하여, 상기 테이블을 수직 하강하여 상기 메탈 마스크로부터 분리한다(S150). 이 때, 상기 COF 기판상의 에폭시 레진을 상기 메탈 마스크로부터 완전히 분리될 때까지는 1 mm/s 이하의 저속으로 상기 테이블을 하강하여 패키지 형태가 유지될 수 있도록 한다. 분리가 완료된 후 에는 상기 테이블을 보다 고속으로 하강하며, 예컨대 테이블이 5 mm 저속 하강한 후에 고속 하강을 수행할 수 있다.
이 때, 마스크홀 상단부(26)는 측면으로 확대된 영역을 가지기 때문에, 반도체 소자 및 본딩 와이어에 도포되는 에폭시 레진은 마스크홀의 측벽으로부터 직접 분리되지 아니하고, 도 4에서 굵은 실선으로 표시한 바와 같이 에폭시 레진 내에서 분리가 이루어진다. 따라서, 에폭시 레진의 점성으로 인하여 분리면이 매끄러운 형태를 유지하며, 마스크홀 측벽에 미량의 에폭시 레진이 응고되는 현상이 방지된다. 한편, 상기 테이블이 메탈 마스크로부터 완전히 분리된 후 상기 확대된 영역에 잔존하는 에폭시 레진은 연속 작업시에 응고되지 아니하며, 후속하는 패키징 공정에서도 전술한 바와 동일하게 기능할 수 있다.
다시 도 2를 참조하면, 단계(S150)에서 테이블이 완전히 하강하면, 상기 테이블을 진공 챔버 외부로 이동시키고 COF 기판을 분리한다. 테이블로부터 분리된 COF 기판은 별도의 용기에 수납한 후, 오븐 등에서 일정 시간동안 COF 기판상의 에폭시 레진을 경화시킨다(S160).
한편, 에폭시 레진의 점도(Viscosity)와 관련하여, 표 1은 전술한 패키징 공정에서 테이블의 저속 하강 속도를 1 mm/s 로 설정했을 때 에폭시 레진의 점도에 따라 패키징 형태 및 품질의 양부를 실험한 결과이다.
에폭시 레진점도 (Pa·s) 80 100 120 140 160
실험 결과 불량 불량 양호 양호 양호
표 1로부터, 본 발명의 바람직한 실시예에 따른 메탈 마스크에 적합한 에폭시 레진의 점도는 120 Pa·s 내지 160 Pa·s 사이임을 알 수 있다..
이상에서 본 발명에 따른 바람직한 실시예를 설명하였으나, 이는 예시적인 것에 불과하며 당해 분야에서 통상적 지식을 가진 자(당업자)라면 이로부터 다양한 변형 및 균등한 여타 실시예가 가능하다는 점을 이해할 것이다. 예컨대, 제1 스퀴즈 바 및 제2 스퀴즈 바는 에폭시 레진의 분사 위치에 따라 상호 치환될 수 있다. 따라서, 본 발명의 보호 범위는 이하의 특허청구범위에 의해서 정해져야 할 것이다.
이상 설명한 바와 같이, 본 발명에 따르면 COF 기판 상에 다이 본딩 및 와이어 본딩이 완료된 반도체 소자의 패키징에 있어서 단일 점도의 에폭시 레진을 이용하여 양호한 패키징 형태 및 품질을 얻을 수 있으며, 특히 본 발명에 따른 에폭시 레진의 점도, 메탈 마스크의 구조 및 테이블 하강 속도로 인하여 패키징 불량률을 현저히 개선할 수 있는 장점이 있다.

Claims (3)

  1. COF 기판 상에 장착된 반도체 소자를 패키징하는 방법으로서,
    반도체 소자의 다이 본딩 및 와이어 본딩이 완료된 COF 기판을 테이블 상에 정치하는 제1 단계와,
    상기 테이블의 상부에 메탈 마스크를 결합하는 단계로서, 상기 메탈 마스크는 상기 반도체 소자 및 본딩 와이어를 상부로 노출시키는 정방형의 마스크홀이 구비되고, 상기 마스크홀의 상단부에는 상기 반도체 소자의 상면 높이와 상기 본딩 와이어의 루프 높이 사이에서 상기 마스크홀의 하단부보다 홀 영역이 측면으로 확대된 단차부가 형성되는 것인 제2 단계와,
    진공 상태에서 상기 메탈 마스크 상에 점도가 120 내지 160 Pa.s인 에폭시 레진을 분사하는 제3 단계와,
    상기 메탈 마스크의 상면부에 접하는 제1 스퀴즈 바를 이용하여 상기 마스크의 상면부를 따라 제1 방향으로 상기 제3 단계에서 분사된 에폭시 레진을 스퀴징하는 제4 단계와,
    상기 본딩 와이어의 노출을 방지하기 위해 상기 메탈 마스크의 상면부로부터 1 mm 이하로 이격된 제2 스퀴즈 바를 이용하여 상기 마스크의 상면부를 따라 상기 제1 방향과 반대 방향으로 스퀴징하는 제5 단계와,
    상기 테이블을 수직 하강하여 상기 메탈 마스크로부터 분리하는 제6 단계와,
    상기 COF 기판상에 패키징된 에폭시 레진을 경화시키는 제7 단계
    를 포함하는 COF 패키징 방법.
  2. 제1항에 있어서, 상기 제6 단계는
    1 mm/s 이하의 저속으로 상기 테이블을 하강하여, 상기 COF 기판상의 에폭시 레진을 상기 메탈 마스크로부터 분리하는 제8 단계와,
    상기 제8 단계에 후속하여 상기 테이블을 상기 제8 단계보다 고속으로 하강하는 제9 단계를 포함하는 것인 COF 패키징 방법.
  3. 제1항 또는 제2항에 있어서, 상기 제4 단계에서 상기 제1 스퀴즈 바의 이동 속도 및 상기 제5 단계에서 제2 스퀴즈 바의 이동 속도는 각각 10 mm/s인 COF 패키징 방법.
KR1020040083627A 2004-10-19 2004-10-19 Ｃｏｆ 패키징 방법 KR100463322B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040083627A KR100463322B1 (ko) 2004-10-19 2004-10-19 Ｃｏｆ 패키징 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040083627A KR100463322B1 (ko) 2004-10-19 2004-10-19 Ｃｏｆ 패키징 방법

Publications (1)

Publication Number Publication Date
KR100463322B1 true KR100463322B1 (ko) 2004-12-23

Family

ID=37383481

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040083627A KR100463322B1 (ko) 2004-10-19 2004-10-19 Ｃｏｆ 패키징 방법

Country Status (1)

Country Link
KR (1) KR100463322B1 (ko)

Similar Documents

Publication Publication Date Title
US8286855B2 (en) Method of full-field solder coverage by inverting a fill head and a mold
CN100433279C (zh) 半导体器件的制造方法
US6717279B2 (en) Semiconductor device with recessed portion in the molding resin
US7445969B2 (en) Method of manufacturing a semiconductor device
US20080134484A1 (en) Apparatus and process for precise encapsulation of flip chip interconnects
US5232651A (en) Method of sealing electric parts mounted on electric wiring board with resin composition
KR20010087175A (ko) 전자 부품, 전자 부품의 수지 밀봉 방법 및 장치
WO2019179062A1 (zh) 一种解决双面电路晶元焊料短路的载板制作及封装方法
KR100463322B1 (ko) Ｃｏｆ 패키징 방법
US7588965B2 (en) Stencil and method for depositing material onto a substrate
TWI482251B (zh) Lead frame and method of manufacturing
US20220293434A1 (en) Semiconductor manufacturing apparatus and method of manufacturing semiconductor device using the same, and semiconductor device
KR102030529B1 (ko) 플립칩 패키지 몰딩 장치 및 방법
JP3223298B2 (ja) 電子部品の製造法
KR102638387B1 (ko) 부분 도금장치
JP3243449B2 (ja) フリップチップ実装体及びそれのアンダーフィル方法
KR20040069292A (ko) 효과적인 모세관 언더필링 방법
JP3945629B2 (ja) 封止装置
JPH1140591A (ja) 半導体装置の製造方法及び半導体装置
KR100733209B1 (ko) 접속 단자가 불량 판별된 플립칩 패키지 기판을 재생하는방법
JPH09213725A (ja) 半導体装置
KR200213530Y1 (ko) 반도체패키지용 리드프레임의 반도체칩탑재판 구조
JPH0289349A (ja) Ｔａｂ用フィルムキャリアテープ
JPH0799281A (ja) リード間絶縁物を有するリードフレーム及びその製造方法
JPH04336459A (ja) バリ取り不要のリードフレーム、およびそのリードフレームへの樹脂モールド方法

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091216

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee