KR100733209B1 - 접속 단자가 불량 판별된 플립칩 패키지 기판을 재생하는방법 - Google Patents

접속 단자가 불량 판별된 플립칩 패키지 기판을 재생하는방법 Download PDF

Info

Publication number
KR100733209B1
KR100733209B1 KR20050101453A KR20050101453A KR100733209B1 KR 100733209 B1 KR100733209 B1 KR 100733209B1 KR 20050101453 A KR20050101453 A KR 20050101453A KR 20050101453 A KR20050101453 A KR 20050101453A KR 100733209 B1 KR100733209 B1 KR 100733209B1
Authority
KR
South Korea
Prior art keywords
connection terminal
flip chip
chip package
package substrate
defective
Prior art date
Application number
KR20050101453A
Other languages
English (en)
Other versions
KR20070045029A (ko
Inventor
김남열
최영식
황세명
최동수
최창규
백용호
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR20050101453A priority Critical patent/KR100733209B1/ko
Publication of KR20070045029A publication Critical patent/KR20070045029A/ko
Application granted granted Critical
Publication of KR100733209B1 publication Critical patent/KR100733209B1/ko

Links

Images

Landscapes

  • Engineering & Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 접속 단자가 불량 판별된 플립칩 패키지 기판을 재생하는 방법에 관한 것으로, 보다 상세하게는 불량 판별된 접속 단자의 대응 영역에 주액기를 이용하여 접속 단자액을 재도포하고 경화시켜 새로운 접속 단자를 형성함으로써, 불량 판별된 플립칩 패키지 기판을 양품으로 전화시켜 수율 및 수익률을 향상시키는 것을 특징으로 하는 접속 단자가 불량 판별된 플립칩 패키지 기판을 재생하는 방법에 관한 것이다.
플립칩 패키지 기판, 접속 단자, 솔더볼, 주액기, 도전성 페이스트, 플럭스

Description

접속 단자가 불량 판별된 플립칩 패키지 기판을 재생하는 방법{Method for reprocessing flip chip package printed circuit board with bad solder discriminated}
도 1은 종래의 접속 단자가 불량으로 형성된 플립칩 패키지 기판을 도시한 평면도이다.
도 2는 본 발명에 따른 접속 단자가 불량 판별된 플립칩 패키지 기판을 재생하는 방법을 도시한 순서도이다.
도 3a 내지 도 3d는 본 발명에 따른 접속 단자가 불량 판별된 플립칩 패키지 기판을 재생하는 방법을 도시한 공정도이다.
도 4a 및 도 4b는 일반적으로 플립칩 패키지 기판에서 접속 단자가 불량으로 형성되는 일례를 도시한 단면도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
100 : 절연층 140 : 회로패턴
140a : 접속 패드 150 : 솔더 레지스트 패턴
160 : 표면처리층 170, 170' : 접속 단자
175 : 접속 단자액 180 : 플립칩 패키지 기판
200 : 메탈 마스크 210 : 스퀴지
300 : 주액기 310 : 저장부
320 : 배출부
본 발명은 접속 단자가 불량 판별된 플립칩 패키지 기판을 재생하는 방법에 관한 것으로, 보다 상세하게는 불량 판별된 접속 단자의 대응 영역에 주액기를 이용하여 새로운 접속 단자를 형성하는 접속 단자가 불량 판별된 플립칩 패키지 기판을 재생하는 방법에 관한 것이다.
반도체 조립의 역사는 전체적으로 큰 변화가 없다는 게 특징이다. 한가지 근본적인 변화라면 관통홀(through-hole) 어셈블리에서 표면실장기술(SMT)로의 전환을 들 수 있다. 근래에는 핀 카운트가 증가하면서 볼 그리드 어레이(ball grid array;BGA) 방식 등 에어리어 어레이 패키지(area array package)의 개발이 이루어졌다. 소비자 제품의 경박단소화 추세에 의해 미세화, 소형화가 더욱 강조되고 있다. 이러한 미세화 추세에 따라 칩 스케일 패키징(chip scale packaging; CSP)이란 개념이 나오게 되었다. 패키징 기술은 사이즈가 작은 집적회로(IC) 와 사이즈가 큰 인쇄회로기판(PCB)을 연결하는 기술로, 초미세 IC 와 PCB 사이즈 간의 격차를 메워주는 한편 유기 계열(organic-based) PCB와 실리콘 사이의 열팽창계수의 차 이를 보정함으로써 시스템 전체의 장기적인 신뢰성을 보장하는 것이 핵심 기능이다.
또한, 생산효율을 높이기 위해 리드 프레임이 없는 즉, 선 없는 반도체로 불리는 것으로 실장 시에 베어칩을 기판에 직접 접착하는 플립칩 실장 기술 등이 급부상하고, 웨이퍼를 개별적인 칩으로 분리하지 않고 여러 칩이 붙어 있는 상태에서 다이본딩, 몰딩, 트리밍, 마킹 등 일련의 조립공정을 마친 후 이를 절단해 곧바로 완제품을 만드는 방법인 웨이퍼 레벨 패키지(WLP)도 개발되고 있는 추세이다.
여기서, 플립칩 패키지는 기존의 와이어 본드 패키지보다 처리할 수 있는 소비전력이 높고 뛰어난 열성능을 갖는다. 또한, 병목 작용을 하는 와이어 본드가 필요 없기 때문에 전기적 성능이 좋다. 플립칩 패키지 기판은 일반적으로 솔더볼과 같은 접속 단자를 이용하여 반도체 칩 또는 반도체 기판을 연결하여 패키지를 형성하게 된다.
여기서, 접속 단자는 기판 상면에 스크린 인쇄 방식으로 접속 단자액을 도포하고, 리플로우(reflow) 및 디플럭스(deflux) 공정을 수행하여 완성된다. 접속 단자액은 일례로, 도전성 페이스트와 염화물·플루오르화물·수지(樹脂) 등의 재질로 형성된 플럭스(flux)가 혼합된 물질로 형성될 수 있다.
접속 단자는 상술한 공정을 수행하면서 소량만 남아있거나(small bump) 아예 빠져버리는(missing bump) 등의 불량이 발생할 수 있다.
도 1은 접속 단자가 불량으로 형성된 플립칩 패키지 기판의 평면도로써, 이를 참조하여 설명하면, A는 소량만 남아있는 접속 단자이고, B는 접속 단자가 이탈 되어 접속 패드가 노출된 것을 나타낸다. A와 같이 소량만 남아있는 접속 단자는 스크린 인쇄 방식으로 플립칩 패키지 기판에 도포될 때, 스크린의 홀 구멍이 제대로 형성되어 있지 않아, 소량의 접속 단자액이 도포되어 발생할 수 있다. B와 같이 접속 단자가 이탈된 경우는, 스크린의 홀 구멍이 막혀있거나, 리플로우 공정시 제공되는 열 또는 디플럭스 공정시 가해지는 세정 압력에 의해 불량이 발생될 수 있다. 이렇게 접속 단자들의 불량이 발생하면, 해당 플립칩 패키지 기판은 모두 폐기 처분하게 된다.
상술한 바와 같이, 종래에는 불량 접속 단자들이 발생한 플립칩 패키지 기판을 모두 처분함으로써, 공정의 효율성이 떨어지고 그로 인한 제품의 단가 상승을 초래하는 문제점이 있었다.
본 발명은 상술한 바와 같은 문제를 해결하기 위하여, 불량 접속 단자들이 발생한 플립칩 패키지 기판을 재활용하여 수익률을 향상시킬 수 있는 접속 단자가 불량 판별된 플립칩 패키지 기판을 재생하는 방법을 제공하는 것이다.
상기 기술적 과제를 해결하기 위하여, 본 발명은, (A) 적어도 하나의 접속 단자가 불량 판별된 플립칩 패키지 기판을 제공하는 단계; (B) 접속 단자액을 저장하는 저장부 및 상기 접속 단자액을 배출하는 배출구를 포함하는 주액기를 제공하는 단계; (C) 상기 불량 판별된 접속 단자 영역에 상기 주액기를 이용하여 접속 단자액을 주액하는 단계; 및 (D) 상기 접속 단자액을 경화시켜 새로운 접속 단자를 형성하는 단계를 포함하는 것을 특징으로 하는 접속 단자가 불량 판별된 플립칩 패키지 기판을 재생하는 방법을 제공한다.
삭제
또한, 본 발명에 따른 접속 단자가 불량 판별된 플립칩 패키지 기판을 재생하는 방법에 있어서, 접속 단자액은 금속 입자 및 플럭스(flux)를 포함하는 것을 특징으로 한다.
또한, 본 발명에 따른 접속 단자가 불량 판별된 플립칩 패키지 기판을 재생하는 방법에 있어서, (D) 단계는 접속 단자에서 플럭스를 세정하는 단계를 더 포함하는 것을 특징으로 한다.
또한, 본 발명에 따른 접속 단자가 불량 판별된 플립칩 패키지 기판을 재생하는 방법에 있어서, 접속 단자는 솔더볼(solder ball)인 것을 특징으로 한다.
또한, 본 발명에 따른 접속 단자가 불량 판별된 플립칩 패키지 기판을 재생하는 방법에 있어서, 불량 판별된 접속 단자는 소망하는 접속 단자보다 크기가 작은 것을 특징으로 한다.
또한, 본 발명에 따른 접속 단자가 불량 판별된 플립칩 패키지 기판을 재생하는 방법에 있어서, 불량 판별된 접속 단자는 소망하는 접속 단자가 분실된 것을 특징으로 한다.
이하, 첨부된 도면을 통하여 본 발명의 바람직한 실시형태를 설명한다.
도 2 및 도 3은 본 발명에 따른 접속 단자가 불량 판별된 플립칩 패키지 기판을 재생하는 방법을 나타낸 도면이다.
여기서, 도 2는 본 발명에 따른 접속 단자가 불량 판별된 플립칩 패키지 기판을 재생하는 방법을 도시한 순서도이고, 도 3a 내지 도 3d는 본 발명에 따른 접속 단자가 불량 판별된 플립칩 패키지 기판을 재생하는 방법을 상세하게 도시한 공정도이다.
도 2를 참조하여 본 발명에 따른 접속 단자가 불량 판별된 플립칩 패키지 기판을 재생하는 방법을 설명하면 다음과 같다.
먼저, 적어도 하나의 접속 단자가 불량 판별된 플립칩 패키지 기판을 제공한다(S100).
즉, 접속 단자가 소망하는 크기보다 작거나, 접속 단자가 이탈되어 불량 판별된 플립칩 패키지 기판을 제공한다.
여기서, 플립칩 패키지 기판은 적어도 하나의 회로패턴을 포함하고, 회로패턴은 접속 단자가 형성되는 접속 패드를 포함하여, 접속 단자와 플립칩 패키지 기판 내의 회로패턴은 전기적으로 연결될 수 있도록 한다.
이후, 불량 판별된 접속 단자의 대응 영역에 새로운 접속 단자를 재형성한다(S200).
접속 단자액을 저장하는 저장부 및 접속 단자액을 배출하는 배출구를 포함하는 주액기를 제공하여, 불량 판별된 접속 단자의 대응 영역에 접속 단자액을 주액 하고, 접속 단자액을 경화시켜 새로운 접속 단자를 형성할 수 있다.
상술한 바와 같이, 접속 단자가 불량 판별된 플립칩 패키지 기판을 폐기 처분하지 않고, 본 발명에 따른 접속 단자가 불량 판별된 플립칩 패키지 기판을 재생하는 방법에 따르면, 불량 판별된 접속 단자의 대응 영역에 주액기를 이용하여 새로운 접속 단자를 형성함으로써, 수율 및 수익률을 향상시키는 효과를 가져올 수 있다.
이후, 도 3a 내지 도 3d를 참조하여 본 발명에 따른 접속 단자가 불량 판별된 플립칩 패키지 기판을 재생하는 방법을 상세하게 설명하면 다음과 같다.
먼저, 도 3a에 도시된 바와 같이, 적어도 하나의 접속 단자가 불량 판별된 플립칩 패키지 기판(180)을 제공한다.
플립칩 패키지 기판(180)은 일례로, 접속 패드(140a)가 포함된 회로패턴(140)이 양면에 형성된 절연층(100), 회로패턴(140)의 상면에서 접속 패드(140a)가 노출되도록 형성된 솔더 레지스트 패턴(150), 노출된 접속 패드(140a) 상면에 형성된 표면처리층(160) 및 표면처리층(160) 상면에 형성된 접속 단자(170)를 포함하여 구성될 수 있다.
플립칩 패키지 기판(180)은 도 4a 및 도 4b에 도시된 바와 같이, 접속 단자액을 도포하는 과정 또는 리플로우(reflow) 및 디플럭스(deflux) 공정을 수행하면서 불량으로 형성된 접속 단자를 포함할 수 있다.
즉, 도 4a에 도시된 바와 같이, 접속 패드(140a)에 대응하는 패턴이 형성된 메탈 마스크(200)를 솔더 레지스트 패턴(150) 상면에 밀착하고 스퀴지 (squeeze)(210)로 접속 단자액(175)을 도포할 때, 메탈 마스크(200)의 패턴의 불량으로 인해 접속 단자액(175)이 소망하는 양보다 적게 도포되거나(C), 미도포될 수 있다.
또한, 도 4b에 도시된 바와 같이, 도포된 접속 단자액(175)에 소정의 열을 가하여 리플로우 공정을 수행하고, 접속 단자(170)의 표면을 세정하는 디플럭스 공정을 수행할 때, 소정의 열 또는 세정력에 의해 접속 단자(170)가 작아지거나(C) 이탈(D)될 수 있다.
이때, 접속 단자(170)는 바람직하게 솔더볼(solder ball)이고, 접속 단자액(175)은 도전성 페이스트와 염화물·플루오르화물·수지(樹脂) 등의 재질로 형성된 플럭스(flux)가 혼합된 물질이다.
이후, 도 3b에 도시된 바와 같이, 주액기(300)를 제공한다.
주액기(300)는 접속 단자액(175)을 저장하는 저장부(310) 및 접속 단자액(175)을 배출하는 배출구(320)를 포함하여 구성되며, 배출되는 접속 단자액(175)의 양을 조절할 수 있다.
다음으로, 도 3c에 도시된 바와 같이, 플립칩 패키지 기판(180)의 불량 판별된 접속 단자(170)에 대응하는 접속 패드(160) 상면에 주액기(300)를 이용하여 접속 단자액(175)을 주액한다.
접속 단자(170)가 소망하는 크기보다 작거나(C) 이탈된(D) 접속 패드(160) 상면에 주액기(300)를 이용하여 접속 단자액(175)을 재도포할 수 있다.
이후, 도 3d에 도시된 바와 같이, 재도포된 접속 단자액(175)을 경화시켜 새 로운 접속 단자(170')를 형성한다.
재도포된 접속 단자액(175)에 소정의 열을 가하여 도전성 페이스트는 경화시키고 녹은 플럭스는 도전성 페이스트의 표면에 떠서 얇은 층을 만드는 리플로우 공정 및 플럭스 세정액을 이용하여 표면의 플럭스 및 먼지 입자 등을 제거하는 디플럭스 공정을 수행하여 불량 판별된 접속 단자(170)의 대응 영역(C, D)에 새로운 접속 단자(170')를 형성하게 된다.
이때, 기존에 형성된 접속 단자(170)들은 새로운 접속 단자(170') 형성을 위한 리플로우 공정 및 디플럭스 공정의 재수행에 따라 발생되는 소정의 열 및 세정력에 영향을 받지 않는다.
종래에는 플립칩 패키지 기판의 접속 단자가 소망하는 크기보다 작거나, 이탈되었을 경우, 불량 판별하여 폐기 처분하였지만, 본 발명에 따른 접속 단자가 불량 판별된 플립칩 패키지 기판을 재생하는 방법에 따르면, 불량 판별된 접속 단자의 대응 영역에 주액기를 이용하여 접속 단자액을 재도포한 후, 리플로우 공정 및 디플럭스 공정을 수행하여 경화시키고 세정함으로써 새로운 접속 단자를 형성하여 불량 판별된 플립칩 패키지 기판을 양품으로 전환할 수 있는 효과를 가져올 수 있다.
또한, 불량 판별되어 폐기 처분하려던 플립칩 패키지 기판을 재생시켜 양품으로 전환시킴으로써, 수율 및 수익률을 향상시킬 수 있고, 제품의 단가도 낮출 수 있어 제품 경쟁력을 향상시키는 효과를 가져올 수 있다.
이상에서 기술한 바와 같이, 본 발명은 특정 실시예를 통하여 설명되었으나, 본 발명의 범위가 상기 실시예로 한정되는 것이 아니며 본 발명의 범위 내에서 다양한 변형이 가능하다. 본 발명의 범위는 이하의 특허청구범위의 해석에 의해서만 한정된다.
본 발명의 접속 단자가 불량 판별된 플립칩 패키지 기판을 재생하는 방법에 따르면, 접속 단자가 불량 판별되어 폐기 처분하려던 플립칩 패키지 기판을 주액기를 이용하여 접속 단자를 재형성함으로써, 불량 판별된 플립칩 패키지 기판을 양품으로 전화시켜 수율 및 수익률을 향상시킬 수 있다.

Claims (7)

  1. (A) 적어도 하나의 접속 단자가 불량 판별된 플립칩 패키지 기판을 제공하는 단계;
    (B) 접속 단자액을 저장하는 저장부 및 상기 접속 단자액을 배출하는 배출구를 포함하는 주액기를 제공하는 단계;
    (C) 상기 불량 판별된 접속 단자 영역에 상기 주액기를 이용하여 접속 단자액을 주액하는 단계; 및
    (D) 상기 접속 단자액을 경화시켜 새로운 접속 단자를 형성하는 단계;
    를 포함하는 것을 특징으로 하는 접속 단자가 불량 판별된 플립칩 패키지 기판을 재생하는 방법.
  2. 제1항에 있어서, 상기 접속 단자액은 금속 입자 및 플럭스(flux)를 포함하는 것을 특징으로 하는 접속 단자가 불량 판별된 플립칩 패키지 기판을 재생하는 방법.
  3. 제1항에 있어서, 상기 (D) 단계는 상기 접속 단자에서 플럭스를 세정하는 단계를 더 포함하는 것을 특징으로 하는 접속 단자가 불량 판별된 플립칩 패키지 기판을 재생하는 방법.
  4. 제1항에 있어서, 상기 접속 단자는 솔더볼(solder ball)인 것을 특징으로 하는 접속 단자가 불량 판별된 플립칩 패키지 기판을 재생하는 방법.
  5. 제1항에 있어서, 상기 불량 판별된 접속 단자는 소망하는 접속 단자보다 크기가 작은 것을 특징으로 하는 접속 단자가 불량 판별된 플립칩 패키지 기판을 재생하는 방법.
  6. 제1항에 있어서, 상기 불량 판별된 접속 단자는 소망하는 접속 단자가 분실된 것을 특징으로 하는 접속 단자가 불량 판별된 플립칩 패키지 기판을 재생하는 방법.
  7. 삭제
KR20050101453A 2005-10-26 2005-10-26 접속 단자가 불량 판별된 플립칩 패키지 기판을 재생하는방법 KR100733209B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20050101453A KR100733209B1 (ko) 2005-10-26 2005-10-26 접속 단자가 불량 판별된 플립칩 패키지 기판을 재생하는방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20050101453A KR100733209B1 (ko) 2005-10-26 2005-10-26 접속 단자가 불량 판별된 플립칩 패키지 기판을 재생하는방법

Publications (2)

Publication Number Publication Date
KR20070045029A KR20070045029A (ko) 2007-05-02
KR100733209B1 true KR100733209B1 (ko) 2007-06-27

Family

ID=38271023

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20050101453A KR100733209B1 (ko) 2005-10-26 2005-10-26 접속 단자가 불량 판별된 플립칩 패키지 기판을 재생하는방법

Country Status (1)

Country Link
KR (1) KR100733209B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010026712A (ko) * 1999-09-08 2001-04-06 김영환 반도체 비지에이 패키지 제조용 미스 볼 부착장치
KR20010047822A (ko) * 1999-11-23 2001-06-15 김주환 비지에이 반도체 패키지 제조시 솔더볼 범핑 미스 검사장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010026712A (ko) * 1999-09-08 2001-04-06 김영환 반도체 비지에이 패키지 제조용 미스 볼 부착장치
KR20010047822A (ko) * 1999-11-23 2001-06-15 김주환 비지에이 반도체 패키지 제조시 솔더볼 범핑 미스 검사장치

Also Published As

Publication number Publication date
KR20070045029A (ko) 2007-05-02

Similar Documents

Publication Publication Date Title
US6137183A (en) Flip chip mounting method and semiconductor apparatus manufactured by the method
US8033016B2 (en) Method for manufacturing an electrode and electrode component mounted body
US6338985B1 (en) Making chip size semiconductor packages
KR101022942B1 (ko) 흐름 방지용 댐을 구비한 인쇄회로기판 및 그 제조방법
US10037966B2 (en) Semiconductor device and manufacturing method therefor
JP2001094003A (ja) 半導体装置及びその製造方法
US6946601B1 (en) Electronic package with passive components
JP2001332583A (ja) 半導体チップの実装方法
JP3631922B2 (ja) センタパッド型半導体パッケージ素子の製造方法
CN1451178A (zh) 改进的倒装芯片连接封装
KR100764668B1 (ko) 플립칩 접속용 기판 및 그 제조방법
KR100733209B1 (ko) 접속 단자가 불량 판별된 플립칩 패키지 기판을 재생하는방법
JPH09246319A (ja) フリップチップ実装方法
KR20110013902A (ko) 패키지 및 그 제조방법
KR100746365B1 (ko) 플립칩 실장용 기판의 제조방법
JP2007220740A (ja) 半導体装置及びその製造方法
JP2008060159A (ja) 半導体装置およびその製造方法
JP2004014870A (ja) 回路モジュール及びその製造方法
JP2007059851A (ja) 半導体装置の製造方法
JP3872995B2 (ja) ベアチップ実装方法
JP2000332042A (ja) 半導体装置、半導体素子の実装構造、及び半導体装置の実装構造
JP4561969B2 (ja) 半導体装置
JP3875407B2 (ja) 半導体パッケージ
KR20030095036A (ko) 플립 칩 패키지의 솔더 범프 연결방법
JP3990814B2 (ja) 電子部品の製造方法および電子部品の製造装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20120409

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130403

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee