CN100433279C - 半导体器件的制造方法 - Google Patents

半导体器件的制造方法 Download PDF

Info

Publication number
CN100433279C
CN100433279C CNB2004101046070A CN200410104607A CN100433279C CN 100433279 C CN100433279 C CN 100433279C CN B2004101046070 A CNB2004101046070 A CN B2004101046070A CN 200410104607 A CN200410104607 A CN 200410104607A CN 100433279 C CN100433279 C CN 100433279C
Authority
CN
China
Prior art keywords
substrate
mould
counterdie
cavity
patrix
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004101046070A
Other languages
English (en)
Other versions
CN1638071A (zh
Inventor
氏家健二
仓富文司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Renesas Electronics Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Publication of CN1638071A publication Critical patent/CN1638071A/zh
Application granted granted Critical
Publication of CN100433279C publication Critical patent/CN100433279C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01041—Niobium [Nb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

一种半导体器件的制造方法。提高采用倒装片安装方法的半导体器件的密封方法的产量。在模塑过程中，其中在模塑装置的空腔内压为负压的状态下、用密封树脂将通过凸起电极安装在基板母体的零部件安装表面上的多个半导体晶片(IC)一起密封，通过模具的下模和上模而夹紧基板母体时的夹紧压力在注入密封树脂的初始阶段被设定为相对较小的压力，并且在密封树脂已经覆盖了沿树脂注入方向的最终阶段中的半导体晶片IC时切换成相对较高的压力。

Description

半导体器件的制造方法
相关申请的交叉参考
本申请要求了于2003年12月22日提交的日本专利申请No.2003-424923的优先权，其内容由此结合进本申请中作为参考。
技术领域
本发明涉及一种半导体器件制造方法和一种半导体器件技术。具体地说，本发明涉及能够有效应用于采用倒装片安装方法的半导体器件的树脂密封技术的技术。
背景技术
倒装片安装方法是一种用于通过凸起电极将半导体晶片(chip)安装到配线基板上的安装方法。在倒装片安装方法中，作为用于将树脂注入到半导体晶片和配线基板之间的间隙中的方法，已知这样一种方法，其中一滴滴地将液态树脂加入到半导体晶片的一部分外圆周中，并且通过利用毛细现象使通过加热处于软化状态中的树脂渗透到半导体晶片和配线基板之间的间隙中。但是，根据该方法，由于针对每个半导体晶片进行树脂注入，所以树脂的注入需要时间并且因此生产率较低；此外，树脂自身较昂贵，从而导致半导体器件的成本变高。
另一方面，作为半导体晶片密封方法，已知一种MAP(Mold ArrayPackage)方法，其中将多个半导体晶片安装在配线基板上，然后一起用密封树脂覆盖，并且随后切成单独的半导体晶片。根据该方法，由于多个半导体晶片可以一起密封，所以可以缩短密封时间并且提高半导体器件的生产率。此外，密封材料自身的成本大约为在前面已知方法中的成本的几十分之一，因此要低得多。因此，可以降低所制造的每个半导体器件的成本。
但是，如果在倒装片安装方法中采用了上面的MAP方法，则由于半导体晶片和配线基板之间的间隙较窄，所以不能充分地将密封树脂注入到该间隙中，因此带来了会形成孔隙的问题。如果由于密封树脂不充分注入到半导体晶片和配线基板之间的间隙而形成有孔隙，则会出现这样的问题，即相邻的凸起电极在密封步骤之后的热处理时熔融，并且通过这些孔隙短路，而且还出现这样的问题，即这些凸起电极容易由于由在密封步骤之后的温度循环引起的配线基板和密封体的变形而断开。
例如在日本特开平11(1999)-121488号公报中描述了针对在采用倒装片安装方法的半导体器件中形成这些孔隙的对策。在这里说明了，在树脂密封步骤中使型腔的内部进入负压状态，由此可以将密封树脂均匀地注入到半导体晶片和配线基板之间的间隙中(参见专利文献1)。另外，例如在日本特开No.2001-135658中描述了，通过在树脂密封步骤中减小型腔的内压，从而可以稳定地将熔融树脂注入到整个型腔内部同时抑制孔隙的形成(参见专利文献2)。
但是，本发明者已经发现，在将树脂密封在采用了倒装片安装方法的半导体器件中时在减小型腔内压的技术中存在以下问题。
在上面的专利文献1和2中，未对在配线基板的厚度上所出现的变化进行彻底的考虑。在采用了倒装片安装方法的半导体器件的实际树脂密封步骤中，即使使型腔的内部处于负压状态，也不能将密封树脂充分地注入到位于型腔内的半导体晶片的背面，尤其不能注入到半导体晶片和所使用的配线基板之间的间隙中，并且会出现孔隙。
目前，模具是在假设采用引线框架作为半导体晶片安装部件的情况下设计出的。引线框架在厚度上几乎是恒定的，而配线基板随着组成层的数量增加而厚度增大，并且误差范围也变得更大。将密封树脂注入到模具的空腔，同时通过模具挤压一部分配线基板以免密封树脂在密封步骤中从型腔中漏出。但是，如果设在模具内的配线基板的厚度大于预定值但是在公差范围内，则配线基板的受挤压部分的比例则大于预定值，因此在模具中的排气孔被一部分配线基板堵塞。因此，不能让位于型腔内的气体充分地向外排出，因此出现形成孔隙的问题。尤其在倒装片安装方法的情况中，往往会出现孔隙的问题，因为半导体晶片和配线基板之间的间隙非常窄并且往往会变得更窄。另一方面，如果设在模具内的配线基板的厚度小于预定值但是处于公差范围内，则配线基板的受挤压部分的比例则比预定值小得多，从而排气孔比所需的更大，因此导致密封树脂从排气孔向外泄漏。一旦密封树脂泄漏到配线基板的外部框架，则无法进行自动输送，因此就会产生半导体器件的产量和生产率下降的问题。
[专利文献1]日本特开平11(1999)-121488号公报
[专利文献2]日本特开No.2001-135658号公报
发明内容
本发明的一个目的在于提供一种能够提高在采用了倒装片安装方法的半导体器件的密封步骤中的产量的技术。
在下面的说明书和附图中将说明本发明的上述和其它目的以及新颖特征。
下面对所披露的本发明的典型模式进行概述。
根据本发明，当要用密封树脂密封通过凸起电极安装在基板上的半导体晶片时，降低模具空腔的内压并且使模具的基板夹紧压力从低(弱)压切换成高(强)压。
另外，根据本发明，通过使用模具并且在模具空腔内部的压力为负压的状态下，用树脂密封通过凸起电极而安装在基板上的半导体晶片，该模具在排气孔中具有可动销，这些可动销通过弹性部件以可沿与模塑表面相交的方向运动的状态而设置，并且每个可动销具有形成于与基板相对的表面的沟槽。
具体地说，本发明提供一种制造半导体器件的方法，该方法包括以下步骤：(a)提供一基板；(b)通过凸起电极将半导体晶片安装在该基板的主表面上；(c)将其上安装有半导体晶片的上述基板安放到树脂模具的下模的模塑表面上；(d)降低模具的空腔的内压；(e)夹紧该基板以便使之由模具的下模和上模夹着，之后将密封树脂注入到模具的空腔中以及基板表面和与基板表面相对的半导体晶片的表面之间，从而密封该半导体晶片，步骤(e)包括以下步骤：(e1)通过下模和上模以第一夹紧压力夹紧所述基板；(e2)在步骤(e1)之后，通过模具空腔的注入口注入密封树脂；(e3)在步骤(e2)之后，在密封树脂到达模具中的注入口和排气孔之间的中间位置时通过下模和上模以高于第一夹紧压力的第二夹紧压力夹紧所述基板。
本发明还提供一种制造半导体器件的方法，该方法包括以下步骤：(a)提供具有产品区域的一基板，所述产品区域包括多个单元产品区域；(b)通过凸起电极将半导体晶片分别安装在上述多个单元产品区域上；(c)将其上安装有半导体晶片的基板安放到树脂模具的下模的模塑表面上；(d)降低模具的空腔的内压；(e)夹紧该基板以便使之由模具的下模和上模夹着，之后将密封树脂注入到模具的空腔中以及基板表面和与基板表面相对的半导体晶片的表面之间，从而形成将产品区域中的半导体晶片一起密封的块状密封体，步骤(e)包括以下步骤：(e1)通过下模和上模以第一夹紧压力夹紧所述基板；(e2)在步骤(e1)之后，通过模具空腔的注入口注入密封树脂；(e3)在步骤(e2)之后，在密封树脂到达模具中的注入口和排气孔之间的中间位置时通过下模和上模以高于第一夹紧压力的第二夹紧压力夹紧所述基板。
本发明还提供一种制造半导体器件的方法，该方法包括以下步骤：(a)提供一基板；(b)通过凸起电极将半导体晶片安装在基板的主表面上；(c)将其上安装有半导体晶片的基板安放到树脂模具的下模的模塑表面上；(d)降低模具的空腔的内压；(e)夹紧该基板以便使之由模具的下模和上模夹着，之后将密封树脂注入到模具的空腔中以及基板表面和与基板表面相对的半导体晶片的表面之间，从而密封该半导体晶片，所述模具包括：与空腔连通的排气孔；伸入到排气孔中的可动销，所述可动销设置成可以分别在弹性部件的作用下沿着与模塑表面相交的方向操作，并且所述可动销具有形成于与基板相对的表面中的沟槽，其中在步骤(e)中，当基板由下模和上模夹着而被夹紧时，所述可动销由基板推压并且反过来利用弹性部件的排斥力推压所述基板，从而通过排气孔和沟槽将空腔内的气体向空腔外面排出，并且所述步骤(e)包括以下步骤：(e1)通过下模和上模以第一夹紧压力夹紧所述基板；(e2)在步骤(e1)之后，通过模具空腔的注入口注入密封树脂；(e3)在步骤(e2)之后，在密封树脂到达模具中的注入口和排气孔之间的中间位置时通过下模和上模以高于第一夹紧压力的第二夹紧压力夹紧所述基板。
本发明还提供一种制造半导体器件的方法，该方法包括以下步骤：(a)提供具有产品区域的一基板，所述产品区域包括多个单元产品区域；(b)通过凸起电极将半导体晶片分别安装在上述多个单元产品区域上；(c)将其上安装有半导体晶片的基板安放到树脂模具的下模的模塑表面上；(d)降低模具的空腔的内压；(e)夹紧该基板以便使之由模具的下模和上模夹着，之后将密封树脂注入到模具的空腔中以及基板表面和与基板表面相对的半导体晶片的表面之间，从而形成将产品区域中的半导体晶片一起密封的块状密封体，所述模具包括：与空腔连通的排气孔；伸入到排气孔中的可动销，所述可动销设置成可以分别在弹性部件的作用下沿着与模塑表面相交的方向操作，并且所述可动销具有形成于与基板相对的表面中的沟槽，其中在步骤(e)中，当基板由模具的下模和上模夹着而被夹紧时，所述可动销由基板推压并且反过来利用弹性部件的排斥力推压所述基板，从而通过排气孔和沟槽将空腔内的气体向空腔外面排出，并且所述步骤(e)包括以下步骤：(e1)通过下模和上模以第一夹紧压力夹紧所述基板；(e2)在步骤(e1)之后，通过模具空腔的注入口注入密封树脂；(e3)在步骤(e2)之后，在密封树脂到达模具中的注入口和排气孔之间的中间位置时通过下模和上模以高于第一夹紧压力的第二夹紧压力夹紧所述基板。
下面对由所披露的本发明的典型模式所获得效果进行概述。
当要用树脂密封通过凸起电极而安装在基板上的半导体晶片时，降低模具空腔的内压并且使模具的基板夹紧压力从低切换成高，从而可以用密封树脂充分地填充半导体晶片和基板之间的间隙，由此可以提高半导体密封步骤中的产量。
附图说明
图1为一流程图，显示出根据本发明第一实施方案的半导体器件制造过程；
图2为在半导体器件制造过程的制造步骤中的圆晶的整体平面图；
图3为在图2的制造步骤中的圆晶的主要部分的放大剖视图；
图4为在图2的步骤之后的制造步骤中的圆晶的整体平面图；
图5为在图4的制造步骤中的圆晶的放大剖视图；
图6为在图4的制造步骤之后的制造步骤中的圆晶的整体平面图；
图7为在图6的制造步骤中的圆晶的主要部分的放大剖视图；
图8为在图6的制造步骤之后的作为制造步骤的切割步骤中的圆晶的侧视图；
图9为通过图8的切割步骤从圆晶中切出的半导体晶片的整体平面图；
图10为在该实施方案的半导体器件制造过程中所使用的配线基板母体的整体平面图；
图11为图10的侧视图；
图12为图10中A-A线的剖视图；
图13为在将半导体晶片安装在图10所示的配线基板母体的主表面之后的配线基板母体的整体平面图；
图14为图13的侧视图；
图15为图13中A-A线的剖视图；
图16为在图13的制造步骤之后的制造步骤中的模具和配线基板母体的剖视图；
图17为在图16的制造步骤之后的制造步骤中的模具和配线基板母体的剖视图；
图18为在图17的制造步骤之后的制造步骤中的模具和配线基板母体的剖视图；
图19为在图18的制造步骤之后的制造步骤中的模具和配线基板母体的剖视图；
图20为在图19的步骤之后的凸起传送步骤中的配线基板母体的侧视图；
图21为在图20的步骤之后的凸起传送步骤中的配线基板母体的侧视图；
图22为在图21的步骤之后的切割步骤中的配线基板母体的侧视图；
图23为在图22的切割步骤中切出的半导体器件的立体图；
图24为图23中B-B线的剖视图；
图25为配线基板母体的剖视图，用来说明在将半导体晶片安装在其上之后的配线基板母体的挠曲；
图26为该半导体基板母体的剖视图，示出这样一种状态，其中在图25所示的配线基板母体的挠曲已由块状密封体的结构纠正；
图27为在该实施方案的半导体器件制造过程中所使用的自动模塑设备的示例；
图28为在图27的自动模塑设备中所使用的模具的平面图，示出处于相互叠置状态中的该模具的下模和上模；
图29为图28所示的下模的模塑表面的平面图；
图30为图28所示的上模的模塑表面的平面图；
图31为图28中C-C线的剖视图；
图32为在配线基板母体的夹紧状态中、图28中C-C线的剖视图；
图33为图28中E-E线的剖视图；
图34为在配线基板母体的夹紧状态中、图28中E-E线的剖视图；
图35为在模塑步骤中、图28的模具的F-F线的剖视图；
图36为在使用图28所示的模具的模塑步骤中的操作流程的示意图；
图37示出在模塑步骤之后形成的孔隙数；
图38为在根据本发明另一个实施方案的半导体器件制造方法中所使用的模具的平面图，示出处于相互叠置状态中的模具的下模和上模；
图39为图38所示的模具中的上模的模塑表面的平面图；
图40为图38中J-J线的剖视图；
图41为在配线基板母体的夹紧状态下的图38中J-J线的剖视图；
图42为图38中K-K线的剖视图；
图43为在配线基板母体的夹紧状态下的图38中K-K线的剖视图；
图44为图38所示的区域L的放大平面图；
图45为在使用图38所示的模具而进行的模塑步骤中的操作流程的示意图；
图46示出在本发明的半导体器件制造方法中所使用的自动模塑设备的另一个示例。
具体实施方式
为了方便起见，下面以分成多个部分或实施方案的方式对下面各实施方案进行说明，除非另有说明，它们彼此不相关；但是相互成这样一种关系，即一个是另一个的部分或全部的、或变型或详细说明或补充说明。在下面的实施方案中，参照要素的数(包括数目、数值、数量和范围)，除非另有限定并且除了明显对所参照的数作出了限定的情况之外，在其以上和以下的数同样适用。而且，在下面的实施方案中，不用说除非另有限定并且除了显然是必要的情况之外，这些组成要素(包括组成步骤)不一定是必要的。同样，在下面的实施方案中，当说到这些组成要素的形状、位置和关系等时，除非另有限定并且除了认为它们明显类似或接近类似的情况之外，在本发明中也包括类似或接近类似的那些要素。这对于上面的数值和范围也一样。另外，在所有用来说明这些实施方案的附图中，具有相同功能的部分由相同的附图标记表示，并且省略其说明。下面参照这些附图对本发明的实施方案进行详细说明。
(第一实施方案)
下面参照图2至24并且根据图1所示的流程图对根据本发明一个实施方案的半导体器件制造方法的示例进行说明。
首先，对直到提供出半导体晶片(下面简称为“晶片(chip)”)的步骤(图1中的步骤101至105)进行说明。
图2为在圆晶(waper)加工之后的圆晶1W的整体平面图。也被称为预加工的圆晶加工通常涉及这些操作，例如在已经过镜面抛光的圆晶1W的主表面上形成元件和配线层，形成表面保护膜，并且使之能够用探针等对形成在圆晶1W上的多个晶片IC的每一个进行电特性测试。例如，圆晶1W形成为平面大体圆形形状，并且将矩形晶片IC沿图2中的横纵方向规则地并排布置在圆晶主表面上。在沿着每个晶片IC的主表面的宽度方向上的中央位置处沿着晶片IC的纵向方向并排布置有多个焊接点BP(中央焊接点布置)。也被称为外部端子的这些焊接点BP为具有将形成在晶片IC上的电极(例如元件和电路)向外引出的功能的电极。通过探针与焊接点BP的接触来对各晶片IC进行上述电特性测试。
图3为处于图2的阶段中的圆晶1W的放大剖视图。构成圆晶1W的半导体基板1S由例如单晶体硅(Si)形成，并且在半导体基板1S的主表面上形成有用于形成存储电路例如SRAM(静态随机存取存储器)以及多层配线层的元件。形成在每个晶片IC上的元件不限于SRAM电路的那些，而是可以作出各种的变化。例如，可以形成用于除了SRAM之外的其它存储电路例如DRAM和闪存器的元件、用于逻辑电路例如微处理器的元件或用于存储电路和逻辑电路的元件。多层配线层具有这样一种结构，以使配线和绝缘膜2a、2b沿着与每个晶片IC的主表面垂直的方向交替地叠置。这些焊接点BP形成在顶部配线层上。这些焊接点BP通过在与配线步骤相同的步骤中使与配线相同的材料例如铝或铝合金布线成图案来形成。焊接点3a的表面除了其一部分之外由表面保护膜3a覆盖。例如，表面保护膜3a由氧化硅膜、氮化硅膜或两种膜的层叠体构成，并且表面保护膜3b由光敏聚酰亚胺树脂形成，例如沉积在表面保护膜3a上。在表面保护膜3a和3b形成有孔4a，从而使焊接点BP局部暴露于其上。
首先，如图4和5所示，在圆晶1W的主表面上形成有重新配线5。图4为在形成重新配线等之后该圆晶1W的整体平面图，图5为处于图4的阶段中的圆晶1W的主要部分的放大剖视图。这些重新配线5用来使每个晶片IC上的焊接点BP与用于将晶片IC安装在预定的配线基板上的凸起电极电连接。重新配线5具有使由圆晶加工尺寸确定的焊接点BP的尺寸与由包装加工尺寸确定的凸起电极的尺寸相配的功能。也就是说，每个凸起电极(电极自身的尺寸和在相邻电极之间的间隔或间距)由在配线基板侧上的尺寸确定，并且需要比每个焊接点BP的尺寸(焊接点自身的尺寸和在相邻焊接点之间的间隔或间距)更大。因此，其尺寸由圆晶加工确定的细小焊接点BP不能用作凸起电极。鉴于此，这些焊接点通过重新配线5被抽出到每个晶片IC的主表面上的面积相对较大的空区域，并且尺寸相对较大的凸起电极也被设置在该区域中。例如，通过将形成主配线的导电膜例如铜膜形成在阻挡导电膜例如铬，来形成表面保护膜3b上的重新配线5。这些重新配线5通过孔4a与焊接点BP电连接。该阻挡膜不仅具有防止铜扩散功能而且还具有改善附着于聚酰亚胺树脂的功能。而且并不局限于铬，可以作出各种变化。例如，可以使用钛、钛-钨、氮化钛或钨。
随后，将由例如光敏聚酰亚胺树脂形成的密封树脂膜6沉积在圆晶1W的主表面上，并且在圆晶1W的阶段(图1中的步骤101)中将圆晶1W的主表面上的多个晶片IC一起密封。该过程被称为圆晶加工包装(WPP)，而且可以简化该包装过程。密封树脂6成为每个晶片IC上的顶部绝缘膜。如果使用无机绝缘膜作为覆盖重新配线5的顶部绝缘膜，则该薄膜在操作(例如输送)该晶片IC时容易断裂，因此该晶片IC的操作变得困难。另一方面，有机绝缘膜例如聚酰亚胺树脂膜相对较软，因此通过使用有机绝缘膜作为顶部绝缘膜，从而可容易地操作晶片IC。
之后，通过曝光和显影处理这样的方式在部分密封树脂层6中形成孔4b，从而使重新配线5局部暴露。然后通过例如溅射方法从下面顺序地将铬或铬-铜合金和金沉积在圆晶1W的主表面上。随后，用光致抗蚀图案作为蚀刻掩模对所得到的层合薄膜进行蚀刻成图案，从而形成凸起基底金属图案7。凸起基底金属图案7通过孔4b与重新配线5电连接。
接着，如图6和7所示，对在圆晶1W上的多个晶片IC进行电特性测试以将这些晶片IC进行分类(图1中的步骤102)，之后在圆晶1W的主表面上形成凸起电极8。图6为将凸起电极8形成在图4所示的圆晶1W的主表面上后的、该圆晶1W的整体平面图，而图7为在图6的阶段中圆晶1W的主要部分的放大剖视图。通过将例如铅-锡合金的焊药印刷到圆晶1W的主表面上(图1中的步骤103)并且通过随后对该圆晶1W进行的热处理(图1中的步骤104)来形成凸起电极8。这些凸起电极8通过凸起基底金属图案7与重新配线5电连接，并且进一步地通过重新配线5与焊接点BP电连接。
随后，如图8所示，通过切割刀9切割该圆晶1W，由此从圆晶1W中切割出图9所示的这种晶片IC(图1中的步骤105)。按照这样的方式提供该晶片IC。例如，该晶片IC具有一种CSP(片状规模包装)结构。晶片IC的平面尺寸例如为大约11mm×13mm。其厚度没有特别限制，例如大约为400μm。
接下来，对从提供配线基底母体(下面仅称为“基板母体”)的步骤到正好在转到模塑步骤之前的步骤的多个步骤(图1中的步骤106至111)进行说明。
首先，这种基板母体(基板，多层配线基板)11如图10至12所示(图1中的步骤106)。图10为该基板母体11的整体平面图，图11为其侧视图，图12为图11中A-A线的剖视图。
基板母体11为用于形成例如BGA(球栅阵列)式配线基板的母体，其外形类似于在平面上为矩形的薄板。该基板母体11的平面尺寸例如大约为151mm×66mm，其厚度例如大约为340μm。该基板母体11具有一主表面和位于与主表面相反面上的背面。如下面所述，基板母体11的主表面为用于在其上安装晶片IC的零部件安装表面，而基板母体11的背面为用于在其上形成凸起电极的凸起电极形成表面。在基板母体11上设有产品区域DR。在该产品区域DR中，多个具有相同尺寸和形状的单元产品区域UDR沿图10中的横纵方向彼此相邻地布置。在所示的实施例中，布置有共二十四个(3×8＝24)单元产品区域UDR。每个单元产品区域UDR具有用来构成一个半导体器件所必需的配线基板结构。多个导孔GH形成在构成基板母体11的一部分外周边的一个长边附近，这些导孔GH贯通该基板母体11的表面和背面。可以通过将后述的模具的导销插入导孔GH来完成模具的下模和基板母体11之间的对准。由虚线表示的符号CR表示晶片安装区域，而用符号MR表示模塑区域。
基板母体11具有多层配线结构。在图12中显示出一种四层配线结构。在图12中，基板母体11的上表面表示零部件安装表面，而基板母体11的下表面表示凸起电极形成表面。基板母体11包括通过将绝缘层(芯)12和配线层13交替地叠置而形成的层叠体、以及形成在该层叠体的上表面和下表面(零部件安装表面和凸起电极形成表面)上的阻焊层14。例如，绝缘层12由高耐热玻璃纤维基环氧树脂形成。绝缘层12的材料不限于此，可以作出各种变化。例如，可以使用BT树脂或芳族聚酰胺无纺布。在选择BT树脂作为绝缘层12的材料的情况下，因为BT树脂其导热性较高，所以可以改善散热性能。
在基板母体11的配线层13中形成有各种导电图案13a-13f。这些导电图案13a-13f例如通过对铜(Cu)箔进行蚀刻来形成。这些导电图案13a-13d为用于提供信号和供应电压的配线或电极图案。配线层13中的导电图案13a-13d通过设置在通孔TH内的导体(例如，铜箔)相互电连接。
导电图案13e为模具中的浇口在后述的模塑步骤中叠置在其上的部分，并且在基板母体11的一个长边附近、沿着该长边以所需的间隔布置。导电图案13f为模具中的排气孔在后述的模塑步骤中叠置在其上的部分并且在基板母体11的另一个长边附近、沿着该长边以所需的间隔布置。导电图案13e和13f用来使基板母体11容易与后述的密封树脂脱开。导电图案13e和13f的表面露出、并且镀有例如金等。
在形成于基板母体11的零部件安装表面和凸起电极形成表面的配线层13中的导电图案13a和13d，包括那些与凸起基底金属图案15a和15b电连接的导电图案。基板母体11的零部件安装表面上的凸起基底金属图案15a为其上焊接有晶片IC的凸起电极8并且在平面上为圆形的电极。基板母体11的凸起电极形成表面上的凸起基底金属图案15b为其上形成有下述凸起电极且在平面上为直径大于凸起基底金属图案15a的圆形的电极。凸起基底金属图案15b分别布置在每个单元产品区域UDR的格栅状交点处。
也被称为焊接掩模或封堵层的阻焊层14用来防止熔融焊剂与没有进行焊接的导电图案接触，并且作为保护膜还用来防止焊接部分之外的导电图案接触熔融的焊剂。阻焊层14还用来防止在焊接部分之间形成焊剂桥，使之免受污染和湿气，防止损坏，具有耐环境性，防止移动确保在电路之间的绝缘，并且防止在电路和其它部件(晶片和印刷电路板)之间出现短路。该阻焊层14例如由聚酰亚胺树脂形成在基板母体11的主表面和背面的特定区域中。
虽然示出具有四层配线结构的基板母体11，但是其结构并不限于此。在半导体器件模塑过程中，具有各种配线结构(各种类型)的基板母体11包括具有少于四层的两层配线结构的基板母体11和具有多于四层的六层配线结构的基板母体11，并将其分批生产出。如果配线层的数量(类型)改变，则基板母体11的厚度也随之改变(在当前情况下，厚度在例如大约210至1000μm的范围内变化)。在基板母体11为多层配线结构的情况下，即使配线层的数量相同，该基板母体11的厚度也会在公差范围内变化(在当前情况下，厚度在例如大约±15至30±μm的范围内变化)。具体地说，根据最近趋势，随着厚度公差的范围的扩大，配线层的数量变大。因此，在后述的模塑步骤中，重要的课题是如何多方面地应付基板母体11的厚度变化。
随后，如图13至15所示，根据倒装片安装方法将晶片IC分别安装在具有上述结构的基板母体11的单元产品区域UDR中。图13为安装晶片IC之后的基板母体11的整体平面图，图14为其侧视图，而图15为图13中A-A线的剖视图。在该步骤中，首先将每个晶片IC的凸起电极形成表面设置成与基板母体11的零部件安装表面相对，然后使晶片IC的凸起电极8和基板母体11的凸起基底金属图案15a相互对准，并且在该状态下将晶片IC安装到基板母体11上(在图1中的步骤107)。然后对基板母体11进行重熔处理以熔融凸起电极8，并且将其熔接在凸起基底金属图案15a上(图1中的步骤108)，此后依次进行冲洗，烘烤以除湿，并且进行等离子清洗(图1中的步骤109-111)。虽然在所示的实施例中在每个单元产品区域UDR中安装有一个晶片IC，但是在每个单元产品区域UDR中可以并排安装多个晶片IC。
接下来，参照图16至19对晶片IC的模塑步骤进行说明(图1中的步骤112和113)。在该第一实施方案中，采用一种MAP(Mold ArrayPackage)方法，其中将安装在基板母体11上的多个晶片IC一起模塑。图16至19为模塑步骤中所使用的模塑设备17和基板母体11的剖视图。
首先，如图16所示，在基板母体11的零部件安装表面向上的状态下将安装有多个晶片IC的基板母体11安放在模塑设备17的下模17a上。这时，通过将下模17a的导销插入基板母体11的导孔GH，从而对准基板母体11和下模17a的平面相对位置。所示模塑设备17包括一下模17a、一上模17b、一层合薄膜17c和一真空腔室17d。形成在上模17b的模塑表面(与下模17a相对的表面)的凹形部分为上型腔17b1。上型腔17b1为上模17b侧的密封树脂的模塑区域，并且以可一起密封基板母体11上的多个晶片IC的尺寸而形成。层合薄膜17c为由柔软且高耐热材料例如含氟树脂形成的绝缘膜，并且插入在模塑设备17的下模17a和上模17b之间。层合薄膜17c具有这样一种平面尺寸，可以覆盖形成在上模17b的上型腔17b1的整个内壁表面。该层合薄膜17c适用于由卷取轴卷取。下面对模塑设备17的结构的一个示例进行说明。
接着，随着模塑设备的模具(下模17a和上模17b)的打开，真空腔室17d内的气体通过排气管17d1排出以使真空腔室17d的内部(即，空腔内部)进入真空状态(负压状态)。这时，将真空腔室17d的内压设定为例如大约133.322Pa(＝1托)。另外，从抑制由热量引起的基板母体11的变形的观点看，要对基板母体11进行预热。在该预热处理中，将下模17a的温度设定在例如大约175℃至180℃，并且处理时间为例如大约20秒。之后，将下模17a的温度和上模17b的温度设定为大约175℃至180℃，然后朝着上模17b真空吸附层合薄膜17c，并且使之与包括上型腔17b1的表面的上模17b的模塑表面紧密接触。
接着，如图17所示，由上模17a和下模17b夹着基板母体11并夹紧。这时，基板母体11的外周边部分通过层合薄膜17c被推压并且稍微挤压在上模17b的上型腔17b1的外周边部分上。这样，形成由上型腔17b1的表面和基板母体11的零部件安装表面包围的空腔CB。之后，在保持真空腔室17d内部的真空度、上下模17a、17b的温度和对层合薄膜17c的真空吸附的同时，将热固化密封树脂例如环氧树脂注入到空腔CB中以将多个晶片IC一起密封在基板母体11的主表面上。因此，如图18所示，封装有多个晶片IC的块状密封体18形成在基板母体11的主表面侧上(图1中的步骤112)。
根据该第一实施方案，在模塑步骤中，使空腔CB的内部进入负压状态，使空腔CB内部中的气体向外排出，由此可以抑制孔隙形成于空腔CB中的晶片IC的背面、以及晶片IC和基板母体11之间的间隙。但是，即使在空腔CB的内部保持为负压状态的情况下，如果基板母体11的厚度在公差范围内变化，则不能令人满意地进行模塑。例如，如果将其厚度落入公差范围之内但却厚于预定值的基板母体11安放在模具内，则模塑设备17的排气孔由一部分基板母体11和层合薄膜17c堵塞，从而不能使空腔CB内的气体按照令人满意的方式向外排出。因此，孔隙可形成于：位于空腔CB中的晶片IC的背面上、以及晶片IC和基板母体11之间的间隙中。具体地说，由于晶片IC和基板母体11之间的间隙趋向于变窄，所以往往在其中形成孔隙。如果在空腔CB中的晶片IC的背面形成孔隙，则包装外观拙劣。如果在晶片IC和基板母体11之间的间隙中形成孔隙，则在后续热处理中熔融的凸起电极8和相邻的凸起电极8会由孔隙而短路，或容易由例如基板母体11的变形引起的应力作用而断开。因此，降低了半导体器件的产量。另一方面，在将基板母体11的夹紧压力设定得较低以便确保排气孔的同时进行模塑时，如果将公差范围内的比预定值更薄的基板母体11安放在模具内，则可确保排气孔的开口量大于所必须的量，从而密封树脂从排气孔向外泄漏，通过该泄漏的密封树脂，基板母体11在模塑之后不再能够自动的输送，从而降低了该半导体器件的生产率。
鉴于这些方面，在该第一实施方案中所进行的模塑步骤中，不仅要使空腔CB内部进入如上所述的负压状态，而且如后述一样要使基板母体11的夹紧压力从低变高(两阶段夹紧)。由此，即使在基板母体11的厚度在公差范围内变化的情况下，在空腔CB内的产品区域DR中以及晶片IC和基板母体11之间的间隙中也不会形成孔隙。另外，密封树脂不可能从排气孔中泄漏出，并且可以一起密封多个倒装片安装的晶片IC。因此，可以提高半导体器件的产量和生产率。而且，在该第一实施方案中，由于可以方便地将多个倒装片安装的晶片IC一起密封，所以可以缩短半导体器件的制造时间，并且与为每个晶片IC注入未充满材料的技术相比可以提高该半导体器件的生产率。此外，块料模塑中所使用的密封树脂的材料成本大约为未充满材料的成本的十分之一，或更低。因此，可以大大降低采用了倒装片安装方法的半导体器件的成本。根据本发明人，例如可以将采用了倒装片安装方法的半导体器件的成本降低至采用未充满材料的成本的大致一半。
随后，对密封树脂进行烘烤以使其固化(图1中的步骤113)，之后使基板母体11与上模17b脱开。在该情况下，将下模17a的温度保持在上述温度并且将真空腔室17d的内压释放至大气压，则如图19所示，对层合薄膜17c的真空吸附停止、并且通过利用层合薄膜17c的张力使基板母体11与上模17b脱开。这时，层合薄膜17c介于上型腔17b1的内壁表面和块状密封体18的表面之间，且在上模17b和块状密封体18之间没有直接接触，并且力没有施加在块状密封体18的表面的点上而是施加在其表面的面上。因此，用相对较小的力就能够使基板母体11与上模17b脱开。当然，可以采用未使用层合薄膜17c而是使用用于在模塑后松开基板母体11的脱模销的、结构的模具。
接下来，参照图20至22(图1中的步骤114至117)对从凸起传送步骤直到切割步骤进行说明。图20和21为凸起传送步骤中的基板母体11的侧视图，而图22为切割步骤中的基板母体11的侧视图。
首先，如图20所示，将由凸起保持工具20保持的多个球形焊接凸起21浸入到焊剂容器中，从而让焊接凸起21的表面涂上焊剂。之后，利用焊剂的粘接力将多个焊接凸起21同时暂时地焊接在基板母体11的凸起电极形成表面的凸起基底金属图案15b上(图1中的步骤114)。这些焊接凸起21由例如铅(Pb)/锡(Sn)焊料形成。至于焊接凸起21的材料，可以采用无铅焊料例如锡/银(Ag)焊料。对于每个单元产品区域UDR而言焊接凸起21可以都连接在一起，但是从提高焊接凸起传送步骤的生产量看，最好，同时连接用于多个单元产品区域UDR的焊接凸起21。随后，在加热到大约220℃的温度时对焊接凸起21进行重熔以将其固定在凸起基底金属图案15b上，并形成凸起电极21a(图1中的步骤115)。之后，采用合成洗涤剂清除基板母体11的表面上的焊接残余物等，由此完成焊接凸起传送步骤(步骤116)。
接着将基板母体11翻转并且用胶带等将基板母体11的零部件安装表面侧上的块状密封体18牢牢地固定。随后，如图22所示，按照与在圆晶1W的切割步骤中相同的方式，使用切割刀22从基板母体11的背面切割基板母体11和块状密封体18(图1中的步骤117)。因此，如图23和24所示，同时获得例如BGA(球栅阵列)包装类型的多个半导体器件23。图23为这样获得的半导体器件23的立体图，而图24为图23中B-B线的剖视图。配线基板11a为通过切割基板母体11而获得的部件。通过凸起电极8将晶片IC安装在配线基板11a的零部件安装表面上。覆盖着晶片IC的密封体18a是通过切割块状密封体18而获得的部件。另一方面，凸起电极21a与配线基板11a的凸起电极形成表面连接。这些凸起电极21a焊接在凸起基底金属图案15b上，并且布置在配线基板11a的凸起电极形成表面上的格栅状交点处。
在第一实施方案中，半导体器件23如此形成：在晶片IC的背面上的密封体18a的厚度D1大于晶片IC和配线基板11a之间的间隙的长度D2(即充入到该间隙的密封体18a的厚度)并且小于配线基板11a(基板母体11)的厚度D3。更具体地说，长度D2例如大约为100μm，厚度D1例如大约为200μm，为长度D2的两倍。密封体18a中包含有填充剂例如硅石，但是填充剂的含量被设定得相当低，并且密封体18a(块状密封体18)的线性膨胀系数较高。密封体18a(块状密封体18)的线性膨胀系数高于配线基板11a(基板母体11)。该结构构成的原因如下。如图25所示，当将晶片IC安装在基板母体11上时，由于晶片IC和基板母体11之间的线性膨胀系数的差异，所以基板母体11可以挠曲，从而零部件安装表面侧为凸形，而凸起电极形成表面侧为凹形。如果基板母体11的挠曲在上述用密封树脂模塑该晶片IC之后较大，则密封体18a在基板主体11和块状密封体18的切割步骤(图1中的步骤117)中将碎裂，从而导致产量下降，或者当将这样切割出的每个半导体器件23安装到配线基板例如印刷线路板上时，由于半导体器件23的挠曲，会在半导体器件23和配线基板之间出现连接不良。半导体器件23和配线基板之间的连接不良的问题随着半导体器件23的尺寸的增大而变得明显。另一方面，根据该第一实施方案的上述结构，每个晶片IC的背面上的密封体18a的厚度D1大于晶片IC和配线基板11a之间的间隙的长度D2，并且密封体18a(块状密封体18)的线性膨胀系数设定为高于配线基板11a(基板母体11)，由此如图26中所示可纠正基板母体11的挠曲。因此，可以减小或防止在切割步骤(图1中的步骤117)的密封体18a中出现碎裂，因此可以改善该半导体器件23的产量。还可以减小该半导体器件23从基板母体11中切出之后的挠曲。因此，也可以减小或防止在安装半导体器件23时的不良连接。而且，由于如上所述使包含在块状密封体18中的填充剂量相当小，所以可以减小出现问题的可能性，例如填充剂妨碍模塑步骤中即将进入到晶片IC和基板母体11之间的间隙的密封树脂的流动，并且还可以减小出现例如填充剂封闭排气孔的这种问题的可能性。因此，可以进一步降低孔隙出现的可能性。另外，如果每个晶片IC的背面的厚度D1做得太大，则半导体器件23变厚，因此妨碍了半导体器件23的尺寸和厚度减小。因此在该第一实施方案中，将厚度D1设定为小于配线基板11a(基板母体11)的厚度D3，由此可以减小半导体器件23的厚度。
下面对具有上述模塑装置17的模塑设备的示例进行说明。
图27示出一自动模塑设备25的示例。该自动模塑设备25包括一板晶布置部分26、一板晶部件输送装置27、基板装载机28、一基板布置部分29、一载入部分30a、模塑装置17、浇口断开部分31、输出部分30b和基板卸载机32。倒装片安装步骤之后且模塑之前的基板母体11由基板装载机28装在自动模塑设备25内，并且布置在基板布置部分29中，然后通过载入部分30a安放在模塑设备17中的下模。该基板母体11在模塑设备17中经过模塑步骤之后输送到浇口断开部分31，其中将留在树脂入口中的树脂去除。然后通过输出部分30b将该基板母体11输送给基板卸载机32，其中将基板母体11向外取出。
接下来，参照图28至34对自动模塑设备25中的模塑装置17的结构示例进行说明。图28为处于相互叠置状态的模塑装置17的下模17a和上模17b的平面图，图29为图28所示的下模17a的模塑表面的平面图，图30为图28所示的上模17b的模塑表面的平面图，图31为图28中C-C线的剖视图，图32为在基板母体11的夹紧状态下、图28中的C-C线的剖视图，图33为图28中E-E线的剖视图，图34为在基板母体11的夹紧状态下、图28中E-E线的剖视图。符号X表示第一方向，而符号Y表示与第一方向垂直的第二方向。
坩埚支架17a1沿着下模17a的模塑表面(与上模17b相对的表面)的第一方向X设置在左边。在坩埚支架17a1中，多个坩埚17a2沿着第二方向Y以所要求的间隔并排布置。这些坩埚17a2为模塑材料供应口，并且在这些坩埚17a2中分别布置有柱塞17a3。这些柱塞17a3为用于将位于坩埚17a2中的模塑材料注入到空腔CB中并且使之保持在加压状态下的组成部分。在该图中示出下柱塞。
在位于下模17a的模塑表面上的坩埚支架17a1的一侧上设有下模腔基座17a4。基板母体11在将晶片IC安装在其上之后被安放在下模腔基座17a4上。在下模腔基座17a4的模塑表面的一个长边附近且沿着该长边设置有多个导销17a5。通过将导销17a5插入到形成在基板母体的导孔GH来进行基板母体11的定位。虽然在这里描述了只在坩埚支架17a1的一个侧面上具有模塑部分的模塑装置17，但是本发明并不限于此。例如，可以使用在坩埚支架17a1的左右侧均具有模塑部分的模塑装置17。在该情况中，单个模塑步骤就能够模塑两个基板母体11。
残料块(cull block)17b2在与下模17a的坩埚支架17a1相对的位置处设置在上模17b的模塑表面上。用于残料和流道的沟槽17b3以沿着第二方向Y延伸的状态形成在残料块17b2中。多个孔17b4沿着第二方向Y以预定的间隔形成在沟槽17b3中，并且脱模销17b5从孔17b4中局部暴露出。脱模销17b5用来使残留在残料和流道中的树脂与上模17b脱离，并且布置成可以沿着与上模17b的模塑表面垂直的方向运动。
上型腔块17b6安装在靠近上模17b的残料块17b2、并且与下模17a的下模腔基座17a4相对的位置处。上型腔17b1形成在上型腔块17b6的中央附近。上型腔17b1的平面尺寸大于基板母体11的产品区域DR。其沿着第一方向X的尺寸为例如大约60mm，其沿着第二方向Y的尺寸为例如大约148mm。上型腔17b1的深度为例如0.45mm。
在上型腔17b1和沟槽17b3之间形成有多个浇口17b7，从而在模腔和沟槽之间形成连接。这些浇口17b7为在让从沟槽17b3流向浇口的熔融密封树脂能够流进空腔CB中时所用的入口。另外，在上型腔17b1的另一个长边中形成有沿着远离上型腔17b1的方向延伸的多个排气孔17b8。这些排气孔17b8用来在将密封树脂注入到上型腔17b1中时从树脂填充部分将气体排向外面。每个排气孔17b8的深度为例如大约40μm。通过这样形成多个排气孔17b8，从而在注入树脂时可以令人满意地从树脂填充部分将气体排向外面，并且可以按照令人满意的方式将密封树脂注入到空腔CB中。在图32和34中示出这样一种状态，其中基板母体11和层合薄膜17c在夹紧基板母体11时局部进入到排气孔17b8。在上模17b中形成有真空吸气孔17b9。层合薄膜17c通过真空吸气孔17b9被真空吸附，并且与上模17b的模塑表面紧密接触。
现在参照图35至37对该第一实施方案中的用于多个晶片IC的模塑方法进行说明。图35为沿着模塑步骤中的模塑装置17的、在图28中的F-F线的剖视图，图36为在模塑步骤中的操作流程图。
在图35中示出位置坐标，用来显示出处于熔融状态的密封树脂18m的前端位置和图36的操作流程图中的时间之间的关系。在图36中，符号G表示密封树脂18m的注入方向，并且符号H表示在空腔CB内的气体的排气方向。图36显示出各个部分的操作与时间的关系。在同图中，顶部阶段表示用于基板母体11的夹紧压力，位于顶部阶段下面的阶段表示模具的位置，再下面的阶段表示密封树脂18m的树脂注入位置，底部阶段表示在真空腔室17d内的真空度。基板母体11的夹紧压力不是施加在基板母体11的实际压力值，而是假定在上模17b相对于基板母体11的相对位置处施加于基板母体11的压力。也就是说，通过在上模17b和基板母体11之间的相对位置(距离)来控制基板母体11的夹紧压力。该模塑装置17为这样一种类型，其中上模17b固定，而下模17a上下运动。因而断定基板母体11的夹紧压力由下模17a的垂直运动量来控制。虽然没有具体限定，但是下面的说明基于这样的假设，即基板母体11的厚度公差大约为±50至±70，并且误差大约为±15。
首先，在时刻t1，真空腔室17d的内压开始降低，同时使下模17a上升，从而使模塑装置17中的上模17b的模塑表面逐渐靠近基板母体11的零部件安装表面，并且设定在例如大约133.322Pa(＝1托)处。在时刻t1处，打开模具，使下模17a和上模17b相互间隔开，并且还没有开始将密封树脂18m注入到空腔CB中。下模17a继续上升，然后在上模17b的模塑表面与基板母体11的零部件安装表面邻接的时刻t2处，下模17a进一步升高例如20μm，下模17a的运动在用于基板母体11的下模17a和上模17b的夹紧压力的初始压力(第一夹紧压力)p1处停止。这时，如果基板母体11的厚度为预定值，则上模17b从基板母体11的零部件安装表面下沉大约20μm，从而使得上模17b的每个排气孔17b8中能够保持大约为20μm深的孔区域。如果基板母体11的厚度比预定值大出大约+15μm，则上模17b从基板母体11的零部件安装表面下沉大约35μm，从而使得上模17b的每个排气孔17b8中能够保持大约5μm深的孔区域。另外，如果基板母体11的厚度小于预定值大约-15μm，则上模17b从基板母体11的零部件安装表面下沉大约5μm，从而使得上模17b的每个排气孔17b8中保持大约为35μm深的孔区域。在与基板母体11的厚度相关的上述所有情况中，因为确保了排气孔17b8中的孔区域，从而可以使得空腔CB内的气体能够按照令人满意的方式向外排出。之后，使空腔CB的内压降低，并且将基板母体11的夹紧压力设定在初始压力p1处。在该状态下，在时刻t3(坐标x1)处，开始通过浇口17b7将密封树脂18m注入到空腔CB中。
然后，连续地将密封树脂18m注入到空腔CB中，同时将真空腔室17d的内压和用于基板母体11的夹紧压力保持在上述水平处，在时刻t4(坐标x2)，再次使下模17a开始上升，上升例如大约20μm。然后，在基板母体11的夹紧压力变为最终压力(第二夹紧压力)p2的时刻t5(在密封树脂18m到达排气孔17b8之前的坐标x3)，下模17a的上升停止。时刻t4为密封树脂18m沿着树脂注入方向G覆盖整个最终阶段晶片IC但是没有到达排气孔17b8的时刻。时刻t5为密封树脂18m刚到达排气孔17b8之前的坐标x3的时刻。最终压力p2为能够承受密封树脂18m的注入压力的值。这时，如果基板母体11的厚度为预定值，则上模17b从基板母体11的零部件安装表面下沉大约40μm。如果基板母体11的厚度比预定值大出大约+15μm，则上模17b从基板母体11的零部件安装表面下沉大约55μm。因此，在基板母体的厚度为预定值以及在其比预定值大出大约+15μm的情况下，形成在上模17b中的排气孔17b8几乎完全被部分基板母体11和层合薄膜17d堵塞，从而不可能通过形成孔隙让气体向外排出。但是，由于孔隙形成在产品区域DR外面，所以对于所得到的产品而言不会出现任何特别的问题。另外，在基板母体11的厚度小于预定值大约-15μm的情况下，上模17b从基板母体11的零部件安装表面下沉大约25μm，从而使得上模17b的排气孔17b8中能够保持大约为15μm的孔区域。在该情况中，由于确保了排气孔17b8的孔区域，所以可以使得在空腔CB内的气体能够按照令人满意的方式向外排出。此外，在与基板母体11的厚度相关的上述所有情况中，没有过分确保排气孔17b8的孔区域。因此，密封树脂18m不会从排气孔17b8泄漏。然后，在将密封树脂18m注入到空腔CB结束之后，转到从模塑装置17中将基板母体11取出的步骤。进行烘烤固化大约2分钟，同时将夹紧压力保持在最终压力p2处。在该处理期间，在时刻t6，使真空腔室17d的内压回到大气压以完成该处理。
如图46所示，在模塑装置17内的真空腔室17d中布置有能够将多块上述的这种基板母体11供应给模具同时保持这些基板母体11的基板装载机28和能够从模具中将树脂密封后的多块基板母体11排出并且保持它们的基板卸载机32，由此可以重复进行树脂密封步骤多次同时保持真空状态。因此，与在每个树脂密封步骤处都必须使真空腔室17d的内压回到大气压的情况相比，可以进一步提高生产率。
因此，在该第一实施方案中，不仅空腔CB的内部处于负压状态，而且由下模17a和上模17b作用于基板母体11的夹紧压力在密封树脂18m的位置处于空腔CB中的中间位置处(更具体地说沿着树脂注入方向的最终阶段晶片IC被密封的位置)时从低变高，由此即使在基板母体11的厚度在公差范围内变化的情况下也能够按照令人满意的方式完成模塑。如上所述，在基板母体11的厚度大于公差范围内的预定值的情况下，如果用于基板母体11的夹紧压力从一开始就设定得太大，则排气孔17b8被基板母体11的下沉部分和层合薄膜封闭，从而使之不能让空腔CB内的气体向外排出，因此在晶片IC的背面上尤其在晶片IC和基板母体11之间的间隙中形成孔隙。另一方面，在该第一实施方案中，基板母体11的夹紧压力一开始设定得较低，并且在确保排气孔17b8中的孔的同时进行模塑，从而可以使得空腔CB内的气体能够以令人满意的方式向外排出。因此，即使在基板母体11比公差范围内的预定值更厚的情况下，可以将密封树脂注入到空腔CB中，且不会在空腔CB内的产品区域中和在晶片IC与基板母体11之间的间隙中形成孔隙。因此，可以提高采用该倒装片安装方法的半导体器件的产量。图37示出按照比较方式形成在例如24个半导体晶片中的孔隙数。当压力没有降低且没有采用上述的这种两阶段夹紧时，所形成的孔隙数在晶片IC和基板母体11之间的间隙为3/27，在晶片IC的背面上为8/27。另一方面，当压力降低时且采用两阶段夹紧时，所形成的孔隙数在晶片IC和基板母体11之间的间隙中为0/27，在晶片IC的背面上也为0/27。
在基板母体11为公差范围内比预定值更薄的情况下，如果基板母体11的夹紧压力保持较低直到最后，则确保排气孔17b8中的孔数大于所需要的数量，从而密封树脂18m从排气孔17b8向外泄漏，并且由于这样而泄漏的密封树脂18m，所以变得不可能在模塑步骤之后自动地输送基板母体11。另一方面，在该第一实施方案中，虽然一开始将基板母体11的夹紧压力设定得较低，但是在密封树脂18m刚到达排气孔17b8之前该夹紧压力从初始压力p1上升至最终压力p2，由此即使基板母体11为公差范围内比预定值薄时，也可以防止在密封树脂18m到达排气孔17b8的最终阶段中留在排气孔17b8中的孔量变得太大，并且由此可以防止密封树脂18m通过排气孔17b8向外泄漏。因此，可以消除例如基板母体11在模塑之后由于密封树脂18m的泄漏而不再能够自动输送的问题。因此，可以提高采用了倒装片安装方法的半导体器件的生产率。
(第二实施方案)
在该第二实施方案中，将对采用具有可动排气孔的模具、模塑倒装片安装在基板母体11上的多个晶片IC的技术进行说明。
图38为该第二实施方案中所使用的模塑装置17的平面图，示出处于相互叠置状态的下模17a和上模17b，图39为图38所示的模塑装置17中的上模17b的模塑表面的平面图，图40为图38中J-J线的剖视图，图41为在基板母体11处于夹紧状态下、图38中J-J线的剖视图，图42为图38中K-K线的剖视图，图43为在基板母体11处于夹紧状态下、图38中K-K线的剖视图，图44为图38所示的区域L的放大平面图。该第二实施方案中所使用的模塑装置17中的下模17a的结构与第一实施方案中的相同。
在该第二实施方案中，可动销35分别布置在形成于模塑装置17的上模17b中的排气孔17b8的通道中间。在闭合模塑装置17之前，可动销35的下端部分从上模17b的模塑表面伸出。沟槽35a分别形成在可动销35的下端面中，并且构成排气孔17b8的通道的一部分。弹性部件36例如盘簧或板簧安装在可动销35的上端面(与可动销35的下端面相对)上。根据该结构，当该模塑装置17闭合以夹紧基板母体11从而使之由下模17a和上模17b夹住时，可动销35受到基板母体11的零部件安装表面的推压而向上运动，从而位于可动销35上面的弹性部件36受到压缩，同时可动销35的下端面利用来自弹性部件36的排斥力而压在基板母体11的零部件安装表面上。因此，即使在基板母体11的厚度出现变化的情况下、或者即使在通过基板母体11的零部件安装表面上的配线(导电图案)来形成凸凹的情况下，当基板母体由模塑装置17夹紧时，伸入到排气孔17b8中的可动销35的下端面，以自动地对应于位于该零部件安装表面上的相应位置处的基板母体11的零部件安装表面的状态，与基板母体11紧密接触。这时，即使在沿着可动销35的垂直方向的停止位置由于基板母体11的厚度变化或者根据零部件安装表面的状态而不同的情况下，如果形成在可动销35的下端面中的沟槽35a的深度恒定，则也可以自动地使排气孔17b8的深度恒定。因此，可以使树脂填充部分中的气体在密封树脂注入期间能够按照令人满意的方式向外排出，因此可以按照令人满意的方式将密封树脂注入到空腔CB中。在模塑步骤中，将树脂注入压力直接施加在排气孔17b8上，但是由于其面积较小，所以弹性部件36相对于可动销35的弹性力可以为能够稍微推动基板母体11的负载。最好将弹性部件36的弹性力设定为比基板母体11的模具17的夹紧压力(例如，49MPa(500kg/cm2))低得多的值，而且不会引起基板母体的变形或损坏，并且高于树脂注入时施加在排气孔17b8上的压力，能够防止树脂泄漏。例如，弹性部件36的弹性力为大约6.86MPa(70kg/cm2)的负载。另外，弹性部件36的弹性力设定成给予可动销例如大约为100至200μm的可动量。
在上述模塑装置17中，如图44所示，每个排气孔17b8沿着从上型腔17b1开始的流动通道可以分成四个部分，它们为可动销前部37a、可动销部分(或排气孔主要部分，与每个沟槽35a对应)37b、可动销后部37c和打开部分。可动销前部37a中的排气孔17b8的深度为例如大约50至60μm。在该情况中，如果假设基板母体11的厚度误差为例如大约±30μm，则即使在基板母体11最厚的情况下，也能够在可动销前部37a中确保大约为30至40μm的排气孔17b8的有效深度。可动销35的切割深度为(沟槽35a的深度)例如大约40至50μm。在可动销后部37c中，将排气孔17b8的深度设定为大约50至60μm就足够了。这时因为可动销后部37c与深度大约为150μm的打开部分邻接。因此，如上所述通过使排气孔17b8的主要部分的有效深度与基板母体11的厚度无关地保持恒定，从而可以有效地防止树脂泄漏，并且不会使模塑装置17的夹紧力过大。在基板母体11沿着公差的负方向较薄的情况下，如上所述容易出现树脂泄漏，但是在用于该第二实施方案中的模塑装置17中，由于可动销35在弹性部件36的弹性力作用下被轻轻地下压并且没有受到树脂注入压力的直接影响，所以可以防止树脂从排气孔17b8中泄漏。此外，在每个排气孔17b8中，可动销前部37a的深度和可动销后部37c的深度彼此不同，即可动销前部37a比可动销后部37c深。通过这样使得可动销前部37a更深，从而即使在基板母体11的厚度变化时，也可以防止排气孔17b8由于其变化而被堵塞，因此可以可靠地确保排气孔17b8中的孔区域。每个排气孔17b8中的可动销前部37a的排气宽度P小于可动销35的直径Q。例如，最好将可动销35的直径Q设定为大约5mm，可动销前部37a的排气宽度P设定为大约4mm，可动销后部37c的排气宽度S设定为大约5mm，可动销35的下端面中的沟槽35a的宽度R设定为大约2至3mm。因此，即使在基板母体11沿着厚度公差的负方向形成得较薄时，也可以通过可动销35来防止密封树脂的泄漏，因此可以可靠地防止密封树脂的泄漏。
图45为根据该第二实施方案的模塑工序的操作流程图。在该第二实施方案中，夹紧压力没有在两个阶段中变化，而是从模塑过程的一开始到最后都保持恒定。
更具体地说，如第一实施方案一样，真空腔室17d的内压在时刻t1开始降低；例如将其设定为大约133.322Pa(＝1托)。之后，使下模17a逐渐上升，从而使模塑装置17中的上模17b的模塑表面靠近基板母体11的零部件安装表面。随后，在上模17b的模塑表面抵靠在基板母体11的零部件安装表面上的时刻t2处，将下模17a进一步升高，并且当基板母体11的夹紧压力变成压力p3时停止，然后该基板母体11由下模17a和上模17b而夹紧。将压力p3设定在初始压力p1和最终压力p2之间。之后，使基板母体11的夹紧压力为p3，然后在该状态中，在时刻t3(坐标x1)，通过浇口17b7开始将密封树脂18m注入到空腔CB中。在不改变空腔CB的内压和夹紧压力的情况下将密封树脂18m注入到空腔CB中，从而完成模塑过程。随后，在将夹紧压力保持在p3处的同时，进行烘烤固化。在该烘烤固化期间，在时刻t6，真空腔室17d的内压回到大气压，并且从模塑装置17中将基板母体11取出以完成该过程。
如图48所示，在模塑装置17内的真空腔室17d中布置有能够将上述的多块这种基板母体11供应给模具同时保持着这些基板母体的基板装载机28和能够从模具中排出树脂密封后的多块基板母体11同时保持着它们的基板卸载机32，由此可以在保持真空状态的同时重复进行树脂密封步骤多次。因此，与在每一次树脂密封步骤处都必须使真空腔室17d的内压回到大气压的情况相比，可以进一步提高生产率。
在上述该第二实施方案中，即使在基板母体11的厚度出现变化的情况下，尤其在基板母体11的厚度大于公差范围内的预定值时，一旦基板母体11如上所述由下模17a和上模17b而夹紧，则可动销35向上运动与基板母体11的厚度对应的量，并且可以确保每个排气孔17b8中的气流通道，从而可以按照令人满意的方式将密封树脂18m充入到空腔CB中。因此，可以提高采用了倒装片安装方法的半导体器件的产量。
另一方面，即使在基板母体11的厚度出现变化时，尤其在基板母体11的厚度小于公差范围内的预定值时，一旦基板母体11如上所述由下模17a和上模17b而夹紧，则可动销35向上运动与基板母体11的厚度对应的量，并且基板母体11的零部件安装表面在位于可动销35上面的弹性部件的弹性力作用下被适当下压。因此不会出现密封树脂18m从排气孔17b8泄漏到基板母体11的零部件安装表面上的问题。因此，可以提高采用了倒装片安装方法的半导体器件的产量。
虽然上面已经以实施方案的方式对本发明进行了具体说明，但是不用说本发明并不限于上述实施方案，并且在不脱离本发明主旨的范围内可以作出各种变化。
例如，虽然在第一和第二实施方案中本发明应用于MPA式半导体器件制造方法，但是本发明并不限于此，本发明还可以应用于用密封树脂模塑每个单独晶片的普通模塑过程。
虽然在第一和第二实施方案中对只是将通过倒装片安装方法安装的晶片安装在基板上的情况进行了说明，但是本发明还可以应用于在通过倒装片安装方法安装在基板上的晶片和通过引线接合法安装在基板上的晶片两者的混合状态下、模塑多个晶片的模塑方法，例如SIP(包装系统)。
虽然在上面的说明中本发明主要应用于背景应用领域的BGA半导体器件的制造方法，但是本发明并不限于此，本发明还可以应用于各种其它方法。例如，本发明还可以应用于扁平电极片布置成阵列的LGA(焊接点格栅阵列)包装式半导体器件的制造方法。
本发明可以应用于半导体器件制造业。

Claims (14)

1.一种制造半导体器件的方法，该方法包括以下步骤：
(a)提供一基板；
(b)通过凸起电极将半导体晶片安装在该基板的主表面上；
(c)将其上安装有半导体晶片的上述基板安放到树脂模具的下模的模塑表面上；
(d)降低模具的空腔的内压；
(e)夹紧该基板以便使之由模具的下模和上模夹着，之后将密封树脂注入到模具的空腔中以及基板表面和与基板表面相对的半导体晶片的表面之间，从而密封该半导体晶片，
步骤(e)包括以下步骤：
(e1)通过下模和上模以第一夹紧压力夹紧所述基板；
(e2)在步骤(e1)之后，通过模具空腔的注入口注入密封树脂；
(e3)在步骤(e2)之后，在密封树脂到达模具中的注入口和排气孔之间的中间位置时通过下模和上模以高于第一夹紧压力的第二夹紧压力夹紧所述基板。
2.如权利要求1所述的方法，其特征在于，所述基板为多层配线基板。
3.如权利要求2所述的方法，其特征在于，所述多层配线基板为树脂薄膜和金属薄片的层叠制品。
4.一种制造半导体器件的方法，该方法包括以下步骤：
(a)提供具有产品区域的一基板，所述产品区域包括多个单元产品区域；
(b)通过凸起电极将半导体晶片分别安装在上述多个单元产品区域上；
(c)将其上安装有半导体晶片的基板安放到树脂模具的下模的模塑表面上；
(d)降低模具的空腔的内压；
(e)夹紧该基板以便使之由模具的下模和上模夹着，之后将密封树脂注入到模具的空腔中以及基板表面和与基板表面相对的半导体晶片的表面之间，从而形成将产品区域中的半导体晶片一起密封的块状密封体，
步骤(e)包括以下步骤：
(e1)通过下模和上模以第一夹紧压力夹紧所述基板；
(e2)在步骤(e1)之后，通过模具空腔的注入口注入密封树脂；
(e3)在步骤(e2)之后，在密封树脂到达模具中的注入口和排气孔之间的中间位置时通过下模和上模以高于第一夹紧压力的第二夹紧压力夹紧所述基板。
5.如权利要求4所述的方法，其特征在于，所述基板为多层配线基板。
6.如权利要求5所述的方法，其特征在于，所述多层配线基板为树脂薄膜和金属薄片的层叠制品。
7.如权利要求4所述的方法，其特征在于，在步骤(e)之后还包括以下步骤：
(f)将凸起电极形成到基板的背面上；
(g)在步骤(f)之后，将该块状密封体和基板切割成每个单元产品区域。
8.一种制造半导体器件的方法，该方法包括以下步骤：
(a)提供一基板；
(b)通过凸起电极将半导体晶片安装在基板的主表面上；
(c)将其上安装有半导体晶片的基板安放到树脂模具的下模的模塑表面上；
(d)降低模具的空腔的内压；
(e)夹紧该基板以便使之由模具的下模和上模夹着，之后将密封树脂注入到模具的空腔中以及基板表面和与基板表面相对的半导体晶片的表面之间，从而密封该半导体晶片，
所述模具包括：
与空腔连通的排气孔；
伸入到排气孔中的可动销，
所述可动销设置成可以分别在弹性部件的作用下沿着与模塑表面相交的方向操作，并且所述可动销具有形成于与基板相对的表面中的沟槽，
其中在步骤(e)中，当基板由下模和上模夹着而被夹紧时，所述可动销由基板推压并且反过来利用弹性部件的排斥力推压所述基板，从而通过排气孔和沟槽将空腔内的气体向空腔外面排出，
并且所述步骤(e)包括以下步骤：
(e1)通过下模和上模以第一夹紧压力夹紧所述基板；
(e2)在步骤(e1)之后，通过模具空腔的注入口注入密封树脂；
(e3)在步骤(e2)之后，在密封树脂到达模具中的注入口和排气孔之间的中间位置时通过下模和上模以高于第一夹紧压力的第二夹紧压力夹紧所述基板。
9.如权利要求8所述的方法，其特征在于，所述基板为多层配线基板。
10.如权利要求9所述的方法，其特征在于，所述多层配线基板为树脂薄膜和金属薄片的层叠制品。
11.一种制造半导体器件的方法，该方法包括以下步骤：
(a)提供具有产品区域的一基板，所述产品区域包括多个单元产品区域；
(b)通过凸起电极将半导体晶片分别安装在上述多个单元产品区域上；
(c)将其上安装有半导体晶片的基板安放到树脂模具的下模的模塑表面上；
(d)降低模具的空腔的内压；
(e)夹紧该基板以便使之由模具的下模和上模夹着，之后将密封树脂注入到模具的空腔中以及基板表面和与基板表面相对的半导体晶片的表面之间，从而形成将产品区域中的半导体晶片一起密封的块状密封体，
所述模具包括：
与空腔连通的排气孔；
伸入到排气孔中的可动销，
所述可动销设置成可以分别在弹性部件的作用下沿着与模塑表面相交的方向操作，并且所述可动销具有形成于与基板相对的表面中的沟槽，
其中在步骤(e)中，当基板由模具的下模和上模夹着而被夹紧时，所述可动销由基板推压并且反过来利用弹性部件的排斥力推压所述基板，从而通过排气孔和沟槽将空腔内的气体向空腔外面排出，
并且所述步骤(e)包括以下步骤：
(e1)通过下模和上模以第一夹紧压力夹紧所述基板；
(e2)在步骤(e1)之后，通过模具空腔的注入口注入密封树脂；
(e3)在步骤(e2)之后，在密封树脂到达模具中的注入口和排气孔之间的中间位置时通过下模和上模以高于第一夹紧压力的第二夹紧压力夹紧所述基板。
12.如权利要求11所述的方法，其特征在于，所述基板为多层配线基板。
13.如权利要求12所述的方法，其中所述多层配线基板为树脂薄膜和金属薄片的层叠制品。
14.如权利要求11所述的方法，其特征在于，在步骤(e)之后还包括以下步骤：
(f)将凸起电极形成到基板的背面上；
(g)在步骤(f)之后，将该块状密封体和基板切割成每个单元产品区域。
CNB2004101046070A 2003-12-22 2004-12-22 半导体器件的制造方法 Expired - Fee Related CN100433279C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003424923A JP4243177B2 (ja) 2003-12-22 2003-12-22 半導体装置の製造方法
JP2003-424923 2003-12-22
JP2003424923 2003-12-22

Publications (2)

Publication Number Publication Date
CN1638071A CN1638071A (zh) 2005-07-13
CN100433279C true CN100433279C (zh) 2008-11-12

Family

ID=34675409

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004101046070A Expired - Fee Related CN100433279C (zh) 2003-12-22 2004-12-22 半导体器件的制造方法

Country Status (5)

Country Link
US (1) US7371606B2 (zh)
JP (1) JP4243177B2 (zh)
KR (1) KR20050063700A (zh)
CN (1) CN100433279C (zh)
TW (1) TW200524062A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI654692B (zh) 2017-10-18 2019-03-21 日商三菱電機股份有限公司 半導體裝置之製造方法

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003243435A (ja) * 2002-02-14 2003-08-29 Hitachi Ltd 半導体集積回路装置の製造方法
DE112004002862T5 (de) * 2004-05-20 2007-04-19 Spansion Llc, Sunnyvale Verfahren zum Herstellen einer Halbleitervorrichtung und Halbleitervorrichtung
JP2006073586A (ja) * 2004-08-31 2006-03-16 Renesas Technology Corp 半導体装置の製造方法
US7482193B2 (en) * 2004-12-20 2009-01-27 Honeywell International Inc. Injection-molded package for MEMS inertial sensor
DE102005020427A1 (de) * 2005-04-29 2006-11-09 Infineon Technologies Ag Verfahren und Gießformwerkzeug zur Herstellung einer Schutzschicht an integrierten Bauelementen
JP4587881B2 (ja) * 2005-06-10 2010-11-24 サンユレック株式会社 樹脂封止装置
JPWO2006134891A1 (ja) * 2005-06-16 2009-01-08 千住金属工業株式会社 モジュール基板のはんだ付け方法
US7491567B2 (en) * 2005-11-22 2009-02-17 Honeywell International Inc. MEMS device packaging methods
US20070114643A1 (en) * 2005-11-22 2007-05-24 Honeywell International Inc. Mems flip-chip packaging
JP4954591B2 (ja) * 2006-04-13 2012-06-20 シャープ株式会社 発光装置およびその製造方法
US20070243667A1 (en) * 2006-04-18 2007-10-18 Texas Instruments Incorporated POP Semiconductor Device Manufacturing Method
JP2008047573A (ja) * 2006-08-11 2008-02-28 Matsushita Electric Ind Co Ltd 樹脂封止型半導体装置の製造装置、樹脂封止型半導体装置の製造方法、および樹脂封止型半導体装置
KR101135740B1 (ko) * 2006-08-29 2012-04-16 파나소닉 주식회사 발광 광원 및 그 제조 방법
JP5054954B2 (ja) 2006-09-22 2012-10-24 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US7927923B2 (en) * 2006-09-25 2011-04-19 Micron Technology, Inc. Method and apparatus for directing molding compound flow and resulting semiconductor device packages
JP5140517B2 (ja) * 2008-08-07 2013-02-06 アピックヤマダ株式会社 樹脂モールド装置および樹脂モールド方法
JP5341556B2 (ja) * 2008-09-30 2013-11-13 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置の製造方法
TWI416636B (zh) * 2009-10-22 2013-11-21 Unimicron Technology Corp 封裝結構之製法
KR101708272B1 (ko) 2009-10-28 2017-02-21 삼성전자주식회사 반도체 패키지의 제조 장치 및 반도체 패키지의 제조 방법
JP5490605B2 (ja) * 2010-04-28 2014-05-14 住友重機械工業株式会社 樹脂封止装置及び樹脂封止方法
US8766426B2 (en) * 2010-09-24 2014-07-01 Stats Chippac Ltd. Integrated circuit packaging system with warpage control and method of manufacture thereof
KR101425479B1 (ko) * 2011-12-07 2014-08-04 콘티넨탈 오토모티브 시스템 주식회사 카드형 무선 송수신기 제조 방법
KR20130071792A (ko) * 2011-12-21 2013-07-01 삼성전자주식회사 Ｍｕｆ용 ｐｃｂ 및 그 ｐｃｂ 몰딩 구조
CN105977223B (zh) * 2012-03-01 2018-11-27 日月光半导体制造股份有限公司 不规则形状的封装结构及其制造方法
US8796049B2 (en) * 2012-07-30 2014-08-05 International Business Machines Corporation Underfill adhesion measurements at a microscopic scale
KR101398016B1 (ko) 2012-08-08 2014-05-30 앰코 테크놀로지 코리아 주식회사 리드 프레임 패키지 및 그 제조 방법
US9386701B2 (en) * 2012-11-30 2016-07-05 Samsung Electro-Mechanics Co., Ltd. Electronic component embedded printed circuit board
JP6387256B2 (ja) * 2014-07-07 2018-09-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR101799626B1 (ko) 2014-07-31 2017-11-20 세메스 주식회사 반도체 소자 몰딩 장치
JP6020667B1 (ja) * 2015-06-19 2016-11-02 第一精工株式会社 トランスファー成形機および電子部品を製造する方法
CN105193543B (zh) * 2015-08-25 2017-04-26 国网吉林省电力有限公司电力科学研究院 抽拉格网式个体降噪耳罩的制备工艺
JP6576862B2 (ja) 2016-03-16 2019-09-18 東芝メモリ株式会社 トランスファ成型装置
JP2020502795A (ja) * 2016-12-15 2020-01-23 ルミレッズ ホールディング ベーフェー 高い近接場コントラスト比を有するｌｅｄモジュール
JP6721525B2 (ja) * 2017-03-03 2020-07-15 キオクシア株式会社 金型
CN208068673U (zh) * 2017-11-30 2018-11-09 南通斯迈尔精密设备有限公司 一种对引线框架真空吸附的半导体封装模具的型腔结构
US11419221B2 (en) 2018-05-02 2022-08-16 Eleadtk Co., Ltd. Method of forming protective film on at least one electronic module
CN110446383B (zh) * 2018-05-02 2021-03-05 毅力科技有限公司 在至少一电子模块上形成保护膜的方法
US10840209B2 (en) 2018-12-28 2020-11-17 Micron Technology, Inc. Methods and systems for manufacturing semiconductor devices
US10840210B2 (en) 2018-12-28 2020-11-17 Micron Technology, Inc. Methods and systems for manufacturing semiconductor devices
JP7147650B2 (ja) * 2019-03-20 2022-10-05 株式会社デンソー 半導体装置およびその製造方法
CN113276359B (zh) * 2020-02-19 2022-11-08 长鑫存储技术有限公司 注塑模具及注塑方法
KR20210129783A (ko) * 2020-04-20 2021-10-29 삼성디스플레이 주식회사 표시 장치, 접합 장치 및 이를 이용하는 표시 장치 제조 방법
KR102214656B1 (ko) * 2020-09-04 2021-02-10 김순희 반도체칩 보호막 형성용 몰드 내 충진제 주입 방법
TWI818248B (zh) 2021-04-07 2023-10-11 元太科技工業股份有限公司 顯示裝置及其製造方法
US11729915B1 (en) 2022-03-22 2023-08-15 Tactotek Oy Method for manufacturing a number of electrical nodes, electrical node module, electrical node, and multilayer structure
CN115666000B (zh) * 2022-12-13 2023-03-28 四川英创力电子科技股份有限公司 一种大尺寸印制板的自动化精密开料装置及方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11121488A (ja) * 1997-10-15 1999-04-30 Toshiba Corp 半導体装置の製造方法及び樹脂封止装置
JPH11274197A (ja) * 1998-01-23 1999-10-08 Apic Yamada Corp 半導体装置の樹脂封止方法及び樹脂封止装置
JP2000332035A (ja) * 1999-05-20 2000-11-30 Nec Corp 半導体装置の樹脂封止方法
JP2001135658A (ja) * 1999-11-08 2001-05-18 Towa Corp 電子部品の組立方法及び組立装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5817545A (en) * 1996-01-24 1998-10-06 Cornell Research Foundation, Inc. Pressurized underfill encapsulation of integrated circuits
JP3901427B2 (ja) * 1999-05-27 2007-04-04 松下電器産業株式会社 電子装置とその製造方法およびその製造装置
DE10127009A1 (de) * 2001-06-05 2002-12-12 Infineon Technologies Ag Kunststoffgehäuse mit mehreren Halbleiterchips und einer Umverdrahtungsplatte sowie ein Verfahren zur Herstellung des Kunststoffgehäuses in einer Spritzgußform
CA2350747C (en) * 2001-06-15 2005-08-16 Ibm Canada Limited-Ibm Canada Limitee Improved transfer molding of integrated circuit packages
JP3989329B2 (ja) * 2002-03-26 2007-10-10 富士フイルム株式会社 光機能素子およびその製造方法
JP2004134591A (ja) * 2002-10-10 2004-04-30 Renesas Technology Corp 半導体集積回路装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11121488A (ja) * 1997-10-15 1999-04-30 Toshiba Corp 半導体装置の製造方法及び樹脂封止装置
JPH11274197A (ja) * 1998-01-23 1999-10-08 Apic Yamada Corp 半導体装置の樹脂封止方法及び樹脂封止装置
JP2000332035A (ja) * 1999-05-20 2000-11-30 Nec Corp 半導体装置の樹脂封止方法
JP2001135658A (ja) * 1999-11-08 2001-05-18 Towa Corp 電子部品の組立方法及び組立装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI654692B (zh) 2017-10-18 2019-03-21 日商三菱電機股份有限公司 半導體裝置之製造方法

Also Published As

Publication number Publication date
KR20050063700A (ko) 2005-06-28
TW200524062A (en) 2005-07-16
CN1638071A (zh) 2005-07-13
JP2005183794A (ja) 2005-07-07
US7371606B2 (en) 2008-05-13
US20050133895A1 (en) 2005-06-23
JP4243177B2 (ja) 2009-03-25
TWI360848B (zh) 2012-03-21

Similar Documents

Publication Publication Date Title
CN100433279C (zh) 半导体器件的制造方法
US7445969B2 (en) Method of manufacturing a semiconductor device
US7377031B2 (en) Fabrication method of semiconductor integrated circuit device
US7271481B2 (en) Microelectronic component and assembly having leads with offset portions
US5848467A (en) Methods of making semiconductor chip assemblies
US6433419B2 (en) Face-up semiconductor chip assemblies
US5852326A (en) Face-up semiconductor chip assembly
US20050218495A1 (en) Microelectronic assembly having encapsulated wire bonding leads
JP2007036273A (ja) 半導体集積回路装置の製造方法
US20030100141A1 (en) Method and apparatus for gate blocking X-outs during a molding process
US20050106786A1 (en) Method of manufacturing a semiconductor device
JP2009521815A (ja) 開口部（ベント）を有する柔軟端子の組み込み及び方法
JP3945629B2 (ja) 封止装置
KR19990037053A (ko) 돌기 전극의 형성 방법
JP2005081695A (ja) 樹脂成形用金型
JP2007335445A (ja) 半導体装置の製造方法
KR19980022351A (ko) Bga 반도체패키지용 몰드금형의 에어벤트

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: NEC CORP.

Free format text: FORMER OWNER: RENESAS TECHNOLOGY CORP.

Effective date: 20100716

C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee

Owner name: RENESAS ELECTRONICS CO., LTD.

Free format text: FORMER NAME: NEC CORP.

COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: TOKYO, JAPAN TO: KANAGAWA, JAPAN COUNTY

CP01 Change in the name or title of a patent holder

Address after: Kanagawa, Japan

Patentee after: Renesas Electronics Corp.

Address before: Kanagawa, Japan

Patentee before: NEC ELECTRONICS Corp.

TR01 Transfer of patent right

Effective date of registration: 20100716

Address after: Kanagawa, Japan

Patentee after: NEC ELECTRONICS Corp.

Address before: Tokyo, Japan

Patentee before: Renesas Technology Corp.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081112

Termination date: 20131222