KR20130071792A - Ｍｕｆ용 ｐｃｂ 및 그 ｐｃｂ 몰딩 구조 - Google Patents

Ｍｕｆ용 ｐｃｂ 및 그 ｐｃｂ 몰딩 구조 Download PDF

Info

Publication number
KR20130071792A
KR20130071792A KR1020110139216A KR20110139216A KR20130071792A KR 20130071792 A KR20130071792 A KR 20130071792A KR 1020110139216 A KR1020110139216 A KR 1020110139216A KR 20110139216 A KR20110139216 A KR 20110139216A KR 20130071792 A KR20130071792 A KR 20130071792A
Authority
KR
South Korea
Prior art keywords
pcb
muf
molding
region
sealing material
Prior art date
Application number
KR1020110139216A
Other languages
English (en)
Inventor
변학균
김태훈
박지현
전병철
천승진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020110139216A priority Critical patent/KR20130071792A/ko
Priority to US13/674,328 priority patent/US20130161800A1/en
Priority to CN2012105644769A priority patent/CN103179788A/zh
Publication of KR20130071792A publication Critical patent/KR20130071792A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1327—Moulding over PCB locally or completely

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명의 기술적 사상은 반도체 패키지 제조 시에, PCB의 활용 면적을 넓히고, 또한 보이드 발생문제를 해결할 수 있는 MUF용 PCB 및 그 PCB 몰딩 구조를 제공한다. 그 MUF PCB는 다수의 반도체 칩들이 실장되어 밀봉되는 몰딩 영역; 및 상기 몰딩 영역의 주변으로 배치되고, 몰딩 공정 시에 몰딩용 금형이 접촉하며, 몰딩 물질이 주입되는 쪽인 제1 단면 및 상기 제1 단면에 대향하고 공기가 배출되는 쪽인 제2 단면을 구비한 주변 영역을 포함하고, 상기 몰딩 영역 내에 상기 반도체 칩들이 배치되는 영역인 액티브 영역이 상기 제1 단면으로 치우쳐 배치된다.

Description

ＭＵＦ용 ＰＣＢ 및 그 ＰＣＢ 몰딩 구조{PCB(Printed Circuit Board) for MUF(Molded UnderFill) and molding structure of the same PCB}
본 발명의 기술적 사상은 반도체 패키지에 관한 것으로, 특히 반도체 패키지 제조를 위한 인쇄회로기판(PCB: Printed Circuit Board) 및 그 PCB 상에 칩들을 MUF(Molded UnderFill) 공정으로 밀봉한 PCB 몰딩 구조에 관한 것이다.
일반적으로, COB(Chip On Board) 타입의 반도체 패키지는 반도체 칩을 PCB에 탑재하고 PCB에 형성된 소정의 회로 패턴과 반도체 칩을 전기적으로 연결시킨 후 몰드 수지로 몰딩하는 방식으로 제작되고, 이 방식은 최근 IC 카드 등에 많이 적용되고 있다. 여기서, PCB은 자체의 제조 또는 이를 이용하여 반도체 패키지 제조 시 공정 상의 스루풋(Throughput)을 향상시키기 위해 다수 개가 형성된 스트립 구조로 제조된다. 이렇게 다수 개의 PCB가 연결된 구조를 PCB 스트립이라고 한다.
이러한 PCB는 IC, LSI 등 고밀도의 입출력 핀 수를 가진 반도체 칩의 요구를 만족시키는 회로 패턴의 고밀도화와 고신뢰성을 기대할 수 있기 때문에, 최근에는 볼 그리드 어레이 패키지(Ball Grid Array Package), 핀 그리도 어레이 패키지(Pin Grid Array Package), 칩 사이즈 패키지(Chip Size Package) 등에 주로 이용되는 추세이다.
본 발명의 기술적 사상이 해결하고자 하는 과제는 반도체 패키지 제조 시에, PCB의 활용 면적을 넓히고, 또한 보이드 발생문제를 해결할 수 있는 MUF용 PCB 및 그 PCB 몰딩 구조를 제공하는 데에 있다.
본 발명의 기술적 사상이 해결하고자 하는 다른 과제는 밀봉재 누설 문제를 해결하여 몰딩 공정을 원활하게 진행하고, 또한 밀봉재 누설 문제 해결을 통해 보이드 발생을 감소할 수 있는 MUF용 PCB 및 그 PCB 몰딩 구조를 제공하는 데에 있다.
상기 과제를 해결하기 위하여, 본 발명의 기술적 사상은 다수의 반도체 칩들이 실장되어 밀봉되는 몰딩 영역; 및 상기 몰딩 영역의 주변으로 배치되고, 몰딩 공정 시에 몰딩용 금형이 접촉하며, 몰딩 물질이 주입되는 쪽인 제1 단면 및 상기 제1 단면에 대향하고 공기가 배출되는 쪽인 제2 단면을 구비한 주변 영역을 포함하고, 상기 몰딩 영역 내에 상기 반도체 칩들이 배치되는 영역인 액티브 영역이 상기 제1 단면으로 치우쳐 배치되는 것을 특징으로 하는 MUF(Molded UnderFill)용 PCB를 제공한다.
본 발명의 일 실시예에 있어서, 상기 제2 단면 방향으로 상기 액티브 영역 끝단으로부터 상기 몰딩 영역 끝단까지의 거리는 패키지 1개가 배치될 수 있는 폭 이하일 수 있다.
본 발명의 일 실시예에 있어서, 상기 MUF용 PCB는 직사각형 스트립 구조를 가지며, 상기 MUF용 PCB의 네 꼭지점 부분에만 가이드 홀(guide hole)이 형성될 수 있다. 또한, 상기 주변 영역의 상기 제2 단면 중앙 부분에는 가이드 홀이 형성되지 않으며, 상기 제2 단면 부분의 상기 MUF용 PCB의 두께는 일정할 수 있다.
본 발명의 일 실시예에 있어서, 상기 몰딩 영역은 일체형(one-body type)으로 설계되어 상기 MUF용 PCB에는 블럭 구별 영역이 존재하지 않을 수 있다.
또한, 본 발명의 기술적 사상은 상기 과제를 해결하기 위하여, 다수의 반도체 칩들이 실장되어 밀봉되는 몰딩 영역; 및 상기 몰딩 영역의 주변으로 배치되고, 몰딩 공정 시에 몰딩용 금형이 접촉하며, 몰딩 물질이 주입되는 쪽인 제1 단면 및 상기 제1 단면에 대향하고 공기가 배출되는 쪽인 제2 단면을 구비한 주변 영역을 포함하고, 상기 제2 단면 부분의 두께가 일정한 것을 특징으로 하는 MUF용 PCB을 제공한다.
본 발명의 일 실시예에 있어서, 상기 MUF용 PCB는 직사각형 스트립 구조를 가지며, 상기 MUF용 PCB의 네 꼭지점 부분에 가이드 홀(guide hole)이 형성되며, 상기 제2 단면 중앙 부분에는 가이드 홀이 형성되지 않을 수 있다.
더 나아가, 본 발명의 기술적 사상은 상기 과제를 해결하기 위하여, 상기 MUF용 PCB; 상기 MUF용 PCB 상의 상기 액티브 영역 상에 실장되는 다수의 반도체 칩들; 및 상기 몰딩 영역 상에 형성되어 상기 반도체 칩들을 밀봉하는 밀봉재;를 포함하는 PCB 몰딩 구조를 제공한다.
본 발명의 일 실시예에 있어서, 상기 밀봉재는 일체형으로 형성될 수 있고, 상기 반도체 칩들의 상면은 밀봉재로부터 노출될 수 있다. 또한, 상기 반도체 칩들 각각은 다수의 범프를 통해 상기 MUF용 PCB 상에 실장되며, 상기 밀봉재는 상기 반도체 칩들과 상기 MUF용 PCB 사이를 채울 수 있다.
본 발명의 일 실시예에 있어서, 상기 주변 영역의 제2 단면 상에는 상기 밀봉재에 의한 리저버 패턴이 형성될 수 있다.
본 발명의 일 실시예에 있어서, 상기 반도체 칩들은 상기 액티브 영역 상에 2개 이상씩 적층된 구조로 실장될 수 있다.
본 발명의 사상에 따른 MUF용 PCB 및 그 PCB 몰딩 구조는 몰딩 영역 내에서 반도체 칩들을 밀봉재가 주입되는 부분으로 치우쳐 배치되게 함으로써, 원활한 원-샷 몰딩을 가능하게 하고 보이드 발생 문제를 해결할 수 있다.
또한, PCB 상의 벤트 부분의 주변에 가이드 링을 형성하지 않음으로써, 밀봉재 누출을 방지할 수 있고, 그에 따라, 몰딩 공정을 원활하게 수행할 수 있다.
더 나아가, 밀봉재 누출 문제를 해결함으로써, 좀더 높은 압력을 가지고 밀봉재를 주입함으로써, 보이드 발생 문제를 해결할 수 있다.
도 1 내지 도 7은 본 발명의 일 실시예들에 따른 MUF용 PCB에 대한 평면도들이다.
도 8은 본 발명의 일 실시예에 따른 도 1의 MUF용 PCB를 이용한 PCB 몰딩 구조에 대한 평면도이다.
도 9는 도 2의 MUF용 PCB를 이용한 PCB 몰딩 구조에 대한 다른 실시예를 보여주는 평면도이다.
도 10은 본 발명의 일 실시예에 따른 도 1의 MUF용 PCB를 이용한 PCB 몰딩 구조에 대한 다른 실시예를 보여주는 평면도이다.
도 11은 도 8의 PCB 몰딩 구조의 I-I'부분을 절단하여 보여주는 단면도이다.
도 12는 도 9의 PCB 몰딩 구조의 Ⅱ-Ⅱ'부분을 절단하여 보여주는 단면도이다.
도 13은 도 10의 PCB 몰딩 구조의 I-I'부분을 절단하여 보여주는 단면도이다.
도 14는 도 8의 PCB 몰딩 구조의 I-I'부분을 절단하여 보여주되 도 11과는 다른 실시예의 몰딩 구조를 보여주는 단면도이다.
이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. 본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다.
이하의 설명에서 어떤 구성 요소가 다른 구성 요소에 연결된다고 기술될 때, 이는 다른 구성 요소와 바로 연결될 수도 있지만, 그 사이에 제3의 구성 요소가 개재될 수도 있다. 유사하게, 어떤 구성 요소가 다른 구성 요소의 상부에 존재한다고 기술될 때, 이는 다른 구성 요소의 바로 위에 존재할 수도 있고, 그 사이에 제3의 구성 요소가 개재될 수도 있다. 또한, 도면에서 각 구성 요소의 구조나 크기는 설명의 편의 및 명확성을 위하여 과장되었고, 설명과 관계없는 부분은 생략되었다. 도면상에서 동일 부호는 동일한 요소를 지칭한다. 한편, 사용되는 용어들은 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다.
도 1 내지 도 7은 본 발명의 일 실시예들에 따른 MUF용 PCB에 대한 평면도들이다.
도 1을 참조하면, 본 실시예에 따른 MUF(Molded UnderFill)용 인쇄회로기판(100, Printed Circuit Board: PCB)은 크게 몰딩 영역(Marea) 및 주변 영역(Parea)로 구분될 수 있다. 이러한 MUF용 PCB(100)는 수평 방향(x방향)으로 연장하는 스트립(strip) 구조를 가질 수 있다.
몰딩 영역(Marea)은 다수의 반도체 칩들이 탑재되어 밀봉재로 밀봉이 되는 영역으로서, 반도체 칩들이 탑재되는 영역인 액티브 영역(Aarea)을 포함할 수 있다. 여기서 액티브 영역(Aarea)은 몰딩 영역(Marea) 내에 외곽의 점선으로 둘러싸인 직사각형 부분이 될 수 있다.
액티브 영역(Aarea)에는 다수의 반도체 칩들이 탑재되는 다수의 칩 탑재부(ch)가 배치될 수 있다. 칩 탑재부(ch)는 이점 쇄선으로 표시되어 있다. 한편, 칩 탑재부를 둘러싸는 점선의 작은 네모는 몰딩 공정 후에 형성된 적어도 하나의 반도체 칩을 포함하는 하나의 반도체 패키지에 대응할 수 있다. 그에 따라, 차후에 형성되는 하나의 반도체 패키지는 수직 방향(y 방향)으로 제1 폭(Wp)을 가질 수 있다. 이러한 반도체 패키지는 거의 반도체 칩과 동일한 사이즈를 가질 수 있고, 그에 따라 칩 스케일 반도체 패키지일 수 있다.
본 실시예의 MUF용 PCB(100)에서, 액티브 영역(Aarea)은 몰딩 영역(Marea) 내에서 수직 방향(y 방향)으로 한쪽으로 치우쳐 배치될 수 있다. 즉, 액티브 영역(Aarea)은 도시된 바와 같이 수직 방향으로 상부 쪽으로 치우쳐 배치될 수 있다. 따라서, 액티브 영역(Aarea)의 상부 경계선과 몰딩 영역(Marea)의 상부 경계선(Mus) 사이의 제1 간격(Ym1)은 액티브 영역(Aarea)의 하부 경계선과 몰딩 영역(Marea)의 하부 경계선(Mls) 사이의 제2 간격(Ym2)보다 작을 수 있다. 한편, 액티브 영역(Aarea)이 치우쳐서 배치되는 MUF용 PCB(100)의 상부 단(Us) 부분은 차후 몰딩 공정에서 밀봉재가 주입되는 게이트 부분에 대응될 수 있고, MUF용 PCB의 하부 단(Ls) 부분은 몰딩 공정에서 공기가 흡입 또는 배출되는 벤트(vent) 부분에 대응될 수 있다.
참고로, MUF 공정은 반도체 칩의 외곽 부분, 그리고 반도체 칩과 PCB 사이의 공간 부분을 한 번의 몰딩(One-shot Molding) 공정을 통해 동일한 밀봉재 수지로 밀봉하는 공정을 말한다. MUF 공정에 이용하는 PCB를 MUF용 PCB라고 한다. 한편, MUF용 PCB에는 배선들이 형성되어 있고, 그러한 배선들은 플립-칩 본딩을 통해 반도체 칩들 하부에 형성된 다수의 범프들과 전기적으로 연결될 수 있다. 또한, MUF용 PCB는 반도체 칩이 탑재되는 면의 반대쪽 면에 솔더 볼 영역이 제공될 수도 있다. 솔더 볼 영역에는 솔더 볼이 형성되고, 그러한 솔더 볼을 통해 반도체 패키지가 외부 장치에 결합될 수 있다.
MUF용 PCB는 통상적으로, 유리 섬유가 함유된 에폭시 수지 또는 비티(BT) 수지로 박형의 기판 몸체를 형성하고, 양면에 얇은 동박(copper foil)을 적층하여 전기적 신호의 전달 경로인 배선 패턴이 형성함으로써, 구현될 수 있다. 또한, 기판 몸체를 관통하는 비아 콘택을 통하여 상부 면 및 하부 면에 형성된 배선 패턴이 전기적으로 서로 연결될 수 있고, 배선 패턴 부분을 제외하고 기판 몸체의 상하면 전체로 PSR(Photo Solder Resist)층이 형성될 수 있다. 물론, 본 실시예의 MUF용 PCB가 상기에서 설명한 구조나 재질 등에 한정되는 것은 아니다.
본 실시예의 MUF용 PCB(100)에서는 액티브 영역(Aarea)을 몰딩 영역(Marea)의 상부 경계선(Mus)보다 하부 경계선(Mls)으로부터 더 멀리 이격되도록 배치시킴으로써, 몰딩 공정 시에 보이드 발생 문제를 해결할 수 있고, 또한 밀봉재 주입 압력을 증가시킬 수 있다.
좀더 상세히 설명하면, 몰딩 공정, 즉 MUF 공정에서, 다수의 반도체 칩들이 탑재된 MUF용 PCB가 몰딩용 금형(미도시) 내에 배치되고, 상기 몰딩용 금형의 게이트(미도시)를 통해 밀봉재 수지가 소정 압력으로 주입된다. 주입된 밀봉재 수지는 게이트 부분에서 벤트 부분으로 수직 방향(y 방향) 이동하면서 내부의 반도체 칩들을 밀봉하게 된다. 한편, 반도체 칩들 사이나 반도체 칩들 상부에는 충분한 공간이 존재하여 유동성의 밀봉재 수지가 쉽게 이동하나, 반도체 칩과 MUF용 PCB 사이에는 다수의 범프들이 존재하여 밀봉재가 이동할 공간이 매우 좁아 밀봉재 수지가 쉽게 이동되지 못한다.
결과적으로, 반도체 칩과 MUF용 PCB 사이의 공간은 반도체 칩들 사이나 반도체 칩들 상부의 공간보다는 밀봉재 수지가 늦게 채워지게 된다. 한편, 게이트 부분으로부터 가장 멀리 떨어져 있는 반도체 칩들의 열, 즉 벤트 부분 쪽의 반도체 칩들의 경우는 반도체 칩과 MUF용 PCB 사이의 공간이 채워지기 전에 밀봉재가 몰딩용 금형의 하부 끝단 부분에 도달하게 되어 더 이상 이동할 수 없게 되고, 그에 따라, 벤트 부분 쪽의 반도체 칩들의 경우 반도체 칩과 MUF용 PCB 사이의 공간이 밀봉재에 의해 채워지지 않은 부분, 즉 보이드가 발생하는 일이 발생한다.
그러나 본 실시예에서의 MUF용 PCB에서는 액티브 영역(Aarea)이 몰딩 영역(Marea)의 하부 경계선(Mls)에서 멀리 이격되도록 배치되고, 그에 따라, 벤트 부분 쪽의 반도체 칩들이 몰딩용 금형의 하부 끝단 부분으로부터 멀리 배치되게 된다. 여기서, 몰딩 영역(Marea)의 하부 경계선(Mls)은 몰딩용 금형의 하부 끝단 부분으로 생각하면 된다.
결과적으로 반도체 칩들 사이 또는 반도체 칩들의 상부를 통해 이동한 밀봉재가 금형의 하부 끝단 부분에 도달할 때쯤이면, 벤트 부분 쪽의 반도체 칩과 MUF용 PCB 사이의 공간도 밀봉재에 의해 충분히 채워질 수 있다. 따라서, 벤트 부분 쪽의 반도체 칩들과 MUF용 PCB 사이의 보이드 발생을 방지할 수 있다.
한편, 제2 간격(Ym2)은, 차후에 형성되는 하나의 반도체 패키지의 수직 방향(y 방향)의 제1 폭(Wp) 이하일 수 있다. 만약, 제2 간격(Ym2)이 제1 폭(Wp)보다 큰 경우에 그 부분에 반도체 패키지를 형성하는 것이 하나의 MUF용 PCB 당 반도체 패키지 수량을 증가시킨다는 측면에서 유리할 수 있기 때문이다.
몰딩 영역(Marea)은 도시된 바와 같이 일체형으로 설계될 수 있다. 기존에 하나의 MUF용 PCB 상에서 몰딩 영역은 다수 개의 몰딩 블럭으로 나누어 배치되었고, 그에 따라 몰딩 블럭들을 구별시키는 블럭 구별 영역이 존재하였다. 이러한 블럭 구별 영역에는 반도체 칩들이 배치되지 않고 또한 밀봉재도 형성되지 않기 때문에, MUF용 PCB에서 블럭 구별 영역은 일종의 낭비 영역이었다. 그러나 본 실시예의 MUF용 PCB에서는 몰딩 영역(Marea)은 일체형으로 설계되고 블럭 구별 영역이 존재하지 않는다. 그에 따라, 동일한 사이즈의 MUF용 PCB를 가지고 반도체 패키지를 제조할 경우에, 기존 블럭 구별 영역을 구비한 MUF용 PCB에 비하여 본 실시예의 MUF용 PCB는 30% 이상 반도체 패키지 수량을 증가시킬 수 있다.
주변 영역(Parea)은 몰딩 영역(Marea)의 외곽 부분을 의미한다. 주변 영역(Parea)의 네 꼭지점 부분에 가이드 홀(GH)이 형성될 수 있다. 또한, 벤트 부분 쪽의 주변 영역(Parea, Mw)에도 다수 개의 가이드 홀(GH')이 형성될 수 있다. 예컨대, 벤트 부분 쪽의 주변 영역(Parea)의 가이드 홀(GH')은 수평 방향을 따라 각 반도체 칩에 대응하여 하나씩 형성될 수 있다. 이러한 가이드 홀(GH, GH')은 몰딩 공정 시에 인식 마크로서 사용되고, 또한 이동시 정렬수단으로 사용될 수 있다.
주변 영역(Parea)에 대하여 몰딩 영역(Marea)은 수직 방향(y 방향)에 대하여 대칭적으로 배치될 수 있다. 즉, 주변 영역(Parea)의 상부 단(Us)과 몰딩 영역의 상부 경계선(Mus) 사이의 간격(Yp1)과 주변 영역(Parea)의 하부 단(Ls)과 몰딩 영역의 하부 경계선(Mls) 사이의 간격(Yp2)은 동일 할 수 있다. 그러나 본 실시예가 그에 한정되는 것은 아니다. 예컨대, 주변 영역(Parea)에 대하여 몰딩 영역(Marea)이 수직 방향(y 방향)에 대하여 비대칭적으로 배치될 수도 있다.
이하, 설명의 편의를 위해서 도 1의 설명부분에서 이미 설명한 내용에 대해서는 간단하게 설명하거나 생략한다.
도 2를 참조하면, 본 실시예의 MUF용 PCB(100a)는 벤트 부분 쪽의 주변 영역(Parea)에 가이드 홀이 형성되지 않는다는 점에서, 도 1의 MUF용 PCB(100)와 차이가 있다. 즉, 도시된 바와 같이, 가이드 홀(GH)은 주변 영역(Parea)의 네 꼭지점 부분에만 형성될 수 있다.
도 1에서와 같이 가이드 홀은 벤트 부분 쪽의 주변 영역(Parea)에 다수 개 배치될 수 있다. 그러나 그와 같이 벤트 부분 쪽의 주변 영역(Parea)에 가이드 홀이 형성되는 경우에, 벤트 부분 쪽의 주변 영역(Parea)의 가이드 홀의 존재로 인해 몰딩 공정 시에 가이드 홀 주변에서 밀봉재 수지가 누설되는 문제가 발생할 수 있다. 즉, 가이드 홀이 형성되면 가이드 홀 주변 부분에 굴곡이 생기고, 그에 따라 금형과 밀접하게 결합되지 않아 틈이 발생할 수 있고 그러한 틈을 통해 밀봉재 수지가 누설될 수 있다. 또한, 그러한 밀봉재 수지 누설에 의해 몰딩 공정 자체가 중단되는 문제가 발생할 수 있다. 한편, 밀봉재 수지 누설 문제를 해결하기 위하여 밀봉재 수지의 주입 압력을 낮추어 몰딩 공정을 진행하게 되는데, 그에 따라 반도체 칩과 MUF용 PCB 사이의 보이드 발생 문제가 증가할 수 있다.
그러나 본 실시예의 MUF용 PCB(100a)에서는 벤트 부분 쪽의 주변 영역(Parea)에는 가이드 홀이 형성되지 않는다. 그에 따라, 가이드 홀 주변에서 발생하는 밀봉재 수지의 누설 문제를 해결할 수 있다. 또한, 밀봉재 수지 누설 문제를 해결함으로써, 밀봉재 수지의 주입 압력을 높일 수 있고, 그에 따라 반도체 칩과 MUF용 PCB 사이의 보이드 발생도 방지할 수 있다. 참고로, 밀봉재 수지의 주입 압력이 높아지면 반도체 칩과 MUF용 PCB 사이의 공간으로 밀봉재 수지가 더 높은 압력으로 흘러갈 수 있기 때문에 그만큼 보이드 발생 확률이 낮아질 수 있다.
도 3을 참조하면, 본 실시예의 MUF용 PCB(100b)는 몰딩 영역(Marea) 내에 액티브 영역(Aarea)이 수직 방향에 대하여 대칭적으로 배치된다는 점에서, 도 1의 MUF용 PCB(100)와 차이가 있다. 즉, 제1 간격(Ym1)이 제2 간격(Ym2)과 동일할 수 있다.
본 실시예의 MUF용 PCB(100b) 역시 몰딩 영역(Marea)이 일체형으로 설계되기 때문에 MUF용 PCB 당 반도체 패키지 수량의 증가 측면에서 유리할 수 있다.
도 4를 참조하면, 본 실시예의 MUF용 PCB(100c)는 벤트 부분 쪽의 주변 영역(Parea, Mw)에 가이드 홀이 형성되지 않는다는 점에서, 도 3의 MUF용 PCB(100b)와 차이가 있다. 그에 따라, 가이드 홀 부분에서의 밀봉재 수지 누설을 방지할 수 있다. 또한, 그러한 밀봉재 누설 문제를 해결함으로써, 밀봉재 수지의 주입 압력을 높일 수 있고, 그에 따라 반도체 칩과 MUF용 PCB 사이의 보이드 발생을 감소시킬 수 있다.
본 실시예의 MUF용 PCB(100c) 역시 몰딩 영역(Marea)이 일체형으로 설계되기 때문에 MUF용 PCB 당 반도체 패키지 수량의 증가 측면에서 유리할 수 있다.
도 5를 참조하면, 본 실시예의 MUF용 PCB(100d)는 도 1 내지 도 4의 MUF용 PCB와는 몰딩 영역의 구조가 다를 수 있다. 즉, 본 실시예의 MUF용 PCB(100d)는 몰딩 영역(Marea)이 3개의 몰딩 블럭들(M1, M2, M3)로 나누어질 수 있다. 몰딩 블럭들(M1, M2, M3)은 블럭 구별 영역(Md)에 의해 구별될 수 있다.
차후에, 몰딩 공정이 수행될 때, 몰딩 블럭들(M1, M2, M3)에만 밀봉재가 형성되고 블럭 구별 영역(Md)에는 밀봉재가 형성되지 않을 수 있다. 덧붙여, 몰딩용 금형의 형태도 몰딩 블럭들(M1, M2, M3)에 대응하여 형성될 수 있고, 또한, 몰딩용 금형이 블럭 구별 영역(Md)에서 MUF용 PCB(100d)와 접촉할 수 있다.
한편, 본 실시예의 MUF용 PCB(100d)에서, 가이드 홀(GH)은 MUF용 PCB(100d)의 주변 영역(Parea)의 네 꼭지점 부분에만 형성될 수 있다. 또한, 액티브 영역(Aarea)은 몰딩 블럭들(M1, M2, M3) 각각에서 수직 방향에 대하여 대칭적으로 배치될 수 있다. 즉, 각 몰딩 블럭들(M1, M2, M3)에서, 제1 간격(Ym1)과 제2 간격(Ym2)은 동일할 수 있다.
본 실시예의 MUF용 PCB(100d)에서, 벤트 부분 쪽의 주변 영역(Parea, Mw)에 가이드 홀이 형성되지 않음으로써, 밀봉재 수지 누설 문제를 해결할 수 있다. 또한, 밀봉재 수지 누설 문제를 해결함으로써, 밀봉재 수지의 주입 압력을 높일 수 있고, 그에 따라 반도체 칩과 MUF용 PCB 사이의 보이드 발생을 감소시킬 수 있다.
도 6을 참조하면, 본 실시예의 MUF용 PCB(100e)는 액티브 영역(Aarea)이 몰딩 블럭들(M1, M2, M3) 각각에서 수직 방향에 대하여 비대칭적으로 배치된다는 점에서, 도 5의 MUF용 PCB(100d)와 차이가 있다. 즉, 제1 간격(Ym1)이 제2 간격(Ym2)보다 작을 수 있다. 또한, 제2 간격(Ym2)은 차후에 형성되는 하나의 반도체 패키지의 수직 방향(y 방향)의 제1 폭(Wp)보다 작을 수 있다. 액티브 영역(Aarea)을 비대칭적으로 형성하는 것에 대해서는 도 1에 대한 설명부분에서 상세히 기술하였으므로 여기에서는 생략한다.
한편, 본 실시예의 MUF용 PCB(100e)은 도 1에서와 같이 벤트 부분 쪽의 주변 영역(Parea, Mw)에 다수 개의 가이드 홀(GH')이 형성될 수 있다.
도 7을 참조하면, 본 실시예의 MUF용 PCB(100f)는 가이드 홀(GH)이 MUF용 PCB(100d)의 주변 영역(Parea)의 네 꼭지점 부분에만 형성된다는 점에서, 도 6의 MUF용 PCB(100e)와 차이가 있다. 즉, 벤트 부분 쪽의 주변 영역(Parea, Mw)에 다수 개의 가이드 홀(GH')이 형성되지 않을 수 있다. 그에 따라, 도 2 부분 등에서 설명한 바와 같이, 밀봉재 누설 문제 해결 및 보이드 발생 문제를 해결할 수 있다.
지금까지, 도 1 내지 도 7까지의 다양한 구조의 MUF용 PCB에 대하여 기술하였다. 그러나 본 발명의 기술적 사상이 그에 한정되는 것은 아니다. 즉, 액티브 영역이 몰딩 영역에 대하여 수직 방향으로 치우친 구조 및/또는 가이드 홀이 벤트 부분 쪽의 주변 영역(Parea, Mw)에는 형성되지 않는 구조를 채용한 다른 다양한 구조의 MUF용 PCB 구조도 본 발명의 기술적 사상에 속한다고 볼 수 있다.
도 8은 본 발명의 일 실시예에 따른 도 2의 MUF용 PCB를 이용한 PCB 몰딩 구조에 대한 평면도이다.
도 8을 참조하면, 본 실시예의 PCB 몰딩 구조(1000)는 MUF용 PCB(100), 밀봉재(200) 및 반도체 칩(300)을 포함할 수 있다.
MUF용 PCB(100)은 도 2에서 설명한 MUF용 PCB(100)와 동일할 수 있다. 그에 따라, MUF용 PCB(100)은 몰딩 영역 내에 액티브 영역이 수직 방향에 대하여 비대칭적으로 배치될 수 있다. 또한, 가이드 홀(GH)은 MUF용 PCB(100)의 네 꼭지점 부분에만 형성될 수 있다.
다수의 반도체 칩(300)은 MUF용 PCB(100)의 액티브 영역 내의 칩 탑재부(도 1의 ch) 상에 탑재될 수 있다. 이러한 반도체 칩(300)은 MUF용 PCB(100) 상에 플립-칩 본딩 방식으로 탑재될 수 있다. 즉, 칩들은 하부에 형성된 어레이 구조의 다수의 범프를 통해 MUF용 PCB(100)의 칩 탑재부 상에 탑재될 수 있다. 도 2에 전술한 바와 같이 액티브 영역은 몰딩 영역 내에서 수직 방향으로 비대칭적으로 배치되므로, 그에 따라, 액티브 영역에 탑재되는 반도체 칩(300) 어레이는 밀봉재(200)에 대하여 수직방향으로 비대칭으로 배치될 수 있다.
한편, 각 칩 탑재부에는 하나의 반도체 칩(300) 아니라 2개 이상의 반도체 칩이 적층된 구조로 탑재될 수도 있다. 그러한 반도체 칩 적층 구조에 대해서는 도 14 부분에서 좀더 상세히 기술한다.
밀봉재(200)는 밀봉 영역으로 형성되어 다수의 반도체 칩(300)을 밀봉한다. 밀봉재(200)는 EMC(Epoxy Molding Compound) 수지로 형성될 수 있다. 전술한 바와 같이 밀봉재(200)는 MUF 공정을 통해 반도체 칩들의 외곽뿐만 아니라 반도체 칩(300)과 MUF용 PCB(100) 사이의 공간도 채워 밀봉하게 하게 된다.
한편, 다수의 반도체 칩(300)의 상면은 밀봉재(200)로부터 노출될 수 있다. 반도체 칩(300)의 상면이 밀봉재(200)로부터 노출되기 때문에, 그러한 MUF 공정을 eMUF(exposed-MUF) 공정으로 언급하기도 한다. eMUF(exposed-MUF) 공정은 금형의 내부 높이를 거의 칩의 상면과 일치하도록 조절하여, 밀봉재 공정 시에 칩의 상면으로 밀봉재가 형성되지 않게 함으로써 수행할 수 있다.
본 실시예의 PCB 몰딩 구조(1000)에서 반도체 칩(300) 어레이는 밀봉재(200)에 대하여 수직방향으로 비대칭으로 배치되고, 또한, 가이드 홀(GH)이 MUF용 PCB(100)의 네 꼭지점 부분에만 형성됨으로써, 보이드가 없는 반도체 패키지가 제조될 수 있다. 또한, 밀봉재 수지 누설 문제를 해결하여 MUF 공정을 안정적으로 수행할 수 있다. 더 나아가, 밀봉재가 일체형으로 형성됨으로써, MUF용 PCB 당 반도체 패키지의 수량을 증가시킬 수 있다. 참고로, 도 8의 PCB 몰딩 구조에서 점선 부분을 소잉하여, 개개의 반도체 패키지로 개별화시킴으로써, 반도체 패키지를 완성할 수 있다.
본 실시예에서 도 2의 MUF용 PCB를 이용한 PCB 몰딩 구조를 예시하였지만, 그에 한하지 않고, 도 1, 및 도 3 내지 도 7에 도시된 MUF용 PCB를 이용하여 PCB 몰딩 구조를 구현할 수 있음은 물론이다. 또한, 그에 한하지 않고, 액티브 영역이 몰딩 영역에 대하여 수직 방향으로 치우친 구조 및/또는 가이드 홀이 벤트 부분 쪽의 주변 영역(Parea, Mw)에는 형성되지 않는 구조를 채용한 다른 다양한 구조의 PCB 몰딩 구조도 본 발명의 기술적 사상에 속한다고 볼 수 있다.
이하, 설명의 편의를 위해서 도 8의 설명부분에서 이미 설명한 내용에 대해서는 간단하게 설명하거나 생략한다.
도 9는 도 1의 MUF용 PCB를 이용한 PCB 몰딩 구조에 대한 다른 실시예를 보여주는 평면도이다.
도 9를 참조하면, 본 실시예의 PCB 몰딩 구조(1000a)는 도 8의 PCB 몰딩 구조(1000)와 유사할 수 있다. 그러나, 본 실시예의 PCB 몰딩 구조(1000a)는 MUF용 PCB(100)의 벤트 부분 쪽의 주변 영역(Parea, Mw)에 라인 형태의 리저버(reservoir) 패턴(220)이 형성될 수 있다. MUF 공정 중에 밀봉재 수지의 원활한 이동을 위하여 몰딩용 금형 부분에 리저버(미도시)가 형성될 수 있고, 밀봉재 수지가 이동하여 몰딩용 금형의 끝단에 도달하게 되면 리저버 부분으로 이동함으로써, 리저버 패턴(220)이 형성될 수 있다.
참고로, 몰딩용 금형에 리저버를 형성하는 이유는 도 3의 MUF용 PCB(100b)와 같이 제2 간격(Ym2)이 비교적 좁은 경우에, 밀봉재 수지가 몰딩용 금형에 도달한 후에도 밀봉재 수지가 이동할 수 있는 공간을 만들어 줌으로써, 밀봉재 수지가 하부 방향으로 좀더 이동할 수 있도록 하여 벤트 부분 쪽의 반도체 칩과 MUF용 PCB 사이를 채울 수 있도록 한다. 그에 따라 벤트 부분 쪽의 반도체 칩과 MUF용 PCB 사이에 보이드가 형성되는 것을 방지할 수 있다. 또한, 벤트 부분 쪽의 주변 영역(Parea, Mw)에 가이드 홀이 형성된 경우에도 몰딩용 금형에 리저버가 형성됨으로써, 가이드 홀 부분을 통해 밀봉재 수지가 누설되는 방지하는 기능을 할 수도 있다.
도 10은 본 발명의 일 실시예에 따른 도 2의 MUF용 PCB를 이용한 PCB 몰딩 구조에 대한 다른 실시예를 보여주는 평면도이다.
도 10을 참조하면, 본 실시예의 PCB 몰딩 구조(1000b)는 도 8의 PCB 몰딩 구조(1000)와 유사할 수 있다. 그러나 반도체 칩(300)의 상면은 밀봉재(200a)의 상면으로 노출되지 않을 수 있다. 도면상, 반도체 칩(300)의 상면이 노출되지 않음을 표시하기 위하여 반도체 칩(300)을 점선으로 표시하였다.
본 실시예에 같이, PCB 몰딩 구조(1000b)는 eMUF 공정이 아닌 일반적인 MUF 공정을 통해 형성될 수 있다. 즉, 몰딩용 금형 내부의 높이를 크게 하여 반도체 칩의 상면과 몰딩용 금형 내부 천장 부분에 공간을 유지시켜 그 부분으로 밀봉재 수지가 채워지도록 함으로써, 본 실시예의 PCB 몰딩 구조(1000b)와 같이 반도체 칩(300)의 상면이 밀봉재(200a)로부터 노출되지 않도록 할 수 있다.
전술한 바와 같이 몰딩 공정 후, PCB 몰딩 구조를 적절한 간격으로 소잉함으로써, 개개의 반도체 패키지를 제조할 수 있다. 제조된 반도체 패키지는 본 실시예의 MUF용 PCB 및 그 MUF용 PCB를 이용한 PCB 몰딩 구조에 기초하여 보이드가 없는 양질의 반도체 패키지일 수 있다.
도 11은 도 8의 PCB 몰딩 구조의 I-I'부분을 절단하여 보여주는 단면도이다.
도 11을 참조하면, 본 실시예의 PCB 몰딩 구조(1000)는 MUF용 PCB(100), 밀봉재(200) 및 반도체 칩(300)을 포함할 수 있다. 반도체 칩(300)은 범프(320)를 통해 MUF용 PCB(100) 상에 탑재될 수 있다. 또한, 반도체 칩(300)의 상면은 밀봉재(200)에 의해 덮이지 않고 노출되고 있음을 확인할 수 있다.
한편, 전술한 바와 같이 밀봉재(200)는 eMUF 공정을 통해 반도체 칩의 측면뿐만 아니라, 반도체 칩(300)과 MUF용 PCB(100) 사이, 즉, 다수의 범프들(320)이 형성된 부분을 채울 수 있다.
도 12는 도 9의 PCB 몰딩 구조의 Ⅱ-Ⅱ'부분을 절단하여 보여주는 단면도이다.
도 12를 참조하면, 본 실시예의 PCB 몰딩 구조(1000a)는 도 11의 PCB 몰딩 구조(1000)와 유사할 수 있다. 그러나 도 9에서 설명한 바와 같이 벤트 부분의 주변 영역에 리저버 패턴(220)이 더 형성될 수 있다. 이러한 리저버 패턴(220)은 라인 형태로 형성될 수 있고, 밀봉재(200)와 동일한 재료로 형성될 수 있다.
한편, 도시된 바와 같이 반도체 칩들(300)이 왼쪽으로 치우쳐 배치됨에 따라, 왼쪽 부분보다 오른쪽 부분에서, 밀봉재(200)가 반도체 칩으로부터 오른쪽으로 멀리까지 형성되어 있음을 알 수 있다. 이는 도 9에서 제1 간격(Ym1)이 제2 간격(Ym2)보다 작다는 특징에 대응된다고 할 수 있다.
도 13은 도 10의 PCB 몰딩 구조의 I-I'부분을 절단하여 보여주는 단면도이다.
도 13을 참조하면, 본 실시예의 PCB 몰딩 구조(1000b)는 도 10에서 설명한 바와 같이 반도체 칩(300)의 상면을 밀봉재(200a)가 완전히 덮도록 형성될 수 있다. 그 외 반도체 칩(300)이 다수의 범프(320)를 통해 MUF용 PCB(100) 상에 탑재됨은 도 11의 PCB 몰딩 구조(1000)와 같다.
도 14는 도 8의 PCB 몰딩 구조의 I-I'부분을 절단하여 보여주되 도 11과는 다른 실시예의 몰딩 구조를 보여주는 단면도이다.
도 14를 참조하면, 본 실시예의 PCB 몰딩 구조(1000c)는 MUF용 PCB(100), 밀봉재(200b), 및 반도체 칩(300a, 300)를 포함할 수 있다.
MUF용 PCB(100) 및 밀봉재(200b)는 도 11의 PCB 몰딩 구조(1000)에서 설명한 MUF용 PCB(100) 및 밀봉재(200)와 동일할 수 있다. 그러나 본 실시예의 PCB 몰딩 구조(1000c)에서는 도 11의 PCB 몰딩 구조(1000)와는 달리 MUF용 PCB(100) 상의 칩 탑재부(도 2의 ch)에 각각 2개의 반도체 칩들(300a, 300)이 적층되어 탑재될 수 있다. 즉, MUF용 PCB(100) 상의 칩 탑재부 각각에는 제1 반도체 칩(300a) 및 제2 반도체 칩(300)이 적층되어 탑재될 수 있다.
제1 반도체 칩(300a)은 몸체부(310), 관통 실리콘 비아(330, Through Silicon Via: TSV) 및 보호층(350)을 포함할 수 있다. 몸체부(310)는 베이스 기판(미도시), 집적 회로층(미도시), 및 금속간 절연층(미도시) 등이 형성될 수 있다. TSV(330)은 몸체부(310)를 관통하는 구조로 형성되고 도전성 물질 예컨대 메탈 물질로 형성될 수 있다. TSV(330)은 하부의 범프(320a)와 상부의 범프(320)에 전기적으로 연결할 수 있다.
본 실시예의 PCB 몰딩 구조(1000c)에서, 제1 반도체 칩(300a)이 간단하게 도시되고 있지만, 제1 반도체 칩(300a)의 구조가 본 도면의 구조에 한정되지 않는다. 즉, PCB 몰딩 구조가 액티브 영역이 몰딩 영역에 대하여 수직 방향으로 치우친 구조 및/또는 가이드 홀이 벤트 부분 쪽의 주변 영역에는 형성되지 않는 구조를 채용하는 한, TSV를 포함한 다양한 구조의 반도체 칩을 이용하는 것도 본 발명의 기술적 사상에 속한다고 할 수 있다.
제2 반도체 칩(300)은 MUF용 PCB(100) 상에 바로 적층되는 대신 제1 반도체 칩(300a) 상에 적층된다는 점을 제외하고는 도 11의 PCB 몰딩 구조(1000)에서 설명한 반도체 칩(300)과 동일할 수 있다. 제2 반도체 칩(300)의 상면은 밀봉재(200b) 상면으로부터 노출될 수 있다. 물론, 도 13의 PCB 몰딩 구조(1000b)와 같이 제2 반도체 칩(300) 상면이 노출되지 않도록 밀봉재(200b)가 형성될 수도 있다. 한편, 제2 반도체 칩(300)은 제1 반도체 칩(300a)과 같이 내부로 TSV가 형성된 구조를 가질 수도 있다.
본 실시예의 PCB 몰딩 구조에서, 2개의 반도체 칩(300a, 300)이 적층된 구조를 예시하였지만, 본 실시예의 PCB 몰딩 구조가 그러한 구조에 한정되는 것은 아니다. 즉, MUF용 PCB 상에 3개 이상의 반도체 칩이 적층될 수도 있다. 3개 이상의 반도체 칩이 적층된 경우에는 최상부 반도체 칩을 제외하고 그 이하의 반도체 칩들에는 TSV가 형성되어 있을 수 있다. 물론, 최상부의 반도체 칩에도 TSV가 형성되는 것을 배제하지는 않는다.
지금까지, 본 발명을 도면에 도시된 실시예를 참고로 설명하였으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
100, 100a, 100b, 100c, 100d, 100e, 100f: MUF용 PCB, 200, 200a, 200b: 밀봉재, 220: 리저버 패턴, 300, 300a: 반도체 칩, 310: 몸체부, 320, 320a: 범프, 330: TSV, 350: 보호층, 1000, 1000a, 1000b, 1000c: PCB 몰딩 구조

Claims (10)

  1. 다수의 반도체 칩들이 실장되어 밀봉되는 몰딩 영역; 및
    상기 몰딩 영역의 주변으로 배치되고, 몰딩 공정 시에 몰딩용 금형이 접촉하며, 몰딩 물질이 주입되는 쪽인 제1 단면 및 상기 제1 단면에 대향하고 공기가 배출되는 쪽인 제2 단면을 구비한 주변 영역을 포함하고,
    상기 몰딩 영역 내에 상기 반도체 칩들이 배치되는 영역인 액티브 영역이 상기 제1 단면으로 치우쳐 배치되는 것을 특징으로 하는 MUF(Molded UnderFill)용 PCB.
  2. 제1 항에 있어서,
    상기 제2 단면 방향으로 상기 액티브 영역 끝단으로부터 상기 몰딩 영역 끝단까지의 거리는 패키지 1개가 배치될 수 있는 폭 이하인 것을 특징으로 하는 MUF용 PCB.
  3. 제1 항에 있어서,
    상기 MUF용 PCB는 직사각형 스트립 구조를 가지며,
    상기 MUF용 PCB의 네 꼭지점 부분에만 가이드 홀(guide hole)이 형성되는 것을 특징으로 하는 MUF용 PCB.
  4. 제1 항에 있어서,
    상기 주변 영역의 상기 제2 단면 중앙 부분에는 가이드 홀이 형성되지 않으며, 상기 제2 단면 부분의 상기 MUF용 PCB의 두께는 일정한 것을 특징으로 하는 MUF용 PCB.
  5. 제1 항에 있어서,
    상기 몰딩 영역은 일체형(one-body type)으로 설계되어 상기 MUF용 PCB에는 블럭 구별 영역이 존재하지 않는 것을 특징으로 하는 MUF용 PCB.
  6. 제1 항의 MUF용 PCB;
    상기 MUF용 PCB 상의 상기 액티브 영역 상에 실장되는 다수의 반도체 칩들; 및
    상기 몰딩 영역 상에 형성되어 상기 반도체 칩들을 밀봉하는 밀봉재;를 포함하는 PCB 몰딩 구조.
  7. 제6 항에 있어서,
    상기 MUF용 PCB는 직사각형 스트립 구조를 가지며,
    상기 MUF용 PCB의 네 꼭지점 부분에 가이드 홀이 형성되며,
    상기 주변 영역의 상기 제2 단면 중앙 부분에는 가이드 홀이 형성되지 않음으로써, 상기 제2 단면 부분의 상기 MUF용 PCB의 두께는 일정한 것을 특징으로 하는 PCB 몰딩 구조.
  8. 제6 항에 있어서,
    상기 밀봉재는 일체형으로 형성되는 것을 특징으로 하는 PCB 몰딩 구조.
  9. 제6 항에 있어서,
    상기 반도체 칩들의 상면은 밀봉재로부터 노출되는 것을 특징으로 하는 PCB 몰딩 구조.
  10. 제6 항에 있어서,
    상기 반도체 칩들은 상기 액티브 영역 상에 2개 이상씩 적층된 구조로 실장되는 것을 특징으로 하는 PCB 몰딩 구조.
KR1020110139216A 2011-12-21 2011-12-21 Ｍｕｆ용 ｐｃｂ 및 그 ｐｃｂ 몰딩 구조 KR20130071792A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020110139216A KR20130071792A (ko) 2011-12-21 2011-12-21 Ｍｕｆ용 ｐｃｂ 및 그 ｐｃｂ 몰딩 구조
US13/674,328 US20130161800A1 (en) 2011-12-21 2012-11-12 Pcb for muf and molding structure of the pcb
CN2012105644769A CN103179788A (zh) 2011-12-21 2012-12-21 用于模塑底部填充的印刷电路板和印刷电路板模塑结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110139216A KR20130071792A (ko) 2011-12-21 2011-12-21 Ｍｕｆ용 ｐｃｂ 및 그 ｐｃｂ 몰딩 구조

Publications (1)

Publication Number Publication Date
KR20130071792A true KR20130071792A (ko) 2013-07-01

Family

ID=48639327

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110139216A KR20130071792A (ko) 2011-12-21 2011-12-21 Ｍｕｆ용 ｐｃｂ 및 그 ｐｃｂ 몰딩 구조

Country Status (3)

Country Link
US (1) US20130161800A1 (ko)
KR (1) KR20130071792A (ko)
CN (1) CN103179788A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9665122B2 (en) 2014-10-06 2017-05-30 Samsung Electronics Co., Ltd. Semiconductor device having markings and package on package including the same
US9881814B2 (en) 2015-02-12 2018-01-30 Samsung Electronics Co., Ltd. Apparatus for manufacturing semiconductor package and method for manufacturing semiconductor package using the same
US10714401B2 (en) 2018-08-13 2020-07-14 Samsung Electronics Co., Ltd. Printed circuit board and semiconductor package including the same

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101896665B1 (ko) * 2012-01-11 2018-09-07 삼성전자주식회사 반도체 패키지
KR20160000953A (ko) * 2014-06-25 2016-01-06 삼성전자주식회사 기판 및 반도체 패키지의 제조방법
US10833024B2 (en) * 2016-10-18 2020-11-10 Advanced Semiconductor Engineering, Inc. Substrate structure, packaging method and semiconductor package structure
US20210289112A1 (en) * 2018-07-26 2021-09-16 Ningbo Sunny Opotech Co., Ltd. Molding assembly, camera module, molding assembly jointed board and manufacturing method
US11114313B2 (en) * 2019-05-16 2021-09-07 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer level mold chase

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3619773B2 (ja) * 2000-12-20 2005-02-16 株式会社ルネサステクノロジ 半導体装置の製造方法
JP2005150350A (ja) * 2003-11-14 2005-06-09 Renesas Technology Corp 半導体装置の製造方法
JP4243177B2 (ja) * 2003-12-22 2009-03-25 株式会社ルネサステクノロジ 半導体装置の製造方法
JP5543125B2 (ja) * 2009-04-08 2014-07-09 ピーエスフォー ルクスコ エスエイアールエル 半導体装置および半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9665122B2 (en) 2014-10-06 2017-05-30 Samsung Electronics Co., Ltd. Semiconductor device having markings and package on package including the same
US9881814B2 (en) 2015-02-12 2018-01-30 Samsung Electronics Co., Ltd. Apparatus for manufacturing semiconductor package and method for manufacturing semiconductor package using the same
US10714401B2 (en) 2018-08-13 2020-07-14 Samsung Electronics Co., Ltd. Printed circuit board and semiconductor package including the same

Also Published As

Publication number Publication date
CN103179788A (zh) 2013-06-26
US20130161800A1 (en) 2013-06-27

Similar Documents

Publication Publication Date Title
KR20130071792A (ko) Ｍｕｆ용 ｐｃｂ 및 그 ｐｃｂ 몰딩 구조
US10431556B2 (en) Semiconductor device including semiconductor chips mounted over both surfaces of substrate
US10361177B2 (en) Semiconductor package having a molding layer including a molding cavity and method of fabricating the same
KR100885924B1 (ko) 묻혀진 도전성 포스트를 포함하는 반도체 패키지 및 그제조방법
US20190103364A1 (en) Semiconductor package
US8404518B2 (en) Integrated circuit packaging system with package stacking and method of manufacture thereof
KR20100121231A (ko) 회로패턴 들뜸 현상을 억제하는 패키지 온 패키지 및 그 제조방법
KR20090060309A (ko) 밀봉재 보유 구조물을 구비한 플립 칩 반도체 패키지와 스트립
US10825774B2 (en) Semiconductor package
KR20120007840A (ko) 두 개의 패키지 기판 사이에 배치된 스페이서를 가진 ｐｏｐ 반도체 패키지
US9142481B2 (en) Integrated circuit packaging system with heatsink cap and method of manufacture thereof
JP2008252027A (ja) 半導体装置
US20180033775A1 (en) Packages with Die Stack Including Exposed Molding Underfill
US20220102315A1 (en) Semiconductor package
JP5667381B2 (ja) 半導体装置及びその製造方法
KR20210074454A (ko) 반도체 패키지 장치
US9064882B2 (en) Package substrate, manufacturing method thereof, and mold therefor
US8050049B2 (en) Semiconductor device
KR20080002449A (ko) 패키지 인 패키지
KR101088087B1 (ko) 반도체 패키지용 히트슬러그 및 이를 이용한 반도체 패키지의 제조방법
US20080251910A1 (en) Fabricating method of semiconductor package and heat-dissipating structure applicable thereto
KR20180117238A (ko) 반도체 패키지 및 그 제조 방법
TWI420626B (zh) 封裝結構與封裝製程
KR20130042311A (ko) 반도체 적층 패키지 및 그 제조 방법
TW202135247A (zh) 覆晶半導體封裝結構及其封裝方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid