KR20090060309A - 밀봉재 보유 구조물을 구비한 플립 칩 반도체 패키지와 스트립 - Google Patents

밀봉재 보유 구조물을 구비한 플립 칩 반도체 패키지와 스트립 Download PDF

Info

Publication number
KR20090060309A
KR20090060309A KR1020097006068A KR20097006068A KR20090060309A KR 20090060309 A KR20090060309 A KR 20090060309A KR 1020097006068 A KR1020097006068 A KR 1020097006068A KR 20097006068 A KR20097006068 A KR 20097006068A KR 20090060309 A KR20090060309 A KR 20090060309A
Authority
KR
South Korea
Prior art keywords
substrate
die
integrated circuit
strip
circuit package
Prior art date
Application number
KR1020097006068A
Other languages
English (en)
Inventor
네일 알. 맥레란
빈센트 케이. 챈
로덴 알. 토파치오
Original Assignee
에이티아이 테크놀로지스 유엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US11/469,194 external-priority patent/US20080054490A1/en
Application filed by 에이티아이 테크놀로지스 유엘씨 filed Critical 에이티아이 테크놀로지스 유엘씨
Publication of KR20090060309A publication Critical patent/KR20090060309A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

집적회로 패키지는 기판 상의 다이에 인접하게 위치한 밀봉재 보유 구조물을 포함한다. 상기 구조물은 많은 양의 밀봉재가 배치 및 보유되는 것을 허용하여 다이 아래로 침투하게 한다. 기판 상에 위치한 상기 보유 구조물은, 기판의 기계적인 특성들을 유지시키기 위한 기판 보강재로서 또한 기능하는바, 더 얇은 기판의 사용이 가능해진다. 일실시예에서, 보강재 내에서 개구부들 및 리세스들을 사용하는 것은, 얇은 기판이 이용되는 경우에도 수동형 전자 소자들이 그 기계적인 특성들을 유지하는 것을 가능케한다. 지지벽 또는 보강재를 이용하는 것은, 스트립, 매트릭스를 이용하여 이들 집적회로 패키지를 제조하는 것을 가능케 하는바, 여기서 다수의 집적회로 패키지들을 구비한 매우 큰 스트립이 산업적으로 생산될 수 있으며, 이후 단일화될 수 있다.
집적회로 패키지, 밀봉재 보유 구조물, 보강재, 스트립

Description

밀봉재 보유 구조물을 구비한 플립 칩 반도체 패키지와 스트립{FLIP CHIP SEMICONDUCTOR PACKAGE WITH ENCAPSULANT RETAINING STRUCTURE AND STRIP}
관련출원들에 대한 상호참조
본 출원은 2007년 8월 30일자로 출원된 일부 계속 출원(continuation-in- part)인 미국 특허출원(출원번호 11/847,813)의 우선권을 주장하며, 2006년 8월 31일자로 출원된 미국 특허출원(출원번호 11/469,194)의 우선권을 주장하는바, 이들 출원의 내용은 참조로서 본 명세서에 통합된다.
일반적으로 본 발명은 집적회로 패키지에 관한 것이며 좀더 상세하게는 플립 칩 반도체 패키지에 관한 것이다.
집적회로는 반도체 다이 상에 형성되며 다양한 최종 제품으로 만들어지기 위해 패키지된다. 반도체 집적회로 패키지에 대한 일례로는 범용 프로세서, 그래픽 프로세싱 유닛, 메모리 칩 및 특화된 다양한 주문형 반도체(ASIC)들을 포함한다.
일반적으로 집적회로를 패키지하는 것은, 캐리어로서 기능하는 기판 상에 다이를 위치시키는 것과 그리고 다이 상의 입출력(I/O) 패드들과 캐리어 상의 전도성 트레이스들(traces) 사이에 전기적인 연결을 형성하는 것을 수반한다. 상기 캐리어는 리드-프레임(lead-frame) 또는 서킷 보드(circuit board) 형태를 취할 수 있다. 마더보드, 컴퓨터 확장 카드 등등과 같은 외부 디바이스 상에 패키지를 마운트시키기에 적합한 볼(ball) 또는 핀(pin)이 상기 기판(substrate)에 부착된다. 상기 전도성 트레이스들은 캐리어 상의 볼 또는 핀에게 전기적인 상호연결을 제공한다.
일반적으로 다양한 패키지 기법들이 이용되고 있다. 이들 기법들은 플립-칩 패키징과 와이어 본딩을 포함한다. 와이어 본딩에 있어서, 다이의 비활성면(inactive surface)(회로를 포함하고 있지 않음)이 캐리어에 부착되며, 그리고 와이어들이 다이 패드에 본딩되는바, 다이의 활성면(위쪽을 향하고 있음)으로부터 캐리어 상의 전도성 트레이스들로 와이어들이 본딩된다.
하지만, 플립 칩 패키징에서, 집적회로에 가까운 다이의 활성면은 다이가 부착되는 경우 기판과 마주하게 된다. 소량의 솔더(솔더 범프라고도 함)가 다이의 각각의 다이 패드 상에 형성되어, 각각의 다이 패드와 캐리어 상의 상응하는 전도성 트레이스를 연결하는데 이용된다. 일반적으로, 언더 범프 메탈리제이션(under bump metallization : 이하, UBM)이 각각의 패드 위에 형성되어, 낮은 저항의 전기적 연결을 솔더 범프에게 제공한다. 각각의 전도성 트레이스는 해당 솔더 볼에 연결되어 외부 입출력(I/O) 연결 포인트를 제공한다. 반도체 패키지를 외부 인쇄회로기판(PCB)에 부착하기 위해서 솔더 볼들이 이용된다.
일반적으로 플립-칩 패키징은 와이어 본딩에 비하여 더 작은 패키지 사이즈와 우수한 성능, 그리고 더 조밀한 입출력(I/O) 밀도 및 적은 생산비용을 제공하는 것으로 간주되고 있다.
다수의 플립 칩 패키지들은 스트립(strip)으로 형성될 수도 있는바, 이에 관 한 일례는 미국공개특허(공개번호 2005/0121757)에 상세히 개시되어 있다. 이와 같은 방식으로 다수의 다이들이 기판 상에 위치될 수 있으며, 이후에 개별 칩 패키지들로 단일화(singulate) 될 수 있다. 보강재(stiffener)가 스트립으로서 이와 유사하게 형성될 수 있는바, 이는 단일화 공정 이전에 상기 기판에 부착된다.
하지만, 이러한 패키징에서 다이를 기판에 연결하는 솔더 범프들은 상당한 정도의 열-기계 스트레스(thermo-mechanical stress)를 경험할 수도 있다. 이러한 스트레스의 주된 원인으로는 다이와 캐리어 사이의 열팽창계수(coefficient of thermal expansion : CTE)의 불일치를 들 수 있다. 즉, 동작시에는 집적회로에 의해 열이 늘 발생한다. 이러한 열은 다이 및 기판/캐리어 모두를 팽창하게 한다. 다이의 열팽창계수(CTE)와 캐리어의 열팽창계수가 서로 다를 수도 있는데, 이러한 상이한 팽창 비율은 솔더 범프 상에 열-기계 스트레스를 유발한다. 스트레스가 매우 큰 경우에는, 솔더 범프에 의해 제공되는 물리적인 연결에 손상이 가해질 수 있으며, 결과적으로는 전기적인 접속이 상실될 수도 있다.
플립-칩 부착에서 열-기계 스트레스를 줄이기 위한 잘 알려진 방법들 중 하나는 언더필링(underfilling)이다. 언더필링은, 다이가 캐리어에 부착된 이후에, 통상적으로는 에폭시 수지(epoxy resin)와 같은 점성의 접착성 액체 형태인 추가 물질(언더필 물질로 호칭됨)을 다이와 캐리어 사이에 도입하는 것을 수반한다. 이는 솔더 범프 상의 스트레스를 감소시키며, 따라서 패키지의 신뢰성을 개선한다.
일반적으로, 모세관 현상은 액체의 점도와 관련하여, 밀봉재(encapsulant)를 기판과 다이 사이의 빈 공간 안으로 스며들게 한다. 일단 밀봉재가 제자리에 위치 하게 되면, 이는 큐어링되어 항구적인 접착을 제공한다. 갭 내에 공극(void)이 형성되는 것을 방지하는 기술들이 공지되어 있긴 하지만, 언더필링은 여전히 시간-소모적이다. 다이 사이즈가 증가함에 따라, 다이를 기판에 연결하는데 이용되는 솔더 범프들의 갯수 역시도 증가한다. 몇몇 경우에 있어서는, 밀봉재의 특성 때문에, 필요한 밀봉재를 상이한 시간 간격을 두고 위치시키기 위해서 디스펜싱 머신이 연속해서 사용되어야만 한다. 종종, 공극(void) 없는 깨끗한 언더필 구조를 형성하기 위해서는, 5번 내지 6번 정도의 디스펜스(dispense), 침투(seep), 디스펜스 등의 반복적인 시도가 수행되어야만 한다. 더 나아가, 공지된 방법은, 반도체 다이의 전체 둘레 근처에 언더필을 위치시키고 있는바, 여기서 상기 물질은 다이의 중심쪽으로 흐른다. 비록, 점성이 덜한 밀봉재가 언더필 공정의 속도를 높여줄 수는 있지만, 점성이 덜한 밀봉재는 더 빠른 속도로 침투하기 때문에 서킷 보드 상에서 다른 방향으로 흩뿌려질 염려가 있다. 물론, 밀봉재가 적용되는 속도를 증가시키는 것은 바람직하다.
따라서, 요구되는 디스펜스의 횟수를 제한함으로써 상기 공간을 채우는데 필요한 시간을 감소시킬 수 있는 새로운 패키지가 요구되고 있다.
본 발명의 예시적인 일실시예에 따르면 집적회로 패키지가 제공되는바, 상기 집적회로 패키지는, 제 1 표면과 상기 제 1 표면에 반대인 제 2 표면을 갖는 기판; 상기 제 1 표면에 결합되는 밀봉재 보유 구조물; 그리고 상기 밀봉재 보유 구조물에 인접하여 위치한 다이를 포함한다. 밀봉재는 다이의 적어도 일부분과 밀봉재 보우 구조물 사이에 개재(interpose)되며, 상기 밀봉재 보우 구조물과 접촉한다. 또한, 상기 밀봉재 보유 구조물은 패키지 비틀림(warpage)을 최소화시키는 보강재로서 기능한다.
본 발명의 다른 양상에 따르면 집적회로 패키지가 제공되는바, 이는, 기판; 상기 기판에 결합된 다이; 상기 기판에 결합된 적어도 하나의 수동형(passive) 전자 소자; 및 최상부 표면과 바닥 표면을 포함하는 보강재를 포함하며, 상기 바닥 표면은 상기 기판에 결합되며 그리고 상기 수동형 전자 소자를 적어도 부분적으로 에워싼다.
본 발명의 다른 양상에 따르면 집적회로 패키지 스트립이 제공되는바 이는, 다수의 집적회로 패키지들을 포함하며, 상기 스트립의 적어도 하나의 집적회로 패키지는 4개의 측면 부분들을 가지며 그리고 상기 집적회로 패키지는 상기 스트립을 따라 있는 상이한 집적회로 패키지들과 상기 4개의 측면 부분들 중 적어도 2개의 측면 부분들을 공유한다.
본 발명의 다른 양상에 따르면 집적회로 패키지 스트립을 형성하는 방법이 제공된다. 상기 방법은, 그 각각이 다이를 받아들이도록 된 다수의 개구부들을 갖는 밀봉재 보유 구조물을 기판에 부착하는 단계; 상기 다수의 개구부들 각각에 다이를 위치시키는 단계; 상기 다이의 측벽과 상기 밀봉재 보유 구조물 사이에 그리고 상기 밀봉재 보유 구조물과 접촉하게 밀봉재를 위치시키는 단계; 그리고 상기 밀봉재를 큐어링하는 단계를 포함한다.
본 발명의 다른 양상들 및 특징들은 첨부된 도면들과 함께 본 발명의 특정한 실시예들에 대한 상세한 설명을 참조하면 해당 기술분야의 당업자들에게 명확해질 것이다.
도면들에서 본 발명의 실시예들이 오직 일례로서 예시된다.
도1은 본 발명의 예시적인 실시예에서 집적회로 패키지의 단면을 도시한 도면이다.
도2는 도1의 2번 부분에 대한 확대 단면도이다.
도3은 본 발명의 다른 예시적인 실시예에 따라 수동형 전자 소자들을 위해 개구부들을 구비한 집적회로 패키지의 단면도이다.
도4는 도3은 절단선 3-3을 따라 수동형 전자 소자들을 위해 개구부를 구비한 집적회로 패키지의 평면도이다.
도5는 본 발명의 또 다른 예시적인 실시예에 따라 수동형 전자 소자들을 위해 리세스된 개구부들을 구비한 집적회로 패키지의 단면도이다.
도6은 절단선 6-6을 따라 도5에 도시된 수동형 전자 소자들을 위해 리세스된 개구부들을 구비한 집적회로 패키지의 평면도이다.
도7은 절단선 7-7을 따라 도8에 도시된 본 발명에 따른 예시적인 집적회로 패키지 스트립의 단면도이다.
도8은 도7에 도시된 집적회로 패키지 스트립의 부분적인 평면도이다.
도9 내지 도12는 본 발명의 예시적인 실시예에 따른 방식으로 집적화된 패키지 스트립을 형성하는 방법을 도시한 도면들이다.
도13은 절단선 13-13을 따라 도12에 도시된 바와 같은, 도9 내지 도12에 따른 집적화된 패키지 스트립을 형성하는데 이용된 보강재(stiffener) 물질에 대한 저면도이다.
도14는 본 명세서에 개시된 실시예에 따라 집적화된 패키지 스트립을 형성하는 방법에 대한 블록도이다.
도15는 본 명세서에 개시된 실시예에 따라 집적화된 패키지를 형성하는 방법에 대한 블록도이다.
도1은 본 발명의 예시적인 일실시예에 따른 반도체 집적회로 패키지(1)의 단면을 도시한 것이다.
예를 들어, 반도체 집적회로 패키지(1)는 마이크로 프로세서, 그래픽 프로세서, 주문형 반도체(ASIC), 또는 당업자에게 공지된 또 다른 임의의 집적회로가 될 수 있다.
도시된 바와 같이, 패키지(1)(또는, 집적회로 패키지)는 캐리어 상에 마운트되는 반도체 다이(6)에 의해 형성되는바, 상기 캐리어는 제 1 표면(14) 및 상기 제 1 표면(14)에 반대인 제 2 표면(15)을 갖는 기판(2)에 의해 형성된다. 비록, 기판(2)은 수평인 것으로 도시되어 있지만, 상기 패키지(1)는, 가능하다면, 임의의 방향을 갖게끔 사용 및 생산될 수 있으며 그리고 울퉁불퉁함(asperity), 표면 마감처리(surface finish), 리세스(recess), 그루브(groove), 범프 또는 심지어 전체적으로 불규칙적인 형상의 지오메트리(geometry)를 포함할 수도 있다는 점을 해당 기 술분야의 당업자라면 능히 이해할 것이다.
기판(substrate)(2)은 다이를 위한 캐리어이며, BT 기판으로 형성될 수도 있으며, 또는 임의의 유형의 인쇄회로기판, 식각된 와이어링 보드, 라미네이트 (laminate)로 형성될 수도 있다. 또는, 세라믹, FR-2와 같은 페놀 수지가 포함된 종이(paper impregnated with phenolic resin), FR-4와 같은 난연성 에폭시 수지가 포함된 짜여진 섬유유리 매트(woven fiberglass mat impregnated with a flame retardant epoxy resin), 테플론, 폴리이미드, 폴리스티렌 및 교차결합된(cross-linked) 폴리스티렌과 같은 낮은 유전율을 갖는 플라스틱, 구리, 알루미늄 또는 여타의 전도성 물질로 만들어진 전도성 코어층들, 폴리이미드 필름층들, 접합 구리(bonded copper)와 같은 세라믹-기반의 물질들, 그리고 절연된 금속 및 금속-기반의 기판들의 하나 이상의 층으로 형성될 수도 있다. 대안적인 실시예에서, 상기 기판(2)은 코어 없이, 절연층의 연속적인 층들로 형성될 수도 있는바, 이는 회로층 위에 형성되는 유전층에 접촉하게 위치하며, 상기 회로층은 상대적으로 낮은 유전율과 양호한 유동성(fluidity)을 갖는 수지-기반(resin-based)의 물질, 가령 아지노모토 빌드-업 필름(ajinomoto build-up film : ABF)으로 구성된다.
다이(6)는 집적회로가 형성되어 있는 반도체 다이이다. 다이패드(미도시)는 집적회로에게 전기적인 콘택을 제공한다. 다이(6)는 일련의 전기적인 콘택들(8) 또는 범프들에 의해 전기적으로 그리고 열적으로(thermally) 기판에 커플링된다. 도1에서 전기적인 콘택들(8)은 조그만 구체로 도시되어 있으며, 전기적으로 전도성인 물질로 구성될 수 있는바, 이는 통상적인 플립-칩 범핑에 의해 형성될 수 있다. 비 록, 범프들이 도시되어 있지만, 해당 기술분야의 당업자라면 핀(pin) 및 리드(lead)(이에 한정되는 것은 아님) 등등을 포함하는 다수의 임의의 전기적인 콘택들(8)이 사용될 수도 있음을 능히 이해할 것이다.
볼 게이트 어레이(ball gate array : BGA) 볼들(3)은 기판(2)의 저면으로부터 연장되며 그리고 통상적으로는 금속 트레이스들(traces) 및 기판(2)을 통하는 비아들(vias)에 의해서 기판(2)의 제 2 표면(15)을 기능적으로 연결한다. BGA 볼(3)은 전원 및 입/출력 신호를 다이(6)와 기판(2) 상의 임의의 구성요소들에게 전달할 수 있다(전기적인 콘택 8 을 통해). 당업자라면 기판(2)이 본드 패드, 전도성을 개선하기 위한 구리 범프 홀더(미도시)를 포함할 수도 있다라는 것을 능히 인식할 것이다. 또한, 솔더 범핑, 스터드 범핑(stud bumping), 플레이트 범핑, 또는 접착 범핑(adhesive bumping)을 포함하는 임의의 범핑 방법들이 고려될 수 있는바, 이에 한정되는 것은 아니다.
또한, 밀봉재 보유 구조물(encapsulant retention structure)(4)이 기판(2)의 제 1 표면(14)에 부착되거나 또는 제 1 표면(14)으로부터 연장된다. 예를 들어, 밀봉재 보유 구조물(4)은 접착층(5)에 의해서 제 1 표면(14)에 본딩될 수 있다. 이해되는 바와 같이, 산업계에서 사용되고 있는 임의의 접착제들이 이용될 수 있는바, 이러한 것들로는 천연 접착제(natural adhesive), 합성 접착제, 건식 접착제(drying adhesive), 열가소성 접착제(thermoplastic adhesive), 반응성 접착제, 압력 감응성 접착제, 또는 통상적으로 사용되는 임의의 접착제 등등을 들 수 있지만, 이에 한정되는 것은 아니다. 통상적으로, 다이(6)는 밀봉재 보유 구조물(4)의 옆에 위치한다. 밀봉재(7)는 다이(6)의 적어도 일부와 밀봉재 보유 구조물(4) 사이에 개재(interpose)된다.
상세히 후술되는 바와같이, 밀봉재 보유 구조물(4)은 또한, 기판의 강성(rigidity)을 보강하는 보강재(stiffener)로서 기능할 수도 있으며, 따라서 집적회로 패키지(1)의 강성을 보강할 수 있다. 이와 같이, 적어도 몇몇개의 실시예에서는, 밀봉재 보유 구조물(4)이 보강재라고 지칭될 수도 있다.
상세히 후술되는 바와같이, 다이(6)를 기판(2)에 결합시키기 위해서, 다이(2)와 기판(2)의 최상부 표면(14) 사이로 밀봉재가 흘러들어갈 수도 있다. 또한 밀봉재는, 다이(6)와 밀봉재 보유 구조물(4) 사이의 적어도 일부 영역을 점유할 수 있다. 따라서, 도1 및 도2에 도시된 바와같이, 밀봉재(7)는 밀봉재 보유 구조물(4)과 접촉하며 그리고 다이(6)의 바닥과 측면들에 접촉하고 있다. 이와 같이, 밀봉재(7)에 의해서 다이(6)는 그 바닥 및 4개의 측면에서 지지된다. 따라서, 밀봉재(7)는 다이(6)의 에지들(edges)을 따라 다이를 수평적으로 지지할 수 있으며, 또한 다이(6)의 밑면과 기판(2) 사이의 공간을 채울 수 있다. 통상적으로 다이(6)는 4개의 에지들을 가지며, 따라서 밀봉재(7)는 다이의 밑면 및 다이의 4개의 에지에서 다이를 지지할 수 있다. 물론, 다이는 더 많은 에지들을 가질 수 있으며, 이들 모두는 밀봉재에 의해 지지된다. 또한, 밀봉재(7)는 기판(2) 및 밀봉재 보유 구조물(4)에 의해 지지된다.
다이(6)에 인접하는 영역내에서, 특히 밀봉재(7)가 큐어링되기 전에 침투(seeping)가 일어나는 곳에서 밀봉재를 보유할 수 있는 한, 상기 밀봉재 보유 구 조물(4)은, 다수의 부분들로서 또는 일체로(integrally) 형성될 수 있다.
앞서 언급한 바와같이, 밀봉재 보유 구조물(4)은 또한, 기판(2)에 대한 따라서 패키지(1)에 대한 보강재로서 기능할 수도 있다. 즉, 밀봉재 보유 구조물(4)은 기판(2)보다 더 단단하게 만들어질 수 있으며 그리고 기판에 부착된다. 예컨대, 밀봉재 보유 구조물(4)은, FR-4와 같은 난연성 에폭시 수지가 포함된 짜여진 섬유유리 매트(woven fiberglass mat impregnated with a flame retardant epoxy resin) 또는 BT 수지로 형성될 수 있다. 대안적으로, 상기 밀봉재 보유 구조물(4)은 기판(2)과 동일한 물질로 형성될 수도 있으며, 그리고 더 두껍게 형성될 수 있다. 예를 들어, 밀봉재 보유 구조물(4)은 기판(2)과 동일한 물질(가령, FR-2, FR-4 또는 BT)로 형성될 수도 있다. 물론, 당업자에게 능히 이해되는 바와같이, 임의의 저비용 구조, 라미네이트된 구조(laminated structure), 또는 충분한 기계적인 강도(strength) 및 내열성을 갖는 다른 절연 물질(가령, 폴리머)가 기판(2) 상에 놓여질 수도 있다. 예를 들어, 밀봉재 보유 구조물(4)은 약 500 ~ 1000 마이크론(micron)의 두께를 갖는다. 다른 실시예에서, 보강재로서 기능하는 밀봉재 보유 구조물(4)은 다이(6)의 두께보다 얇은 두께를 갖는바, 다이(6)는 전기적인 콘택들(8)에 의해서 기판(2) 상에 마운트된다.
또한, 열 흡수원(heat sink), 히트 핀(heat pin), 증기 챔버(vapor chamber), 또는 이들의 조합과 같은 열 확산 디바이스(미도시)가 다이(6)의 위쪽 표면에 결합될 수도 있다.
도1에 도시된 패키지 집적 칩(6)은, IC 다이, 마이크로프로세서, 네트워크 프로세서, 또는 실리콘 기판을 갖는 트랜시버 또는 절연 플랫폼 상에 위치하고 패키지 내에 하우징된 여타의 소형 전자회로가 될 수 있다. 본 발명의 일실시예에서는, 언더필링 니들(underfilling needle)을 포함하고 있는 디스펜싱 디바이스(dispensing device)에 의해서 초기에 밀봉재가 배치된다. 상기 디바이스는 다이(6)와 밀봉재 보유 구조물(4) 사이에서 다이(6)의 에지들을 따라 밀봉재를 배치할 수 있다. 도1에 도시된 밀봉재는 다이(6)의 다수의 전기적인 콘택들(8) 사이에 위치한 영역을 점유하기 위해 침투한다. 통상적으로 밀봉재(7)는 밀봉재 보유 구조물(4)과 다이(6) 사이의 임의의 영역에 배치될 수 있다. 밀봉재(7)는 다이(6)를 기판(2)에 열적으로 그리고 기계적으로 결합시킬 수 있으며, 그리고 결합 영역 및 전기적인 콘택들(8)을 외부의 위험요소들로부터 보호한다. 본 발명의 바람직한 실시예에서, 밀봉재(7)는 언더필링 공정에서 통상적으로 이용되는 언더필(underfill)이며, 상기 언더필은 스냅 큐어(snap cure), 낮은 프로파일(low profile), 고성능, 또는 재작업가능한 유형(reworkable type)으로 만들어질 수 있다. 이해되는 바와같이, 최소한도로, 언더필로서 적절한 상업적으로 이용가능한 임의의 물질이 이용될 수 있으며 그리고 상업적으로 이용가능한 임의의 디스펜싱 장비가 이용될 수 있다.
또한, 상기 밀봉재(7)는 다이(6)와 기판(2)의 열팽창계수가 상이한 상황에서도 전기적인 콘택들(8)을 보호(shield)할 수 있다. 유리하게도, 다이(6)의 측면들을 따라 다이(6)를 수평적으로(laterally) 지지함으로써, 패키지(1)의 내구성(durability)을 더욱 개선시킬 수 있다.
도2는 도1에서 도면부호 '2' 로 도시된 집적회로 패키지(1)의 부분 확대도이 다. 도2에 도시된 바와 같은 액상(liquid) 언더필 밀봉재(7)는 밀봉재 보유 구조물(4)과 패키지된 다이(6) 사이에 위치하게 되는바, 여기서 밀봉재는 초기에 제 1 레벨(미도시)을 갖는다. 침투(seeping)가 개시됨에 따라, 밀봉재(7)는 전기적인 콘택들(8) 사이로 이동하여, 다이(6) 아래에 위치한 공극들을 충진한다. 침투가 더욱 진행되면, 레벨(level)(13)은 더 낮아지게 될 것이며, 이후 소정 레벨, 예를 들면, 도2에 도시된 위치에서 평형상태가 된다. 다이(6)의 측벽(10)의 일부분은 상기 레벨(13)보다 높을 수 있으며, 밀봉재 보유 구조물(4)의 일부분(12)은 상기 레벨(13) 보다 낮다. 밀봉재 보유 구조물(4)의 제 2 부분(11)은 상기 레벨(13) 보다 높게 위치한다. 비록, 접착제(5)에 의해 부착되어 기판(2) 위에 위치한 소정 층으로서 밀봉재 보유 구조물(4)이 도시되어 있지만, 당업자에게 명백한 바와같이, 임의의 보강재, 리빙 구조물(ribbing structure), 홀로우 네트워크(hollowed network), 포드(pod) 또는 작은 기둥들(small pillar)도 고려될 수 있다. 일실시예에서, 다이(6)는 측벽(10)을 가지며, 그리고 밀봉재(7)는 측벽(10) 및 밀봉재 보유 구조물(4)에 접촉하고 있다.
밀봉재 보유 구조물(4)의 존재하에서는, 더 낮은 점성의 밀봉재가 이용될 수 있다. 이와 같이, 반도체 칩 패키지(1)의 조립은 종래보다 더 빨리 수행될 수 있다. 예를 들어, 밀봉재 보유 구조물(4)의 존재하에서는, 복수회에 걸친 시도 없이도(without multiple passes) 밀봉재가 디스펜스될 수 있으며 그리고 신속한 제조를 가능케한다. 밀봉재 보유 구조물(4)이 없는 경우에도, 밀봉재(7)가 침투할 수도 있지만, 이는 상기 밀봉재가 느리게 디스펜싱될 것을 요구하며, 그리고 복수회의 분량(doses) 또는 여러번에 걸쳐서 수행될 것을 요구한다.
본 발명의 일실시예에서, 기판(2)은 약 70~400 마이크론의 두께를 갖는다. 다른 실시예에서, 기판(2)은 약 400 마이크론 또는 그 보다 적은 두께를 가질 수도 있다. 갖는다. 비록, 특정 두께가 일례로서 개시되어 있지만, 기판(2)의 두께를 감소시키는 것이 바람직한 것임을 당업자라면 능히 이해할 것이다. 이와 같이, 기판은 70 마이크론 보다 작은 두께를 가질 수도 있다. 본 발명의 다른 실시예에서, 기판(2)은 얇은 코어 기판, 코어가 없는 기판 또는 폴리이미드 테이프 기판이 될 수도 있다.
도3은 본 발명의 다른 실시예의 일례에서, 수동형 전자 소자들을 위한 개구부를 구비한 집적회로 패키지(1')의 단면을 도시한 것이다.
패키지(1)(도1 및 도2)의 구성요소들과 동일하거나 또는 실질적으로 동일한 구성요소들은 도1 및 도2에서의 유사한 도면부호들을 이용하여 넘버링되었으나, 프라임(') 기호가 붙어있다. 집적회로 패키지(1')는 기판(2'), 기판(2')에 결합된 다이(6') 및 상기 기판(2')에 결합된 적어도 하나의 수동형 전자 소자들(20)을 포함한다. 수동형(passive) 전자 소자(20)는 캐패시터, 저항기, 인덕터 등등이 될 수 있다. 보강재 형태의 보유 구조(4')는 최상부 표면(21)과 바닥 표면(23)을 갖는다. 바닥 표면(23)은 접착제(5')에 의해 기판(2')에 결합된다. 보유 구조(4')는 기판(2') 상에 마운트된 수동형 전자 소자(20)를 둘러싸고 있거나 또는, 부분적으로 둘러싸고 있다.
도4는 도3의 집적회로 패키지(1')에 대한 평면도이다. 도시된 바와같이, 보 유 구조(4')는 기판(2')의 최상부 표면 전체를 실질적으로 커버한다. 또한, 도시된 바와같이, 보유 구조(4')는, 보유 구조(4') 내에 형성되어 적어도 하나의 수동형 전자 소자(20)를 둘러싸고 있는 직사각형 개구부(22)를 포함한다. 도3에는, 보강재/보유 구조(4') 내에 형성된 개구부가, 보강재/보유 구조(4')의 전체 높이를 관통하는 직사각형 구멍인 구성이 도시되어 있다.
도5 및 도6에 도시된 다른 실시예에서는, 리세스된 부분 또는 캐비티(26)가 보유 구조(4")의 바닥 표면(23)에 만들어진다(도3 및 도4의 밀봉재 보유 구조(4')와 유사하게). 따라서, 보유 구조(4")가 수동형 소자들(20)을 커버하므로, 이들은 위에서는 보이지 않는다.
비록, 가능한 2개의 실시예들이 도시되어 있지만, 보유 구조(4") 내에 형성된 임의의 개구부들이 제공될 수 있는바, 이는 적어도 하나의 수동형 전자 소자들(20)을 둘러싸거나 또는, 부분적으로 둘러싼다. 이러한 것들로는 수동형 전자 소자들(20) 위로 보강재의 다이렉트 몰딩, 점착성 보강 물질 안으로 수동형 전자 소자(20)를 압력 주입하는 것, 또는 수동형 전자 소자(20)를 둘러쌀 수 있는 임의의 지오메트리(geometry)에 개구부를 가공하는 것을 포함할 수 있지만 이에 한정되는 것은 아니다. 본 발명의 일실시예에서, 수동형 전자 소자(20)는 다이(6)의 4개의 수평 측면들 각각에 위치한 한쌍의 캐패시터들이다. 물론, 일층의 기판(2")을 사용함에 따라 얇아진 기판(2")의 충분한 기계적인 저항 또는 단단함(stiffness)을 유지하면서도, 제조공정 동안에 다수의 개구부들, 구멍들, 리세스들, 및 다른 공동들(cavaties)이 보강재/보유 구조물(4") 내에 형성될 수 있다. 도5에서 도면부호 21로 도시된 것 처럼, 수동형 전자 소자(20)를 기판(2")에 기능적으로 결합시키기 위한 임의의 공지된 고정 방법들(fixation method)도 고려될 수 있다. 또한, 능히 이해되는 바와같이, 밀봉재(7)는 직사각형 개구부(22) 내에 위치할 수도 있는바, 상기 직사각형 개구부의 에지들은 수동형 소자(20) 둘레에서 지지벽(retention wall)으로서 작용한다.
도1 내지 도6의 집적회로 패키지(1, 1', 1")는 1차원 또는 2차원 스트립(strips)을 단일화(singulating)함으로써, 형성될 수도 있다. 예를 들어, 도7 및 도8에 도시된 바와같이, 하나의 집적회로 패키지 스트립(100)이 만들어져서, 본 발명의 바람직한 실시예들에 따라 도1 내지 도6에 각각 도시된 다수의 집적회로 패키지들(1, 1', 1")을 형성할 수도 있다. 각각의 집적회로 패키지(1, 1', 1")는 스트립(71)을 따라 소정 평면에 배열된다. 집적회로 패키지(1, 1', 1")는 도1에 도시된 바와 같은 제 1 표면(14)을 구비한 기판(2, 2', 2")을 포함한다. 다이(6, 6', 6")는 제 1 표면(14)에 결합되며, 그리고 다이(6, 6', 6")를 둘러싸는 보강재/보유 구조물(4, 4', 4") 역시 제 1 표면(14)에 결합된다. 그리고, 스트립(100) 내의 적어도 하나의 집적회로 패키지(1, 1', 1")는 상기 평면에 수직한 4개의 측면 부분들을 가지며, 상기 4개의 측면 부분들 중 적어도 2개를 스트립(100)을 따라 있는 상이한 집적회로 패키지와 공유한다.
도7 및 도8에는 스트립(100)의 경도(longitudinal) 방향을 따른 절단선 A1 내지 A4와, 스트립(100)의 위도(latitudinal) 방향을 따른 절단선 B1 내지 B4가 도시되어 있다. 스트립(100) 상에 도시된 이들 절단선들은, 스트립(100)으로부터 각 각의 패키지들이 단일화된 이후에 집적회로 패키지(1, 1', 1")의 위치를 나타낸다. 각각의 패키지들은 예를 들면, 톱 단일화 컷팅 기법(saw singulated cutting technique) 또는 펀치 단일화 기법(punch singulated technique)과 같은 통상적인 컷팅 방법을 이용하여 단일화되지만, 이에 한정되는 것은 아니다. 본 발명의 일실시예에서 각각의 패키지(1, 1', 1")는 톱(saw)을 이용하여 스트립(100)으로부터 절단된다.
도8에 도시된 일실시예서는, 집적회로 패키지들(1, 1', 1")의 매트릭스 또는 어레이가 도시되어 있다. 예시된 바와같이, 상기 어레이는 3개 패키지의 폭을 가지며, 임의의 길이를 가질 수 있다. 실제적인 실시예는 3-by-10 매트릭스로 형성될 수 있다. 물론, 집적회로 패키지들(1, 1', 1")의 임의의 배열이 가능하며, 이러한 배열로는 1차원 스트립 또는 2차원 어레이를 들수 있으나 이에 한정되는 것은 아니다. 스트립(100)의 경우, 도시된 바람직한 실시예에서 집적회로 패키지(1, 1', 1") 둘레의 4개의 측면 에지들(84, 85, 86, 87) 각각은, 인접한 집적회로 패키지(1, 1', 1")와 접촉하게 배치되어 소정 배열을 형성하는바, 여기서 각각의 에지를 따른 절단은 2개의 인접한 집적회로 패키지(1, 1', 1")를 스트립(100)으로부터 적어도 부분적으로 분리시킨다.
도7은 밀봉재 보유 구조물(4) 또는 보강재(stiffener)가, 주변 에지(circumferential edge)(80)를 생성하는 기판(2) 보다 더 큰 평면 치수를 갖는 실시예를 도시하는데, 이러한 점은 도8에 더 잘 나타나 있다. 주변 에지(80)는, 제조 공정 동안에 기판(2)을 조작하기 위해 사용된다. 기판(2)을 중앙에 두고 그리고 밀봉재 보유 구조물(4) 옆에 위치시키기 위하여 가이드(guide)가 이용된다. 도7에는 주변 에지(80)에 형성된 일련의 인덱싱 홀(indexing hole)(70)이 도시되어 있지만, 임의의 가이드들 예컨대, 노치(notch), 핀(pin), 지형적인 변동, 두께 변동, 자기 로크(magnetic lock), 또는 해당 기술분야에서 공지된 유사한 디바이스들이 고려될 수 있다(이에 한정되는 것은 아님). 바람직한 실시예에서, 외곽 절단선들 즉, 절단선 A1, A4 및 B1은, 스트립(100)의 중앙 영역으로부터 주변 에지(80)를 분리시키고, 그리고 스트립(100)의 외곽 에지(71)와 기판(2)을 정렬시킨다. 바람직한 실시예에서, 기판(2)의 외곽 에지와 보강재/보유 구조(4, 4', 4")의 외곽 에지 사이에서 준수되어야할 허용 공차는 약 75 마이크론 이하이다. 또한, 다이(6, 6', 6")는 각각의 집적회로 패키지(1, 1', 1")의 중앙에 위치하는 구성이 도시되어 있다. 대안적으로는(미도시), 수동형 전자 소자(20)를 위한 개구부들이 다이(6, 6', 6")와 측면 에지들 사이에 중심을 두고 있는 구성도 가능하다. 해당 기술분야의 당업자라면, 기능적인 필요성, 온도관련 제약사항들(thermal requirements), 또는 기계적인 내구성에 따라, 각각의 집적회로 패키지(1, 1', 1") 내의 상이한 구성요소들 및 소자들의 배치가 변동될 수도 있음을 능히 이해할 것이다.
도13은 전술한 실시예들에 따라, 보강재/밀봉재 보유 구조물(4)의 위쪽 표면 상에 형성된 접착제(5)의 위치를 바람직한 실시예로서 도시한 것이다. 능히 이해되는 바와같이, 비록 접착제(5)가 중요한 층으로 도시되어 있지만, 통상적으로는 선택된 접착제(5)의 접착 특성에 근거하여 얇은 접착층이 이용된다. 도13의 실시예에서, 주변 에지(80)는 접착제(5)로 커버될 필요가 없는바, 이는 절단 공정에서 주변 에지(80)가 분리되어 폐기될 예정이기 때문이다. 물론, 보강재/밀봉재 보유 구조물(4)의 전체 표면 위에 접착제(5)를 형성하는 것도 가능하다.
전술한 바와같이, 도4, 6, 8 및 13 각각은 실시예들을 예시하고 있는바, 패키지(1, 1', 1")는 직사각형 형상이며, 그리고 수평면에서 역시 직사각형 형상인 다이(6, 6', 6")를 포함하고 있다. 비록, 직사각형 형태가 해당 기술분야에서 선호되고 있긴 하지만, 임의의 지오메트리도 가능하다.
도9 내지 도12는 스트립(100)과 같은 집적회로 패키지 스트립을 형성하기 위한 방법을 순차적으로 도시한 도면들이다. 여기서, 각각의 도면들은 집적회로 패키지 스트립을 형성하는 공정에서 상이한 연속적인 단계들을 나타낸다. 도9 및 도10에 도시된 바와같이, 일층의 기판(2)이 정렬구조(92)와 같은 정렬구조에 삽입된다. 정렬구조(92) 내의 리세스(93)는 세로 방향 및 가로 방향의 양 방향에서 상기 기판(2)을 고정시킬 수 있는바, 이는 도10에 도시된 바와같이 기판(2)을 하우징하기에 충분한 두께의 에지들을 갖는다. 또한, 정렬구조(92) 상에 형성된 일련의 툴링 핀들(tooling pins)(91)은, 보강재/밀봉재 보유 구조물(4)을 받아들일 수 있다.
도14는 본 발명의 예시적인 실시예에 따라 집적된 패키지 스트립 및 개별 집적회로 패키지(1)를 형성하는 방법을 예시한 순서도이다. 도시된 각각의 블록은 연속적이다. 적절한 보강 물질로 형성된 박판(sheet)에 일련의 개구부들을 형성함으로써, 보강재 층(stiffener layer)이 마련된다. 상기 보강재 층의 제 1 표면은 접착제로 커버된다(블록 141). 도10에 도시된 바와같이, 박판형 기판(2)을 정렬구조(92) 상에 위치시킨다(블록 142). 이후, 상기 제 1 표면이 기판(2)과 접촉하도록 보강재/밀봉재 보유 구조물(4)이 정렬구조(92) 상의 기판(2) 상에 위치되며, 결과적으로 도11에 도시된 스트립을 위한 기판/보강재 서브-조립체가 형성된다. 접착제(5)는 블록 143에서 큐어링될 수 있다. 다음으로, 블록 144에서, 솔더 범프를 구비한 다이(6)가 상보적인(complementary) 언더-범프 메탈리제이션(미도시) 상에 위치된다. 범프들(8)은 블록 144에서 리플로우된다. 또한, 보강재/밀봉재 보유 구조물(4)은, 정렬구조(92) 위에 보강재 층을 위치시키기 위하여 일련의 인덱싱 홀들(73)을 가질 수 있다.
블록 146에서 제 2 큐어링이 블록 에서 수행되기 전에, 블록 145에서 지지벽(retention wall)을 이용하여 언더필(underfill)(7)이 위치된다. 이후, 블록 147에서 BGA 볼(3)이 플립 칩 BGA 패키지에 부착된다. 마지막으로, 개별 패키지들(1)이 패키지된 스트립(100)으로부터 분리된다.
도12는 패키지된 다이(6)를 보강재 층(stiffener layer)이 수납하도록 일련의 개구부들이 만들어진 스트립(100)을 예시한 도면이다. 이후, 인덱싱 홀(73) 또는 임의의 다른 고정 수단(또는, 가이드 수단)을 제거하기 위해서, 상기 보강재 층(80)의 에지가 절단된다. 다음에, 큐어링 이후 리플로우 전에, 다이(6)와 솔더 범프들을 기판(2) 상에 위치시킴으로써, 다이(6)가 각각의 개구부에 기능적으로 결합된다(블록 144). 본 발명의 또 다른 실시예에서는, 기판(2)에 결합된 수동형 전자 소자들(20)을 수납하기 위해서, 보강재 층 내에 일련의 개구부들이 형성될 수도 있다.
이해되는 바와같이, 대안적인 실시예에서는, 블록들의 순서가 바뀔 수도 있 으며, 또 다른 블록들이 보충될 수도 있다. 예를 들어, 집적회로 패키지에 BGA 볼(3)이 부착되기 전에, 스트립(100)으로부터 개별 집적회로 패키지가 분리될 수도 있다.
도15는 본 발명의 일실시예에 따라 집적된 패키지(1)를 만들기 위한 방법의 순서도이다. 예시된 바와같이, 제 1 표면(14)과 상기 제 1 표면(14)에 반대인 제 2 표면(15)을 갖는 기판(2), 상기 제 1 표면(14)에 결합된 밀봉재 보유 구조물(4), 그리고 상기 밀봉재 보유 구조물(4)에 인접하여 위치한 측벽을 가지며 상기 제 1 표면(14)으로부터 소정거리 이격된 바닥 표면을 갖는 다이(6)를 포함하는 서브-조립체가 블록 150에서 제공된다. 상기 서브-조립체는 도1 및 도2에 도시된 것과 같은 것일 수 있다(단, 밀봉재는 없이). 상기 방법은, 측벽과 밀봉재 보유 구조물(4) 사이에 밀봉재(7)를 위치시키는 단계(블록 151)와 상기 바닥 표면과 상기 제 1 표면 사이로 밀봉재를 침투시키는 단계(블록 152)를 더 포함한다. 밀봉재(7)은 한번의 동작(single operation)으로 위치될 수도 있으며, 또는 여러 번의 단계에 걸쳐서 위치될 수도 있다. 결과적으로, 집적회로 패키지(1)에서 밀봉재(7)를 위치시키는 동안에, 정규(normal) 동작들이 감소될 수 있다.
물론, 도14 및 도15에 도시된 방법들은 집적회로 패키지(1, 1', 1") 또는 다른 패키지를 형성하기 위해서 이용될 수도 있다.
물론, 전술한 실시예들은 단지 예시적인 목적만을 위한 것이며, 본 발명을 이에 제한하고자 함이 아니다. 본 발명을 실시하기 위해 서술된 상기 실시예들은, 형태, 부품들의 배치, 동작의 세부 및 순서에 있어서 많은 변형예들이 가능하다. 오히려, 본 발명은 청구범위에서 정의되는 바와 같이, 본 발명의 기술적 사상의 범위내에 있는 이러한 모든 변형예들을 포괄하도록 의도된다.

Claims (42)

  1. 집적회로 패키지로서,
    제 1 표면과 상기 제 1 표면과 반대되는 제 2 표면을 구비한 기판;
    상기 제 1 표면에 결합된 밀봉재 보유 구조물;
    상기 밀봉재 보유 구조물에 인접하여 위치한 다이; 및
    상기 다이의 적어도 일부와 상기 밀봉재 보유 구조물 사이에 개재되며 그리고 상기 밀봉재 보유 구조물과 접촉하는 밀봉재 -상기 밀봉재 보유 구조물은 패키지 비틀림을 최소화하는 보강재로서 작용함-
    를 포함하는 집적회로 패키지.
  2. 제1항에 있어서,
    상기 보강재는,
    짜여진 섬유유리 매트(woven fiberglass mat)로 강화된 에폭시 수지를 포함하는 것을 특징으로 하는 집적회로 패키지.
  3. 제1항에 있어서,
    상기 다이는 측벽을 포함하며 그리고 상기 밀봉재는 상기 측벽 및 상기 밀봉재 보유 구조와 접촉하는 것을 특징으로 하는 집적회로 패키지.
  4. 제1항에 있어서,
    상기 기판은 약 70~400 마이크론의 두께를 갖는 것을 특징으로 하는 집적회로 패키지.
  5. 제1항에 있어서,
    상기 기판은 약 400 마이크론의 두께를 갖는 것을 특징으로 하는 집적회로 패키지.
  6. 제1항에 있어서,
    상기 기판은 얇은 코어 기판 구조인 것을 특징으로 하는 집적회로 패키지.
  7. 제1항에 있어서,
    상기 기판은 코어가 없는 기판 구조인 것을 특징으로 하는 집적회로 패키지.
  8. 제1항에 있어서,
    상기 기판은 폴리이미드 테이프 기판인 것을 특징으로 하는 집적회로 패키지.
  9. 제1항에 있어서,
    상기 다이는 그 활성면이 상기 기판과 마주하도록 상기 기판에 연결되는 것 을 특징으로 하는 집적회로 패키지.
  10. 제1항에 있어서,
    상기 보강재는 약 500~1000 마이크론의 두께를 갖는 것을 특징으로 하는 집적회로 패키지.
  11. 제10항에 있어서,
    상기 다이의 두께는 상기 보강재의 두께보다 더 두꺼운 것을 특징으로 하는 집적회로 패키지.
  12. 제11항에 있어서,
    패키지된 집적회로 칩의 최상면에 열 흡수원(heat sink)이 부착되는 것을 특징으로 하는 집적회로 패키지.
  13. 집적회로 패키지로서,
    기판;
    상기 기판에 결합된 다이;
    상기 기판에 결합된 적어도 하나의 수동형 전자 소자; 및
    최상부 표면과 바닥 표면을 갖는 보강재 -상기 바닥 표면은 상기 기판에 결합되며 그리고 상기 적어도 하나의 수동형 전자 소자를 적어도 부분적으로 에워쌈-
    를 포함하는 집적회로 패키지.
  14. 제13항에 있어서,
    상기 바닥 표면은 리세스되며 그리고 상기 적어도 하나의 수동형 전자 소자를 수납(housing)하는 것을 특징으로 하는 집적회로 패키지.
  15. 제13항에 있어서,
    상기 보강재는 짜여진 섬유유리 매트(woven fiberglass mat)로 강화된 에폭시 수지를 포함하는 것을 특징으로 하는 집적회로 패키지.
  16. 제13항에 있어서,
    상기 기판은 약 70~400 마이크론의 두께를 갖는 것을 특징으로 하는 집적회로 패키지.
  17. 제13항에 있어서,
    상기 기판은 약 400 마이크론의 두께를 갖는 것을 특징으로 하는 집적회로 패키지.
  18. 제13항에 있어서,
    상기 기판은 얇은 코어 기판 구조인 것을 특징으로 하는 집적회로 패키지.
  19. 제13항에 있어서,
    상기 기판은 코어가 없는 기판 구조인 것을 특징으로 하는 집적회로 패키지.
  20. 제13항에 있어서,
    상기 기판은 폴리이미드 테이프 기판인 것을 특징으로 하는 집적회로 패키지.
  21. 제13항에 있어서,
    패키지 절연 회로는 플립-칩 볼 그리드 어레이에 통합되는 것을 특징으로 하는 집적회로 패키지.
  22. 제13항에 있어서,
    상기 보강재는 약 500~1000 마이크론의 두께를 갖는 것을 특징으로 하는 집적회로 패키지.
  23. 제22항에 있어서,
    상기 다이의 두께는 상기 보강재의 두께보다 더 두꺼운 것을 특징으로 하는 집적회로 패키지.
  24. 제23항에 있어서,
    상기의 최상면에는 열 흡수원이 부착되는 것을 특징으로 하는 집적회로 패키지.
  25. 제13항에 있어서,
    상기 적어도 하나의 수동형 전자 소자는 캐패시터인 것을 특징으로 하는 집적회로 패키지.
  26. 제14항에 있어서,
    상기 다이의 적어도 일부와 상기 보강재 사이에 개재되며 그리고 상기 보강재와 접촉하는 밀봉재를 더 포함하는 집적회로 패키지.
  27. 집적회로 패키지 스트립으로서,
    다수의 집적회로 패키지들을 포함하여 이루어지며,
    상기 스트립 내의 적어도 하나의 집적회로 패키지는 4개의 측면 부분들을 가지며 그리고 상기 집적회로 패키지는 상기 스트립을 따라 있는 상이한 집적회로 패키지들과 상기 4개의 측면 부분들 중 적어도 2개의 측면 부분들을 공유하는 것을 특징으로 하는 집적회로 패키지 스트립.
  28. 제27항에 있어서,
    상기 스트립은 3-by-10 집적회로 패키지들의 어레이로 구성된 것을 특징으로 하는 집적회로 패키지 스트립.
  29. 제27항에 있어서,
    상기 스트립은,
    상기 다수의 집적회로 패키지들을 둘러싸는 인덱싱 홀들(indexing holes)을 갖는 외곽 에지를 더 포함하는 것을 특징으로 하는 집적회로 패키지 스트립.
  30. 제29항에 있어서,
    상기 기판은 약 70~400 마이크론의 두께를 갖는 것을 특징으로 하는 집적회로 패키지 스트립.
  31. 제29항에 있어서,
    상기 기판은 약 400 마이크론의 두께를 갖는 것을 특징으로 하는 집적회로 패키지 스트립.
  32. 제29항에 있어서,
    상기 기판은 얇은 코어 기판 구조인 것을 특징으로 하는 집적회로 패키지 스트립.
  33. 제29항에 있어서,
    상기 기판은 코어 없는 기판 구조인 것을 특징으로 하는 집적회로 패키지 스트립.
  34. 제29항에 있어서,
    상기 기판은 폴리이미드 테이프 기판인 것을 특징으로 하는 집적회로 패키지 스트립.
  35. 제29항에 있어서,
    상기 보강재는 약 500~1000 마이크론의 두께를 갖는 것을 특징으로 하는 집적회로 패키지 스트립.
  36. 집적회로 패키지 스트립을 만드는 방법으로서,
    그 각각이 다이를 받아들이도록 된 다수의 개구부들을 갖는 밀봉재 보유 구조물을 기판에 부착하는 단계;
    상기 다수의 개구부들 각각에 다이를 위치시키는 단계;
    상기 다이의 측벽과 상기 밀봉재 보유 구조물 사이에 그리고 상기 밀봉재 보유 구조물과 접촉하게 밀봉재를 위치시키는 단계; 그리고
    상기 밀봉재를 큐어링하는 단계
    를 포함하는 집적회로 패키지 스트립을 만드는 방법.
  37. 제36항에 있어서,
    상기 밀봉재는 한번의 동작으로 위치되는 것을 특징으로 하는 집적회로 패키지 스트립을 만드는 방법.
  38. 제1항에 있어서,
    상기 기판과 상기 밀봉재 보유 구조물은 동일한 물질로 만들어진 것을 특징으로 하는 집적회로 패키지.
  39. 제1항에 있어서,
    상기 다이는,
    상기 다이의 적어도 하나의 에지와 접촉하는 상기 밀봉재에 의해서 수평적으로 지지되는 것을 특징으로 하는 집적회로 패키지.
  40. 제1항에 있어서,
    상기 다이는,
    상기 다이의 모든 에지들과 접촉하는 상기 밀봉재에 의해서 수평적으로 지지되는 것을 특징으로 하는 집적회로 패키지.
  41. 제1항에 있어서,
    상기 다이는,
    상기 다이의 적어도 하나의 에지와 접촉하는 상기 밀봉재에 의해서 수평적으로 지지되는 것을 특징으로 하는 집적회로 패키지.
  42. 제1항에 있어서,
    상기 다이는, 그 면(face)과 그 에지들(edges) 상에서 상기 밀봉재에 의해서 지지되는 것을 특징으로 하는 집적회로 패키지.
KR1020097006068A 2006-08-31 2007-08-31 밀봉재 보유 구조물을 구비한 플립 칩 반도체 패키지와 스트립 KR20090060309A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US11/469,194 US20080054490A1 (en) 2006-08-31 2006-08-31 Flip-Chip Ball Grid Array Strip and Package
US11/469,194 2006-08-31
US11/847,813 US20080099910A1 (en) 2006-08-31 2007-08-30 Flip-Chip Semiconductor Package with Encapsulant Retaining Structure and Strip
US11/847,813 2007-08-30

Publications (1)

Publication Number Publication Date
KR20090060309A true KR20090060309A (ko) 2009-06-11

Family

ID=39136331

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097006068A KR20090060309A (ko) 2006-08-31 2007-08-31 밀봉재 보유 구조물을 구비한 플립 칩 반도체 패키지와 스트립

Country Status (6)

Country Link
US (1) US20080099910A1 (ko)
EP (1) EP2084739B1 (ko)
JP (1) JP2010515242A (ko)
KR (1) KR20090060309A (ko)
CN (1) CN102177580A (ko)
WO (1) WO2008026077A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190093567A (ko) * 2016-12-31 2019-08-09 인텔 코포레이션 보강재를 가진 전자 패키지 조립체

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI358797B (en) * 2007-09-11 2012-02-21 Advanced Semiconductor Eng A wireless communication module with power amplifi
TW200922394A (en) * 2007-11-02 2009-05-16 Delta Electronics Inc Circuit board module and method of strengthening structure thereof
JP5224784B2 (ja) * 2007-11-08 2013-07-03 新光電気工業株式会社 配線基板及びその製造方法
US8415809B2 (en) 2008-07-02 2013-04-09 Altera Corporation Flip chip overmold package
US20100073894A1 (en) * 2008-09-22 2010-03-25 Russell Mortensen Coreless substrate, method of manufacturing same, and package for microelectronic device incorporating same
US8013438B2 (en) * 2009-07-21 2011-09-06 Stmicroelectronics Asia Pacific Pte. Ltd. Semiconductor package with a stiffening member supporting a thermal heat spreader
KR101058621B1 (ko) * 2009-07-23 2011-08-22 삼성전기주식회사 반도체 패키지 및 이의 제조 방법
CN102133218B (zh) * 2011-03-08 2012-08-08 孙卫东 一种头孢雷特组合物
US9312193B2 (en) 2012-11-09 2016-04-12 Taiwan Semiconductor Manufacturing Company, Ltd. Stress relief structures in package assemblies
US9287194B2 (en) * 2013-03-06 2016-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging devices and methods for semiconductor devices
US9275876B2 (en) 2013-09-30 2016-03-01 Qualcomm Incorporated Stiffener with embedded passive components
US9401287B2 (en) 2014-02-07 2016-07-26 Altera Corporation Methods for packaging integrated circuits
JP6695066B2 (ja) * 2014-11-27 2020-05-20 ツーハイ アクセス セミコンダクター カンパニー リミテッド フレームがコンデンサと直列に少なくとも１個のビアを備えるようなチップ用のポリマーフレーム
CN104411100A (zh) * 2014-12-16 2015-03-11 南通富士通微电子股份有限公司 带支架的基板的制造方法
CN104465534A (zh) * 2014-12-16 2015-03-25 南通富士通微电子股份有限公司 带支架的基板
US20170092618A1 (en) * 2015-09-24 2017-03-30 Intel Corporation Package topside ball grid array for ultra low z-height
US10177060B2 (en) 2016-10-21 2019-01-08 Powertech Technology Inc. Chip package structure and manufacturing method thereof
US10157860B2 (en) * 2016-12-28 2018-12-18 Intel Corporation Component stiffener architectures for microelectronic package structures
US10157839B1 (en) * 2017-05-26 2018-12-18 Taiwan Semiconductor Manufacturing Company Ltd. Interconnect structure and manufacturing method thereof
US10290592B2 (en) * 2017-06-30 2019-05-14 Intel Corporation Semiconductor package, and a method for forming a semiconductor package
CN109698137B (zh) * 2017-10-20 2020-09-29 中芯国际集成电路制造(上海)有限公司 芯片封装方法及芯片封装结构
WO2019111123A1 (en) * 2017-12-08 2019-06-13 Tesla, Inc. Electronic assembly having multiple substrate segments
KR102397902B1 (ko) 2018-01-29 2022-05-13 삼성전자주식회사 반도체 패키지
US10636746B2 (en) 2018-02-26 2020-04-28 International Business Machines Corporation Method of forming an electronic package
CN108962766B (zh) * 2018-07-19 2021-01-22 通富微电子股份有限公司 封装结构及其形成方法
CN109037082B (zh) * 2018-07-19 2021-01-22 通富微电子股份有限公司 封装结构及其形成方法
CN108962772B (zh) * 2018-07-19 2021-01-22 通富微电子股份有限公司 封装结构及其形成方法
US10943843B2 (en) * 2019-01-07 2021-03-09 Advanced Semiconductor Engineering, Inc. Semiconductor package structure
US11830859B2 (en) * 2021-08-30 2023-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures and method for forming the same
CN113990809B (zh) * 2021-12-17 2022-04-29 中兴通讯股份有限公司 封装结构、电路板组件和电子设备

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61112358A (ja) * 1984-11-07 1986-05-30 Toshiba Corp 半導体装置
US5030488A (en) * 1988-11-23 1991-07-09 Chemical And Polymer Technology, Inc. Laminates, panels and means for joining them
US6404049B1 (en) * 1995-11-28 2002-06-11 Hitachi, Ltd. Semiconductor device, manufacturing method thereof and mounting board
US5710071A (en) * 1995-12-04 1998-01-20 Motorola, Inc. Process for underfilling a flip-chip semiconductor device
JP3437369B2 (ja) * 1996-03-19 2003-08-18 松下電器産業株式会社 チップキャリアおよびこれを用いた半導体装置
US6574858B1 (en) * 1998-02-13 2003-06-10 Micron Technology, Inc. Method of manufacturing a chip package
US6989294B1 (en) * 1998-06-10 2006-01-24 Asat, Ltd. Leadless plastic chip carrier with etch back pad singulation
FR2793032B1 (fr) * 1999-04-28 2001-06-29 Schlumberger Services Petrol Procede et appareil pour determiner la resistivite d'une formation traversee par un puits tube
WO2000070677A1 (fr) * 1999-05-14 2000-11-23 Seiko Epson Corporation Appareil semi-conducteur, son procede de fabrication, carte a circuit imprime et appareil electronique
US6407334B1 (en) * 2000-11-30 2002-06-18 International Business Machines Corporation I/C chip assembly
US20020070443A1 (en) * 2000-12-08 2002-06-13 Xiao-Chun Mu Microelectronic package having an integrated heat sink and build-up layers
US6528892B2 (en) * 2001-06-05 2003-03-04 International Business Machines Corporation Land grid array stiffener use with flexible chip carriers
US7605479B2 (en) * 2001-08-22 2009-10-20 Tessera, Inc. Stacked chip assembly with encapsulant layer
US6472762B1 (en) * 2001-08-31 2002-10-29 Lsi Logic Corporation Enhanced laminate flipchip package using a high CTE heatspreader
US6710444B2 (en) * 2002-03-21 2004-03-23 Intel Corporation Molded substrate stiffener with embedded capacitors
CN1650677A (zh) * 2002-04-26 2005-08-03 纳幕尔杜邦公司 印制电路板和集成电路芯片封装用低介电损耗材料
US6940154B2 (en) * 2002-06-24 2005-09-06 Asat Limited Integrated circuit package and method of manufacturing the integrated circuit package
US6987032B1 (en) * 2002-07-19 2006-01-17 Asat Ltd. Ball grid array package and process for manufacturing same
US7112884B2 (en) * 2002-08-23 2006-09-26 Ati Technologies, Inc. Integrated circuit having memory disposed thereon and method of making thereof
US6894229B1 (en) * 2002-11-06 2005-05-17 Altera Corporation Mechanically enhanced package and method of making same
JP2004214249A (ja) * 2002-12-27 2004-07-29 Renesas Technology Corp 半導体モジュール
JP4390541B2 (ja) * 2003-02-03 2009-12-24 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
US6816654B1 (en) * 2003-06-27 2004-11-09 Dimitry Grabbe Fiber array ferrule and method of making
TWI251916B (en) * 2003-08-28 2006-03-21 Phoenix Prec Technology Corp Semiconductor assembled heat sink structure for embedding electronic components
US20050121757A1 (en) * 2003-12-04 2005-06-09 Gealer Charles A. Integrated circuit package overlay
US7501585B2 (en) * 2004-04-29 2009-03-10 Infineon Technologies Ag Semiconductor device support element with fluid-tight boundary
US7482686B2 (en) * 2004-06-21 2009-01-27 Braodcom Corporation Multipiece apparatus for thermal and electromagnetic interference (EMI) shielding enhancement in die-up array packages and method of making the same
US20060051912A1 (en) * 2004-09-09 2006-03-09 Ati Technologies Inc. Method and apparatus for a stacked die configuration
US7459782B1 (en) * 2005-10-05 2008-12-02 Altera Corporation Stiffener for flip chip BGA package

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190093567A (ko) * 2016-12-31 2019-08-09 인텔 코포레이션 보강재를 가진 전자 패키지 조립체

Also Published As

Publication number Publication date
CN102177580A (zh) 2011-09-07
EP2084739A2 (en) 2009-08-05
WO2008026077A2 (en) 2008-03-06
EP2084739A4 (en) 2012-02-29
WO2008026077A3 (en) 2011-03-03
JP2010515242A (ja) 2010-05-06
EP2084739B1 (en) 2017-12-20
US20080099910A1 (en) 2008-05-01

Similar Documents

Publication Publication Date Title
EP2084739B1 (en) Flip chip semiconductor package with encapsulant retaining structure and strip
US8847383B2 (en) Integrated circuit package strip with stiffener
US9985005B2 (en) Chip package-in-package
US9147667B2 (en) Semiconductor device with face-to-face chips on interposer and method of manufacturing the same
US8035127B2 (en) Packaging substrate structure with a semiconductor chip embedded therein
US7656015B2 (en) Packaging substrate having heat-dissipating structure
US7190066B2 (en) Heat spreader and package structure utilizing the same
US10818637B2 (en) Thin bonded interposer package
US9230901B2 (en) Semiconductor device having chip embedded in heat spreader and electrically connected to interposer and method of manufacturing the same
US20150115433A1 (en) Semiconducor device and method of manufacturing the same
US10985138B2 (en) Semiconductor package having a plurality of chips and method of manufacturing the same
KR100926002B1 (ko) 반도체 패키지 디바이스와 그의 형성 및 테스트 방법
US8659154B2 (en) Semiconductor device including adhesive covered element
US6559537B1 (en) Ball grid array packages with thermally conductive containers
CN110875278A (zh) 半导体封装件
CN112510022A (zh) 电子封装件及其制法
US7763983B2 (en) Stackable microelectronic device carriers, stacked device carriers and methods of making the same
US6847102B2 (en) Low profile semiconductor device having improved heat dissipation
US20120264257A1 (en) Mold array process method to prevent exposure of substrate peripheries
US20050093181A1 (en) Heat sinkable package
US9418874B2 (en) Method of fabricating semiconductor package
US20090108473A1 (en) Die-attach material overflow control for die protection in integrated circuit packages
CN219575614U (zh) 封装结构
KR101226277B1 (ko) 반도체 패키지 및 그 제조 방법
CN116469867A (zh) 多芯片嵌入式扇出型封装结构及其制备方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application