KR20210074454A - 반도체 패키지 장치 - Google Patents

반도체 패키지 장치 Download PDF

Info

Publication number
KR20210074454A
KR20210074454A KR1020190165011A KR20190165011A KR20210074454A KR 20210074454 A KR20210074454 A KR 20210074454A KR 1020190165011 A KR1020190165011 A KR 1020190165011A KR 20190165011 A KR20190165011 A KR 20190165011A KR 20210074454 A KR20210074454 A KR 20210074454A
Authority
KR
South Korea
Prior art keywords
interposer
package
hole
connection terminals
semiconductor chip
Prior art date
Application number
KR1020190165011A
Other languages
English (en)
Inventor
김지황
김현규
심종보
정은희
최경세
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020190165011A priority Critical patent/KR20210074454A/ko
Priority to US17/017,638 priority patent/US11367679B2/en
Publication of KR20210074454A publication Critical patent/KR20210074454A/ko
Priority to US17/807,894 priority patent/US11658107B2/en
Priority to US18/308,433 priority patent/US20230260891A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Abstract

본 발명에 따른 반도체 패키지 장치는 하부 패키지, 상기 하부 패키지 상의 인터포저, 및 상기 인터포저 및 상기 하부 패키지 사이의 언더필(underfill) 층을 포함하고, 상기 인터포저는 이를 수직 관통하는 관통 홀(Through hole)을 포함하고, 상기 언더필 층은 상기 관통 홀의 적어도 일부를 채우는 연장부를 포함할 수 있다.

Description

반도체 패키지 장치 {Semiconductor package device}
본 발명은 반도체 패키지 장치에 관한 것으로 보다 상세하게는 인터포저(interposer)를 포함하는 반도체 패키지 장치에 관한 것이다.
반도체 산업에 있어서 반도체 소자 및 이를 이용한 전자 제품의 고기능화, 고속화 및 소형화 요구가 증대되고 있다. 이러한 추세에 대응하여 현재 반도체 실장 기술은 하나의 반도체 기판에 여러 반도체 칩들을 적층하여 실장하거나 패키지 위에 패키지를 적층하는 방법이 대두되고 있다. 그 중의 하나가 여러 가지 반도체 칩들을 수직 적층시켜 고밀도 칩 적층을 구현할 수 있는 패키지 온 패키지(Package on package, PoP)이다. 패키지 온 패키지(PoP)는 하나의 반도체 칩으로 구성된 일반적인 패키지보다 적은 면적에 다양한 기능을 가진 반도체 칩들을 집적시킬 수 있다는 장점을 가질 수 있다.
본 발명이 해결하고자 하는 과제는 구조적 안정성이 향상된 반도체 패키지 장치를 제공하는데 있다.
본 발명이 해결하고자 하는 다른 과제는 불량 발생이 적은 반도체 패키지 장치의 제조 방법을 제공하는데 있다.
본 발명이 해결하고자 하는 다른 과제는 기판의 단위 면적당 생산 가능한 유닛 패키지(unit package)의 수를 증가시키는 제조 방법을 제공함에 있다.
본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 실시예들에 따른 반도체 패키지 장치는 하부 패키지, 상기 하부 패키지 상의 인터포저, 및 상기 인터포저 및 상기 하부 패키지 사이의 언더필(underfill) 층을 포함하고, 상기 인터포저는 이를 수직 관통하는 관통 홀(Through hole)을 포함하고, 상기 언더필 층은 상기 관통 홀의 적어도 일부를 채우는 연장부를 포함할 수 있다.
일부 실시예들에 따른 반도체 패키지 장치는 하부 패키지, 상기 하부 패키지 상의 상부 패키지, 상기 하부 패키지 및 상기 상부 패키지 사이의 인터포저, 상기 인터포저는 이를 수직 관통하는 적어도 하나의 관통 홀을 포함하고, 상기 인터포저 및 상기 하부 패키지 사이의 갭(gap) 및 상기 관통 홀의 적어도 일부를 채우는 언더필 층을 포함하고, 상기 언더필 층의 최상부는 상기 관통 홀에 의해 노출될 수 있다.
일부 실시예들에 따른 반도체 패키지 장치는 하부 패키지 기판, 상기 하부 패키지 기판 상에 실장되는 하부 반도체 칩, 상기 하부 반도체 칩의 측면을 덮는 하부 몰딩 부재, 상기 하부 반도체 칩 상의 인터포저, 상기 인터포저는 상기 인터포저를 수직 관통하는 관통 홀을 포함하고, 상기 인터포저 및 상기 하부 패키지 기판 사이에 배치되고, 상기 하부 반도체 칩을 둘러싸는 제1 연결 단자들, 및 상기 제1 연결 단자들, 상기 하부 반도체 칩의 상면, 상기 하부 몰딩 부재의 상면을 덮고, 상기 관통 홀의 일부를 채우는 언더필 층을 포함할 수 있다.
본 발명의 실시예들에 따른 반도체 패키지 장치의 제조 방법은 기판 상에 복수개의 하부 반도체 칩들을 실장하는 것, 상기 하부 반도체 칩들의 각각의 측면을 덮는 하부 몰딩 부재를 형성하는 것, 상기 하부 반도체 칩들의 각각의 상에 인터포저를 실장하고, 상기 인터포저는 이를 수직 관통하는 관통 홀을 포함하고, 상기 인터포저 상에서 상기 관통 홀을 통하여 언더필 물질을 주입하는 것을 포함하되, 상기 언더필 물질에 의해서, 상기 인터포저 및 상기 하부 패키지 사이의 제1 갭(gap)을 채울 수 있다.
본 발명의 실시예들에 따른 반도체 패키지 장치는 언더필층이 반도체 패키지의 상부와 하부의 열팽창률의 차이를 보정할 수 있다. 이에 따라, 반도체 패키지는 열에 의한 휘어짐이 적을 수 있으며, 구조적 안정성이 향상될 수 있다. 또한, 언더필 층은 하부 반도체 칩에서 발생하는 열을 외부로 효율적으로 방출시킬 수 있으며, 인터포저와 하부 패키지를 견고하게 접착시킬 수 있다.
본 발명의 실시예들에 따른 반도체 패키지 장치의 제조 방법은 인터포저 및 하부 패키지 사이의 갭(gap)에서 언더필 물질의 이동이 용이할 수 있다. 따라서, 인터포저와 하부 몰딩부의 사이의 공극(void)이 감소될 수 있다. 또한 언더필 물질의 주입 위치를 인터포저의 외곽 부분과 달리함으로써, 인터포저들 사이의 간격이 줄어들어 기판의 단위 면적당 생산 가능한 유닛 패키지의 수가 증가할 수 있다.
도 1a는 본 발명의 실시예들에 따른 반도체 패키지 장치의 단면도이다.
도 1b는 도 1a 의 I-I'의 단면도이다.
도 1c는 도 1a의 I-I'에 대응하는 단면도이다.
도 2a는 일부 실시예들에 따른 반도체 패키지의 평면도이다.
도 2b는 도 2a 의 I-I'의 단면도이다.
도 3a는 일부 실시예들에 따른 반도체 패키지의 평면도이다.
도 3b는 도 3a의 II-II'의 단면도이다.
도 4는 일부 실시예들에 따른 반도체 패키지 장치의 단면도이다.
도 5는 일부 실시예들에 따른 반도체 패키지 장치의 단면도이다.
도 6a 내지 도 6d는 일부 실시예들에 따른 반도체 패키지 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 7a 및 도 7b는 일부 실시예들에 따른 반도체 패키지 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 8은 비교예를 나타낸 도면이다.
이하, 도면들을 참조하여 본 발명의 개념에 따른 반도체 패키지 장치를 설명한다.
도 1a는 본 발명의 실시예들에 따른 반도체 패키지 장치의 평면도이다. 도 1b는 도 1a 의 I-I'의 단면도이다. 구성요소를 보다 명확하게 나타내기 위하여 도 1b의 일부 구성요소들은 도 1a에서 생략되었다.
본 발명의 일 실시예에 따른 반도체 패키지 장치(1000)는 하부 패키지(100), 인터포저(200) 및 복수개의 제1 연결 단자들(CT1)을 포함할 수 있다.
하부 패키지(100)는 하부 패키지 기판(110), 하부 반도체 칩(120) 및 하부 몰딩 부재(130)를 포함할 수 있다.
하부 패키지 기판(110)은 그 상면에 신호 패턴들을 가지는 인쇄 회로 기판(printed circuit board, PCB)일 수 있다. 또는, 하부 패키지 기판(110)은 절연막과 배선층이 교차로 적층된 구조일 수 있다. 하부 패키지 기판(110)은 그의 상면 상에 배치되는 제1 하부 기판 패드들(112) 및 제2 하부 기판 패드들(114)을 가질 수 있다.
하부 패키지 기판(110)의 아래에 외부 단자들(105)이 배치될 수 있다. 상세하게는, 외부 단자들(105)은 하부 패키지 기판(110)의 하면 상에 배치되는 외부 단자 패드들(116) 상에 배치될 수 있다. 외부 단자들(105)은 솔더 볼들 또는 솔더 범프들을 포함할 수 있고, 외부 단자들(105)의 종류에 따라 하부 패키지(100)는 볼 그리드 어레이(ball grid array, BGA), 파인 볼 그리드 어레이(fine ball-grid array, FBGA) 또는 랜드 그리드 어레이(land grid array, LGA) 형태를 포함할 수 있다.
하부 패키지 기판(110) 상에 하부 반도체 칩(120)이 배치될 수 있다. 하부 반도체 칩(120)은 평면적인 관점에서 하부 패키지 기판(110)의 중심부 상에 배치될 수 있다. 하부 반도체 칩(120)은 하부 패키지 기판(110)을 향하는 하면 및 하면과 대향하는 상면을 가질 수 있다. 하부 반도체 칩(120)의 하면은 활성면(active surface)이고, 하부 반도체 칩(120)의 상면은 비활성면일 수 있다. 하부 반도체 칩(120)은 하부 패키지 기판(110)의 상면 상에 실장될 수 있다. 예를 들어, 하부 반도체 칩(120)은 플립칩 본딩(flip-chip bonding) 방식으로 하부 패키지 기판(110)에 실장될 수 있다. 즉, 하부 반도체 칩(120)은 그의 하면 상에 배치되는 솔더 볼들이나 솔더 범프들과 같은 칩 단자들(124)에 의해 하부 패키지 기판(110)과 전기적으로 연결될 수 있다. 칩 단자들(124)은 하부 반도체 칩(120)의 하면 상에 제공되는 하부 칩 패드들(122)과 하부 패키지 기판(110)의 제1 하부 기판 패드들(112) 사이에 제공될 수 있다.
그러나, 본 발명의 실시예들이 이에 한정되는 것은 아니며, 하부 반도체 칩(120)은 본딩 와이어에 의해 하부 패키지 기판(110)에 실장될 수 있다. 이하에서, 전기적으로 연결된다는 것은 직접 또는 간접적으로 연결되는 것을 포함할 수 있다. 하부 반도체 칩(120)은 예를 들어, 로직 칩(logic chip)일 수 있다. 하부 반도체 칩(120)은 어플리케이션 프로세서(application processor)와 같은 비메모리 칩으로 기능할 수 있다.
일부 실시예들에 따르면 하부 반도체 칩(120)은 복수개로 제공될 수 있다. 복수개의 하부 반도체 칩들은 제1 방향(D1) 및/또는 제2 방향(D2)를 따라서 이격되게 배치될 수 있다. 복수개의 하부 반도체 칩들의 각각은 플립칩 본딩(flip-chip bonding) 또는 와이어 본딩(wrie bonding) 방식으로 하부 패키지(110) 상에 실장될 수 있다.
하부 패키지 기판(110) 상에 하부 몰딩 부재(130)가 제공될 수 있다. 하부 몰딩 부재(130)는 하부 패키지 기판(110)의 그 상면 상에서 하부 반도체 칩(120)의 측면을 둘러쌀 수 있다. 예를 들어, 하부 몰딩 부재(130)는 하부 반도체 칩(120)의 측면, 및 하부 패키지 기판(110)의 상면을 덮을 수 있다. 다른 실시예에 있어서는 하부 몰딩 부재(130)는 하부 반도체 칩(120)의 상면을 덮을 수 있다. 하부 몰딩 부재(130)는 일 예로 에폭시 몰딩 콤파운드(epoxy molding compound)를 포함할 수 있다.
하부 반도체 칩(120) 및 하부 몰딩 부재(130) 상에 인터포저(interposer) (200)가 배치될 수 있다. 이때, 인터포저(200)는 하부 몰딩 부재(130) 및 하부 반도체 칩(120)으로부터 수직으로 이격될 수 있다. 인터포저(200)는 절연 기판 또는 실리콘 기판을 포함할 수 있다.
인터포저(200)는 인터포저(200)의 상면에 평행한 제1 방향(D1)으로의 폭을 가질 수 있다. 인터포저(200)의 제1 방향(D1)으로의 폭은 하부 반도체 칩(120)의 제1 방향(D1)으로의 폭보다 클 수 있다. 이 경우, 인터포저(200)는 하부 반도체 칩(120)의 일측 상으로 돌출될 수 있다. 인터포저(200)의 하부에는 제1 패드들(216)이 인터포저의 상부에는 제2 패드들(212)이 배치될 수 있다.
인터포저(200)는 그를 수직으로 관통하는 관통 홀(Through hole)(TH)을 가질 수 있다. 관통 홀(TH)은 언더필 물질이 주입되는 개구일 수 있다. 관통 홀(TH)에 관한 자세한 설명은 후술하도록 한다.
인터포저(200)의 아래에 제1 연결 단자들(CT1)이 배치될 수 있다. 제1 연결 단자들(CT1)은 평면적 관점에서 하부 반도체 칩(120)의 외측에 배치될 수 있다. 제1 연결 단자들(CT1)은 인터포저(200)의 하부의 제1 패드들(216)과 접속할 수 있다. 제1 연결 단자들(CT1)은 하부 반도체 칩(120)의 측면으로부터 이격되어 배치될 수 있다. 제1 연결 단자들(CT1)은 하부 몰딩 부재(130)에 형성된 개구 내에 배치될 수 있다. 개구는 하부 몰딩 부재(130)를 수직으로 관통하여 하부 패키지 기판(110)의 제2 하부 기판 패드들(114)을 노출시킬 수 있다. 즉, 제1 연결 단자들(CT1)은 하부 몰딩 부재(130)를 관통하여 하부 패키지 기판(110)의 제2 하부 기판 패드들(114)에 접속될 수 있다.
관통 홀(TH)은 인터포저(200)의 중심부에 위치할 수 있다. 관통 홀(TH)은 하부 반도체 칩(120) 상에 위치할 수 있으며, 관통 홀(TH)은 평면적 관점에서 하부 반도체 칩(120)과 오버랩(overlap)될 수 있다. 관통 홀(TH)은 제1 연결 단자들(CT1)에 의해서 둘러싸일 수 있다.
관통 홀(TH)은 일 예로 슬릿(slit)(SL)의 형상을 가질 수 있다. 슬릿(SL)은 좁고 긴 홀(hole)을 말한다. 슬릿(SL)은 제1 방향(D1)에 따른 폭(△D1) 및 인터포저(200)의 상면에 평행하고, 제1 방향(D1)에 수직한 제2 방향(D2)에 따른 폭(△D2)을 가질 수 있다. 슬릿(SL)의 제1 방향(D1)에 따른 폭(△D1) 및 제2 방향에 따른 폭의 비(△D2), 즉 종횡비(aspect ratio)는 1:2 이상일 수 있다. 슬릿(SL)의 제1 방향(D1)에 따른 폭(△D1)은 일 예로 100㎛ 이상 200㎛ 이하일 수 있다. 슬릿(SL)의 제1 방향(D1)에 따른 폭(△D1)은 변경될 수 있다.
인터포저(200) 및 하부 패키지 기판(110) 사이에 언더필 층(400)이 배치될 수 있다. 언더필 층(400)은 인터포저(200) 및 하부 패키지 기판(110) 사이의 제1 갭(gap)(GP1)을 채울 수 있다.
구체적으로 언더필 층(400)은 하부 반도체 칩(120)의 상면, 하부 몰딩 부재(130)의 상면 및 제1 연결 단자들(CT1)의 측면을 덮을 수 있다. 언더필 층(400)은 인터포저(200)의 하면 및 하부 패키지(100)의 상면과 접촉할 수 있다.
언더필 층(400)은 관통 홀(TH)의 적어도 일부를 채우는 연장부(400G)를 포함할 수 있다. 언더필 층(400)의 최상부(400T)는 연장부(400G)의 상면에 대응될 수 있다. 즉, 언더필 층(400)의 최상부(400T)는 관통 홀(TH)에 의하여 노출될 수 있다. 연장부(400G)의 상면(400T)의 레벨은 인터포저(200) 하면(200L)의 레벨보다 높을 수 있다. 연장부(400G)의 상면(400T)의 레벨은 인터포저(200)의 상면(200T)의 레벨보다 낮을 수 있다.
후술할 제조 과정에서, 언더필 층(400)의 제1 갭(GP1)을 완전히(충분히) 채울 만큼의 언더필 물질을 주입시키기 위해서, 언더필 물질은 제1 갭(GP1)을 채울 양보다 좀 더 주입될 수 있다. 따라서, 제1 갭(GP1)을 채우고 남은 언더필 물질은 관통 홀(TH)의 적어도 일부를 채우게 된다.
다른 실시예에 있어서는, 연장부(400G)의 상면(400T)의 레벨이 인터포저(200)의 상면(200T)의 레벨과 같거나 이보다 높을 수 있다. 즉, 언더필 층(400)이 관통 홀(TH)을 완전히 채우거나, 관통 홀(TH) 주위의 인터포저(200) 상면의 일부를 덮을 수 있다. 인터포저(200) 상면의 일부를 덮는 경우는, 언더필 물질을 제1 갭(GP1) 및 관통 홀(TH)이 차지하는 공간 이상으로 물질을 주입하는 경우일 수 있다.
언더필 층(400)은 하부 몰딩 부재(130)와는 다른 열팽창율 및 다른 점성도를 갖는 절연 물질을 포함할 수 있다. 언더필 층(400)은 일 예로 에폭시 몰딩 컴파운드(EMC)를 포함할 수 있다.
도 1c는 도 1a 의 I-I'에 대응하는 단면도이다. 도 1b와 중복되는 구성은 생략하기로 한다.
도 1a 및 도 1c를 참조하면, 일부 실시예들에 따른 반도체 패키지 장치(1100)는 도 1b와 비교할 때, 하부 몰딩 부재(130)가 생략되고, 생략된 공간을 언더필 층(400)이 연장되어 채울 수 있다.
구체적으로, 인터포저(200) 및 하부 패키지 기판(110) 사이에 언더필 층(400)이 배치될 수 있다. 언더필 층(400)은 하부 패키지 기판(110)의 상면, 하부 반도체 칩(120)의 상면 및 측면들, 칩 단자들(124)의 측면들, 및 제1 연결 단자들(CT1)의 측면을 덮을 수 있다. 언더필 층(400)은 인터포저(200) 및 하부 패키지 기판(110) 사이의 제1 갭(GP1), 제1 연결 단자들(CT1) 사이의 공간, 칩 단자들(124) 사이의 공간을 채울 수 있다. 도 2a는 본 발명의 실시예들에 따른 반도체 패키지 장치의 평면도이다. 도 2b는 도 2a 의 I-I'의 단면도이다. 구성요소를 보다 명확하게 나타내기 위하여 도 2b의 일부 구성요소들은 도 2a에서 생략되었다. 이하에서 설명하는 것들을 제외하면 도 1a 및 도 1b를 통하여 상세하게 설명하였으므로, 생략하기로 한다.
도 2a 및 도 2b를 참조하면, 일 실시예에 따른 반도체 패키지 장치(1100)는 복수개의 관통 홀들(TH)을 포함하는 인터포저(200)를 포함할 수 있다. 복수개의 관통 홀들(TH)의 각각은 일 예로 슬릿(SL)일 수 있다. 복수개의 슬릿들(SL)은 제1 방향(D1)을 따라서 서로 이격될 수 있다. 복수개의 슬릿들(SL)을 통해 언더필 물질이 주입됨으로써, 언더필 물질이 인터포저(200)의 제1 갭(GP1)을 보다 균일하게 채울 수 있고 공극(Void)의 생성을 억제할 수 있다.
도 3a는 본 발명의 실시예들에 따른 반도체 패키지 장치의 평면도이다. 도 3b는 도 3a 의 I-I'의 단면도이다. 구성요소를 보다 명확하게 나타내기 위하여 도 3b의 일부 구성요소들은 도 3a에서 생략되었다. 이하에서 설명하는 것들을 제외하면 도 1a 및 도 1b를 통하여 상세하게 설명하였으므로, 생략하기로 한다.
도 3a 및 도 3b를 참조하면, 일 실시예에 따른 반도체 패키지 장치(2000)는 평면적 관점에서, 사각형(WD) 모양을 가지는 관통 홀(TH)을 가지는 인터포저(200)를 포함할 수 있다. 관통 홀(TH)의 모양은 사각형(WD)에 한정되지 않고 원 등의 다양한 형태를 가질 수 있다.
사각형(WD)의 모양을 가지는 관통 홀(TH)의 각 변들은 인접하는 인터포저(200)의 각 변들과 평행할 수 있다. 일 예로 사각형(WD) 모양의 관통 홀(TH)은 인터포저(200)의 종횡비와 동일한 종횡비를 가질 수 있다. 다른 실시예들에 있어서, 사각형(WD) 모양의 관통 홀(TH)의 종횡비는 다양할 수도 있다.
사각형(WD)의 모양을 가지는 관통 홀(TH)의 각각의 변들로부터 인접한 인터포저(200)의 각각의 변들까지의 이격거리(△P)는 동일할 수 있다. 각 이격거리(△P)가 동일함으로서, 관통 홀(TH)을 통한 언더필 물질의 주입 공정시에 언더필 물질이 인터포저(200)의 외곽 부분에 이르는 시간이 실질적으로 동일하게끔 조절될 수 있다. 결과적으로, 언더필 물질이 인터포저(200)의 제1 갭(GP1)을 균일하게 채울 수 있음에 따라서, 공극(Void)의 생성을 억제할 수 있다.
도 4는 일부 실시예들에 따른 반도체 패키지 장치의 단면도이다. 이하에서 설명하는 것들을 제외하면 도 1b를 통하여 상세하게 설명하였으므로, 생략하기로 한다.
도 4를 도 1b와 비교하면, 일부 실시예들에 따른 반도체 패키지 장치(3000)는 도 1b를 통하여 설명한 반도체 패키지 장치(1000) 상에 상부 패키지(300)를 더 포함할 수 있다.
인터포저(200) 상에 상부 패키지(300)가 제공될 수 있다. 상부 패키지(300)는 상부 패키지 기판(310), 상부 반도체 칩들(320) 및 상부 몰딩 부재(330)를 포함할 수 있다.
상부 패키지 기판(310)은 인터포저(200) 상에 배치될 수 있다. 이때, 상부 패키지 기판(310)은 인터포저(200)으로부터 수직으로 이격될 수 있다. 상부 패키지 기판(310) 및 인터포저(200) 사이에는 제2 갭(GP2)이 존재할 수 있다. 제1 갭(GP1)이 언더필 층(400)에 덮인 것과 비교하여, 제2 갭(GP2)은 언더필 물질 등의 몰딩 물질로 채워지지 않을 수 있다. 언더필 층(400)의 최상부(400T)의 레벨, 즉 연장부(400G)의 상면(400T)의 레벨은 상부 패키지 기판(310)의 하면(310L)의 레벨보다 낮을 수 있다.
상부 패키지 기판(310)은 신호 패턴들을 가지는 인쇄 회로 기판(printed circuit board, PCB)일 수 있다. 또는, 상부 패키지 기판(310)은 절연막과 배선층이 교차로 적층된 구조일 수 있다.
상부 패키지 기판(310)의 아래에 제2 연결 단자들(CT2)이 배치될 수 있다. 제2 연결 단자들(CT2)은 상부 패키지 기판(310)의 하부의 제1 상부 기판 패드(314)와 접속될 수 있다. 제2 연결 단자들(CT2)은 인터포저(200)의 상부의 제2 패드들(212)에 접속될 수 있다. 제2 연결 단자들(CT2)은 솔더 볼들 또는 솔더 범프들을 포함할 수 있다.
평면적 관점에서 제2 연결 단자들(CT2)은 관통 홀(TH)을 둘러 쌀 수 있다. 제2 연결 단자들(CT2)은 언더필 층(CT)과는 접촉하지 않을 수 있다.
상부 패키지 기판(310) 상에 적어도 하나의 상부 반도체 칩(320)이 배치될 수 있다. 상부 반도체 칩(320)은 상부 패키지 기판(310)을 향하는 하면 및 하면과 대향하는 상면을 가질 수 있다. 상부 반도체 칩들(320)의 하면은 비활성면이고, 상부 반도체 칩(320)의 상면은 활성면(active surface)일 수 있다. 상부 반도체 칩들(320)은 상부 패키지 기판(310)의 상면 상에 실장될 수 있다. 예를 들어, 상부 반도체 칩들(320은 와이어 본딩(wire bonding) 방식으로 상부 패키지 기판(310)에 실장될 수 있다. 즉, 상부 반도체 칩(320)은 본딩 와이어(324)에 의해 상부 패키지 기판(310)과 전기적으로 연결될 수 있다. 본딩 와이어(324)는 상부 패키지 기판(310)의 상면에 제공되는 제2 상부 기판 패드(312)와 상부 칩 패드(322)를 연결할 수 있다.
도시하지는 않았으나, 상부 반도체 칩들320)은 접착층에 의해 상부 패키지 기판(310)의 상면에 접착될 수 있다. 그러나, 본 발명의 실시예들이 이에 한정되는 것은 아니며, 상부 반도체 칩들(320)은 플립칩(flip-chip) 본딩 방식으로 상부 패키지 기판(310)에 실장될 수 있다. 상부 반도체 칩(320)은 예를 들어, 메모리 칩(memory chip)일 수 있다. 예를 들어, 메모리 칩은 DRAM, NAND flash, NOR flash, PRAM, ReRAM 또는 MRAM일 수 있다.
상부 반도체 칩들(320)은 상부 패키지 기판(310) 및 인터포저(200)를 통해 하부 패키지 기판(110)의 외부 단자들(105)과 전기적으로 연결될 수 있다. 도 4에서는 하나의 상부 반도체 칩(320)을 포함하는 것을 도시하였으나, 상부 반도체 칩(320)은 둘 이상의 복수로 제공될 수도 있다. 또한 상부 반도체 칩(320)이 상부 패키지 기판(210)의 중심부에 배치되는 것을 도시하였으나 상부 반도체 칩(320)은 상부 패키지 기판(210)의 가장자리 부근에 배치될 수도 있다.
상부 패키지 기판(310) 상에 상부 몰딩 부재(330)가 제공될 수 있다. 상부 몰딩 부재(330)는 상부 패키지 기판(310)의 상면 상에서 상부 반도체 칩(320)을 둘러쌀 수 있다. 상부 몰딩 부재(330)는 상부 반도체 칩(320)의 상면 및 측면을 덮을 수 있다. 예를 들어, 상부 몰딩 부재(330)는 상부 패키지 기판(310) 상에서 상부 반도체 칩들(320)을 매립(embedded)할 수 있다.
도 5는 일부 실시예들에 따른 반도체 패키지 장치의 단면도이다. 이하에서 설명하는 것들을 제외하면 도 3b를 통하여 상세하게 설명하였으므로, 생략하기로 한다.
도 5를 도 3b과 비교하면, 일부 실시예들에 따른 반도체 패키지 장치(4000)는 도 3b를 통하여 설명한 반도체 패키지 장치(3000)에 상부 패키지(300)를 더 포함할 수 있다.
일반적으로, 반도체 패키지의 제조 공정 또는 반도체 패키지의 사용 중 발생하는 고온의 열에 따라, 상부 패키지(300) 및/또는 하부 패키지(100)에 휘어짐(warpage)이 발생될 수 있다. 일 예로, 상부 패키지(300) 및/또는 하부 패키지(100)의 가운데가 오목한 U모양의 스마일형(smile type) 또는 가운데가 볼록한 크라이형(cry type) 형태로 휘어질 수 있다.
인터포저(200)와 하부 패키지(100) 사이의 공간을 채우는 언더필 층(400)은 반도체 패키지 장치의 휘어짐(warpage)을 감소시킬 수 있다. 언더필 층(400)은 상부 패키지(300) 및 하부 패키지(100)와는 다른 열팽창률을 가질 수 있다. 언더필 층(400)은 상부 패키지(300) 및/또는 하부 패키지(100)의 휘어짐을 보정할 수 있는 열팽창률을 가질 수 있다. 즉, 언더필 층(400)은 반도체 패키지의 상부와 하부의 열팽창률의 차이를 보정할 수 있다. 이에 따라, 본 발명의 실시예들에 따른 반도체 패키지는 열에 의한 휘어짐이 적을 수 있으며, 구조적 안정성이 향상될 수 있다.
상부 패키지 기판(310) 상에 적어도 하나의 상부 반도체 칩(320)이 배치될 수 있다
도 6a 내지 도 6d은 본 발명의 실시예들에 따른 반도체 패키지의 제조 방법을 설명하기 위한 단면도들이다.
도 6a를 참조하면, 기판(110a)이 제공될 수 있다. 기판(110a)은 후술할 쏘잉 공정에 의해서 복수개의 하부 패키지 기판(110)을 형성할 수 있다. 기판(110a)은 하부 패키지 기판(110)의 구성요소들을 포함할 수 있다. 기판(110a) 상에 복수개의 하부 반도체 칩들(120)이 실장될 수 있다. 일 예로, 하부 반도체 칩들(120)의 각각은 플립칩 본딩(flip-chip bonding) 방식으로 기판(110a) 상에 실장될 수 있다. 하부 반도체 칩들(120)을 둘러싸는 하부 몰딩막(130a)이 형성될 수 있다. 몰딩 물질이 기판(110a) 상에 도포되고, 경화되어 하부 몰딩막(130a)이 형성될 수 있다. 다른 실시예에 있어서 하부 몰딩막(130a)을 형성하는 과정은 생략될 수 있다.
도 6b를 참조하면, 기판(110a)의 기판 패드들(114)이 노출되는 개구들(OP)이 형성될 수 있다. 개구들(OP)은 일 예로 레이저 드릴링에 의해서 형성될 수 있다. 노출된 기판 패드들(114) 상에 제1 범프들(BP1)이 형성될 수 있다.
중심부에 관통 홀(TH)을 포함하는 복수개의 인터포저들(200)이 하부 반도체 칩(120) 및 하부 몰딩막(130a) 상에 실장될 수 있다. 인터포저들(200)의 각각의 관통 홀(TH)은 레이저 드릴링(laser drilling) 또는 기계적 드릴링(mechanical drilling)을 통해서 형성된 것일 수 있다.
인터포저들(200)의 각각은 하부 반도체 칩(120) 및 하부 몰딩막(130a)과 수직 방향으로 이격되게 배치될 수 있다.
인터포저(200)의 제1 패드들(216) 상에는 제2 범프들(BP2)이 형성될 수 있다. 제2 범프들(BP2)의 각각은 제1 범프들(BP1)의 각각과 얼라인 될 수 있다. 이어서 리플로우 공정에 의해서 인터포저(200)가 하부 반도체 칩(120) 및 하부 몰딩막(130a) 상에 실장될 수 있다. 제1 범프들(350a) 및 제2 범프들(350b)은 제1 연결 단자들(CT1)을 형성할 수 있다.
도 6c를 참조하면, 인터포저(200) 및 하부 몰딩막(130a)의 사이를 채우는 언더필 물질(400a)이 주입될 수 있다. 언더필 물질(400a)은 인터포저(200)의 상면으로부터 기판(110a) 방향으로 화살표로 도시한 것과 같이, 관통 홀(TH) 내로 주입될 수 있다. 언더필 물질(400a)을 주입 하기 전에 언더필 물질의 원활한 이동을 위하여 기판(110a)의 열처리가 이루어질 수 있다. 언더필 물질(400a)은 모세관 현상(capillary action)에 의하여 인터포저(200)의 가장자리까지 이동할 수 있다. 언더필 물질(400a)이 인터포저의 측면에 도달하면, 언더필 물질(400a)의 주입이 중단될 수 있다.
언더필 물질(400a)은 인터포저(200)와 하부 몰딩막(130a) 및 하부 반도체 칩(120) 사이의 제1 갭(GP1)을 채울 수 있다. 언더필 물질(400a)은 관통 홀(TH)을 다 채우기 전에 주입이 중단될 수 있다. 이에 따라, 언더필 물질(400a)이 반도체 패키지 장치의 외부로 유출되는 것을 방지할 수 있으며, 언더필 물질(400a)이 낭비되는 것을 방지할 수 있다.
언더필 물질(400a)의 일부는 관통 홀(TH)을 지나 인터포저(200)의 하면 상으로 흐를 수 있다. 언더필 물질(400a)은 인터포저(200)와 하부 몰딩막(130a) 사이에서 인터포저(200)의 외곽을 향하여 흐를 수 있다.
일부 실시예에 있어서, 하부 몰딩막(130a)이 형성되지 않은 경우, 언더필 물질(400a)은 추가적으로 하부 반도체 칩(120)의 측면 및 칩 단자들(124)의 측면들을 덮을 수 있다. 언더필 물질(400a)은 제1 연결단자들(CT1) 사이의 공간, 칩 단자들(124) 사이의 공간, 하부 반도체 칩(120) 및 하부 패키지(110) 사이의 공간을 채울 수 있다(도 1c 참조).
본 발명에 따르면, 언더필 물질(400a)은 기존의 인터포저(200)의 외곽에서 언더필 물질을 주입하는 것과 비교하여, 기판(110a)의 단위 면적 당 더 많은 유닛 패키지(unit package)를 생산할 수 있다. 인터포저(200)의 외곽을 통하여 언더필 물질을 채우는 경우 인접한 인터포저들(200) 사이의 일정한 이격거리가 요구되었다. 구체적으로는 언더필 물질(400a)을 주입하기 위한 니들(needle)이 접근할 수 있는 공간이 요구되었다.
본 발명은 인터포저(200)의 홀을 통하여 언더필 물질(400a)을 주입시킴으로서 인터포저들(200) 사이의 니들(needle)이 접근할 수 있는 공간이 불필요해짐에 따라서, 인터포저들(200) 사이의 간격(△T1)이 더 줄어들 수 있다. 인접한 인터포저들(200) 사이의 간격(△T1)은 4mm보다 작을 수 있고, 일 예로 인터포저들(200) 사이의 간격(△T1)은 2.8mm일 수 있다. 인터포저들(200)의 사이의 간격(△T)이 더 줄어듬에 따라서, 이와 대응하여 기판(110a) 상에 하부 반도체 칩들(120)이 단위 면적당 더 많이 실장될 수 있다. 따라서 결과적으로 기판(110a)의 단위 면적 당 더 많은 유닛 패키지(unit package)가 생산될 수 있다.
또한, 인터포저(200)의 중심부에 위치한 관통 홀(TH)을 통하여 언더필 물질(400a)이 주입됨으로서, 언더필 물질(430)이 흐르는 거리(FL1)가 짧을 수 있다. 이에 따라, 언더필 물질(430)의 흐름에 대한 저항이 적으며, 언더필 물질(430)의 이동이 용이할 수 있다. 따라서 인터포저(100a)의 외곽을 통하여 언더필 물질을 주입하는 것보다 언더필 물질이 용이하게 이동될 수 있음에 따라서 언더필 물질의 공극이 감소할 수 있는 효과가 있다. 언더필 물질이 주입된 후에, 경화(cure) 공정이 이루어질 수 있다. 언더필 물질(400a)이 경화되어 언더필 층(400)이 형성될 수 있다.
경화된 후에는 인접한 인터포저들(200) 사이를 가로지르는 쏘잉(sawing)(SS)이 이루어질 수 있다. 쏘잉(SS)에 의하여 하부 몰딩막(130a) 및 기판(110a)이 절단되어 복수개의 하부 패키지들(100)이 형성 할 수 있다.
도 6d 및 도 4를 참조하면, 형성된 복수개의 하부 패키지들(100) 각각의 상에 상부 패키지(300)가 실장될 수 있다. 상부 패키지(300) 하부의 솔더볼(SB)이 인터포저(200) 상에 연결될 수 있다. 솔더볼(SB)은 리플로우 과정에 의하여 제2 연결 단자들(CT2)을 형성할 수 있다. 이때, 상부 패키지 기판(310)은 인터포저(200)의 상면으로부터 이격될 수 있다. 이후, 하부 패키지 기판(110)의 하면 상에 외부 단자들(105)이 형성될 수 있다.
도 7a 및 도 7b는 일부 실시예들에 따른 반도체 패키지의 제조 방법을 설명하기 위한 단면도들이다.
도 6a 및 도 7a를 참조하면, 기판(110a) 상에 인터포저(200)가 형성될 복수개의 영역들(200R) 및 그들 사이의 더미 영역(DM)을 포함하는 중간 기판(200P)이 제공될 수 있다. 중간 기판(200P)은 복수개의 하부 반도체 칩들(120) 및 하부 몰딩막(130a) 상에 실장될 수 있다.
도 7b 및 도 6d를 참조하면, 중간 기판(200P) 및 하부 몰딩막(130a) 사이를 채우는 언더필 물질(400a)이 주입될 수 있다. 언더필 물질(400a)은 중간 기판(200P)의 상면으로부터 기판(110a) 방향으로 화살표로 도시한 것과 같이, 관통 홀(TH) 내로 주입될 수 있다. 언더필 물질이 주입된 후에, 경화(cure) 공정이 이루어질 수 있다. 언더필 물질(400a)이 경화되어 언더필 층(400)이 형성될 수 있다.
경화된 후에는 중간 기판(200P)의 더미 영역(DM) 및 이와 수직중첩하는 하부 몰딩막(130a) 및 기판(110a)을 수직으로 가로지르는 쏘잉(sawing)(SS)이 이루어질 수 있다. 쏘잉(SS)에 의하여 중간 기판(200P)이 절단되어 복수개의 인터포저들(200)이 형성될 수 있다. 쏘잉(SS)에 의해서 더미 영역(DM)의 적어도 일부가 제거될 수 있다. 이어서 하부 몰딩막(130a) 및 기판(110a)이 절단되어 복수개의 하부 패키지들(100)이 형성될 수 있다. 형성된 복수개의 인터포저들(200)의 각각의 상에 상부 패키지(300)가 실장될 수 있다.
반면, 본 발명의 개념과 달리 인터포저(200)의 중심부가 아닌 외곽부에서 언더필 물질을 주입하는 경우 인터포저(200)와 하부 패키지(100) 사이에서 공극(void)이 발생할 수 있다. 도 8은 관통 홀(TH)이 제공되지 않는 반도체 패키지 장치의 제조 방법을 설명하기 위한 단면도이다.
도 8을 참조하면, 화살표로 도시한 바와 같이, 언더필 물질(400a)은 인터포저(200) 외곽으로부터 인터포저(200)와 하부 반도체 칩(120) 및 하부 몰딩막(130a) 사이로 유입될 수 있다.
언더필 물질(400a)의 흐름은 인터포저(200)의 일측에서부터 다른 일측을 향할 수 있다. 이 경우, 언더필 물질(400a)이 흐르는 길이(FL2)가 길 수 있으며, 언더필 물질(400a)의 흐름에 대한 저항이 클 수 있다. 이에 따라, 언더필 물질(400a)이 주입되는 인터포저(200)의 일측에서 언더필 물질(200a)이 오버 플로우(overflow)될 수 있으며, 인터포저(200)와 기판(110a)의 사이에 공극(void)이 발생할 수 있다.
또한 언더필 물질(400a)을 주입하기 위한 니들(needle)(400M)이 접근할 수 있는 공간이 요구되므로, 인접한 인터포저들(200) 사이의 일정한 이격거리가 요구(△T2)되었다. 일 예로 인터포저들(200) 사이의 간격(△T2)은 5mm일 수 있다. 즉, 본 발명과 대비하여 기판(110a)의 단위 면적 당 더 적은 유닛 패키지(unit package)가 생산될 수 있다.이상, 첨부된 도면들을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
100: 하부 패키지 110: 하부 패키지 기판
120: 하부 반도체 칩 130: 하부 몰딩 부재
200: 인터포저 300: 상부 패키지
310: 하부 패키지 기판 320: 상부 반도체 칩
330: 상부 몰딩 부재 400: 언더필 층
400G: 연장부

Claims (20)

  1. 하부 패키지;
    상기 하부 패키지 상의 인터포저; 및
    상기 인터포저 및 상기 하부 패키지 사이의 언더필(underfill) 층을 포함하고,
    상기 인터포저는 이를 수직 관통하는 관통 홀(Through hole)을 포함하고,
    상기 언더필 층은 상기 관통 홀의 적어도 일부를 채우는 연장부를 포함하는 반도체 패키지 장치.
  2. 제1항에 있어서,
    상기 인터포저 및 상기 하부 패키지 사이의 제1 연결 단자들을 더 포함하고,
    상기 제1 연결 단자들은 상기 인터포저 및 상기 하부 패키지를 전기적으로 연결하고,
    평면적 관점에서 상기 관통 홀은 상기 제1 연결 단자들에 의해서 둘러싸인 반도체 패키지 장치.
  3. 제2항에 있어서,
    상기 관통 홀은 상기 인터포저의 중심부에 배치되는 반도체 패키지 장치.
  4. 제2항에 있어서,
    상기 언더필 층은 상기 제1 연결 단자들의 측면을 덮는 반도체 패키지 장치.
  5. 제1항에 있어서,
    상기 인터포저의 하면 및 상기 하부 패키지의 상면은 서로 이격하고,
    이들 사이의 이격 거리는 0 초과 50 ㎛이하인 반도체 패키지 장치.
  6. 제1 항에 있어서,
    상기 관통 홀은 슬릿(Slit) 형태를 가지고,
    상기 슬릿의 종횡비(aspect ratio)는 1:2 이상인 반도체 패키지 장치.
  7. 제6항에 있어서,
    상기 슬릿은 상기 인터포저의 상면에 평행한 제1 방향으로의 폭 및 상기 인터포저의 상면에 평행하고 상기 제1 방향에 수직한 제2 방향으로의 폭을 가지고,
    상기 제1 방향에 따른 폭이 상기 제2 방향에 따른 폭보다 더 작고,
    상기 제1 방향에 따른 폭은 100㎛ 이상 200㎛ 이하인 반도체 패키지 장치.
  8. 제1항에 있어서,
    평면적 관점에서, 상기 관통 홀은 사각형 모양이고,
    상기 관통 홀의 변들의 각각으로부터 상기 인터포저의 인접한 측면들까지의 각각의 거리들은 실질적으로 동일한 반도체 패키지 장치.
  9. 제1항에 있어서,
    상기 언더필 층은 상기 인터포저의 하면 및 상기 하부 패키지의 상면과 접촉하는 반도체 패키지 장치.
  10. 제1항에 있어서,
    상기 인터포저 상의 상부 패키지; 및
    상기 인터포저 및 상기 상부 패키지 사이의 제2 연결 단자들을 더 포함하고,
    상기 제2 연결 단자들은 상기 상부 패키지 및 상기 인터포저를 전기적으로 연결하는 반도체 패키지 장치.
  11. 제10항에 있어서,
    평면적 관점에서 상기 관통 홀은 상기 제2 연결 단자들에 의해서 둘러싸인 반도체 패키지 장치.
  12. 하부 패키지;
    상기 하부 패키지 상의 상부 패키지;
    상기 하부 패키지 및 상기 상부 패키지 사이의 인터포저, 상기 인터포저는 이를 수직 관통하는 적어도 하나의 관통 홀을 포함하고,
    상기 인터포저 및 상기 하부 패키지 사이의 갭(gap) 및 상기 관통 홀의 적어도 일부를 채우는 언더필 층을 포함하고,
    상기 언더필 층의 최상부는 상기 관통 홀에 의해 노출되는 반도체 패키지 장치.
  13. 제12항에 있어서,
    싱기 언더필 층의 최상부의 레벨은
    상기 인터포저의 하면의 레벨보다 높은 반도체 패키지 장치.
  14. 제13항에 있어서,
    싱기 언더필 층의 최상부의 레벨은
    상기 상부 패키지의 하면의 레벨보다 낮은 반도체 패키지 장치.
  15. 제12항에 있어서,
    상기 인터포저 및 상기 하부 패키지 사이의 제1 연결 단자들; 및
    상기 인터포저 및 상기 상부 패키지 사이의 제2 연결 단자들을 더 포함하고,
    상기 제1 연결 단자들은 상기 인터포저 및 상기 하부 패키지를 전기적으로 연결하고,
    상기 제2 연결 단자들은 상기 상부 패키지 및 상기 인터포저를 전기적으로 연결하되,
    상기 언더필 층은 상기 제1 연결 단자들의 측면을 덮고,
    상기 언더필 층은 상기 제2 연결 단자들과 접촉하지 않는 반도체 패키지 장치.
  16. 제12항에 있어서,
    상기 적어도 하나의 관통 홀은 복수개의 슬릿들이고,
    상기 슬릿들의 각각의 종횡비(aspect ratio)는 1:2 이상인 반도체 패키지 장치.
  17. 제12항에 있어서,
    상기 하부 패키지는:
    하부 패키지 기판;
    상기 하부 패키지 기판 상의 하부 반도체 칩; 및
    상기 하부 반도체 칩의 측면을 덮는 하부 몰딩 부재를 포함하고,
    상기 상부 패키지는 :
    상부 패키지 기판;
    상기 상부 패키지 기판 상의 상부 반도체 칩; 및
    상기 상부 반도체 칩의 상면 및 측면을 덮는 상부 몰딩 부재를 포함하고,
    상기 언더필 층의 물질은 상기 하부 몰딩 부재 및 상기 상부 몰딩 부재의 물질과 다른 반도체 패키지 장치.
  18. 제17항에 있어서,
    평면적 관점에서, 상기 관통 홀은 상기 상부 반도체 칩과 오버랩되는 반도체 패키지 장치.
  19. 하부 패키지 기판;
    상기 하부 패키지 기판 상에 실장되는 하부 반도체 칩;
    상기 하부 반도체 칩의 측면을 덮는 하부 몰딩 부재;
    상기 하부 반도체 칩 상의 인터포저, 상기 인터포저는 상기 인터포저를 수직 관통하는 관통 홀을 포함하고,
    상기 인터포저 및 상기 하부 패키지 기판 사이에 배치되고, 상기 하부 반도체 칩을 둘러싸는 제1 연결 단자들; 및
    상기 제1 연결 단자들, 상기 하부 반도체 칩의 상면, 상기 하부 몰딩 부재의 상면을 덮고, 상기 관통 홀의 일부를 채우는 언더필 층을 포함하는 반도체 패키지 장치.
  20. 제19항에 있어서,
    상기 인터포저 상의 상부 패키지 기판;
    상기 인터포저 및 상기 상부 패키지 기판 사이의 복수개의 제2 연결 단자들;
    상기 상부 패키지 기판 상의 상부 반도체 칩; 및
    상기 상부 반도체 칩의 상면 및 양 측면을 덮는 상부 몰딩 부재를 포함하는 반도체 패키지 장치.

KR1020190165011A 2019-12-11 2019-12-11 반도체 패키지 장치 KR20210074454A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020190165011A KR20210074454A (ko) 2019-12-11 2019-12-11 반도체 패키지 장치
US17/017,638 US11367679B2 (en) 2019-12-11 2020-09-10 Semiconductor package including an in interposer and method of fabricating the same
US17/807,894 US11658107B2 (en) 2019-12-11 2022-06-21 Semiconductor package including an interposer and method of fabricating the same
US18/308,433 US20230260891A1 (en) 2019-12-11 2023-04-27 Semiconductor package including an interposer and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190165011A KR20210074454A (ko) 2019-12-11 2019-12-11 반도체 패키지 장치

Publications (1)

Publication Number Publication Date
KR20210074454A true KR20210074454A (ko) 2021-06-22

Family

ID=76320685

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190165011A KR20210074454A (ko) 2019-12-11 2019-12-11 반도체 패키지 장치

Country Status (2)

Country Link
US (3) US11367679B2 (ko)
KR (1) KR20210074454A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210074454A (ko) 2019-12-11 2021-06-22 삼성전자주식회사 반도체 패키지 장치
KR20210109258A (ko) 2020-02-27 2021-09-06 삼성전자주식회사 반도체 패키지 장치

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100716871B1 (ko) 2001-04-11 2007-05-09 앰코 테크놀로지 코리아 주식회사 반도체패키지용 캐리어프레임 및 이를 이용한반도체패키지와 그 제조 방법
US20020173074A1 (en) 2001-05-16 2002-11-21 Walsin Advanced Electronics Ltd Method for underfilling bonding gap between flip-chip and circuit substrate
US6894229B1 (en) 2002-11-06 2005-05-17 Altera Corporation Mechanically enhanced package and method of making same
US7485502B2 (en) 2006-01-31 2009-02-03 Stats Chippac Ltd. Integrated circuit underfill package system
US7989947B2 (en) 2007-03-06 2011-08-02 Panasonic Corporation Semiconductor device and method of manufacturing the same
SG142321A1 (en) 2008-04-24 2009-11-26 Micron Technology Inc Pre-encapsulated cavity interposer
US8723302B2 (en) * 2008-12-11 2014-05-13 Stats Chippac Ltd. Integrated circuit package system with input/output expansion
US8378476B2 (en) * 2010-03-25 2013-02-19 Stats Chippac Ltd. Integrated circuit packaging system with stacking option and method of manufacture thereof
US8273607B2 (en) 2010-06-18 2012-09-25 Stats Chippac Ltd. Integrated circuit packaging system with encapsulation and underfill and method of manufacture thereof
US10049964B2 (en) 2012-03-23 2018-08-14 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a fan-out PoP device with PWB vertical interconnect units
US8970024B2 (en) * 2013-03-14 2015-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with molding material forming steps
US8941225B2 (en) * 2013-04-18 2015-01-27 Sts Semiconductor & Telecommunications Co., Ltd. Integrated circuit package and method for manufacturing the same
KR102274742B1 (ko) 2014-10-06 2021-07-07 삼성전자주식회사 패키지 온 패키지와 이를 포함하는 컴퓨팅 장치
KR102367404B1 (ko) 2015-08-03 2022-02-25 삼성전자주식회사 반도체 패키지의 제조 방법
KR20200121126A (ko) * 2019-04-15 2020-10-23 삼성전자주식회사 반도체 패키지
KR20210074454A (ko) 2019-12-11 2021-06-22 삼성전자주식회사 반도체 패키지 장치

Also Published As

Publication number Publication date
US11367679B2 (en) 2022-06-21
US20220319973A1 (en) 2022-10-06
US20210183757A1 (en) 2021-06-17
US20230260891A1 (en) 2023-08-17
US11658107B2 (en) 2023-05-23

Similar Documents

Publication Publication Date Title
US20110156226A1 (en) Interposer and semiconductor device
US9184107B2 (en) Semiconductor package
US11610845B2 (en) Semiconductor package and a method of fabricating the same
US20230260891A1 (en) Semiconductor package including an interposer and method of fabricating the same
KR100826988B1 (ko) 인쇄회로기판 및 이를 이용한 플립 칩 패키지
US20170236804A1 (en) Apparatuses and methods for internal heat spreading for packaged semiconductor die
US11610850B2 (en) Electronic package and fabrication method thereof
KR20130071792A (ko) Ｍｕｆ용 ｐｃｂ 및 그 ｐｃｂ 몰딩 구조
US11881459B2 (en) Electronic package and fabrication method thereof
KR20190139491A (ko) 반도체 패키지 및 그 제조 방법
CN110875278A (zh) 半导体封装件
CN112563215A (zh) 电子封装件及其制法
CN112331645A (zh) 半导体封装装置
KR102592327B1 (ko) 반도체 패키지
TW202220139A (zh) 電子封裝件及其線路結構
KR100233861B1 (ko) Bga 반도체 패키지
KR101088087B1 (ko) 반도체 패키지용 히트슬러그 및 이를 이용한 반도체 패키지의 제조방법
KR20230000725A (ko) 반도체 패키지
KR20220032261A (ko) 반도체 패키지 및 그의 제조 방법
US20180301406A1 (en) Semiconductor package and method for manufacturing the same
KR20220169043A (ko) 반도체 패키지 및 그의 제조 방법
KR100855268B1 (ko) 반도체 패키지 및 그의 제조 방법
KR20080029275A (ko) 박형 플립 칩 패키지 및 이의 제조 방법
JP2013191898A (ja) 半導体装置