KR101088087B1 - 반도체 패키지용 히트슬러그 및 이를 이용한 반도체 패키지의 제조방법 - Google Patents

반도체 패키지용 히트슬러그 및 이를 이용한 반도체 패키지의 제조방법 Download PDF

Info

Publication number
KR101088087B1
KR101088087B1 KR20100016128A KR20100016128A KR101088087B1 KR 101088087 B1 KR101088087 B1 KR 101088087B1 KR 20100016128 A KR20100016128 A KR 20100016128A KR 20100016128 A KR20100016128 A KR 20100016128A KR 101088087 B1 KR101088087 B1 KR 101088087B1
Authority
KR
South Korea
Prior art keywords
dam
molding
molding die
heat
semiconductor package
Prior art date
Application number
KR20100016128A
Other languages
English (en)
Other versions
KR20110096725A (ko
Inventor
성송
홍덕표
유희열
김순중
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR20100016128A priority Critical patent/KR101088087B1/ko
Publication of KR20110096725A publication Critical patent/KR20110096725A/ko
Application granted granted Critical
Publication of KR101088087B1 publication Critical patent/KR101088087B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

본 발명은 플래쉬 생성을 방지할 수 있는 히트슬러그와 이를 이용한 반도체 패키지의 제조방법에 관한 것이다. 특히, 본 발명은 반도체 패키지의 제조 과정 중 몰딩 공정 동안 몰딩 금형과 히트슬러그의 노출면 사이로 몰딩수지가 침투하는 것을 차단하도록 히트슬러그의 노출면에서 몰딩수지가 주입되는 관통공 주변을 따라 몰딩 금형과 밀착하여 차단턱 역할을 하게 되는 댐을 형성한 것에 주된 특징이 있는 것이다. 결국, 상기한 본 발명에 의하면, 몰딩 공정시 몰딩 금형과 밀착되는 댐이 차단턱 역할을 해줌으로써, 히트슬러그의 노출면에 플래쉬가 발생하는 것을 방지할 수 있고, 플래쉬 발생으로 인한 반도체 패키지의 불량을 방지할 수 있게 된다.

Description

반도체 패키지용 히트슬러그 및 이를 이용한 반도체 패키지의 제조방법{Heat slug for semiconductor package and method for manufacturing semiconductor package using the same}
본 발명은 히트슬러그 및 이를 이용한 반도체 패키지의 제조방법에 관한 것으로서, 더욱 상세하게는 몰딩 공정시 히트슬러그의 외부로 몰딩수지가 침투하여 묻게 되는 몰드 플래쉬(flash) 현상을 방지할 수 있는 반도체 패키지용 히트슬러그 및 이를 이용한 반도체 패키지의 제조방법에 관한 것이다.
통상적으로 반도체 패키지는 리드프레임, 인쇄회로기판, 회로필름 등의 기판을 이용하여 상기 기판의 칩부착 영역에 반도체 칩을 부착하는 칩 부착 공정, 반도체 칩과 기판 간을 전기적 신호 교환을 위한 골드 와이어 등으로 연결하는 와이어 본딩 공정, 및 반도체 칩과 와이어 등을 외부로부터 보호하기 위하여 몰딩 컴파운드 수지로 몰딩하는 몰딩 공정 등을 통하여 제조된다.
상기 인쇄회로기판을 이용한 볼 그리드 어레이(BGA) 반도체 패키지도 여러 가지 구조로 설계 및 제조되고 있다. 일례로서, 반도체 칩과 기판 간의 전기적 신호 교환을 위하여 와이어를 이용해 반도체 칩의 본딩패드와 기판의 본딩영역을 전기적으로 연결하는 구조가 일반적으로 알려져 있으나, 와이어로 연결되는 경우 반도체 칩과 기판 간의 전기적 신호 전달 경로가 길어지고 반도체 칩에 파인 피치(fine pitch)로 배열되는 본딩패드에 와이어 본딩을 적용하는데 불리함에 있기 때문에, 반도체 칩과 기판 간을 범프, 즉 마이크로 플립칩으로 신호 교환 가능하게 연결한 구조가 제안되어 있다.
그 밖에, 최근에는 반도체 제품의 고속화, 고성능화 추세에 따라 시스템-인-패키지(System-In-Package), 복수의 칩이 적층된 적층 칩 패키지(Stack Chip Package) 등이 개발되어 출시되고 있으며, 이 또한 다양한 구조로 설계 및 제조되고 있다.
한편, 반도체 패키지에서는 칩에서 발생하는 열을 외부로 방출시키기 위한 다양한 구조가 적용되고 있는데, 그 중 하나로 판상의 열방출수단인 히트슬러그(heat slug)를 몰딩 컴파운드 수지(이하 몰딩수지로 약칭함) 외부로 노출시키는 구조가 적용되고 있다.
반도체 패키지의 몰딩수지에서 히트슬러그를 노출시키면, 칩에서 발생한 열을 히트슬러그의 노출면을 통해 외부로 방출할 수 있으므로 열로 인한 칩의 오작동을 줄일 수 있고, 반도체 패키지의 신뢰성과 칩의 성능을 향상시킬 수 있게 된다.
그러나, 히트슬러그를 장착한 반도체 패키지를 제조함에 있어서, 몰딩 금형 내에 칩이 탑재된 기판을 배치한 뒤 몰딩수지를 상부의 탑 게이트를 통해 반도체 패키지 상측에서 주입하는 탑 게이트 방식의 몰딩 공정을 적용하는 경우, 다음과 같은 문제가 있게 된다.
도 1은 종래기술에 따른 문제점을 설명하기 위한 도면으로서, 몰딩수지(140)의 상면에서 히트슬러그(130)의 방열판(131)이 노출되는 반도체 패키지(100)를 도시한 것이며, 특히 반도체 패키지의 제조시에 탑 게이트 방식의 몰딩 공정을 적용한 경우 발생하는 불량 상태를 보여주고 있다.
탑 게이트 방식에서는 몰딩수지가 주입되는 몰딩 금형(상형)의 탑 게이트(센터 게이트)가 반도체 패키지 중앙으로 위치하여, 상기 탑 게이트를 통해 공급되는 몰딩수지가 기판 상측으로 위치된 방열판(131)의 관통공(132)을 통해 주입된다. 이때, 방열판(131)의 관통공(132)을 통과한 수지는 방열판 하측으로 이동하여 반도체 패키지의 몰딩영역에 채워지게 된다.
정상적으로는 탑 게이트를 통해 주입되는 모든 수지가 몰딩 금형 내에서 방열판(131)의 관통공(132)을 통과하여 방열판 하측의 몰딩영역 전체에 걸쳐 고루 채워져야 하며, 이에 반도체 패키지(100)의 표면상에는 히트슬러그(130)의 방열판(131)만이 완전한 형상으로 노출되어야 한다.
그러나, 탑 게이트를 통해 주입되는 수지가 관통공(132) 부분에서 몰딩 금형의 하면과 이에 접하는 히트슬러그(130)의 방열판(131) 상면 사이로 침투하게 되면, 도시된 바와 같이 침투한 수지가 방열판(131) 상면에서 경화되어 플래쉬(flash)(101)가 발생하게 된다.
이러한 플래쉬(101)는 도시된 바와 같이 방열판(131)의 일부를 덮게 되므로 방열판(131)을 통해 방출되는 열을 차단하게 되며, 이는 히트슬러그(130)의 방열성능을 크게 저하시킬 뿐만 아니라 반도체 패키지(100)가 외관상으로도 매우 불량해지는 문제를 야기한다.
이와 같이 플래쉬(101)가 발생한 불량품에 대하여 플래쉬를 제거하고자 할 경우 추가 공정이 소요되고, 또한 긴 가공시간이 추가로 소요되는 바, 이에 생산성도 크게 떨어지므로 이를 해결하기 위한 방안이 절실한 실정이다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 발명한 것으로서, 몰딩 공정시 몰딩 금형과 방열판의 노출면 사이로 수지가 침투하여 발생하는 플래쉬를 방지할 수 있는 보다 개선된 구조의 히트슬러그 및 이를 이용한 반도체 패키지의 제조방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위하여, 본 발명은, 몰딩수지의 외부로 노출시켜 장착되는 반도체 패키지용 히트슬러그에 있어서, 상기 몰딩수지 외부로 노출되는 방열판에서 몰딩 금형의 탑 게이트를 통해 공급되는 몰딩수지를 통과시키기 위한 관통공이 형성되되, 상기 방열판의 노출면에 관통공 주위의 전 둘레를 따라 돌출된 댐이 형성되어, 몰딩 공정시 상기 댐이 몰딩 금형에 밀착된 상태로 몰딩 금형과 방열판의 노출면 사이로 몰딩수지가 측방 침투하는 것을 차단하는 차단턱 역할을 하도록 된 반도체 패키지용 히트슬러그를 제공한다.
여기서, 상기 댐은 안쪽 둘레단을 형성하도록 관통공 내주 끝단에서 소정 거리를 두고 돌출 형성되어, 몰딩 금형과의 밀착시 댐의 내벽면과 댐의 안쪽 둘레단, 몰딩 금형 사이에 수지의 측방 침투 압력을 완화시키는 압력 완화 공간이 형성되도록 함이 바람직하다.
또한 상기 방열판은 상기 관통공 및 댐이 형성된 중앙부가 볼록한 구조로 형성되어, 상기 댐과 접촉한 몰딩 금형의 누름에 의하여 상기 방열판의 중앙부가 탄성을 가지면서 아래로 변형되는 동시에 그 탄성력에 의하여 몰딩 금형과 상기 댐 간의 밀착력이 증가되도록 함이 바람직하다.
그리고, 본 발명은, 기판에 반도체 칩을 부착하여 기판과 반도체 칩 간을 전기적으로 접속하는 공정, 상기 기판에 히트슬러그를 고정하여 지지시키는 공정, 및 상기 히트슬러그의 방열판을 노출시키면서 상기 반도체 칩을 봉지하도록 몰딩수지로 몰딩하는 몰딩 공정을 포함하는 반도체 패키지의 제조방법에 있어서, 상기 몰딩 공정은, 상기 반도체 칩과 히트슬러그가 부착된 기판을 몰딩 금형 내에 배치하는 단계; 상기 히트슬러그에서 방열판의 노출면에 관통공 주위의 전 둘레를 따라 돌출 형성시킨 댐에 상기 몰딩 금형을 밀착시켜 몰딩영역을 형성하는 단계; 및 상기 몰딩 금형의 탑 게이트를 통해 몰딩수지를 공급하여, 방열판의 관통공을 통과한 몰딩수지가 방열판 하측의 몰딩영역으로 주입되도록 하는 단계;를 포함하고, 상기 댐이 몰딩 금형에 밀착된 상태로 상기 탑 게이트를 통해 공급된 몰딩수지가 몰딩 금형과 방열판의 노출면 사이로 측방 침투하는 것을 차단하도록 하는 반도체 패키지의 제조방법을 제공한다.
여기서, 상기 댐은 안쪽 둘레단을 형성하도록 관통공 내주 끝단에서 소정 거리를 두고 돌출 형성되어, 몰딩 금형과의 밀착시 댐의 내벽면과 댐의 안쪽 둘레단, 몰딩 금형 사이에 수지의 측방 침투 압력을 완화시키는 압력 완화 공간을 형성하도록 함이 바람직하다.
또한 상기 히트슬러그의 방열판은 상기 관통공 및 댐이 형성된 중앙부가 볼록한 구조로 형성하여, 상기 댐과 접촉한 몰딩 금형의 누름에 의하여 상기 방열판의 중앙부가 탄성을 가지면서 아래로 변형되는 동시에 그 탄성력에 의하여 몰딩 금형과 상기 댐 간의 밀착력을 증가시키는 것이 바람직하다.
이에 따라, 본 발명의 히트슬러그 및 이를 이용한 반도체 패키지의 제조방법에 의하면, 몰딩 공정시 몰딩 금형과 밀착되는 댐이 방열판의 노출면으로 몰딩수지가 침투하는 것을 차단하는 역할을 해줌으로써, 상기 노출면에 플래쉬가 발생하는 것을 효과적으로 방지할 수 있고, 플래쉬 발생으로 인한 반도체 패키지의 불량을 방지할 수 있게 된다.
도 1은 종래기술에 따른 문제점을 설명하기 위한 도면으로서, 히트슬러그에 플래쉬가 발생한 반도체 패키지의 평면도이다.
도 2는 본 발명에 따른 히트슬러그를 채용한 반도체 패키지의 평면도이다.
도 3은 본 발명에 따른 히트슬러그를 채용한 반도체 패키지의 단면도로서, 도 2의 선 'A-A'를 따라 취한 단면도이다.
도 4는 본 발명에 따른 히트슬러그를 도시한 사시도이다.
도 5는 본 발명에 따른 히트슬러그를 사용한 반도체 패키지의 제조 과정 중 몰딩 공정을 나타내는 도면이다.
도 6은 본 발명에 따른 히트슬러그의 댐에 의해 몰딩수지가 차단되는 상태를 나타내는 확대도이다.
도 7은 본 발명에서 볼록한 구조로 제작된 히트슬러그를 사용하는 경우의 몰딩 공정을 나타내는 도면이다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하면 다음과 같다.
본 발명은 플래쉬 생성을 방지할 수 있는 히트슬러그와 이를 이용한 반도체 패키지의 제조방법에 관한 것이다. 특히, 본 발명은 히트슬러그의 노출면에서 몰딩수지가 주입되는 관통공의 주변을 따라 몰딩 금형과 밀착하여 차단턱 역할을 해주는 댐을 형성함으로써, 몰딩 공정 동안 몰딩 금형과 히트슬러그의 노출면 사이로 수지가 측방 침투하는 것을 효과적으로 차단할 수 있고, 이를 통해 플래쉬의 발생을 방지할 수 있도록 한 것에 주된 특징이 있는 것이다.
먼저, 본 발명에 따른 반도체 패키지(100)는, 도 2 내지 도 3에 나타낸 바와 같이, 인쇄회로기판(PCB)과 같은 기판(110)과, 상기 기판(110)에 부착되어 전기적으로 접속되는 반도체 칩(120)과, 상기 기판(110)에 고정되어 지지되는 열방출용 히트슬러그(130)와, 상기 히트슬러그(130)의 방열판(131) 상면을 노출시키면서 상기 반도체 칩(120)을 봉지하도록 상기 기판(110)상에 몰딩 형성되는 몰딩수지(140)를 포함하여 구성된다.
이러한 구성에 대해 인쇄회로기판을 이용한 볼 그리드 어레이(BGA) 반도체 패키지의 예를 들어 좀더 상세히 설명하면, 인쇄회로기판(110)이 구비된 상태에서 인쇄회로기판(110)의 칩 부착영역에 반도체 칩(120)이 부착되는 바, 반도체 칩(120)의 저면에 형성된 본딩패드와 기판(110)의 전도성 패턴(111)이 플립칩(112)을 매개로 전기적 신호 교환이 가능하게 접속된다.
이어서, 열방출용 히트슬러그(130)가 구비되며, 히트슬러그(130)는 상측의 방열판(131)이 반도체 칩(120)의 상측으로 위치되도록 하여 하측의 고정다리(138)가 기판(110) 위에 부착됨으로써 위치가 고정된다.
또한 반도체 칩(120)과 플립칩(112) 등을 외부로부터 보호하기 위하여 기판(110)상의 몰딩영역에는 히트슬러그(130)의 상면, 보다 명확히는 히트슬러그의 방열판(131) 상면을 노출시킨 상태로 몰딩수지(140)에 의해 반도체 칩(120)과 플립칩(112) 등이 봉지되도록 몰딩된다.
이와 함께 기판(110)의 저면에 노출된 볼랜드에는 반도체 칩(120)의 최종적인 입출력 단자가 되는 솔더볼(113)이 융착되어 고정된다.
도시된 실시예에서는 기판(110)으로 인쇄회로기판을 사용하였으나, 인쇄회로기판 대신 리드프레임, 회로필름 등 공지의 반도체 패키지용 기판이 사용될 수 있다. 이때, 플립칩(112)은 와이어 등 기판과 칩 간을 연결하는 공지의 전기적 접속수단으로 대체가 가능하며, 입출력 단자 역시 도시된 솔더볼(113) 대신 공지의 입출력 단자로 대체가 가능하다.
아울러, 도시된 실시예에서 단수의 반도체 칩(120)이 사용되고 있으나, 다수의 칩을 적층하여 전기적으로 연결한 적층 칩 패키지로 구성하는 것이 가능하며, 이때 기판의 전도성 패턴에 접속된 메인칩 위에 다수의 칩을 적층한 뒤 각 칩의 관통 비아 사이에 전도성 범프를 개재하여 칩들을 전기적으로 연결하는 구조가 실시될 수 있다.
적층 칩 패키지로 제조하는 경우, 기판상의 메인칩을 비롯하여 다수개의 칩들을 몰딩수지에 의해 봉지하되, 열방출용 히트슬러그(130)의 방열판(131)은 최상측의 칩 위에서 그 상면이 몰딩수지(140) 외부로 노출되도록 한다.
한편, 본 발명에 따른 열방출용 히트슬러그의 구조에 대해 좀더 상세히 설명하면 다음과 같다.
본 발명의 히트슬러그(130)는 도 4에 나타낸 바와 같이 반도체 칩(120)의 상측으로 위치되어 상면이 몰딩수지(140)의 표면에서 노출되는 원판 형상의 방열판(131)과, 상기 방열판(131)의 테두리에 하방으로 연장된 연결다리(136)를 통해 일체로 연결되는 사각틀 형상의 사이드 프레임(137)으로 크게 나누어진다.
우선, 상기 사이드 프레임(137)의 사방 모서리 위치에는 아래쪽으로 절곡된 고정다리(138)가 일체로 형성되는 바, 이 고정다리(138)는 기판(110) 위에 부착되어 고정되는 부분이 된다. 본 발명의 히트슬러그(130)를 기판(110)에 고정하여 지지시킬 때에는 상기 고정다리(138)를 기판(110) 위에 에폭시 계열의 접착제로 접착하여 고정하는 것이 가능하다.
상기 방열판(131)은 중앙에 관통공(132)이 형성된 구조를 가지는데, 이 관통공(132)은 탑 게이트(13) 방식의 몰딩 공정을 적용하기 위하여 형성하는 것으로, 몰딩 공정 동안 몰딩 금형(상형)에서 탑 게이트를 통해 하방으로 수직 주입되는 몰딩수지가 상기 관통공(132)을 통과하여 방열판(131) 하측으로 이동하게 되며, 이어 방열판(131) 하측에서 반도체 패키지(100)의 전체 몰딩영역에 걸쳐 채워지게 된다.
그리고, 본 발명의 히트슬러그(130)에서는 방열판(131)의 상면(노출면)에 관통공(132) 주위의 전 둘레를 따라 상방 돌출된 구조의 댐(133)을 형성하는 것에 주된 특징이 있다.
상기 댐(133)은 관통공(132) 주위의 둘레를 따라 원형으로 형성될 수 있으며, 또한 상기 댐(133)은 그 안쪽으로 둘레단(134)을 형성하도록 관통공(132) 내주 끝단부터 바깥쪽으로 소정 거리를 두고 형성하는 것이 바람직하다.
이렇게 관통공(132)의 내주 끝단에서 소정 거리를 두고 댐(133)을 형성하는 경우, 몰딩 공정 중 댐(133)의 내벽면 및 관통공(132) 주변의 둘레단(134), 댐(133)과 밀착된 몰딩 금형(상형)(도 6에서 도면부호 10임) 사이에 수지의 측방 침투 압력을 완화시킬 수 있는 공간(도 6에서 도면부호 135임)이 형성된다.
상기한 구조의 댐(133)은 몰딩 공정 중 몰딩 금형의 하면에 밀착되어 히트슬러그(130)의 노출되는 상면, 즉 방열판(131) 상면으로 침투하는 몰딩수지를 차단하기 위한 것으로, 탑 게이트로부터 관통공(132)을 통해 수직 하방으로 주입되는 몰딩수지의 일부가 방열판(131) 상면과 몰딩 금형 하면 사이를 통해 댐(133)의 바깥쪽으로 측방 침투하는 것을 방지하는 역할을 한다.
이러한 댐의 작용 및 효과를 도 5 내지 도 7을 참조하여 상세히 설명하기로 한다.
도 5는 본 발명에 따른 히트슬러그를 이용한 반도체 패키지의 제조 과정 중 몰딩 공정을 나타내는 도면이고, 도 6은 히트슬러그의 댐에 의해 몰딩수지가 차단되는 상태를 나타내는 확대도이다.
먼저, 댐(133)이 형성된 히트슬러그(130)를 이용한 반도체 패키지의 제조 과정은 기판(110)에 반도체 칩(120)을 부착하여 기판(110)과 반도체 칩(120) 간을 전기적으로 접속하는 공정, 상기 기판(110)에 히트슬러그(130)를 고정하여 지지시키는 공정, 및 상기 히트슬러그(130)의 방열판(131)을 노출시키면서 상기 반도체 칩(120)을 봉지하도록 몰딩수지로 몰딩하는 몰딩 공정을 포함한다.
여기서, 반도체 칩(120) 등을 수지로 몰딩하기 위한 몰딩 공정에서는 하형(12)과 상형(11)의 조합으로 이루어진 몰딩 금형(10) 내에 반도체 칩(120)과 히트슬러그(130)가 부착된 기판(110)을 배치한 뒤, 상형(11)을 하강시켜 댐(133)에 밀착시킨 상태로 몰딩영역을 만들어주고, 이어 상형(11)의 탑 게이트(13)를 통해 몰딩수지를 공급하여 몰딩수지가 전체 몰딩영역에 걸쳐 충전되도록 한다.
이때, 탑 게이트(13)를 통해 공급되는 몰딩수지는 방열판(131)의 상면(노출면이 됨)이 노출될 수 있도록 방열판의 관통공(132)을 통과한 뒤 방열판 하측의 몰딩영역으로 주입되며, 몰딩 금형(10)(상형)의 탑 게이트(13)에서 히트슬러그(130)의 관통공(132)을 통과하는 수지의 주입압력은 수직 하방으로 작용하게 된다.
이러한 상태에서 히트슬러그(130)의 방열판(131) 상면에 돌출 형성된 댐(133)은 몰딩 금형(10)(상형)의 하면과 접촉한 상태에서 방열판(131)의 상면 사이로 몰딩수지가 빠져나가는 것을 차단하는 차단턱 역할을 하게 된다.
또한 관통공(132)의 내주 끝단부터 바깥쪽으로 소정 거리를 두고 댐(133)을 형성한 경우, 댐(133)의 내벽면과 댐 안쪽 부위인 둘레단(134), 몰딩 금형(10) 사이에 소정의 공간(135)이 형성된다.
바람직하게는 몰딩 금형(10)의 탑 게이트(13) 출구부에 하방으로 돌출된 돌출부(14)를 형성하여, 이 돌출부(14)가 상기 공간(135) 내에서 히트슬러그(130)의 관통공 주변 둘레단(134) 상면에 밀착되도록 한다.
이렇게 탑 게이트(13)의 출구부에 돌출부(14)를 형성하면, 이 돌출부(14)가 댐(133) 안쪽의 상기 공간(135) 내에서 히트슬러그(130)의 관통공 주변 둘레단(134) 상면에 밀착되면서 탑 게이트(13)의 내부통로부터 수지를 1차적으로 차단할 수 있는 1차 차단벽 역할을 수행할 수 있게 된다.
이와 같이 몰딩 금형(10)의 돌출부(14)와 관통공 주변 둘레단(134), 그리고 댐(133)과 몰딩 금형(10)이 밀착된 상태에서, 탑 게이트(13)를 통해 수직 하방으로 몰딩수지가 주입되면, 측방으로 유동하는 몰딩수지를 댐(133)의 안쪽으로 위치되는 상기 돌출부(14)가 1차적으로 차단하게 되고, 몰딩수지가 돌출부(14)와 둘레단(134) 사이의 틈새를 통해 뜻하지 않게 바깥쪽으로 침투하더라도, 상기 댐(133)이 침투된 수지를 완벽하게 차단하게 된다.
이때, 돌출부(14)와 댐(133) 사이의 공간(135)이 돌출부(14)를 넘어 침투한 몰딩수지의 측방 침투 압력을 어느 정도 감소 및 완화시키는 작용을 하게 된다.
만약, 상기 돌출부(14)가 없는 금형 구조인 경우, 몰딩 공정 동안 몰딩수지의 일부가 댐(133)의 내벽면과 댐 안쪽 부위인 둘레단(134), 몰딩 금형(10) 사이의 공간(135)으로 유입되어 채워지는데, 이때 댐(133)과 몰딩 금형(10)이 밀착된 상태에서 댐(133)이 측방으로 유동하는 몰딩수지를 차단하는 것과 함께, 상기 공간(135)은 관통공(132)으로 수직 이동하는 몰딩수지의 측방 침투 압력을 어느 정도 감소 및 완화시키는 작용을 하게 된다.
이에 돌출부(14)가 없더라도 댐(133) 안쪽의 공간(135)이 댐(133)을 통과하려는 몰딩수지의 측방 압력을 완화시키는 압력 완화 공간의 역할을 하게 되면서, 이러한 압력 완화 공간(135)이 댐(133)으로 하여금 몰딩수지를 완벽히 차단할 수 있도록 하는데 보조 역할을 하게 되고, 보다 바람직하게는 도시된 바와 같이 몰딩 금형에 1차 차단벽 역할을 수행하는 돌출부(14)를 형성하게 되면 완벽한 수지 차단 효과를 얻을 수 있다.
상기 둘레단(134) 없이 관통공(132) 내주 끝단 부위를 따르는 댐을 형성할 경우, 몰딩수지의 주입압력이 댐과 금형 사이에 어떠한 압력 완화 구간 없이 직접적으로 작용하게 되므로 댐이 완전한 차단턱 역할을 수행할 수 없고, 상대적으로 높은 주입압력이 가해지면서 댐과 금형 사이로 쉽게 몰딩수지가 빠져나갈 수 있다.
이는 댐이 없이 관통공(132) 내주 끝단 부위가 몰딩 금형(10)과 밀착된 상태로 수지 주입이 이루어지는 종래의 몰딩 공정과 비교할 때와 차이가 없으며, 몰딩수지의 수직 주입경로에 댐과 몰딩 금형 사이가 직접적으로 접하여 있게 되므로 몰딩수지(140)가 쉽게 침투할 수 있는 것이다.
결과적으로 방열판(131)에 몰딩 금형(10)과 밀착되는 댐(133)을 형성한 본 발명의 히트슬러그(130)를 사용하는 경우, 차단턱 역할을 하는 상기 댐(133)에 의하여 몰딩 금형(10)과 방열판(131) 사이로 몰딩수지가 끼이는 것을 효과적으로 방지할 수 있고, 최종 완성된 반도체 패키지의 방열판을 덮는 몰딩수지, 즉 플래쉬의 발생을 방지할 수 있게 된다.
한편, 바람직한 실시예로서, 히트슬러그(130)의 방열판(131)을 관통공(132) 및 댐(133)이 형성된 중앙부가 위로 올라온 상태가 되도록 볼록한 구조로 제작하는 것이 가능하다.
히트슬러그(130)의 방열판(131)을 중앙부가 위로 올라오도록 볼록한 구조로 제작하게 되면, 몰딩 공정에서 몰딩수지의 차단을 위한 댐(133)이 몰딩 금형(10)의 하면에 압착될 수 있으며, 몰딩 금형(10)과 댐(133)의 접촉력을 크게 증가시켜 몰딩 금형과의 사이에서 댐의 바깥쪽으로 침투하려는 몰딩수지를 보다 효과적으로 차단할 수 있게 된다.
도 7은 방열판을 볼록한 구조로 제작한 히트슬러그의 사용시 몰딩 공정을 나타내는 도면으로, 몰딩 금형의 상형이 접촉하기 전 히트슬러그의 방열판 구조를 단면상에서 살펴보면, 관통공(132) 및 댐(133)이 형성된 방열판(131)의 중앙부가 위로 올라온 볼록한 구조를 이루고 있다.
이러한 상태에서 몰딩 금형(10)의 상형(11)이 하강하여 댐(133)과 접촉하게 되면, 접촉 이후 상형의 누름에 의해 방열판(131)의 중앙부가 아래로 내려오면서 방열판은 탄성을 가지게 되고, 이때의 탄성력이 상형(11)과 댐(133) 간의 밀착력을 증가시키도록 작용하여 댐이 상형에 보다 강하게 압착될 수 있다.
결국, 상형(11)과 댐(133)이 강하게 압착된 상태에서 상형과 댐 사이로 측방 침투하는 몰딩수지가 효과적으로 차단되어 방열판(131)의 노출면에 플래쉬가 발생하는 것을 방지할 수 있게 된다.
10 : 몰딩금형 11 : 상형
12 : 하형 13 : 탑 게이트
100 : 반도체 패키지 101 : 플래쉬
110 : 기판 111 : 전도성 패턴
112 : 플립칩 113 : 솔더볼
120 : 반도체 칩 130 : 히트슬러그
131 : 방열판 132 : 관통공
133 : 댐 134 : 둘레단
135 : 압력 완화 공간 136 : 연결다리
137 : 사이드 프레임 138 : 고정다리
140 : 몰딩수지

Claims (9)

  1. 몰딩수지(140)의 외부로 노출시켜 장착되는 반도체 패키지(100)용 히트슬러그(130)에 있어서,
    상기 몰딩수지(140) 외부로 노출되는 방열판(131)에서 몰딩 금형(10)의 탑 게이트(13)를 통해 공급되는 몰딩수지(140)를 통과시키기 위한 관통공(132)이 형성되되, 상기 방열판(131)의 노출면에 관통공(132) 주위의 전 둘레를 따라 돌출된 댐(133)이 형성되어, 몰딩 공정시 상기 댐(133)이 몰딩 금형(10)에 밀착된 상태로 몰딩 금형(10)과 방열판(131)의 노출면 사이로 몰딩수지가 측방 침투하는 것을 차단하는 차단턱 역할을 하게 되며,
    상기 댐(133)은 안쪽 둘레단(134)을 형성하도록 관통공(132) 내주 끝단에서 소정 거리를 두고 돌출 형성되어, 몰딩 금형(10)과의 밀착시 댐(133)의 내벽면과 댐(133)의 안쪽 둘레단(134), 몰딩 금형(10) 사이에 수지의 측방 침투 압력을 완화시키는 압력 완화 공간(135)이 형성되도록 한 것을 특징으로 하는 반도체 패키지용 히트슬러그.
  2. 삭제
  3. 청구항 1에 있어서,
    상기 댐(133)이 관통공(132) 주위의 둘레를 따라 원형으로 돌출 형성되는 것을 특징으로 하는 반도체 패키지용 히트슬러그.
  4. 청구항 1에 있어서,
    상기 방열판(131)의 테두리에 연결다리(136)를 통해 일체로 연결되는 사이드 프레임(137)이 형성되고, 상기 사이드 프레임(137)의 사방 모서리 위치에는 아래쪽으로 절곡되어 기판(110)에 부착 고정되는 고정다리(138)가 형성된 구조인 것을 특징으로 하는 반도체 패키지용 히트슬러그.
  5. 청구항 1에 있어서,
    상기 방열판(131)은 상기 관통공(132) 및 댐(133)이 형성된 중앙부가 볼록한 구조로 형성되어, 상기 댐(133)과 접촉한 몰딩 금형(10)의 누름에 의하여 상기 방열판(131)의 중앙부가 탄성을 가지면서 아래로 변형되는 동시에 그 탄성력에 의하여 몰딩 금형(10)과 상기 댐(133) 간의 밀착력이 증가되도록 한 것을 특징으로 하는 반도체 패키지용 히트슬러그.
  6. 기판(110)에 반도체 칩(120)을 부착하여 기판(110)과 반도체 칩(120) 간을 전기적으로 접속하는 공정, 상기 기판(110)에 히트슬러그(130)를 고정하여 지지시키는 공정, 및 상기 히트슬러그(130)의 방열판(131)을 노출시키면서 상기 반도체 칩(120)을 봉지하도록 몰딩수지(140)로 몰딩하는 몰딩 공정을 포함하는 반도체 패키지(100)의 제조방법에 있어서,
    상기 몰딩 공정은,
    상기 반도체 칩(120)과 히트슬러그(130)가 부착된 기판(110)을 몰딩 금형(10) 내에 배치하는 단계;
    상기 히트슬러그(130)에서 방열판(131)의 노출면에 관통공(132) 주위의 전 둘레를 따라 돌출 형성시킨 댐(133)에 상기 몰딩 금형(10)을 밀착시켜 몰딩영역을 형성하는 단계; 및
    상기 몰딩 금형(10)의 탑 게이트(13)를 통해 몰딩수지를 공급하여, 방열판(131)의 관통공(132)을 통과한 몰딩수지가 방열판(131) 하측의 몰딩영역으로 주입되도록 하는 단계;
    를 포함하고, 상기 댐(133)이 몰딩 금형(10)에 밀착된 상태로 상기 탑 게이트(13)를 통해 공급된 몰딩수지가 몰딩 금형(10)과 방열판(131)의 노출면 사이로 측방 침투하는 것을 차단하게 되며,
    상기 댐(133)은 안쪽 둘레단(134)을 형성하도록 관통공(132) 내주 끝단에서 소정 거리를 두고 돌출 형성되어, 몰딩 금형(10)과의 밀착시 댐(133)의 내벽면과 댐(133)의 안쪽 둘레단(134), 몰딩 금형(10) 사이에 수지의 측방 침투 압력을 완화시키는 압력 완화 공간(135)을 형성하도록 하는 것을 특징으로 하는 반도체 패키지의 제조방법.
  7. 삭제
  8. 청구항 6에 있어서,
    상기 히트슬러그(130)는 상기 방열판(131)의 테두리에 연결다리(136)를 통해 일체로 연결되는 사이드 프레임(137)이 형성되고 상기 사이드 프레임(137)의 사방 모서리 위치에는 아래쪽으로 절곡된 고정다리(138)가 형성된 구조로 제작하여, 상기 기판(110)에 상기 고정다리(138)를 부착함으로써 히트슬러그(130)를 고정하는 것을 특징으로 하는 반도체 패키지의 제조방법.
  9. 청구항 6에 있어서,
    상기 히트슬러그(130)의 방열판(131)은 상기 관통공(132) 및 댐(133)이 형성된 중앙부가 볼록한 구조로 형성하여, 상기 댐(133)과 접촉한 몰딩 금형(10)의 누름에 의하여 상기 방열판(131)의 중앙부가 탄성을 가지면서 아래로 변형되는 동시에 그 탄성력에 의하여 몰딩 금형(10)과 상기 댐(133) 간의 밀착력을 증가시키는 것을 특징으로 하는 반도체 패키지의 제조방법.



KR20100016128A 2010-02-23 2010-02-23 반도체 패키지용 히트슬러그 및 이를 이용한 반도체 패키지의 제조방법 KR101088087B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20100016128A KR101088087B1 (ko) 2010-02-23 2010-02-23 반도체 패키지용 히트슬러그 및 이를 이용한 반도체 패키지의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20100016128A KR101088087B1 (ko) 2010-02-23 2010-02-23 반도체 패키지용 히트슬러그 및 이를 이용한 반도체 패키지의 제조방법

Publications (2)

Publication Number Publication Date
KR20110096725A KR20110096725A (ko) 2011-08-31
KR101088087B1 true KR101088087B1 (ko) 2011-11-30

Family

ID=44931846

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20100016128A KR101088087B1 (ko) 2010-02-23 2010-02-23 반도체 패키지용 히트슬러그 및 이를 이용한 반도체 패키지의 제조방법

Country Status (1)

Country Link
KR (1) KR101088087B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200471385Y1 (ko) 2012-09-21 2014-02-20 주식회사 휘닉스소재 반도체 패키지용 히트슬러그

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080217753A1 (en) * 2007-03-06 2008-09-11 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method of manufacturing the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080217753A1 (en) * 2007-03-06 2008-09-11 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method of manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200471385Y1 (ko) 2012-09-21 2014-02-20 주식회사 휘닉스소재 반도체 패키지용 히트슬러그

Also Published As

Publication number Publication date
KR20110096725A (ko) 2011-08-31

Similar Documents

Publication Publication Date Title
KR101517541B1 (ko) 다층 반도체 패키지
US6395579B2 (en) Controlling packaging encapsulant leakage
JP5215605B2 (ja) 半導体装置の製造方法
US8378477B2 (en) Integrated circuit packaging system with film encapsulation and method of manufacture thereof
KR101297015B1 (ko) 리드프레임을 이용한 팬-아웃 반도체 패키지 제조방법, 이에 의한 반도체 패키지 및 패키지 온 패키지
US20120326288A1 (en) Method of assembling semiconductor device
JP2009520366A (ja) 積層型モールド成形パッケージ及び同パッケージの形成方法
KR20100121231A (ko) 회로패턴 들뜸 현상을 억제하는 패키지 온 패키지 및 그 제조방법
TWI420630B (zh) 半導體封裝結構與半導體封裝製程
US20090236726A1 (en) Package-on-package semiconductor structure
US20070215995A1 (en) Fabrication processes of leadframe-based BGA packages and leadless leadframe implemented in the processes
CN108281408A (zh) 半导体芯片封装和叠层封装
CN102956511A (zh) 半导体封装结构及其制作方法
KR101730916B1 (ko) 반도체 패키지 및 그 제조 방법
CN110797321A (zh) 半导体封装件
US8648455B2 (en) Semiconductor device and method of manufacturing the same
KR20100069007A (ko) 반도체 패키지 및 그 제조 방법
KR20200026344A (ko) 반도체 패키지
KR20210074454A (ko) 반도체 패키지 장치
KR101088087B1 (ko) 반도체 패키지용 히트슬러그 및 이를 이용한 반도체 패키지의 제조방법
KR100850213B1 (ko) 몰딩된 볼을 구비한 반도체 패키지 및 그 제조방법
KR20210018577A (ko) 반도체 패키지 장치
CN112185903A (zh) 电子封装件及其制法
US20140099755A1 (en) Fabrication method of stacked package structure
KR20190076250A (ko) 반도체 패키지 및 반도체 모듈

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141104

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151103

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161102

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20191125

Year of fee payment: 9