JPWO2006134891A1 - モジュール基板のはんだ付け方法 - Google Patents
モジュール基板のはんだ付け方法 Download PDFInfo
- Publication number
- JPWO2006134891A1 JPWO2006134891A1 JP2007521288A JP2007521288A JPWO2006134891A1 JP WO2006134891 A1 JPWO2006134891 A1 JP WO2006134891A1 JP 2007521288 A JP2007521288 A JP 2007521288A JP 2007521288 A JP2007521288 A JP 2007521288A JP WO2006134891 A1 JPWO2006134891 A1 JP WO2006134891A1
- Authority
- JP
- Japan
- Prior art keywords
- solder
- board
- flux
- module
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09136—Means for correcting warpage
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10734—Ball grid array [BGA]; Bump grid array
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3485—Applying solder paste, slurry or powder
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3489—Composition of fluxes; Methods of application thereof; Other methods of activating the contact surfaces
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
- Y10T29/49139—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture
- Y10T29/4914—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture with deforming of lead or terminal
- Y10T29/49142—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture with deforming of lead or terminal including metal fusion
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
- Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
【課題】BGA、CSPの普及に伴い、モジュール基板をリジットプリント配線板にはんだ付けする工程が増えている。ところがプリント基板はリフローの加熱で反るため、はんだ合金の融点を十分に超えた温度で実装しても、CSP・BGA等のモジュール基板のはんだバンプと実装ペースト、或いは、リード部品とソルダペーストが融合せず、導通不良を引き起こすという融合不良現象が問題となっている。【解決手段】モジュール基板をリジットプリント配線板にはんだ付けする際に、実装前のモジュール基板にポストフラックスを塗布した後、リジットプリント配線板にソルダペーストを塗布してモジュール基板をはんだ付けする。【選択図】なし
Description
本発明は、鉛フリーはんだ合金を用いたパッケージ部品、特にリードレス部品としてはんだバンプを有するBGA、CSPに代表される電子部品が搭載されたモジュール基板をリジットプリント配線板に実装・加熱溶解接合する際、融合不良による接続不良の発生を防ぐはんだ付け方法に関する。
モジュール基板、リジットプリント配線板とは、経済産業省の生産動態統計調査にも使用されている電子部品の用語である。リジットプリント配線板とは、さまざまな電子部品を組み込んで電子回路とするもので、通常1つの機器に1枚しかなく、メインボードとも呼ばれる。それに対してモジュール基板は、1つの半導体素子をはんだボールによりバンプ形成したシングルチップと呼ばれるBGA(Ball Grid Array)、CSP(Chip Size Package)基板や多数のチップを配置したMCM(Multi-Chip Module)基板などが該当して、サブ基板とも呼ばれる。
リジットプリント配線板に実装するパッケージ部品として、リードレス部品のBGA、CSP、ウエハーバンプ等の部品が存在する。このうち、CSPやBGA等のリードレス部品(以下BGA等という)については、はんだバンプにより電極形成が行われている。つまりBGA等では予めモジュール基板の電極に、はんだバンプを形成しておき、プリント基板への実装時、モジュール基板をリジットプリント配線板のはんだ付け部に当設する。
そしてリフロー炉のような加熱装置で加熱すると、モジュール基板に形成されたはんだバンプと、リジットプリント配線板に印刷されたソルダーペーストが溶融、融合し、モジュール基板とリジットプリント配線板のはんだ付け部の両者間をはんだ付けして導通させるようになる。
そしてリフロー炉のような加熱装置で加熱すると、モジュール基板に形成されたはんだバンプと、リジットプリント配線板に印刷されたソルダーペーストが溶融、融合し、モジュール基板とリジットプリント配線板のはんだ付け部の両者間をはんだ付けして導通させるようになる。
BGA等のモジュール基板に、はんだバンプを形成する方法としては、はんだボールやソルダペーストを使用するのが一般的である。
ところで、従来のバンプ形成用はんだ合金は、Pb-Sn系のはんだ合金であり、Pb-Sn系はんだ合金は前述BGA等やウエハーのはんだバンプ用としてのはんだボール、或いはソルダペーストに多く使用されていた。このPb-Sn系はんだ合金は、はんだ付け性に優れているためワークとプリント基板のはんだ付けを行ったときに、はんだ付け不良の発生が少ないという信頼性に優れたはんだ付けが行えるものである。
ところで、従来のバンプ形成用はんだ合金は、Pb-Sn系のはんだ合金であり、Pb-Sn系はんだ合金は前述BGA等やウエハーのはんだバンプ用としてのはんだボール、或いはソルダペーストに多く使用されていた。このPb-Sn系はんだ合金は、はんだ付け性に優れているためワークとプリント基板のはんだ付けを行ったときに、はんだ付け不良の発生が少ないという信頼性に優れたはんだ付けが行えるものである。
Pb-Sn系はんだ合金ではんだ付けされた電子機器が老朽化や、故障が生じた場合、ほとんどが廃棄処分されている。廃棄処分される電子機器の構成材料のうち、フレーム金属、ケースのプラスチック、ディスプレーのガラス等は回収して再使用されるが、プリント基板は再利用ができないため埋め立て処分されることが多かった。なぜならば、プリント基板は、樹脂と銅箔が接着されており、また銅箔にははんだが金属的に接合されていて、それぞれを分離することができないからである。
この埋め立て処分されたプリント基板に地中に染み込んだ酸性雨が接触すると、はんだ中のPbが酸性雨により溶け出し、Pb成分を含んだ酸性雨がさらに地中に染み込んで地下水に混入する。このPb成分を含んだ地下水を人や家畜が長年月にわたって飲用すると体内にPbが蓄積され、ついにはPb中毒を起こすとされている。そのため世界規模でPbの使用が規制されるようになってきており、Pbの含まない所謂「鉛フリーはんだ」が使用されるようになってきた。
この埋め立て処分されたプリント基板に地中に染み込んだ酸性雨が接触すると、はんだ中のPbが酸性雨により溶け出し、Pb成分を含んだ酸性雨がさらに地中に染み込んで地下水に混入する。このPb成分を含んだ地下水を人や家畜が長年月にわたって飲用すると体内にPbが蓄積され、ついにはPb中毒を起こすとされている。そのため世界規模でPbの使用が規制されるようになってきており、Pbの含まない所謂「鉛フリーはんだ」が使用されるようになってきた。
鉛フリーはんだとは、Snを主成分として、それにAg、Bi、Cu、Sb、In、Ni、Zn等を適宜添加したものである。
従来から鉛フリーはんだとしてはSn主成分のSn-Cu、Sn-Sb、Sn-Bi、Sn-Zn、Sn-Ag等の二元合金や該二元合金に他の元素を添加した多元系の鉛フリーはんだがある。
一般にSn-Cu、Sn-Sbの鉛フリーはんだは、はんだ合金の融点が高い為、同条件下では、はんだ付け性が従来のPb-Snはんだに比べて大きく劣る。
またSn-Bi系は、はんだが脆くなることから、はんだ付け部に衝撃が加わると破壊されやすいばかりでなく、リード部品では、メッキから少量のPbが混入するとリフトオフが発生することがある。そして、Sn-Zn系はZnが卑な金属であることからソルダーペーストにしたときに経時変化が起って印刷塗布ができなくなったり、はんだ付け後にはんだ付け部との間で電気的な腐食を起こしたりする問題がある。
したがって、Sn主成分の鉛フリーはんだとしてはSn-Ag系が他の二元系鉛フリーはんだに比べて、機械的特性や融点の面で優れており、これにCuを加えたSn-Ag-Cuはんだがよく使用されている。
一般にSn-Cu、Sn-Sbの鉛フリーはんだは、はんだ合金の融点が高い為、同条件下では、はんだ付け性が従来のPb-Snはんだに比べて大きく劣る。
またSn-Bi系は、はんだが脆くなることから、はんだ付け部に衝撃が加わると破壊されやすいばかりでなく、リード部品では、メッキから少量のPbが混入するとリフトオフが発生することがある。そして、Sn-Zn系はZnが卑な金属であることからソルダーペーストにしたときに経時変化が起って印刷塗布ができなくなったり、はんだ付け後にはんだ付け部との間で電気的な腐食を起こしたりする問題がある。
したがって、Sn主成分の鉛フリーはんだとしてはSn-Ag系が他の二元系鉛フリーはんだに比べて、機械的特性や融点の面で優れており、これにCuを加えたSn-Ag-Cuはんだがよく使用されている。
ところで、BGA等を使用した実装においては、はんだ合金粉末、例えばSn-Ag-Cu合金粉末とフラックスからなるソルダペーストを実装基板に印刷し、BGA等にSn-Ag-Cu系のはんだ合金バンプが形成された電子部品を搭載し、加熱溶解することで、はんだ付けを行う工程が一般的である。
最近、この工程において、はんだ合金の融点を十分に超えた温度で実装しても、CSP・BGA等のモジュール基板のはんだバンプとソルダペースト、或いは、リード部品とソルダペーストが融合せず、導通不良を引き起こすという融合不良現象が問題となっている。導通不良を引き起こすということは言うまでも無く、電子機器製品として機能を満たさないことに繋がり、場合によっては、市場クレームにまで発展する可能性がある。モジュール基板とリジットプリント配線板とのはんだ付けは、リジットプリント配線板と反りの少ないチップ部品とのはんだ付けと違い、モジュール基板とリジットプリント配線板共にリフローによる加熱で大きな反りの発生することが特徴である。この現象は、部品電極が鉛フリー化する以前にも確認されているが、部品電極の鉛フリー化で発生が多く確認されているので、今後主流となる鉛フリーはんだ電極での対策が急務となっていた。
融合不良現象は、BGAなどモジュール基板のはんだバンプ表面に対する腐食の影響や、基板や部品の反りが主要因として作用している。特に、はんだバンプ表面が、バンプ形成時に使用するフラックスの洗浄不良、部品が高温高湿下に曝された場合等は、バンプ表面に強固な酸化皮膜を生じる。本来、この表面酸化皮膜を清浄化する役割を担うのが、表面実装工法でリジットプリント配線板に印刷されるソルダペースト中のフラックスである。しかし、前述のような表面酸化皮膜が強固で、表面が還元しづらい状態に加えて、加熱実装時に基板や部品の反りが生じた場合、印刷したソルダペーストと部品のはんだバンプが離れてしまうこともあり、融合不良発生の可能性が高まる。その発生率は、市場報告ではppmレベルと言われているのに対して、実験的にボール表面を腐食させる高温高湿に曝した場合には、50〜70%のレベルにも上昇することが確認されている。
融合不良の対策としては、部品や実装基板に生じる反りを皆無にすること、ソルダペーストの活性を高めること、等が考えられる。しかし、現在の技術では、基板の反りを無くすことは現実的に不可能であり、ソルダペースト中フラックスの活性化は、はんだ粉末との反応を促進するため、経時的変化の面からペースト信頼性を損なう恐れがあるため困難であり、効果的な融合不良の対策は無かった。
本発明者らは、Sn主成分の鉛フリーはんだ電極を有する電子部品実装時の融合不良発生の防止方法について、鋭意検討を重ねた結果、BGA等モジュール基板のはんだバンプに事前にポストフラックスを塗布しておくことによって、この融合不良の発生率が低下されることを見出し本発明を完成させた。
本発明は、モジュール基板のはんだバンプに対して、モジュール基板の実装前のはんだバンプに、事前にポストフラックスを塗布した後、ソルダペーストを塗布してモジュール基板をはんだ付けするモジュール基板のはんだ付け方法である。
本発明は、モジュール基板のはんだバンプに対して、モジュール基板の実装前のはんだバンプに、事前にポストフラックスを塗布した後、ソルダペーストを塗布してモジュール基板をはんだ付けするモジュール基板のはんだ付け方法である。
前述のように、Sn主成分の鉛フリーはんだ電極を有するモジュール基板実装時の融合不良現象の対策方法として、
1.)加熱時の反りが皆無となるTg値の高いプリント配線板を採用する。
2.)ソルダペーストの活性成分を大量に加えて活性力を極限まで高める。
3.)低酸素濃度のN2リフローを採用する。
などが考えられるが、
1.)は、加熱時の反りが皆無となるTg値の高いプリント配線板は開発されていない。2.)は、電子部品およびプリント基板の腐食などの信頼性を考えると好ましくない。
3.)は、設備コスト、ランニングコストを高める。
などの問題点がある。そこで、低コストで信頼性が高く、簡単に実施できる方法として開発されたのが本発明のはんだ付け方法である。
1.)加熱時の反りが皆無となるTg値の高いプリント配線板を採用する。
2.)ソルダペーストの活性成分を大量に加えて活性力を極限まで高める。
3.)低酸素濃度のN2リフローを採用する。
などが考えられるが、
1.)は、加熱時の反りが皆無となるTg値の高いプリント配線板は開発されていない。2.)は、電子部品およびプリント基板の腐食などの信頼性を考えると好ましくない。
3.)は、設備コスト、ランニングコストを高める。
などの問題点がある。そこで、低コストで信頼性が高く、簡単に実施できる方法として開発されたのが本発明のはんだ付け方法である。
本発明者らの知見によると、本発明の鉛フリーはんだ電極を有する電子部品実装時の融合不良対策のメカニズムは次のようになる。
1.加熱時の反りが皆無となる理想的なプリント配線板の場合は、ソルダペースト中のフラックスがはんだバンプ表面に完全に広がり、はんだ付け部分を覆い尽くせるが、実際はそのようなプリント配線板は開発されていない。また、モジュール基板のリジットプリント配線板は、お互いに反りが発生するためはんだ付け部分を覆い尽くせない。
2.モジュール基板のはんだバンプ部分に予めポストフラックスが塗布されていると、はんだ付け部分にフラックスが既に覆い尽くされており、加熱中にリジットプリント配線板の酸化膜、腐食膜を完全に還元溶解し、金属反応を開始させる準備を整えてくれる。
3.モジュール基板のはんだバンプ部分に予めポストフラックスが塗布されていると、はんだの濡れスピードが速まり、リフロー時の加熱で基板が反る前にはんだが濡れきるために、実装時の不具合が起こりにくい。
との考察に因る。
1.加熱時の反りが皆無となる理想的なプリント配線板の場合は、ソルダペースト中のフラックスがはんだバンプ表面に完全に広がり、はんだ付け部分を覆い尽くせるが、実際はそのようなプリント配線板は開発されていない。また、モジュール基板のリジットプリント配線板は、お互いに反りが発生するためはんだ付け部分を覆い尽くせない。
2.モジュール基板のはんだバンプ部分に予めポストフラックスが塗布されていると、はんだ付け部分にフラックスが既に覆い尽くされており、加熱中にリジットプリント配線板の酸化膜、腐食膜を完全に還元溶解し、金属反応を開始させる準備を整えてくれる。
3.モジュール基板のはんだバンプ部分に予めポストフラックスが塗布されていると、はんだの濡れスピードが速まり、リフロー時の加熱で基板が反る前にはんだが濡れきるために、実装時の不具合が起こりにくい。
との考察に因る。
本発明のはんだ付け方法を使用することにより、CSP・BGA等のモジュール基板のはんだバンプとソルダペースト、或いは、リード部品とソルダペーストが融合せず、導通不良を引き起こすという融合不良を起こすことなく、信頼性の高いはんだ付け部を得ることが可能となる。
本発明に用いられるポストフラックスは、その主成分がロジン系樹脂で構成される。ポストフラックスとしては、ハロゲン化金属塩からなる無機系フラックスや水溶性の樹脂を使用した水溶性フラックスがあるが、これらは水の存在下で解離して電子部品や基板に対して腐食を発生させる。本発明に用いるロジン系フラックスの場合は、ロジンが水を腐食性の物質から遮断する効果を持っているので、高温、加湿下などの水の介在する状況でも腐食を発生させない。これは、モジュール基板のはんだバンプの表面状態がより過酷となったときに、その効果を発揮する。
本発明のポストフラックスは、はんだバンプに対する活性効果を目的としている為、必要に応じてハロゲン化水素酸塩や有機酸のような活性剤を含有することが望ましい。また、はんだバンプに均一に塗布することも必要なため、作業環境に応じ適時溶剤を含有させる。
従来からフラックスは使用する目的により、はんだ付け前のプリント回路板の保護に使用するプリフラックス、プリント回路板のはんだ付けに用いられるポストフラックスに分類される。このプリフラックスは接合部材Cu電極の表面劣化を防ぐ為に施されており、はんだ付け工程中において、接合部材の酸化膜除去には作用しないためBGA等のはんだバンプ表面に施しても酸化膜の還元作用はない。
つまり、プリフラックスは、基板の表面酸化防止などの保護を目的としているので、ハロゲン化水素酸塩や有機酸のような活性剤を含有することはない。また、はんだめっきしたはんだバンプは表面の酸化防止効果をもっているので、プリフラックスをさらにはんだめっき上に使用することは考えられない。
本発明においてはんだバンプに塗布するフラックスの効果は、還元作用によるはんだバンプ表面酸化膜除去を目的としており、防錆としての働きを持つプリフラックスの効果とは異なる。
従来からフラックスは使用する目的により、はんだ付け前のプリント回路板の保護に使用するプリフラックス、プリント回路板のはんだ付けに用いられるポストフラックスに分類される。このプリフラックスは接合部材Cu電極の表面劣化を防ぐ為に施されており、はんだ付け工程中において、接合部材の酸化膜除去には作用しないためBGA等のはんだバンプ表面に施しても酸化膜の還元作用はない。
つまり、プリフラックスは、基板の表面酸化防止などの保護を目的としているので、ハロゲン化水素酸塩や有機酸のような活性剤を含有することはない。また、はんだめっきしたはんだバンプは表面の酸化防止効果をもっているので、プリフラックスをさらにはんだめっき上に使用することは考えられない。
本発明においてはんだバンプに塗布するフラックスの効果は、還元作用によるはんだバンプ表面酸化膜除去を目的としており、防錆としての働きを持つプリフラックスの効果とは異なる。
モジュール基板(CSP基板)において、はんだバンプを形成後、保管段階で85℃、85%RHの高温高湿条件を負荷することで、融合不良を起こし易いサンプルを作製する。そのうちの一部の部品で、搭載前のはんだバンプにフラックスを塗布し、温風乾燥させる。このモジュール基板を搭載機にてソルダペーストを印刷した実装基板に搭載し、リフロー炉で加熱溶解させる。詳しい試験方法を下記に示す。また試験結果を表1に示す。
1.未融合発生検証実験:はんだバンプの形成後、異なる保管条件に曝されたCSP基板(直列回路を組み込んだもの)をリジットプリント配線板(FR-4)に実装し、加熱溶解する。はんだが正常に溶解・融合した場合は、電気的導通が確認される。検証実験の工程は以下のとおりである
(検証実験工程)
1. 大きさ8×8mm、電極96個のCSP基板に、フラックスを印刷し、直径0.3mmのはんだボールを載置する。
2. はんだボールが載置されたCSP基板をリフロー炉で加熱して電極にはんだバンプを形成する。
3. はんだバンプが形成されたCSP基板を高温高湿中に放置、高温放置に放置、真空保管に放置の条件に分けて置く。
4. 上記サンプルに対して、バンプ表面にフラックスを塗布したもの、およびソルダペーストを塗布したもの、未処理のサンプルに分ける。
5. 上記サンプルのCSP基板を、170×142×0.8(mm)のリジットプリント配線板に搭載し、リフロー炉で加熱してCSP基板をリジットプリント配線板にはんだ付けする。
6. はんだ付けされたリジットプリント配線板において、CSP基板を通る抵抗値が確認されるものを良好と判断し、その個数を数える。
7. 良好なサンプルを全数200個から引き、測定全数で除算することで、不良率を算出する。
(検証実験工程)
1. 大きさ8×8mm、電極96個のCSP基板に、フラックスを印刷し、直径0.3mmのはんだボールを載置する。
2. はんだボールが載置されたCSP基板をリフロー炉で加熱して電極にはんだバンプを形成する。
3. はんだバンプが形成されたCSP基板を高温高湿中に放置、高温放置に放置、真空保管に放置の条件に分けて置く。
4. 上記サンプルに対して、バンプ表面にフラックスを塗布したもの、およびソルダペーストを塗布したもの、未処理のサンプルに分ける。
5. 上記サンプルのCSP基板を、170×142×0.8(mm)のリジットプリント配線板に搭載し、リフロー炉で加熱してCSP基板をリジットプリント配線板にはんだ付けする。
6. はんだ付けされたリジットプリント配線板において、CSP基板を通る抵抗値が確認されるものを良好と判断し、その個数を数える。
7. 良好なサンプルを全数200個から引き、測定全数で除算することで、不良率を算出する。
表1の各項目は次の通りである。
1.保管条件:恒温恒湿槽にて湿度負荷処理した条件及び時間。
2.酸化膜厚:X線光電子分析装置(XPS)を用いて測定した各条件の酸化膜平均値
3.フラックス:樹脂系フラックスの種類と塗布方法
4.融合不良発生率:融合不良発生数を測定サンプル全数で除算し、パーセント表示したもの
1.保管条件:恒温恒湿槽にて湿度負荷処理した条件及び時間。
2.酸化膜厚:X線光電子分析装置(XPS)を用いて測定した各条件の酸化膜平均値
3.フラックス:樹脂系フラックスの種類と塗布方法
4.融合不良発生率:融合不良発生数を測定サンプル全数で除算し、パーセント表示したもの
図1は、実施例3の85℃、85%RH、72時間の保管条件で、モジュール基板を酸化させた後、ポストフラックス処理をした融合不良の発生していないもの。図2は、比較例4の85℃、85%RH、72時間の保管条件で、モジュール基板を酸化させた後、ポストフラックス処理しない融合不良の発生したものである。
本発明の実施例であるモジュール基板に事前にポストフラックスを塗布してリジットプリント配線板にはんだ付けしたものは、融合不良の発生がないが、比較例のモジュール基板にポストフラックスを塗布しないものは融合不良の発生があった。
本発明の実施例であるモジュール基板に事前にポストフラックスを塗布してリジットプリント配線板にはんだ付けしたものは、融合不良の発生がないが、比較例のモジュール基板にポストフラックスを塗布しないものは融合不良の発生があった。
本発明の樹脂系フラックス塗布による融合不良の抑制工法は、リードレス部品に関わらず、LGA(Land Grid Array)、SOP(Small Outline Package)、QFP(Quad Flat Package)等のリード付き部品の融合不良にも対応可能と考えられる。
また、樹脂系フラックスの塗布形態は、ペーストフラックス、はんだ合金粉末と混錬したソルダペーストを塗布することでも可能である。
塗布方法としては、液状フラックスの場合は固形分量に応じて、スプレーや刷毛で予めバンプ表面にフラックスを塗布する方法、ペースト状の場合は転写して塗布する方法が適量なフラックス塗布方法として良い。
また、樹脂系フラックスの塗布形態は、ペーストフラックス、はんだ合金粉末と混錬したソルダペーストを塗布することでも可能である。
塗布方法としては、液状フラックスの場合は固形分量に応じて、スプレーや刷毛で予めバンプ表面にフラックスを塗布する方法、ペースト状の場合は転写して塗布する方法が適量なフラックス塗布方法として良い。
【0007】
[0019]
1.未融合発生検証実験:はんだバンプの形成後、異なる保管条件に曝されたCSP基板(直列回路を組み込んだもの)をリジットプリント配線板(FR−4)に実装し、加熱溶解する。はんだが正常に溶解・融合した場合は、電気的導通が確認される。検証実験の工程は以下のとおりである
(検証実験工程)
1.大きさ8×8mm、電極96個のCSP基板に、フラックスを印刷し、直径0.3mmのはんだボールを載置する。
2.はんだボールが載置されたCSP基板をリフロー炉で加熱して電極にはんだバンプを形成する。
3.はんだバンプが形成されたCSP基板を高温高湿中に放置、高温放置に放置、真空保管に放置の条件に分けて置く。
4.上記サンプルに対して、バンプ表面にフラックスを塗布したもの、およびソルダペーストを塗布したもの、未処理のサンプルに分ける。
5.上記サンプルのCSP基板を、170×142×0.8(mm)のリジットプリント配線板に搭載し、リフロー炉で加熱してCSP基板をリジットプリント配線板にはんだ付けする。
6.はんだ付けされたリジットプリント配線板において、CSP基板を通る抵抗値が確認されるものを良好と判断し、その個数を数える。
7.良好なサンプルを全数200個から引き、測定全数で除算することで、不良率を算出する。
[0020]
表1の各項目は次の通りである。
(各項目の説明)
1.保管条件:恒温恒湿槽にて湿度負荷処理した条件及び時間。
[0019]
1.未融合発生検証実験:はんだバンプの形成後、異なる保管条件に曝されたCSP基板(直列回路を組み込んだもの)をリジットプリント配線板(FR−4)に実装し、加熱溶解する。はんだが正常に溶解・融合した場合は、電気的導通が確認される。検証実験の工程は以下のとおりである
(検証実験工程)
1.大きさ8×8mm、電極96個のCSP基板に、フラックスを印刷し、直径0.3mmのはんだボールを載置する。
2.はんだボールが載置されたCSP基板をリフロー炉で加熱して電極にはんだバンプを形成する。
3.はんだバンプが形成されたCSP基板を高温高湿中に放置、高温放置に放置、真空保管に放置の条件に分けて置く。
4.上記サンプルに対して、バンプ表面にフラックスを塗布したもの、およびソルダペーストを塗布したもの、未処理のサンプルに分ける。
5.上記サンプルのCSP基板を、170×142×0.8(mm)のリジットプリント配線板に搭載し、リフロー炉で加熱してCSP基板をリジットプリント配線板にはんだ付けする。
6.はんだ付けされたリジットプリント配線板において、CSP基板を通る抵抗値が確認されるものを良好と判断し、その個数を数える。
7.良好なサンプルを全数200個から引き、測定全数で除算することで、不良率を算出する。
[0020]
表1の各項目は次の通りである。
(各項目の説明)
1.保管条件:恒温恒湿槽にて湿度負荷処理した条件及び時間。
【0008】
2.酸化膜厚:X線光電子分析装置(XPS)を用いて測定した各条件の酸化膜平均値
3.フラックス:樹脂系フラックスの種類と塗布方法
4.融合不良発生率:融合不良発生数を測定サンプル全数で除算し、パーセント表示したもの
[0021]
図1は、実施例3の85℃、85%RH、72時間の保管条件で、モジュール基板を酸化させた後、ポストフラックス処理をした融合不良の発生していないもの。図2は、比較例4の85℃、85%RH、72時間の保管条件で、モジュール基板を酸化させた後、ポストフラックス処理しない融合不良の発生したものである。
本発明の実施例であるモジュール基板に事前にポストフラックスを塗布してリジットプリント配線板にはんだ付けしたものは、融合不良の発生がないが、比較例のモジュール基板にポストフラックスを塗布しないものは融合不良の発生があった。
[図面の簡単な説明]
[0022]
[図1]
実施例3の融合不良の発生していないもの。
[図2]
比較例4の融合不良の発生したもの。
[産業上の利用可能性]
[0023]
本発明の樹脂系フラックス塗布による融合不良の抑制工法は、リードレス部品に関わらず、LGA(Land Grid Array)、SOP(Small Outline Package)、QFP(Quad Flat Package)等のリード付き部品の融合不良にも対応可能と考えられる。
また、樹脂系フラックスの塗布形態は、ペーストフラックス、はんだ合金粉末と混錬したソルダペーストを塗布することでも可能である。
塗布方法としては、液状フラックスの場合は固形分量に応じて、スプレーや刷毛で予めバンプ表面にフラックスを塗布する方法が適量なフラックス塗布方法として良い。
2.酸化膜厚:X線光電子分析装置(XPS)を用いて測定した各条件の酸化膜平均値
3.フラックス:樹脂系フラックスの種類と塗布方法
4.融合不良発生率:融合不良発生数を測定サンプル全数で除算し、パーセント表示したもの
[0021]
図1は、実施例3の85℃、85%RH、72時間の保管条件で、モジュール基板を酸化させた後、ポストフラックス処理をした融合不良の発生していないもの。図2は、比較例4の85℃、85%RH、72時間の保管条件で、モジュール基板を酸化させた後、ポストフラックス処理しない融合不良の発生したものである。
本発明の実施例であるモジュール基板に事前にポストフラックスを塗布してリジットプリント配線板にはんだ付けしたものは、融合不良の発生がないが、比較例のモジュール基板にポストフラックスを塗布しないものは融合不良の発生があった。
[図面の簡単な説明]
[0022]
[図1]
実施例3の融合不良の発生していないもの。
[図2]
比較例4の融合不良の発生したもの。
[産業上の利用可能性]
[0023]
本発明の樹脂系フラックス塗布による融合不良の抑制工法は、リードレス部品に関わらず、LGA(Land Grid Array)、SOP(Small Outline Package)、QFP(Quad Flat Package)等のリード付き部品の融合不良にも対応可能と考えられる。
また、樹脂系フラックスの塗布形態は、ペーストフラックス、はんだ合金粉末と混錬したソルダペーストを塗布することでも可能である。
塗布方法としては、液状フラックスの場合は固形分量に応じて、スプレーや刷毛で予めバンプ表面にフラックスを塗布する方法が適量なフラックス塗布方法として良い。
Claims (4)
- モジュール基板とリジットプリント配線板をはんだ付けする方法において、実装前のモジュール基板のはんだバンプにはポストフラックスを塗布する。さらにモジュール基板を搭載するリジットプリント配線板にソルダペーストを塗布した後、モジュール基板をリジットプリント配線板に搭載して加熱することを特徴とするモジュール基板のはんだ付け方法。
- 前記モジュール基板には、はんだボールではんだバンプが形成されていることを特徴とする請求項1に記載のモジュール基板のはんだ付け方法。
- 前記、実装前のモジュール基板に塗布されたポストフラックスが、ロジン・活性剤・溶剤を含有する成分で構成される液状フラックスであることを特徴とする請求項1〜2に記載のモジュール基板のはんだ付け方法。
- モジュール基板をリジットプリント配線板にはんだ付けする際に、実装前のモジュール基板にポストフラックスを塗布した後、リジットプリント配線板にソルダペーストを塗布してモジュール基板をはんだ付けしたプリント基板。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005175969 | 2005-06-16 | ||
JP2005175969 | 2005-06-16 | ||
PCT/JP2006/311790 WO2006134891A1 (ja) | 2005-06-16 | 2006-06-13 | モジュール基板のはんだ付け方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPWO2006134891A1 true JPWO2006134891A1 (ja) | 2009-01-08 |
Family
ID=37532253
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007521288A Pending JPWO2006134891A1 (ja) | 2005-06-16 | 2006-06-13 | モジュール基板のはんだ付け方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20090301760A1 (ja) |
JP (1) | JPWO2006134891A1 (ja) |
CN (1) | CN101194541A (ja) |
WO (1) | WO2006134891A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101611490B (zh) * | 2007-02-16 | 2011-07-27 | 住友电木株式会社 | 电路板的制造方法、半导体制造装置、电路板和半导体器件 |
WO2012131861A1 (ja) | 2011-03-28 | 2012-10-04 | 千住金属工業株式会社 | 鉛フリーはんだボール |
JP6111584B2 (ja) * | 2012-03-06 | 2017-04-12 | 三菱マテリアル株式会社 | はんだバンプの製造方法 |
KR20140100585A (ko) | 2012-06-30 | 2014-08-14 | 센주긴조쿠고교 가부시키가이샤 | 납프리 땜납 볼 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000077841A (ja) * | 1998-08-31 | 2000-03-14 | Matsushita Electric Ind Co Ltd | 半田付け方法 |
JP2001284787A (ja) * | 2001-01-25 | 2001-10-12 | Matsushita Electric Ind Co Ltd | 半田ボールの搭載用フラックス |
JP2003069204A (ja) * | 2001-08-24 | 2003-03-07 | Sumitomo Bakelite Co Ltd | 感光性フラックス、並びに、これを用いた半田接合部、フリップチップ、半導体パッケージ、及び、プリント配線板、並びに、半導体装置の製造方法 |
JP2004221617A (ja) * | 2001-10-01 | 2004-08-05 | Matsushita Electric Ind Co Ltd | 半導体装置の実装方法 |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6471115B1 (en) * | 1990-02-19 | 2002-10-29 | Hitachi, Ltd. | Process for manufacturing electronic circuit devices |
JP2916086B2 (ja) * | 1994-10-28 | 1999-07-05 | 株式会社日立製作所 | 電子部品の実装方法 |
JP3787857B2 (ja) * | 1995-03-10 | 2006-06-21 | タムラ化研株式会社 | 回路基板はんだ付け用フラックス及び回路基板 |
JP3498427B2 (ja) * | 1995-06-19 | 2004-02-16 | ソニー株式会社 | 成形はんだ用フラックス |
JP3848723B2 (ja) * | 1997-03-31 | 2006-11-22 | 株式会社日立製作所 | 半導体装置の実装構造体及びその検査方法 |
WO1999004430A1 (en) * | 1997-07-21 | 1999-01-28 | Aguila Technologies, Inc. | Semiconductor flip-chip package and method for the fabrication thereof |
US6265776B1 (en) * | 1998-04-27 | 2001-07-24 | Fry's Metals, Inc. | Flip chip with integrated flux and underfill |
US6399426B1 (en) * | 1998-07-21 | 2002-06-04 | Miguel Albert Capote | Semiconductor flip-chip package and method for the fabrication thereof |
KR100398716B1 (ko) * | 2000-06-12 | 2003-09-19 | 가부시키가이샤 히타치세이사쿠쇼 | 반도체 모듈 및 반도체 장치를 접속한 회로 기판 |
US6713318B2 (en) * | 2001-03-28 | 2004-03-30 | Intel Corporation | Flip chip interconnection using no-clean flux |
JP4659262B2 (ja) * | 2001-05-01 | 2011-03-30 | 富士通セミコンダクター株式会社 | 電子部品の実装方法及びペースト材料 |
US7296727B2 (en) * | 2001-06-27 | 2007-11-20 | Matsushita Electric Industrial Co., Ltd. | Apparatus and method for mounting electronic components |
JP2003338682A (ja) * | 2002-01-11 | 2003-11-28 | Nec Infrontia Corp | はんだ付け方法及びはんだ接合体 |
US6821878B2 (en) * | 2003-02-27 | 2004-11-23 | Freescale Semiconductor, Inc. | Area-array device assembly with pre-applied underfill layers on printed wiring board |
US6774497B1 (en) * | 2003-03-28 | 2004-08-10 | Freescale Semiconductor, Inc. | Flip-chip assembly with thin underfill and thick solder mask |
US6864116B1 (en) * | 2003-10-01 | 2005-03-08 | Optopac, Inc. | Electronic package of photo-sensing semiconductor devices, and the fabrication and assembly thereof |
JP4243177B2 (ja) * | 2003-12-22 | 2009-03-25 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
TW200536652A (en) * | 2004-01-29 | 2005-11-16 | Matsushita Electric Ind Co Ltd | Flux for soldering and soldering process |
KR100642746B1 (ko) * | 2004-02-06 | 2006-11-10 | 삼성전자주식회사 | 멀티 스택 패키지의 제조방법 |
JP4200325B2 (ja) * | 2004-11-04 | 2008-12-24 | パナソニック株式会社 | 半田接合用ペーストおよび半田接合方法 |
JP4799997B2 (ja) * | 2005-10-25 | 2011-10-26 | 富士通株式会社 | 電子機器用プリント板の製造方法およびこれを用いた電子機器 |
JP4720608B2 (ja) * | 2006-05-10 | 2011-07-13 | パナソニック株式会社 | 部品実装装置および部品実装方法 |
US7793817B2 (en) * | 2006-09-11 | 2010-09-14 | Panasonic Corporation | Electronic component placing apparatus and electronic component mounting method |
-
2006
- 2006-06-13 WO PCT/JP2006/311790 patent/WO2006134891A1/ja active Application Filing
- 2006-06-13 US US11/922,247 patent/US20090301760A1/en not_active Abandoned
- 2006-06-13 CN CNA200680020910XA patent/CN101194541A/zh active Pending
- 2006-06-13 JP JP2007521288A patent/JPWO2006134891A1/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000077841A (ja) * | 1998-08-31 | 2000-03-14 | Matsushita Electric Ind Co Ltd | 半田付け方法 |
JP2001284787A (ja) * | 2001-01-25 | 2001-10-12 | Matsushita Electric Ind Co Ltd | 半田ボールの搭載用フラックス |
JP2003069204A (ja) * | 2001-08-24 | 2003-03-07 | Sumitomo Bakelite Co Ltd | 感光性フラックス、並びに、これを用いた半田接合部、フリップチップ、半導体パッケージ、及び、プリント配線板、並びに、半導体装置の製造方法 |
JP2004221617A (ja) * | 2001-10-01 | 2004-08-05 | Matsushita Electric Ind Co Ltd | 半導体装置の実装方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2006134891A1 (ja) | 2006-12-21 |
CN101194541A (zh) | 2008-06-04 |
US20090301760A1 (en) | 2009-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100999331B1 (ko) | 납프리 땜납 합금 | |
US20190088611A1 (en) | "Lead-Free Solder Ball" | |
US9700963B2 (en) | Lead-free solder ball | |
US8503189B2 (en) | Pb-free solder-connected structure and electronic device | |
JP5724411B2 (ja) | はんだ、はんだ付け方法及び半導体装置 | |
JP3827322B2 (ja) | 鉛フリーはんだ合金 | |
JP4211828B2 (ja) | 実装構造体 | |
JPWO2006134891A1 (ja) | モジュール基板のはんだ付け方法 | |
TWI540015B (zh) | Lead free solder ball | |
JP2019126827A (ja) | 鉛フリーはんだ合金 | |
JP3852377B2 (ja) | 鉛フリーはんだ合金 | |
JP2004058085A (ja) | 鉛フリーはんだ合金 | |
CA2493351C (en) | Pb-free solder-connected structure and electronic device | |
JP2000068410A (ja) | Pbに代わる接合材料で接合端子部にバンプメッキを施した BGA又は CSP等のICパッケ−ジ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100127 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100326 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100519 |