JP2004221617A - 半導体装置の実装方法 - Google Patents

半導体装置の実装方法 Download PDF

Info

Publication number
JP2004221617A
JP2004221617A JP2004117278A JP2004117278A JP2004221617A JP 2004221617 A JP2004221617 A JP 2004221617A JP 2004117278 A JP2004117278 A JP 2004117278A JP 2004117278 A JP2004117278 A JP 2004117278A JP 2004221617 A JP2004221617 A JP 2004221617A
Authority
JP
Japan
Prior art keywords
ball
solder
ball electrode
electrode
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004117278A
Other languages
English (en)
Inventor
Shigeji Oida
成志 老田
Shigeki Sakaguchi
茂樹 坂口
Hiroharu Omori
弘治 大森
Tateo Sanemori
健郎 實盛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004117278A priority Critical patent/JP2004221617A/ja
Publication of JP2004221617A publication Critical patent/JP2004221617A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0103Zinc [Zn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01046Palladium [Pd]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01087Francium [Fr]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • H01L2924/3511Warping

Abstract

【課題】 熱的ダメージを防止でき、優れた接続信頼性を有する、鉛フリーのボール電極を備えた半導体装置の実装方法を提供すること。
【解決手段】 複数の素子電極を有する半導体素子5と、複数の素子電極の少なくとも1つに電気的に接続されたボール電極1とを備えた半導体装置100である。ボール電極1は、7〜9.5重量%の亜鉛を含み、残りが錫であるSn−Zn系鉛フリー半田合金から構成されている。
【選択図】図3

Description

本発明は、半導体装置の実装方法に関し、特に、複数のボール電極が二次元的に配列されたBGA(ボール・グリッド・アレイ)型の半導体装置の実装方法に関する。
半導体装置およびそれを用いた基板実装においては、はんだ接続が不可欠である。今日においても、錫−鉛共晶はんだ合金が広範囲にわたって利用されている。はんだ接続に、錫−鉛共晶はんだ合金が用いられる理由として、次のようなものが挙げられる。
まず、錫−鉛共晶はんだ合金の共晶点が低いことである。半導体装置そのものの耐熱温度はもとより、基板実装時に使用されるプリント配線板の耐熱温度と比較しても、錫−鉛共晶はんだ合金は、低温で融点に達する。このため、錫−鉛共晶はんだ合金を用いれば、半導体装置およびプリント配線板に熱的損傷を与えることなく、はんだ接続が可能である。もう一つの理由として、錫−鉛共晶はんだ合金は、接合信頼性に優れていることが挙げられる。確実な動作を保証する上で、接合信頼性が優れていることは重要なポイントとなる。
特願2000−324546号公報
しかしながら、近年の地球環境問題に対し、鉛を含む製品の見直しや代替が行われている。すなわち、酸性雨により鉛が溶出し地下水を汚染し、その地下水を飲用することで人体に血液障害や中枢神経障害を引き起こすと言われており、鉛を含まないはんだが注目を浴びている。
鉛を含まないはんだ合金(以下、「鉛フリー半田合金」と呼ぶ。)は、ここ数年飛躍的に研究されており、成分の種類とその配合率との組み合わせで無限に近い種類のはんだ合金が開発されている。このことにより半導体装置を供給する側である半導体装置製造会社のはんだ合金組成と、半導体装置を受け入れる側であるセット組み立て会社のはんだ合金の組成が異なることが多い。
はんだ合金の組成が異なる場合であっても、例えば電解メッキのように、半導体装置側のはんだ合金がごく少量で、セット基板側のはんだ合金クリーム量に比べ極端に少ないときには、異なるはんだ合金組成による影響は生じにくいと言われている。しかしながら、たとえば、はんだ合金ボール電極を有するボールグリッドアレイパッケージ(以下、「BGAパッケージ」と呼ぶ)の場合、そのはんだ合金ボール電極は、実装基板側のクリーム半田量とほぼ同質量、同体積となるため、異なるはんだ合金組成による影響が大いに生じると言われている。つまり、リフロー炉によるBGAパッケージはんだ接続の際に、異なるはんだ合金では融点が異なるため、はんだ合金ボール電極と実装基板側のクリーム半田との間で空気の巻き込みが起こり、ボイドが発生し、接続信頼性の低下につながるという現象が起こる。
今日、鉛フリー半田合金においては、特に、Sn−Ag−Cu系ハンダが盛んに研究開発されており、その他に、Sn−Ag−Cu−Bi系ハンダも研究開発されている。また、これらの鉛フリー半田合金からなるクリーム半田の実用化もされており、Sn−Ag−Cu系ハンダの半田金属ボールの開発も行われている。一方、研究開発が盛んなSn−Ag−Cu系ハンダ、Sn−Ag−Cu−Bi系ハンダとは別に、酸化しやすい欠点があるものの、溶融温度が比較的低いという長所を有するSn−Zn系ハンダの研究も行われており、Sn−Zn系ハンダのクリーム半田も開発されている。ただし、Sn−Zn系ハンダからなる半田金属ボール電極は、今日においてまだ存在していないのが実情である。
本発明はかかる諸点に鑑みてなされたものであり、その目的は、接続信頼性に優れた半導体装置の実装方法を提供することである。
本発明による第1の半導体装置の実装方法は、ボール電極を有する半導体装置を実装基板にリフロー実装する半導体装置の実装方法であって、前記実装基板上に設けられた導体配線のうち、前記ボール電極が接触することとなる位置の周囲の部位上に、前記導体配線と接触したときの前記ボール電極に接触しないように、クリーム半田を塗布する工程(a)と、前記実装基板の前記導体配線上に、前記ボール電極を接触させる工程(b)と、前記半導体装置および前記実装基板を、高温雰囲気のリフロー槽中に通す工程(c)とを包含し、前記工程(c)において、前記ボール電極が前記クリーム半田よりも先または同時に溶融して、前記ボール電極と前記導体配線とが接続される。
前記工程(a)において、前記クリーム半田は、前記導体配線上において略円環状に塗布されることが好ましい。
前記クリーム半田の塗布が連続的でなく、少なくとも一箇所以上の間隙が存在してもよい。
本発明による第2の半導体装置の実装方法は、ボール電極を有する半導体装置を実装基板に実装する、半導体装置の実装方法であって、前記ボール電極は、液相−固相共存領域を有する半田合金からなり、前記実装基板は、金属突起が設けられた導体配線を有しており、前記ボール電極を、前記金属突起に突き刺し、それによって、前記ボール電極に余分な空気を巻き込むこと無くはんだ接続を実行する。
ある好適な実施形態において、前記ボール電極は、鉛フリー半田合金から構成されている。
本発明によれば、半導体装置を実装基板に実装する際、ボール電極に余分な空気を巻き込むこと無くはんだ接続を実行することができるので、接続信頼性に優れた実装体を製造することができる。
以下、図面を参照しながら、本発明による実施の形態を説明する。以下の図面においては、説明の簡潔化のため、実質的に同一の機能を有する構成要素を同一の参照符号で示す。なお、本発明は、以下の実施形態に限定されない。
(実施の形態1)
図1から図3は、本発明による実施形態1にかかる半導体装置100の構成を模式的に示している。図1は、半導体装置100をボール電極1側から見た底面図であり、図2は、半導体装置100の側面図であり、そして、図3は、図2に示した構成の断面図である。
本実施形態の半導体装置100は、複数のボール電極が二次元的に配列されているBGA(ボール・グリッド・アレイ)型の半導体装置であり、いわゆるBGAパッケージである。半導体装置100は、半導体集積回路が形成された半導体素子(半導体チップまたはICチップ)5を含んでおり、半導体素子5に設けられた複数の素子電極(不図示)の少なくとも1つは、複数のボール電極1の少なくとも1と電気的に接続されている。なお、ボール電極1は、半導体装置100と実装基板(例えば、プリント配線板)との間の熱膨張係数の差により生じる熱応力を吸収する、緩衝材的な役割も持っている。
本実施形態では、半導体素子5とボール電極1との電気的接続を行うための配線基板(インタポーザ)4の上に、半導体素子5が配置されている。配線基板4は、有機材料から構成されており、例えば、プラスチック基板(エポキシ基板など)である。配線基板4のうち、半導体素子5が配置された表面とは反対側の裏面上には、複数の裏面電極(ランド)が形成されており、各裏面電極上に、ボール電極1が載置されている。このボール電極1が配列された配線基板4の裏面が、半導体装置100を実装基板(不図示)に実装するための実装面となる。
配線基板4の表面には、複数の表面電極(不図示)が形成されており、複数の表面電極の少なくとも1つと、半導体素子5の複数の素子電極の少なくとも1とが、金属細線(ワイヤー)8により電気的に接続されている。金属細線8は、ワイヤボンディングにより、各素子電極と各表面電極を接続するように形成される。配線基板4の表面には、半導体素子5および金属細線8を覆うように、モールド材(例えば、モールド樹脂)6が形成されている。なお、配線基板4の複数の表面電極の少なくとも1つは、複数の裏面電極の少なくとも1つと電気的に接続されており、これにより、配線基板4を介して、ボール電極1と半導体素子5との電気的接続が図られている。
ボール電極1は、融点が180℃以上200℃以下の鉛フリー半田合金から構成されている。鉛フリー半田合金は、実質的に鉛を含まない半田合金(Pb許容量0.10質量%程度)であり、本実施形態では、次の組成を有する鉛フリー半田合金から、ボール電極1は構成されている。
(1)7〜9.5重量%の亜鉛を含み、残りが錫であるSn−Zn系鉛フリー半田合金(2元系);
(2)7〜9.5重量%の亜鉛と、1〜5重量%のビスマスとを含み、残りが錫であるSn−Zn系鉛フリー半田合金(3元系、Bi入り);
(3)7〜9.5重量%の亜鉛と、1〜5重量%のインジウムとを含み、残りが錫であるSn−Zn系鉛フリー半田合金(3元系、In入り);
(4)7〜9.5重量%の亜鉛と、1〜4重量%のビスマスと、1〜4重量%のインジウムとを含み、残りが錫であるSn−Zn系鉛フリー半田合金(4元系)。
これらのSn−Zn系鉛フリー半田合金の融点は、180℃以上200℃以下(すなわち、190℃前後)であり、Sn−Ag−Cu系鉛フリー半田合金の融点(218℃前後)や、Sn−Ag−Cu−Bi系鉛フリー半田合金の融点(215℃前後)と比較すると、大幅に融点(溶解温度)が低い。
一般に、鉛フリー半田合金の融点は、従来から使用されている錫−鉛共晶半田合金の融点よりも高く、それゆえ、鉛フリー半田合金のはんだ接続を行う場合には、通常よりも高温処理が必要となる。この高温処理は、半導体装置への熱的ダメージを与えてしまうことになる。また、熱的ダメージだけでなく、はんだ接続部の金属間化合物の変化により、接続信頼性の低下が起こることも考えられる。この高温時における接続信頼性低下の原因は、不明であるが、本願発明者の実験結果によれば、はんだ合金接続強度が、リフロー温度に依存していることは明らかであった。
本願発明者が行った実験結果を図4に示す。図4は、はんだ合金接続強度を表すボールシェア強度[gf]と、リフローピーク温度[℃]との関係を示すグラフである。なお、図中の参照(Ref)は、錫−鉛共晶半田合金を表している。一番上の鉛フリー半田合金の「Sn/2.5Ag/2.5Bi/0.5Cu」は、2.5重量%の銀、2.5重量%のビスマス、0.5重量%の銅を含み、残りが錫であることを意味している。他の鉛フリー半田合金も同様の意味で表記してある。図4からわかるように、錫−鉛共晶半田合金では、リフロー温度の依存性は見られなかったが、他の鉛フリー半田合金では、リフロー温度の依存性が見られる。
本実施形態のボール電極1を構成する鉛フリー半田合金は、180℃以上200℃以下の融点を有するものであるので、他の鉛フリー半田合金と比較して、半導体装置への熱的ダメージを大幅に低減させることができる。また、他の鉛フリー半田合金よりも低い高温で溶解させることができるので、はんだ接続部の金属間化合物の変化も抑制でき、接続信頼性の低下を抑制ないし緩和することができる。つまり、本実施形態の半導体装置100は、180℃以上200℃以下の融点を有するボール電極1を備えているので、半導体装置100の裏面に位置するボール電極1を溶融接続する際に、低温でボール電極1が溶融する。このため、半導体装置100への熱的ダメージを防止でき、加えて、はんだ接続部の金属間化合物の変化による接続信頼性の低下も回避できる。
なお、180℃以上200℃以下の融点を有するのであれば、ボール電極1を構成する鉛フリー半田合金は、上記(1)から(4)に示したSn−Zn系のものに限定されず、他のSn−Zn系の鉛フリー半田合金でもよいし、また、Sn−Zn系以外の鉛フリー半田合金であってもよい。また、Sn−Zn系鉛フリー半田合金からなるボール電極は、Sn−Ag−Cu系鉛フリー半田合金のボール電極と異なり、通常用いられる油中造粒法によっては作製することはできない。これは、Sn−Zn系鉛フリー半田合金が酸化し易いという性質を有していることに起因している。それゆえ、Sn−Zn系鉛フリー半田合金のボール電極を作製するには、還元雰囲気下でボール電極を形成するような工夫が必要となる。
次に、本願発明者が実験により求めたSn−Zn系鉛フリー半田合金の特性を下記表1に示す。
表1は、合金組成比率(重量%)と、固相線および液相線(℃)と、強度および濡れ性の結果とを示している。表1中の一番上の合金組成のものは、9重量%の亜鉛、残りが錫からなる合金であり、この合金は、錫と亜鉛との共晶であり、その融点は、200℃以下である。なお、鉛フリー半田合金の組成を簡便に表すために、例えば、9重量%の亜鉛、残りが錫からなる合金は、Sn−9Znと表記し、他の鉛フリー半田合金についても同様の表記を用いることとする。
Sn−9Znの場合、強度的には問題はなく、そして、濡れ性は悪いものの、ボール電極1としての用途であれば、その濡れ性の悪さは、さほど大きな問題とはならない。さらなる濡れ性を必要とする場合、錫と亜鉛との合金に、ビスマスまたはインジウムを単独で添加するか、あるいは、ビスマスとインジウムの両方を添加することが望ましい。本願発明者の実験によれば、強度と濡れ性とは、相反する関係にあることがわかっている。すなわち、ビスマスとインジウムを添加することにより、強度的には弱くなる一方で、濡れ性が改善されるという傾向があることがわかっている。ボール電極1の用途として、望ましい組成比の鉛フリー半田合金を挙げると次の通りである。(a)8.5〜9.5Zn−Sn、(b)7.5〜8.5Zn−1〜4Bi−Sn、(c)7.5〜9.5Zn−1〜4In−Sn、および、(d)7.5〜8.5Zn−1〜2Bi−1〜2In。これらの(a)〜(c)の鉛フリー半田合金であれば、強度と濡れ性とが比較的両立しているので、ボール電極1の用途として好適となる。
なお、(a)について、さらに好ましいものは、(8.8±0.2)Zn−Snである。また、(b)についてさらに好ましいものは、(8.0±0.2)Zn−(3±0.2)Bi−Snであり、(c)についてさらに好ましいものは、(9.0±0.2)Zn−(1±0.2)In−Snであり、そして、(d)についてさらに好ましいものは、(8.0±0.2)Zn−(1±0.2)Bi−(2±0.2)In−Snである。
次に、図5を参照する。図5は、本実施形態の半導体装置100を実装基板2に載置する際の構成を模式的に示している。実装基板2は、例えば、プリント基板であり、実装基板2の導体配線上には、ボール電極1に対応するように、クリーム半田(言い換えると、半田クリームまたは半田ペースト)3が塗布されている。各クリーム半田3にボール電極1を接触させるようにして、半導体装置100を実装基板2上に載置させた後、これを高温雰囲気中のリフロー炉へ通過させると、基板実装工程が完了する。クリーム半田3の種類は、特に限定されないが、Sn−Pb系、Sn−Ag系、Sn−Zn系などの半田合金を用いることができる。ボール電極1と溶解温度が同じであることが好ましいという観点からは、ボール電極1と類似の組成のもの(例えば、Sn−Zn系鉛フリー半田合金)が好ましく、さらに、同じ組成のものであることがより好ましい。
図5に示した構成の要部拡大図を図6に示す。図6を参照しながら、本実施形態の半導体装置100の詳細な構成を、以下、例示的に示す。
半導体装置(BGAパッケージ)100のパッケージサイズは、6〜31mmであり、パッケージ厚さは、0.8〜3.0mmである。配線基板4を構成するキャリア基材は、FR−4、BTレジン等であり、本体部(コア)の厚さは、0.6mmである。配線電極(裏面電極)となるランド9aの材質は、主に、銅である。ランド9aの直径φは、0.2〜0.7mmであり、その箔厚ないし板厚は、6〜35μmである。この構成例では、ランド9aを覆うようにメッキ9bが形成されており、メッキの材質は、主に、Ni/Auである。ここで、Ni/Auとは、下層から順に、ニッケルメッキと金メッキが形成されていることを意味する。半田ボール1に塗布されるフラックスは、樹脂系や水溶系のものを使用することができる。半田ボール1の直径は、0.25〜0.76mmである。
また、実装基板2の条件を例示すると次の通りである。クリーム半田3の組成は、Sn−37Pb系、Sn−Ag系、Sn−Zn系などのクリーム半田(半田ペースト)である。クリーム半田3のクリーム厚(メタルマスク厚)は、0.1〜0.15mmである。実装基板2上に設けられた配線電極となるランド11aの材質は、主に、銅である。ランド11aの直径φは、0.2〜0.8mmであり、その厚さは、6〜35μmである。この構成例では、ランド11aを覆うようにメッキ11bが形成されており、メッキの材質は、Ni/Auが一般的に用いられる。また、メッキではなく、フラックス処理のみの場合もある。実装基板2の本体部は、有機基板である。実装基板2の厚さは、0.8〜1.6mmである。実装基板2は、4〜8層からなる多層基板であり、両面に配線電極が設けられている。
外形寸法が大きいBGAパッケージの場合、配線基板4の裏面に配置されたボール電極1に充分な熱が伝わらず未溶融となる現象が生じ得る。しかし、本実施形態の半導体装置100の場合、ボール電極1は、低融点はんだ合金ボール電極であるので、この問題を解決することが可能である。なお、配線基板4の裏面に配列された複数のボール電極のすべてに、低融点はんだ合金ボール電極1を使用しなくてもよく、少なくとも一部に使用すれば、従来の構成よりも効果が得られる。例えば、図7に示すように、BGAパッケージ中央付近の領域7のみに、低融点はんだ合金ボール電極1を使用することも可能である。この領域7は、熱が伝わりにくいとされる場所であり、この領域にだけ、低融点はんだ合金ボール電極1を配列させても、不溶融の問題を解消させることができる。
図3に示した構成では、配線基板4の表面と半導体素子5の裏面とが接着され、配線基板4の表面の配線電極と半導体素子5の電極(素子電極)とは、金属細線8により電気的に接続されている。しかし、本実施形態の半導体装置は、この構造に限定されない。例えば、図8に示すように、配線基板4の表面の配線電極と半導体素子5の電極(素子電極)とを、突起電極8’により電気的に接続するようにしても良い。
また、図9に示すように、配線基板4の裏面上には、ボール電極1を載置される配線電極9の中央部分を露出し、かつ、電気的な接続を必要としない部分を被覆するソルダーレジスト10が形成されていることが好ましい。ソルダーレジスト10の開口部内に露出した導体配線9は、その表面が無垢のままであるか(または、フラックス処理が施された状態であるか)、あるいは、ニッケルおよび金などのメッキが施されてた状態となっている。そして、その導体配線9上に、ボール電極1が溶融接続されている。
図1に示した半導体装置100の配線基板4には、有機材料から構成された基板を用いたが、これに代えて、セラミックタイプの半導体装置のように、セラミックからなる配線基板4を用いてもよい。この場合の条件を、図6を参照しながら例示的に示すと、次の通りである。まず、配線基板4を構成するキャリア基材は、セラミックであり、本体部(コア)の厚さは、約0.4mmである。配線電極(裏面電極)となるランド9aの材質は、タングステンやモリブデンである。ランド9aの直径φは、0.2〜0.7mmであり、その箔厚ないし板厚は、約20μmである。ランド9aを覆うようにメッキ9bが形成されている場合、そのメッキの材質は、主に、Ni/Auである。
また、配線基板4として他のインタポーザを用いても良い。例えば、リードフレームタイプの半導体装置のように、銅系または鉄系の金属材料からなるリードフレームを用いても良い。この場合、リードフレームのうち、ボール電極1が設けられる部位に、裏面電極を形成し、その上にボール電極1を溶融接続することができる。その裏面電極上には、例えば、ニッケルメッキとパラジウムメッキと金メッキとが下層から形成されていることが好ましく、また、錫およびビスマスなどのメッキが施されていても良い。
リードフレームタイプの構成条件を、再び図6を参照しながら例示的に示すと、次の通りである。配線基板4を構成するキャリア基材は、銅または鉄であり、本体部(コア)の厚さは、約0.15〜0.3mmである。配線電極(裏面電極)となるランド9aの材質は、銅または鉄であり、リードフレームの一部として形成することも可能である。ランド9aの直径φは、0.2〜0.7mmであり、その箔厚ないし板厚は、0.15〜0.3mmである。ランド9aを覆うようにメッキ9bが形成されている場合、そのメッキの材質は、Ni/Pd/Auである。ここで、Ni/Pd/Auとは、下層から順に、ニッケルメッキとパラジウムと金メッキが形成されていることを意味する。
さらに、配線基板4を用いずに、BGAパッケージを構成することも可能である。図10は、配線基板4を設けずに、半導体素子(半導体チップ)107上に樹脂層108が形成された半導体装置200の構成を模式的に示している。図10(a)は、半導体装置200の表面を一部切り欠いて示す斜視図であり、図10(b)は、図10(a)のB−B線に沿った断面図である。
図10に示した半導体装置200は、半導体素子107上の樹脂層108上に、素子電極106に電気的に接続されたランド110が設けられており、そのランプ110上にボール電極112が載置された構造を有している。このボール電極112の全部または一部に、本実施形態のボール電極1を用いることができる。
半導体装置200の構造をさらに説明すると、樹脂層108は、低弾性樹脂よりなる弾性体層であることが好ましく、樹脂層108上には、ランド110を露出するように、ソルダーレジスト111が形成されていることが好ましい。ランド110と、素子電極106とは配線層109によって接続されている。配線層109は、半導体製造プロセスを用いた技術によって、比較的容易に、樹脂層108上を引き回して延ばすような構造にすることができる。素子電極106から樹脂層108へと配線層109が延びる部分は、配線層109の断線が生じ易いので、樹脂層108を斜めに(チップ主面に対して鋭角に)形成することが好ましい。配線層9の下地が、弾性体層108である場合には、半導体装置200を実装基板2上に実装する際などにおいて、半導体装置200の加熱・冷却に伴い配線層109に熱応力などの応力が印加されても、配線層109に加わる応力が弾性体層108により緩和される。よって、基板実装時などにおける配線層109の断線を防止することができ、信頼性の高い配線構造を実現することができる。
弾性体層108は、弾性率(ヤング率)として10〜2000[kg/mm2
]の範囲にあることが好ましく、さらに10〜1000[kg/mm2]の範囲
にあることがより好ましい。また、弾性体層108の線膨張率は5〜200[ppm/℃]の範囲にあることが好ましく、さらに10〜100[ppm/℃]の範囲にあることがより好ましい。弾性体層108は、例えばエステル結合型ポリイミドやアクリレート系エポキシ等のポリマーでよく、低弾性率を有し、絶縁性であればよい。またその厚みとしては、1〜100[μm]であり、好ましくは30[μm]である。
なお、本実施形態の構成は、勿論、上述したBGA型の半導体装置に限らず、ボール電極を備えた半導体装置に広く適用できるものである。
次に、本実施形態の半導体装置100(または200)で用いるボール電極1の接合強度について説明する。本願発明者は、本実施形態のボール電極1の接合強度を評価するために、ボール電極1のシェア強度を実験により測定した。
このシェア強度は、図11に示したシェア強度測定装置(RHESCA(株)製PTR−1000)50を用いて行った。シェア強度測定装置50は、ボールシェアセンサ51およびシェアツール52を備えており、これらは上下移動可能である。ボール電極が接合されたサンプルは、ステージ53上に配置され、ステージ53は水平方向に移動可能である。
図12を参照しながら、シェア強度測定方法を説明する。まず、図12(a)に示すように、半田ボール(ボール電極)61をプレート63に載置する。この際、基板63を加熱する前に、クリーム半田、または、酸化防止用にフラックス62を塗布しておく。
半田ボール61を溶融してプレート63に接合すると、図12(b)に示した状態になる。半田ボール61のボールサイズは、φ0.8mm程度であり、ボール61との接続部の径は、φ0.635mmである。次に、半田ボール61が接合された基板63を、ステージ53上に載置する。
次いで、シェアツール52を基板63の表面に接触するまで降下させ、基板53の表面の位置をテスタに認識させると、予め設定した距離(約0.1〜0.2mm)だけシェアツール52を上昇させる。
その後、シェアツール52を水平方向に速度0.3mm/minで移動させ、半田ボール61に対して横方向から圧力を加えて、接合部の上方を通過させる。その結果、半田ボール61の一部が基板63上に残存すれば、一定以上の接合強度を有するものと判定する。また、測定したシェア強度(N)に基づいて、接合強度を判定する。
シェア強度の測定結果を図13に示す。なお、塗布したのはフラックス62のみで、Ni−Auメッキを施した基板63を使用した。サンプルは、(a)Sn−37Pb、(b)Sn−3Ag−0.5Cu、(c)Sn−8Zn−3Bi、(d)Sn−0.2Bi、(e)Sn−2.5Ag−0.5Cu−1Bi、および(f)Sn−58Biである。サンプル(c)が、本実施形態の鉛フリー半田合金である。各サンプルについて、開始後(Initial)、150℃保存で1週間後、150℃保存で3週間後、150℃保存で6週間後のシェア強度を測定した。シェア強度はNで表し、最小値と最大値、そして平均値を図中に示している。
図13から、何れのサンプルよりも、サンプル(c)のシェア強度が高いことがわかる。しかも、開始後から6週間後を通して、どのサンプルよりも、サンプル(c)のシェア強度が高かった。サンプル(c)の開始後についての最小値は17.34N、最大値は25.65N、そして、平均値は22.05Nであった(個数n=25のデータ)。このことは、本実施形態におけるボール電極1の接合強度が高く、それを備えた半導体装置100の接続信頼性が優れていることを意味している。
(実施の形態2)
次に、図14から図18を参照しながら、本発明による実施形態2を説明する。なお、上記実施形態1と同様の説明は、説明の簡潔化のために、省略または簡略化する。
図14は、基板実装時におけるボール電極1付近の拡大図である。ボール電極1の直下には、実装基板2の配線電極(ランド)11上に塗布されたクリーム半田3が存在する。ここで、ボール電極1とクリーム半田3とが異なるはんだ合金から構成されている場合、それぞれ互いの融点が異なるため、接触付近での空気の巻き込み現象が起こり、ボイドが発生し得る。そのようなボイドが発生すると、ボール電極1の接続信頼性の低下にもつながる。
空気の巻き込みにより、ボイドが発生するメカニズムを図15(a)〜(d)に示す。なお、同図においては、図14に示した構成を簡略化している。
まず、図15(a)に示した状態(図14の状態)から、図15(b)に示すように、ボール電極1とクリーム半田3とを直接接触させる。その後、溶融加熱すると、ボール電極1とクリーム半田3との融点が異なることにより、先に溶解したクリーム半田3が、ボール電極1の周囲を囲み、その際に、空気30の巻き込みが起こる。次いで、ボール電極1も溶解するが、空気30が抜けきらないと、はんだ接続が終了したときに、はんだ1中にボイド32が生じてしまう。このボイド32は、ボール電極1の接続信頼性を低下させることになる。なお、一度巻き込まれた空気30が、粘性の高い溶融はんだ中から、きれいに全部抜け切るようにするのは非常に困難であると考えられる。
このボイド32発生の問題を解決するため、本実施形態では、図16に示すように、クリーム半田3を塗布する。すなわち、ボール電極1と接触しないように、ランド11のうち、ボール電極1が位置する部位の周囲に、クリーム半田3を塗布する。なお、図16(a)は、断面構成を示しており、図16(b)は、クリーム半田3の平面構成を示している。
そして、ボール電極1をランド11に接触させた後、高温雰囲気のリフロー槽中を通過させて、ボール電極1をクリーム半田3よりも先または同時に溶融させる。そして、ボール電極1とランド11とを接続する。本実施形態のボール電極1は、低融点はんだであるので、クリーム半田3よりも先または同時に溶解させることが可能である。
このようにすると、先または同時に、ボール電極1が溶解するので、クリーム半田3による空気30の巻き込みが低減され、その結果、ボイド32の発生を抑制または緩和することができる。
図16に示した構成では、クリーム半田3を略円環状(円環状だけでなく、楕円環状、円形に近い多角形の環状も含む。)にしたが、クリーム半田3の塗布デザインを図17(a)および(b)の例に示すように改変しても構わない。図17(a)は、空隙31を一箇所設けた構成を示しており、図17(b)は、空隙31を4箇所設けた構成を示している。特に、図17(a)および(b)のように、クリーム半田3が連続的に塗布されずに、一箇所以上の間隙31が有る場合、空気(30)の放出も容易に行われ、さらなるボイド低減の効果が期待できる。
また、次のような実装方法もボイド抑制に効果がある。図18を参照しながら、さらに別の実装方法について説明する。図18は、ランド11上に金属突起12が形成された構成を示している。
半田合金において、その凝固作用が起こる温度は液相線で決定される。液相線より高温においては液相が存在する。溶融作用が起こる温度は固相線で決定される。固相線より低温においては固相が存在する。この液相線と固相線との間には、液相と固相が共存する領域が存在する。従来の錫−鉛共晶はんだ合金は183℃の共晶点、すなわち液相線と固相線とが一致する点を持っている。
一方、鉛フリー半田合金においては、一般に、液相線と固相線が一致しないものが多い。このことは、表1からもわかる。液相線と固相線が一致しないということは、鉛フリー合金の状態図において、液相−固相共存領域を有することを意味している。この液相−固相共存領域を利用することにより、前述の半田合金ボール電極内部のボイド32の発生を抑制することが可能となる。
図18に示した半田合金ボール電極1は、液相−固相共存領域を持っており、それゆえ、共晶状態(固相状態)の半田合金よりも軟らかい半固溶状態になっている。したがって、実装基板2のランド11上に設けられた金属突起12(例えば、ニッケル金属の突起や、ニッケル−金メッキの突起)に、ボール電極1を突き刺すことができる。その結果、ボール電極1と金属突起12とが直接的に接続するので、余分な空気(30)を巻き込むこと無く、はんだ接続が可能となり、ボイド(32)を抑制することが可能となる。
以上のように、本発明の実施形態によれば、鉛フリー半田合金からなるボール電極1に見られるボイド(32)の発生を抑制することが可能である。また、充分に低い温度で溶融する半田合金ボール電極1を持つBGAパッケージ(100)を提供できるので、熱的ダメージ回避と高温リフローによる接続信頼性低下を防止することが可能となる。さらに、半田合金の液相−固相共存領域を利用することで同じくボイドの発生を抑制することが可能となる。加えて、半導体装置100が、ボイド(32)の発生を抑制して実装基板2に実装された、優れた接続信頼性を有する実装体も製造および提供することができる。なお、本実施形態の半導体装置100または200は、BGAパッケージの特長、すなわち、面実装可能、多ピン化対応可能、小型化などの長所も勿論兼ね備えているものである。
(実施の形態3)
次に、図19から図22を参照しながら、本発明による実施形態3を説明する。なお、上記実施形態1および2と同様の説明は、説明の簡潔化のために、省略または簡略化する。
本願発明者は、BGAパッケージ用ボール電極(例えば、図6中の符号1参照)と、基板実装用半田ペースト(例えば、図6中の符号3参照)と、実装基板における銅ランド(例えば、図6中の符号11a参照)上の表面処理との各種組み合わせについて実験を行い、その組み合わせの相性を評価した。
まず、ボールシェア強度試験について評価を説明する。ボールシェア強度試験の実験方法は、実施形態1において図11および図12で説明したのと同様である。簡単に説明すると、実装基板の銅ランド部に半田ペーストを塗布し、ボール電極を搭載した後、リフローにて溶融接続し、次いで、リフロー直後、および、150℃の高温放置後に、シェア強度の測定を実施した。なお、高温放置の目的は、金属間化合物を加速成長させるためである。
このボールシェア強度試験において、用意したボール電極は、7種類である。その種類は、(1)Sn−8Zn−3Biボール、(2)Sn−3Ag−0.5Cuボール、(3)Sn−37Pbボール、(4)Sn−0.2Biボール、(5)Sn−2.5Ag−0.5Cu−1Biボール、(6)Sn−9Znボール、(7)Sn−9Zn−1Inボールである。半田ペースト(クリーム半田)は、3種類用意し、その種類は、Sn−8Zn−3Biペースト、Sn−3Ag−0.5Cuペースト、およびSn−37Pbペーストである。そして、銅ランドの表面処理は、Ni/Auメッキ処理(下層がNi層でその上層がAu層)、プリフラックス処理(Pre-flux処理)との2種類である。
ボールシェア強度試験の結果を図19から図22に示す。図19から図21は、それぞれ、Sn−8Zn−3Biペースト、Sn−3Ag−0.5Cuペースト、およびSn−37Pbペーストを用いた場合の結果であり、各図において、7種のボール電極および銅ランド表面処理についてのグラフを示している。図22は、参考としてペースト無し、フラックスのみで、リフロー接続した場合の結果を示している。図19から図22中の縦軸は、シェア強度(N)を示しており、横軸は、時間軸であり、開始時(Initial)、168時間後、500時間後、1000時間後の時点を示している。図23は、リフローのプロファイルを示している。リフローは、各種半田ペーストの融点にあわせて条件が設定されている。
図19に示すように、Sn−8Zn−3Biの半田ペーストを用いた場合、高温放置により、Ni/Auメッキ処理品の強度が上昇する一方で、プリフラックス処理品の強度は劣化することがわかった。特に、Sn−Zn系同士の組み合わせの場合(ボール電極及び半田ペーストの両方がSn−Zn系からなる場合)において、その傾向が強く現れた。そして、図20および図21に示すように、ボール電極がSn−Zn系である場合には、Sn−3Ag−0.5Cuペースト、およびSn−37Pbペーストを用いたときでも、同様の結果がみられた。
これらのことから、ボール電極及び半田ペーストの少なくとも一方に、Znが含まれている場合(Sn−Zn系の場合)、Ni/Auメッキ処理では強度が上がり、一方、プリフラックス処理では強度が下がるということが導き出される。それゆえ、ボール電極及び半田ペーストの少なくとも一方がSn−Zn系からなる場合には、ランドの表面処理として、Ni/Auメッキ処理を行うことが好ましい。具体的には、図6に示した構成において、ランド(9a、11a)の表面をNi/Auメッキ(9b、11b)することが好適である。なお、ボール電極及び半田ペーストのいずれもSn−Zn系でない場合には、ランド表面処理の差はみられなかった。
次に、サンプルの接合部分についてSEM画像(断面)を図24および図25に示す。図24および図25は、それぞれ、Sn−Zn系ボール電極を用いた場合において、銅ランドの表面をNi/Auメッキ処理をしたとき、プリフラックス処理をしたときについての様子を示している。
図24に示すように、Ni/Auメッキ処理の場合には、Ni/Auメッキによって銅ランドが保護されていることがわかる。Ni/Auメッキ処理の場合には、Niメッキ上にZnが堆積していることが元素分析により確認された。Ni/Auメッキ中のAuは、ボール電極中に拡散したものと思われる。一方、図25に示すように、プリフラックス処理の場合には、銅ランドは、亜鉛(Zn)によって喰われてしまい、銅ランドが存在していた箇所は、比較的もろいCu−Zn合金層へと変化してしまっていた。言い換えると、プリフラックス処理の銅ランド(つまり、Ni/Auメッキが無くて銅が剥き出しになっているランド)と、ボール電極内のZn組成とによるCu−Zn合金層が大きく成長していた。図25からわかるように、Cu−Zn合金層と、ボール電極とは、良好に密着しておらず、両者の間に隙間が存在している。鉛有りの半田の場合には、このようなことは問題とならなかったことを考えると、このことは、鉛フリー半田に特有の問題かもしれない。図25において、Cu−Zn合金層が大きく成長したことは、150℃という高温条件によって、その成長速度が加速されてしまうことに原因があるかもしれない。
したがって、ボール電極および半田ペーストの何れかにZn組成を含む組み合わせにおいては、プリフラックス処理品では、Cu−Zn合金層の著しい成長により接続強度の低下を生じることになる。逆に、当該組み合わせにおいて、ランドにNi/Auメッキ処理を行うと、Niメッキ上にZn組成が堆積することによって、接続強度が向上するものと思われる。
Ni/Auメッキ処理した場合のAuメッキ厚は、所定の範囲にすることが望ましい。具体的に述べると、図6に示した構成において、実装基板2のランド(導体配線)11a表面のNi/Auメッキ11bのAu厚、および、BGAパッケージの接続ランド(裏面電極)9a表面のNi/Auメッキ9bのAu厚は、例えば、0を超え、0.5μm未満であることが好ましい。Auは、Niの酸化を防止できればよいため、金フラッシュの状態の厚さ(例えば、0.003μm)があれば十分である。製造プロセス上比較的容易に膜形成できるという観点を考慮すると、0.03μm以上にすればよい。実験によると、Au厚が0.5μm程度を超えると、半田中のZnとメッキのAuとによるAu−Zn層の存在が確認されるケースが発生し、強度劣化がもたらされることがわかった。したがって、Au厚は、0.6μm未満、または、0.5μm以下にすることが好ましく、強度劣化の要因をより排除する観点からは、0.3μm以下にすることが好適であり、0.03μm以下にすることがさらに望ましい。なお、条件の選定を行えば、Au厚が例えば1μm程度でも、Au−Zn層による影響を受けにくくすることができるものと思われる。なお、Ni厚は、特に影響を及ぼさないので、製造条件や規格に応じて適宜設定すればよい。例えば、3〜5μmにすればよく、典型的には5μm程度である。
図26から図29は、Au−Zn層の存在が確認されたボール電極のSEM写真(断面)である。図27は、図26の拡大写真であり、図29は、図28の拡大写真である。これらの図では、Au厚が0.5μm程度を超える場合の例を示している。銅ランドとボール電極との間のスジのようにみえる箇所を元素分析で解析すると、そのスジはAu−Zn層であることがわかった。また、このスジの部分には、Sn成分は実質的に存在していなかった。なお、図26および図28中には、ボール電極中のボイドが表示されている。
次に、耐熱疲労試験についての評価を説明する。本願発明者は、BGAパッケージを実装基板にリフロー実装した後、気相式温度サイクル試験にて耐熱疲労試験を行い、ボール電極と半田ペーストの各種組み合わせについて耐熱性を評価した。気相式温度サイクル試験は、−40℃を15分、そして+125℃を15分の30分を1サイクルとし、接続抵抗を常時モニタリングしながら破断サイクル数の測定を行った。
試験に用いたBGAパッケージの仕様を示すと、次の通りである。BGAパッケージは、ディジーチェーンサンプル(Daisy-chain sample)であり、パッケージタイプは、プラスチックボールグリッドアレイ(PBGA)である。パッケージサイズは31mmで、ピン数は441で、そして、ボールピッチは1.27mmである。Cuランドの直径は0.635mmであり、ボール直径は0.76mmである。ランドの表面処理は、Ni/Auメッキ処理である。リフローは、図23に示したプロファイルにて行った。この耐熱疲労試験の結果を表2に示す。
ボール電極は、Sn−8Zn−3Bi(Sn−Zn系)、Sn−3Ag−0.5Cu(Sn−Ag−Cu系)、Sn−37Pb(Pb有り)のものを使用し、半田ペーストも同様に3種のものを使用した。各組み合わせにおいて使用したBGAパッケージのサンプル数(N)は、9個であり、表中の数字は、故障サイクル数を示し、表中の「−」は、2000サイクル以上になったものを表している。
表2から、Sn−Zn系のボール電極に対しては、Sn−Zn系の半田ペーストを用いるのが最も良いことがわかる。それと比べると、Sn−3Ag−0.5Cuの半田ペースト、および、Sn−37Pbの半田ペーストとの相性は良いとはいえない。一方、Sn−3Ag−0.5Cuのボール電極の場合は、Sn−3Ag−0.5Cuの半田ペースト、および、Sn−37Pbの半田ペーストとの相性は良いが、Sn−Zn系の半田ペーストとの相性は悪い。
これらのことから、ボール電極と半田ペーストとの好適な相性があることが導き出せ、そして、鉛フリー合金であっても、Sn−Ag−Cu系のボール電極の知見を、そのまま、Sn−Zn系のボール電極に適用し切れないことがわかる。この例においては、Sn−Ag−Cu系のボール電極は、同種のSn−Ag−Cu系の半田ペーストだけでなく、Sn−Pb系の半田ペーストに対する相性も良いのであるが、Sn−Zn系のボール電極は、同種のSn−Zn系の半田ペーストに対する相性が特に良い。つまり、Sn−Zn系のボール電極を用いる場合は、同一組成の半田ペースト(すなわち、Sn−Zn系同士)を用いると、耐熱疲労特性の向上が期待できる。
図30および図31は、溶融状態の半田ボールのSEM写真(断面)を示している。図30は、Sn−Zn系のボール電極(Sn−8Zn−3Biボール)と、Sn−Zn系の半田ペースト(Sn−8Zn−3Biペースト)との組み合わせの写真であり、そして、図31は、Sn−Ag−Cu系のボール電極(Sn−3Ag−0.5Cuボール)と、Sn−Zn系の半田ペースト(Sn−8Zn−3Biペースト)との組み合わせの写真である。なお、図31は、図32のトレース図である。図32において、符号「1」はボール電極で、「3」は、半田ペースト(クリーム半田)、「9」「11」はランドである。
図30に示すように、Sn−Zn系同士の場合には、ボール電極と半田ペーストとが完全に溶融混合して、良好な状態となっている。一方、図31に示すように、Sn−Ag−Cu系とSn−Zn系との組み合わせの場合、すなわち、ボールの融点と比較して、半田ペーストの融点が低い組み合わせの場合には、ボール電極は、溶融せずに半田ペーストの溶融のみで接合している。図32では、その状態をより分かりやすく示している。Sn−Ag−Cu系とSn−Zn系との組み合わせの場合では、このような半田ペーストのみの溶融による接合状態が発生するので、表2に示したような結果となるのではないかと推測される。
BGAパッケージと実装基板とのリフロー実装の条件は、BGAパッケージの供給を受けて、実装基板に実装する側によって都合の良い条件に合わせて決定されることが通常であり、言い換えると、BGAパッケージのボール電極の融点に合わせるよりもむしろ、実装基板上の半田ペースト(クリーム半田)の融点に合わせて決定されることが通常である。それゆえ、仮に、良品のBGAパッケージを供給しても、図31および図32に示した状態の実装体が製造されてしまうと、結果として、不良の実装体が実現されてしまうことになりかねない。デバイスへのダメージを考慮して、低融点リフローを行いたいという実装メーカの要求下、鉛フリー半田合金の中で比較的良く使用されているSn−Ag−Cu系ハンダからなるボール電極を有するBGAパッケージに対しても、低融点のSn−Zn系半田ペーストを使用する可能性は十分考えられる。特にパソコンのCPUに代表されるように220℃までしか温度を加えることができない場合もあるので、BGAパッケージがCPU用として適用された場合には、実装メーカは、おそらく、低融点のSn−Zn系半田ペーストを使用する可能性が高く、そして、Sn−Ag−Cu系ハンダの融点(約220℃)よりも、Sn−Zn系半田ペーストの融点(約197℃)の温度に合わせてリフロープロファイルを設定することもまた予想される。そのような場合、図31および図32に示した現象が発生し得ることになると思われる。
そのような現象の発生を回避し、BGAパッケージのボール電極と実装基板上の半田ペーストとが、実装体においてより完全に溶融混合するようにするには、一方をSn−Znのものにするだけよりも、両者をSn−Zn系同士にすることが望ましい。言い換えると、比較的良く使用されているSn−Ag−Cu系ハンダからなるボール電極ではなく、Sn−Zn系ハンダからなるボール電極をBGAのボール電極として使用し、ボール電極と半田ペーストとの両者をSn−Zn系とすることが好ましい。両者をSn−Zn系同士とした場合の実装体における溶融半田ボールは、Sn−Zn系鉛フリー半田合金から構成されることになる。より具体的には、その溶融半田ボールは、少なくとも錫および亜鉛を含み、かつ、鉛、銀、銅を実質的に含まないことになる。鉛、銀、銅を実質的に含まないとは、不純物レベルを超える範囲で含まないことを意味し、例えば、500ppm(質量ppm)以下しか含まないことを言うこととする。上述したように、Sn−Zn系鉛フリー半田合金には、錫および亜鉛の他に、ビスマスまたはインジウム、あるいはその両方を含有させてもよい。
次に、耐機械的曲げ試験についての評価を説明する。耐機械的曲げ試験として携帯機器のボタン押し込み操作時の繰り返しストレスを模倣した。具体的には、BGAパッケージを実装基板にリフロー実装した後、図33(a)および(b)に示すように、曲げスパン80mm、曲げ量2mmの曲げを加え、接続抵抗値が初期値より±10%以上変動したサイクル数を寿命とした。その結果を下記表3に示す。なお、ボール電極と半田ペーストとの組み合わせは、表2に示したものと同様である。
表3中の「◎」「○」「×」は、それぞれ、平均寿命が現行水準(すなわち、Sn−37Pbのボール電極とSn−37Pbの半田ペーストとの組み合わせの寿命)よりも優れるもの、同等もの、劣るものを表している。表3中における具体的な往復曲げ回数(寿命までの平均回数)を示すと次の通りである。
(1)ボール電極がSn−8Zn−3Biの場合
Sn−8Zn−3Biペースト; 500回以上(◎)
Sn−3Ag−0.5Cuペースト; 約400回(◎)
Sn−37Pbペースト; 約250回(○)
(2)ボール電極がSn−3Ag−0.5Cuの場合
Sn−8Zn−3Biペースト; 約300回(○)
Sn−3Ag−0.5Cuペースト; 約260回(○)
Sn−37Pbペースト; 約300回(○)
(3)ボール電極がSn−37Pbの場合
Sn−8Zn−3Biペースト; 約350回(◎)
Sn−3Ag−0.5Cuペースト; 約200回(×)
Sn−37Pbペースト; 約250回(○)
表3に示した結果からわかるように、Sn−Zn系同士の組み合わせは、他の組み合わせよりも優れていることが判明した。これは、図30に示すように、Sn−Zn系同士の場合、ボール電極と半田ペーストとが完全に溶融混合して、良好な溶融半田ボールになることに起因していると思われる。
次に、BGAパッケージ側の配線電極(裏面電極)に、ボール電極を5種類をリフロー実装にて溶融接続した場合におけるボール電極の表面状態を観察し、その結果を図34から図38に示す。図34から図38は、それぞれ、Sn−8Zn−3Biボール電極、Sn−9Znボール電極、Sn−9Zn−1Inボール電極、Sn−3Ag−0.5Cuボール電極、Sn−37Pbボール電極の外観を表すSEM画像である。各図の(a)、(b)、(c)は、それぞれ、35倍、100倍、500倍の倍率の画像である。リフローのピーク温度は、半田ボールの融点+30℃とし、フラックスは、鉛フリーボール(図34から図37)については、アルファメタルズ RMA376EHLVのフラックスを使用し、Sn−Pb共晶ボール(図38)については、千住金属529D−1のフラックスを使用した。なお、図34から図38に示した外観は、ボール電極441個を有するBGAパッケージの100個(すなわち、ボール電極44100個)を通じての傾向である。
図37および図38に示すように、Sn−37Pbボール電極およびSn−3Ag−0.5Cuボール電極は、比較的キメ細かく、ボール全体も真球に近かった。一方、図34から図36に示すように、低融点化を狙ったSn−Zn系ボール電極は、いずれも、表面に凹凸が生じた。Sn−Zn系ボール電極のうち、Sn−9Znボール電極では、特に凹みが激しかった(図35参照)。実際、レーザ照射による検査において、この凹みによって、ボールの位置認識でエラーが発生した。Sn−8Zn−3Biボール電極(図34参照)、Sn−9Zn−1Inボール電極(図36参照)については、Sn−9Znボール電極と比べて、大きな凹みは発生しなかった。したがって、レーザ照射によるボール認識が可能となり、外観という観点からは、SnとZnとだけからなるボール電極(例えば、Sn−9Zn組成)よりも、Sn−9Zn組成に、BiまたはInを添加(あるいは両方を添加)することが効果的であると思われる。
Sn−9Zn組成に、BiまたはInを添加すると凹みが減少するのは、その添加により共晶点からズレが生じて、それが要因となって、ボールが真球に近くなり、凹みが減ったことになったのかもしれない。また、リフロープロファイルを変更することにより、凹みの減少を達成できる可能性もあるかもしれない。なお、レーザ照射によるボール認識では、エラーが生じる場合であっても、ボールの位置認識には、画像処理による手法や、場合によっては目視による手法も採用できるので、そのような手法の採用を検討してもよい。
図34から図38に示したボール電極の外観をより詳細に説明をすると、次の通りである。
図34に示したSn−8Zn−3Biボール電極は、5種のボール電極中、最もシワが多く、図34(c)では、毛糸玉のようなスジがあることが判別できた。毛糸玉のようなスジは、Zn組成の部分かもしれない。このボールは、真球に近いため、レーザ照射による位置の識別は可能であった。また、引け巣と思われる穴が確認された。ここで、「引け巣」とは、半田の表面から内部にかけて形成される針状の結晶のようなものである。
図35に示したSn−9Znボール電極は、大きな凹みを有しており、この凹みにより、レーザ照射による位置の識別でエラーが生じた。Sn−Zn系であるのに、図34のようなスジは見られなかった。また、引け巣と思われる穴が確認された。
図36に示したSn−9Zn−1Inボール電極は、小さい凹みを有しているものの、全体的に真球に近く、レーザ照射による位置の識別は可能であった。
図37に示したSn−3Ag−0.5Cuボール電極は、全体的にキメが細かく、真球に近いせいか、レーザ照射による位置の識別は可能であった。図34に見られたようなシワは見当たらなかった。そして、引け巣と思われる穴が確認された。
図38に示したSn−37Pbボール電極は、5種のうちで一番真球に近く、レーザ照射による位置の識別は可能であった。引け巣と思われる穴が確認され、そして、放射状に延び得るシワが存在していた。
レーザ照射による位置の識別の観点からは、Sn−8Zn−3Biボール電極、Sn−9Zn−1Inボール電極、Sn−3Ag−0.5Cuボール電極は、同レベルとみなすことができる。
次に、ボール電極のボイド観察について説明する。温度サイクル試験投入前に、ボール電極のX線透過写真を撮ったところ、ボール電極および半田ペーストがSn−Pb共晶半田同士以外のほとんどの組み合わせにおいて、ボール内部にボイドが発生し、特に、ボール電極および半田ペーストのいずれかにZnを含む組み合わせにおいてボイドが多発した。
ボイドの観察を行ったボール電極と半田ペーストとの組み合わせは、表2に示したものと同様であり、各組み合わせについてボイド発生率を示すと、次の通りである。なお、ボイド発生率は、4410ボール中に内部ボイドが発生する割合である。
(1)ボール電極がSn−8Zn−3Biの場合
Sn−8Zn−3Biペースト; 99.3%
Sn−3Ag−0.5Cuペースト; 98.8%
Sn−37Pbペースト; 100%
(2)ボール電極がSn−3Ag−0.5Cuの場合
Sn−8Zn−3Biペースト; 51.9%
Sn−3Ag−0.5Cuペースト; 96.8%
Sn−37Pbペースト; 0.0%
(3)ボール電極がSn−37Pbの場合
Sn−8Zn−3Biペースト; 96.2%
Sn−3Ag−0.5Cuペースト; 48.5%
Sn−37Pbペースト; 0.0%
また、Zn系以外の組成のボイドは、小径で幾つか集まる傾向が見られたが、Zn系ボイドは大径でボール断面積の半分以上を占めるものが多くみられた。基板実装前のディジーチェーンサンプル(ボール電極を有するBGAパッケージであって、基板実装メーカに供給する前のサンプル)では、ボイドは見られなかったことを考えると、ボイド発生因子としては、リフロープロセスやフラックスなどの諸条件に大きく関与していると思われる。ボール電極、半田ペーストや半田組成の少なくとも一方にZnを組成に含む場合、実際のデバイス(実装体)および実装工程では、ボイドの発生が問題となると推測され、それゆえに、上記実施形態2に示した技術を用いて、ボイドの発生を抑制または緩和することが非常に意義を有することとなる。
本発明による半導体装置は、低融点の鉛フリー半田合金から構成されたボール電極を備えている。したがって、より低温度で半田接続を実行することができ、その結果、半導体装置への熱的ダメージを防止でき、接続信頼性の低下も回避できる。また、本発明によれば、半導体装置を実装基板に実装する際、ボール電極に余分な空気を巻き込むこと無くはんだ接続を実行することができるので、接続信頼性に優れた実装体を製造することができる。
また、半導体装置が有するボール電極がSn−Zn系鉛フリー半田合金から構成されている場合に、実装基板上に設けられた導体配線上に、Sn−Zn系鉛フリー半田合金から構成されたクリーム半田を供給して、実装体を製造すると、実装体の信頼性を向上させることができる。さらに、ボール電極およびクリーム半田の少なくとも一方がSn−Zn系鉛フリー半田合金から構成されている場合に、裏面電極および導体配線の表面に、下層から順にニッケルメッキと金メッキとが形成されていれば、プリフラックス処理した場合と比較して、信頼性に優れた実装体を実現することができる。
以上説明したように、本発明に係る半導体装置の実装方法は、電子機器内で半導体装置と基板との接続手段等として用いられ、鉛フリー化を実現する技術として有用である。
本発明による実施形態1にかかる半導体装置の裏面を模式的に示す底面図である。 実施形態1にかかる半導体装置の側面を模式的に示す側面図である。 実施形態1にかかる半導体装置の断面を模式的に示す断面図である。 ボールシェア強度とリフローピーク温度との関係を示すグラフである。 実施形態1の半導体装置と配線基板との構成を示す側面図である。 実施形態1の半導体装置と配線基板との要部拡大図である。 実施形態1にかかる半導体装置の裏面を模式的に示す底面図である。 実施形態1にかかる半導体装置の改変例の断面を模式的に示す断面図である。 ボール電極周辺を示す要部拡大図である。 (a)は、実施形態1にかかる半導体装置の改変例の構成を模式的に示す斜視図であり、(b)は、B−B線に沿った断面図である。 シェア強度測定装置の構成を模式的に示す図である。 (a)および(b)は、シェア強度測定方法を説明するための工程図である。 シェア強度の測定結果を示すグラフである。 ボール電極およびクリーム半田の周辺を示す要部拡大図である。 (a)〜(d)は、ボイド32の発生機構を説明するための図である。 (a)は、クリーム半田周辺の構造を模式的に示す断面図であり、(b)は、クリーム半田のパターンを示す平面図 (a)および(b)は、クリーム半田のパターンを示す平面図である。 ボール電極および金属突起の周辺を示す要部拡大図である。 Sn−8Zn−3Biペーストを用いた場合におけるボールシェア強度試験の結果を示すグラフである。 Sn−3Ag−0.5Cuペーストを用いた場合におけるボールシェア強度試験の結果を示すグラフである。 Sn−37Pbペーストを用いた場合におけるボールシェア強度試験の結果を示すグラフである。 ペーストを用いずに、フラックスのみでリフロー接続した場合におけるボールシェア強度試験の結果を示すグラフである。 リフローのプロファイルを示すグラフである。 Ni/Auメッキ処理をした場合におけるサンプルの接合部分のSEM画像を示す図面代用写真である。 プリフラックス処理をした場合におけるサンプルの接合部分のSEM画像を示す図面代用写真である。 ボール電極のSEM画像を示す図面代用写真である。 図26の一部を拡大した画像を示す図面代用写真である。 ボール電極のSEM画像を示す図面代用写真である。 図28の一部を拡大した画像を示す図面代用写真である。 Sn−Zn系同士の組み合わせについての溶融状態の半田ボールのSEM画像を示す図面代用写真である。 Sn−Ag−Cu系とSn−Zn系との組み合わせについての溶融状態の半田ボールのSEM画像を示す図面代用写真である。 図31のトレース図である。 (a)および(b)は、耐機械的曲げ試験の手法を説明するための図である。 (a)から(c)は、Sn−8Zn−3Biボール電極の外観を撮影したSEM画像を示す図面代用写真である。 (a)から(c)は、Sn−9Znボール電極の外観を撮影したSEM画像を示す図面代用写真である。 (a)から(c)は、Sn−9Zn−1Inボール電極の外観を撮影したSEM画像を示す図面代用写真である。 (a)から(c)は、Sn−3Ag−0.5Cuボール電極の外観を撮影したSEM画像を示す図面代用写真である。 (a)から(c)は、Sn−37Pbボール電極の外観を撮影したSEM画像を示す図面代用写真である。
符号の説明
1 ボール電極
2 実装基板
3 クリーム半田
4 配線基板
5 半導体素子
6 モールド材
7 パッケージ中央付近
8 金属細線
8’突起電極
9 配線電極
9a 配線電極
9b 表面処理(メッキなど)
10 ソルダーレジスト
11 導体配線(配線電極またはランド)
11a 導体配線
11b 表面処理(メッキなど)
12 金属突起
50 シェア強度測定装置
51 ボールシェアセンサ
52 シェアツール
53 ステージ
61 半田ボール(ボール電極)
62 クリーム半田またはフラックス
63 実装基板
100 半導体装置(BGAパッケージ)
106 素子電極
107 半導体素子(半導体チップ)
108 樹脂層
109 配線層
110 ランド
111 ソルダーレジスト
112 ボール電極
200 半導体装置(BGAパッケージ)

Claims (5)

  1. ボール電極を有する半導体装置を実装基板にリフロー実装する半導体装置の実装方法であって、
    前記実装基板上に設けられた導体配線のうち、前記ボール電極が接触することとなる位置の周囲の部位上に、前記導体配線と接触したときの前記ボール電極に接触しないように、クリーム半田を塗布する工程(a)と、
    前記実装基板の前記導体配線上に、前記ボール電極を接触させる工程(b)と、
    前記半導体装置および前記実装基板を、高温雰囲気のリフロー槽中に通す工程(c)と
    を包含し、
    前記工程(c)において、前記ボール電極が前記クリーム半田よりも先または同時に溶融して、前記ボール電極と前記導体配線とが接続される、半導体装置の実装方法。
  2. 前記工程(a)において、前記クリーム半田は、前記導体配線上において略円環状に塗布される、請求項1に記載の半導体装置の実装方法。
  3. 前記クリーム半田の塗布が連続的でなく、少なくとも一箇所以上の間隙が存在する、請求項1または2に記載の半導体装置の実装方法。
  4. ボール電極を有する半導体装置を実装基板に実装する、半導体装置の実装方法であって、
    前記ボール電極は、液相−固相共存領域を有する半田合金からなり、
    前記実装基板は、金属突起が設けられた導体配線を有しており、
    前記ボール電極を、前記金属突起に突き刺し、それによって、前記ボール電極に余分な空気を巻き込むこと無くはんだ接続を実行する、半導体装置の実装方法。
  5. 前記ボール電極は、鉛フリー半田合金から構成されている、請求項1から4の何れか一つに記載の半導体装置の実装方法。
JP2004117278A 2001-10-01 2004-04-12 半導体装置の実装方法 Pending JP2004221617A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004117278A JP2004221617A (ja) 2001-10-01 2004-04-12 半導体装置の実装方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001305480 2001-10-01
JP2004117278A JP2004221617A (ja) 2001-10-01 2004-04-12 半導体装置の実装方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002020762A Division JP2003234433A (ja) 2001-10-01 2002-01-29 半導体装置、半導体装置の実装方法、ならびに実装体およびその製造方法

Publications (1)

Publication Number Publication Date
JP2004221617A true JP2004221617A (ja) 2004-08-05

Family

ID=32910718

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004117278A Pending JP2004221617A (ja) 2001-10-01 2004-04-12 半導体装置の実装方法

Country Status (1)

Country Link
JP (1) JP2004221617A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006134891A1 (ja) * 2005-06-16 2006-12-21 Senju Metal Industry Co., Ltd. モジュール基板のはんだ付け方法
WO2009150759A1 (ja) * 2008-06-12 2009-12-17 株式会社日本スペリア社 はんだ接合方法及びはんだ継手

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006134891A1 (ja) * 2005-06-16 2006-12-21 Senju Metal Industry Co., Ltd. モジュール基板のはんだ付け方法
JPWO2006134891A1 (ja) * 2005-06-16 2009-01-08 千住金属工業株式会社 モジュール基板のはんだ付け方法
WO2009150759A1 (ja) * 2008-06-12 2009-12-17 株式会社日本スペリア社 はんだ接合方法及びはんだ継手

Similar Documents

Publication Publication Date Title
KR100559611B1 (ko) 반도체장치, 반도체장치의 실장방법, 및 실장체와 그제조방법
TWI392750B (zh) Lead-free solder alloy
EP2017031B1 (en) Solder paste
Strauss SMT soldering handbook
WO2010122764A1 (ja) はんだ材料および電子部品接合体
JP4770733B2 (ja) はんだ及びそれを使用した実装品
WO2013132942A1 (ja) 接合方法、接合構造体およびその製造方法
JP3925554B2 (ja) 鉛フリーはんだボール
JP5041102B2 (ja) 鉛フリーはんだ合金、接合用部材及びその製造法、並びに電子部品
EP1894667A1 (en) METHOD FOR SOLDERING ELECTROLESS Ni PLATING PART
JPWO2014115798A1 (ja) はんだバンプの形成方法およびはんだバンプ
JP2018511482A (ja) 混成合金ソルダペースト
JPWO2006011204A1 (ja) 鉛フリーはんだ合金
US20030178476A1 (en) Solder paste, electronic -component assembly and soldering method
JP2008238233A (ja) 非鉛系の合金接合材、接合方法および接合体
JP3446517B2 (ja) Pbフリーはんだ材料及びそれを用いた電子機器
JP2004241542A (ja) はんだ付け方法およびこのはんだ付け方法により接合される部品および接合された接合構造体
JP2003112285A (ja) ソルダーペースト
JP4888096B2 (ja) 半導体装置、回路配線基板及び半導体装置の製造方法
JP2004221617A (ja) 半導体装置の実装方法
JPH0985484A (ja) 鉛フリーはんだとそれを用いた実装方法及び実装品
JPH11791A (ja) はんだ及び電子部品の実装方法
JP6543890B2 (ja) 高温はんだ合金
JP2000208934A (ja) 電子部品実装品とその製造方法、およびこれに用いるはんだ
JP2003200288A (ja) Pbフリーはんだ材料及びそれを用いた電子機器

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070406

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070417

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070821