JP2001135658A - 電子部品の組立方法及び組立装置 - Google Patents

電子部品の組立方法及び組立装置

Info

Publication number
JP2001135658A
JP2001135658A JP31620999A JP31620999A JP2001135658A JP 2001135658 A JP2001135658 A JP 2001135658A JP 31620999 A JP31620999 A JP 31620999A JP 31620999 A JP31620999 A JP 31620999A JP 2001135658 A JP2001135658 A JP 2001135658A
Authority
JP
Japan
Prior art keywords
substrate
electronic component
chip
assembling
regions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31620999A
Other languages
English (en)
Inventor
Katsunao Takehara
克尚 竹原
Takeru Nakagawa
長 中川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Towa Corp
Original Assignee
Towa Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Towa Corp filed Critical Towa Corp
Priority to JP31620999A priority Critical patent/JP2001135658A/ja
Priority to US09/705,239 priority patent/US6358776B1/en
Priority to KR1020000065501A priority patent/KR20010070191A/ko
Priority to TW089123509A priority patent/TW479013B/zh
Publication of JP2001135658A publication Critical patent/JP2001135658A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

(57)【要約】 【課題】 基板にチップを装着し、樹脂封止し、バーン
インして電子部品を組み立てる際に、封止樹脂の寸法精
度がよい電子部品を効率よく組み立てる。 【解決手段】 ツール３により基板１にチップ２を圧接
・加熱し、バンプ４を介してチップ側電極１８と基板側
電極５とを接続し、上型２０と下型２１との型合わせ面
P.L.に基板１を載置し、上型２０と下型２１とを型締め
して形成されたキャビティ２４を排気管２５を介して減
圧し、キャビティ２４に溶融樹脂２６を注入し硬化させ
て封止樹脂８を形成する。その後、所定の温度雰囲気中
でテストボード１０に基板１を圧接し、テストボード１
０から外部電極１９を介してチップ２に所定の電気信号
を供給して基板１の単位領域７とチップ２とからなる電
子部品の動作を検査し、仮想線９で切断して電子部品を
完成させる。これにより、一括して、複数のチップ２を
精度よく樹脂封止でき、複数の電子部品をバーンインで
きる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体チップ等の
チップ状素子（以下、チップという。）を基板に装着し
て電子部品を組み立てる電子部品の組立方法及び組立装
置であり、特に、効率的に電子部品を組み立てる組立方
法及び組立装置に関するものである。
【０００２】
【従来の技術】従来、複数の領域を有する基板に対し
て、各領域にそれぞれチップを装着して電子部品を製造
する場合には、次のようにして組み立てていた。まず、
各領域にそれぞれチップを装着し、各チップと各領域と
がそれぞれ有する電極同士を電気的に接続する。次に、
ディスペンサを使用して、各領域ごとに液化樹脂を滴下
する。次に、液化樹脂を硬化させて、基板の各領域にお
いてそれぞれチップを樹脂封止する。次に、基板を切断
して、１個の領域に１個のチップが樹脂封止された電子
部品を形成する。最後に、テストボードを使用して、個
々の電子部品に対して、所定の温度雰囲気中に放置した
状態で通電させるバーンインと動作試験とを行って、不
良品をスクリーニングして良品を得ている。
【０００３】
【発明が解決しようとする課題】しかしながら、上記従
来の電子部品の組立によれば、基板の各領域にチップを
樹脂封止する際に、１個のチップごとに液化樹脂を滴下
して硬化させる。したがって、樹脂封止に時間がかかる
ので、組立の効率が低いという問題があった。また、基
板を切断した後に、個々の電子部品の状態でバーンイン
と動作試験とを行う。したがって、電子部品を搬送して
テストボードのソケットに着脱する工数や、良品の電子
部品を選別しトレイまで搬送して積載する工数等が必要
となるので、これらの点からも組立の効率が低いという
問題があった。更に、滴下した液化樹脂を硬化させるの
で、樹脂の粘度や硬化条件等の管理が不十分な場合に
は、硬化した樹脂の寸法精度が低いという問題があっ
た。
【０００４】本発明は、上述の課題を解決するためにな
されたものであり、寸法精度に優れた電子部品を効率よ
く製造することができる電子部品の組立方法及び組立装
置を提供することを目的とする。
【０００５】
【課題を解決するための手段】上述の技術的課題を解決
するために、本発明に係る電子部品の組立方法は、基板
が有する複数の領域に各々チップを装着し、封止樹脂に
よって封止した後に基板を分離して、各々領域とチップ
と封止樹脂とからなる電子部品を組み立てる電子部品の
組立方法であって、各領域に各々チップを載置する工程
と、各領域が有する基板側電極と各チップが有するチッ
プ側電極とを電気的に接続する工程と、封止樹脂によっ
て複数の領域にわたり基板を封止する工程と、電子部品
の外部に対して電気信号を授受する目的で各領域におい
て設けられた外部電極に所定の検査用電気信号を供給し
て各々電子部品の動作を検査する工程と、複数の領域に
わたって封止された基板を分離して電子部品を各々形成
する工程とを備えたことを特徴としている。
【０００６】また、本発明に係る電子部品の組立方法
は、上述の組立方法において、検査する工程では、複数
の領域にわたって封止された基板を所定の温度雰囲気中
に配設することを特徴としている。
【０００７】また、本発明に係る電子部品の組立方法
は、上述の組立方法において、複数の領域にわたって封
止された基板における外部電極上に突起状電極を形成す
る工程を更に備えたことを特徴としている。
【０００８】また、本発明に係る電子部品の組立方法
は、上述の組立方法において、封止する工程では、互い
に相対向する少なくとも２つの金型からなる金型セット
の型合わせ面に基板を載置し、金型セットを型締めし、
金型セットと基板とからなるキャビティに溶融樹脂を注
入して硬化させることにより封止樹脂を形成することを
特徴としている。
【０００９】また、本発明に係る電子部品の組立方法
は、上述の組立方法において、キャビティを減圧する工
程を更に備え、減圧されたキャビティに対して溶融樹脂
を注入することを特徴としている。
【００１０】本発明に係る電子部品の組立装置は、基板
が有する複数の領域に各々チップを装着し、封止樹脂に
よって封止した後に基板を分離して、各々領域とチップ
と封止樹脂とからなる電子部品を組み立てる電子部品の
組立装置であって、各領域に各々チップを載置するボン
ディング手段と、各領域が有する基板側電極と各チップ
が有するチップ側電極とを電気的に接続する接続手段
と、複数の領域にわたって封止樹脂を形成する封止手段
と、電子部品の外部に対して電気信号を授受する目的で
各領域において設けられた外部電極に対して、電子部品
の動作を各々検査する目的で検査用電気信号を授受する
検査手段と、複数の領域にわたって封止樹脂が形成され
た基板を電子部品に分離する分離手段とを備えたことを
特徴としている。
【００１１】また、本発明に係る電子部品の組立装置
は、上述の組立装置において、検査手段は、複数の領域
にわたって封止樹脂が形成された基板を所定の温度雰囲
気中に配設した状態で外部電極に所定の電気信号を供給
することを特徴としている。
【００１２】また、本発明に係る電子部品の組立装置
は、上述の組立装置において、複数の領域にわたって封
止樹脂が形成された基板における外部電極上に突起状電
極を形成する電極形成手段を更に備えたことを特徴とし
ている。
【００１３】また、本発明に係る電子部品の組立装置
は、上述の組立装置において、封止手段は、互いに相対
向する少なくとも２つの金型からなる金型セットと、金
型セットと該金型セットの型合わせ面に載置された基板
とによって構成されるキャビティに溶融樹脂を注入する
注入手段とを備えたことを特徴としている。
【００１４】また、本発明に係る電子部品の組立装置
は、上述の組立装置において、封止手段は、キャビティ
を減圧する減圧手段を更に備えたことを特徴としてい
る。
【００１５】
【作用】本発明によれば、基板が有する複数の領域の各
々にチップを装着し、基板側電極とチップ側電極とを接
続し、封止樹脂を使用して複数の領域にわたって基板を
封止し、電子部品の動作を通電検査した後に、基板を分
離して電子部品を形成する。これにより、基板の状態で
一括して封止するので、封止の工数を削減することがで
きる。また、基板の状態で個々の電子部品を通電検査す
ることにより、チップごとの検査装置への搬送や着脱が
不要になるので、検査の工数を削減することができる。
したがって、工数を削減して高い効率で電子部品を組み
立てることができる。また、所定の温度雰囲気中で、外
部電極に電気信号を供給することによって、電子部品の
動作を検査する。したがって、基板状態で、効率よく電
子部品のバーンインを行うことができる。また、基板状
態で、電子部品が有する外部電極に一括して突起状電極
を形成するので、電子部品に突起状電極を形成する工数
を削減することができる。また、金型セットの型合わせ
面上に載置された基板と、型締めされた金型セットとに
よって構成されるキャビティに、溶融樹脂を注入して硬
化させ、基板の複数の領域を一括して封止する。これに
より、基板の各領域に各々チップを封止する際に個々の
チップを封止する必要がないので、封止する際の工数を
削減することができる。さらに、閉空間であるキャビテ
ィに注入された溶融樹脂が硬化するので、封止樹脂を寸
法精度よく形成することができる。また、キャビティを
減圧して、減圧されたキャビティに溶融樹脂を注入する
ので、基板の複数の領域を一括して封止する際に、ボイ
ドの発生を抑制しながらキャビティの全領域に安定して
溶融樹脂を注入することができる。
【００１６】
【発明の実施の形態】本発明に係る電子部品の組立方法
及び組立装置について、図１〜図４を参照して説明す
る。
【００１７】以下、電子部品を組み立てる際の各工程に
おける半製品の状態について、図１と図２とを参照して
説明する。図１（１）〜（３）は、本発明に係る電子部
品の組立方法において、基板にチップを装着してから樹
脂封止した後に、バーンインして判定された不良品を覆
う封止樹脂にフェイルマークを付するまでの各工程にお
ける半製品をそれぞれ示す斜視図である。
【００１８】図１（１）に示すように、まず、基板１に
チップ２をボンディングする。この場合には、ボンディ
ング用のツール３によって、チップ２を加熱しながら保
持して、チップ側電極（図示なし）上に設けられた例え
ば半田からなるバンプ４と基板側電極５とを位置合わせ
する。その後に、ステージ（図示なし）上に基準穴６に
よって位置合わせされ例えば吸着によって固定されてい
る基板１に、ツール３によって、チップ２を圧接すると
ともにバンプ４を溶融後硬化させて、ボンディングを行
う。
【００１９】次に、図１（２）に示すように、１個のチ
ップ２に対応する単位領域７が複数個集合した領域に、
封止樹脂８を形成する。本図においては、９個の単位領
域７を覆って１区画の封止樹脂８が形成されている。こ
こでは、後述するように、型締めされた金型セットと基
板１とによって形成されたキャビティに、溶融樹脂を注
入して硬化させることによって、封止樹脂８を形成す
る。仮想線９は、各単位領域７の外縁からなり、後工程
において切断される位置を示している。
【００２０】次に、図１（３）に示すように、テストボ
ード１０を基板１の下方に対向させて配置し、テストボ
ード１０に基板１を圧接する。この場合には、各単位領
域７において基板１の下面に設けられ、電子部品と外部
との間で電気信号を授受するための外部電極（図示な
し）と、テストボード１０が有するテスト用電極１１と
を位置合わせして、テストボード１０に対して基板１を
圧接する。その後に、テストボード１０の外部に設けら
れたテスト装置（図示なし）から、必要な電気信号を所
定のテスト用電極１１に供給して、順次チップ２を動作
させる。更に、動作しているチップ２から出力される電
気信号を、所定のテスト用電極１１を介してテスト装置
に供給して、テスト装置がチップ２の動作が正常かどう
かを判定して、チップ２の動作を検査する。検査の結
果、動作が正常でなかった場合には、そのチップ２を含
む電子部品が不良であることを示すフェイルマーク１２
を、そのチップ２を覆う封止樹脂８に付する。
【００２１】図２（１），（２）は、本発明に係る電子
部品の組立方法において、製品マークをマーキングして
から個々の電子部品に切断するまでの各工程における半
製品をそれぞれ示す斜視図、（３）は、電子部品の完成
品を示す斜視図である。図２（１）に示すように、封止
樹脂８にフェイルマーク１２をマーキングした後に、封
止樹脂８に、各チップに対応して製品マーク１３をマー
キングする。このマーキングについては、例えばレー
ザ、インクジェット等を使用することができるが、本発
明においては、多数の電子部品に対して一括して同時に
マーキングできる、オフセット印刷、ダイレクト印刷、
スクリーン印刷等を使用することが好ましい。
【００２２】次に、図２（２）に示すように、例えば転
写法によって、基板１が有する外部電極（図示なし）に
半田等からなるバンプ１４を形成し、その後に、封止樹
脂８によってチップが基板１に樹脂封止された成形体
を、切断位置を示す仮想線９において切断する。このこ
とにより、図には示されていないチップと、バンプ１４
を有する個別基板１５と、個別樹脂１６とからなる個々
の電子部品、すなわち図２（３）に示されているパッケ
ージ１７を完成させることができる。
【００２３】以下、電子部品を組み立てる際の各工程に
ついて、図３と図４とを参照して説明する。図３（１）
〜（３）は、本発明に係る電子部品の組立方法におい
て、基板にチップを装着してから樹脂封止するまでの各
工程を、図１（１）〜（３）のＡ−Ａ線に沿ってそれぞ
れ示す断面図である。
【００２４】まず、図３（１）に示すように、ツール３
によってチップ２を保持し、チップ２が有するチップ側
電極１８上に設けられたバンプ４と、基板１が有する基
板側電極５とを位置合わせする。そして、ツール３によ
ってチップ２を加熱しながら基板１に圧接する。これに
より、バンプ４を溶融後硬化させて、チップ側電極１８
と基板側電極５とを電気的に接続する。ここまでの工程
を繰り返して、基板１のすべての単位領域７において、
外部電極１９が形成されている面の反対面に、それぞれ
チップ２を装着する。
【００２５】次に、図３（２）に示すように、上型２０
に対向して設けられた下型２１上に基板１を載置した後
に、上型２０と下型２１とを型合わせする。ここで、上
型２０と下型２１とは併せて金型セットを構成し、基板
１の上面が金型セットの型合わせ面P.L.と同一面になる
ように、基板１を載置する。型締めされた金型セットと
基板１とは、それぞれ樹脂通路であるランナ部２２及び
ゲート部２３と、樹脂が注入される空間であるキャビテ
ィ２４とを構成する。上型２０に設けられている排気管
２５は、図示されていない排気ポンプ等からなる減圧機
構に接続されており、破線の矢印で示されているように
キャビティ２４内を排気して減圧状態にする。そして、
プランジャ（図示なし）によって加圧された溶融樹脂２
６が、矢印で示されているようにキャビティ２４内に注
入された後に硬化して、封止樹脂を形成する。
【００２６】次に、図３（３）に示すように、外部電極
１９と、テストボード１０上に設けられたテスト用電極
１１とを接触させる。その後に、すでに述べたように、
テスト装置（図示なし）を使用して順次チップ２を動作
させ、動作が正常でなかった場合には、そのチップ２を
含む電子部品が不良であることを示すフェイルマーク１
２を、そのチップ２を覆う封止樹脂８に付する。これに
より、電子部品を検査して、不良品を特定することがで
きる。また、この工程では、各チップ２が樹脂封止され
た基板１を所定の温度雰囲気中に置いた状態で、テスト
装置から所定のテスト用電極１１に必要な電気信号を供
給して各チップ２を連続動作させて、バーンインを行う
ことができる。
【００２７】図４（１），（２）は、本発明に係る電子
部品の組立方法において、樹脂封止後バーンインしてか
ら個々の電子部品に切断するまでの各工程を、図２
（１），（２）のＡ−Ａ線に沿ってそれぞれ示す断面図
である。図４（１）に示すように、各チップ２に対応す
る封止樹脂８の表面にそれぞれ製品マーク１３をマーキ
ングする。そして、例えば転写装置を使用して、外部電
極１９に半田等からなるバンプ１４を形成した後に、ブ
レード２７を用いて、封止樹脂８に一体化した基板１を
仮想線９において切断する。以上の工程により、図４
（２）に示されているように、チップ２と、バンプ１４
を有する個別基板１５と、個別樹脂１６とからなる個々
の電子部品、すなわちパッケージ１７を完成させる。
【００２８】更に、完成したパッケージ１７は、全数が
一括してトレイに移載され、プリント基板等に実装する
工程で使用される。この工程で使用されるマウンタは、
画像処理によってフェイルマーク１２を認識して、不良
チップを有する電子部品をプリント基板等に実装しな
い。したがって、良品のパッケージ１７のみを選別して
トレイに移載する工程が不要になる。
【００２９】以上説明したように、本発明によれば、複
数の単位領域７を有する基板１を一括して封止するとと
もに、基板１の状態で個々の電子部品を通電検査する。
これによって、チップ２ごとの樹脂封止が不要になると
ともに、各電子部品を検査装置に搬送し、かつ着脱する
工数が不要になるので、工数を削減して高い効率で電子
部品を組み立てることができる。また、所定の温度雰囲
気中に基板１を置いた状態で、個々の電子部品を一括し
てバーンインすることができる。これによって、各電子
部品をバーンイン装置に搬送し、かつ着脱する工数が不
要になるので、工数を削減して高い効率で電子部品を組
み立てることができる。また、基板１の状態で、基板１
が有する外部電極１９に一括してバンプ１４を形成する
ので、パッケージ１７、つまり電子部品にバンプ１４を
形成する工数を削減することができる。また、金型セッ
トの型合わせ面P.L.に載置された基板１と、型締めされ
た金型セットとによって構成されるキャビティ２４に、
溶融樹脂２６を注入して硬化させ、基板１が有する複数
の単位領域７を一括して封止する。これにより、個々の
チップ２ごとに封止する必要がないので、封止する際の
工数を削減することができる。加えて、閉空間であるキ
ャビティ２４に注入された溶融樹脂が硬化することによ
り、高い寸法精度で樹脂封止することができる。また、
キャビティ２４を減圧して、減圧されたキャビティ２４
に溶融樹脂２６を注入するので、基板１が有する複数の
単位領域７を一括して封止する際に、ボイドの発生を抑
制しながらキャビティ２４の全領域に安定して溶融樹脂
２６を注入することができる。
【００３０】なお、本実施形態の説明においては、チッ
プ側電極１８と基板側電極５とを接続するためにチップ
２側に設けられたバンプ４を使用したが、これに代え
て、基板側電極５上にバンプを設けてもよい。
【００３１】また、チップ２と基板１とが有する電極同
士をバンプ４によって接続したが、これに代えて、ワイ
ヤボンディングを使用して接続することもできる。
【００３２】また、ブレード２７によって封止樹脂８に
一体化した基板１を切断したが、これに代えて、レーザ
を使用して切断してもよい。
【００３３】また、電子部品を検査した後にバンプ１４
を形成したが、これに代えて、バンプ１４を形成した後
に電子部品を検査してもよい。更に、バンプ１４が設け
られていない構成を有する電子部品に対しても、本発明
を適用することができる。
【００３４】
【発明の効果】本発明によれば、チップごとの樹脂封止
が不要になり、各電子部品を検査装置及びバーンイン装
置に搬送し、かつ着脱する工数が不要になる。また、閉
空間であるキャビティに注入された溶融樹脂が硬化する
ことにより、高い寸法精度で樹脂封止することができ
る。加えて、溶融樹脂が注入されるキャビティを減圧す
ることにより、ボイドの発生を抑制しながら、キャビテ
ィの全領域に安定して溶融樹脂を注入することができ
る。これにより、本発明は、工数を削減して高い効率で
電子部品を組み立てるとともに、高い寸法精度及び品質
を有する封止樹脂を備えた電子部品を組み立てる電子部
品の組立方法及び組立装置を提供することができるとい
う、優れた実用的な効果を奏するものである。
【図面の簡単な説明】
【図１】（１）〜（３）は、本発明に係る電子部品の組
立方法において、基板にチップを装着してから樹脂封止
した後に、バーンインして判定された不良品を覆う封止
樹脂にフェイルマークを付するまでの各工程における半
製品をそれぞれ示す斜視図である。
【図２】（１），（２）は、本発明に係る電子部品の組
立方法において、製品マークをマーキングしてから個々
の電子部品に切断するまでの各工程における半製品をそ
れぞれ示す斜視図、（３）は、電子部品の完成品を示す
斜視図である。
【図３】（１）〜（３）は、本発明に係る電子部品の組
立方法において、基板にチップを装着してから樹脂封止
するまでの各工程を、図１（１）〜（３）のＡ−Ａ線に
沿ってそれぞれ示す断面図である。
【図４】（１），（２）は、本発明に係る電子部品の組
立方法において、樹脂封止後バーンインしてから個々の
電子部品に切断するまでの各工程を、図２（１），
（２）のＡ−Ａ線に沿ってそれぞれ示す断面図である。
【符号の説明】
１ 基板 ２ チップ ３ ツール（ボンディング手段，接続手段） ４ バンプ ５ 基板側電極 ６ 基準穴 ７ 単位領域（領域） ８ 封止樹脂 ９ 仮想線 １０ テストボード（検査手段） １１ テスト用電極 １２ フェイルマーク １３ 製品マーク １４ バンプ（突起状電極） １５ 個別基板 １６ 個別樹脂 １７ パッケージ １８ チップ側電極 １９ 外部電極 ２０ 上型 ２１ 下型 ２２ ランナ部 ２３ ゲート部 ２４ キャビティ ２５ 排気管 ２６ 溶融樹脂 ２７ ブレード（分離手段）

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 基板が有する複数の領域に各々チップを
    装着し、封止樹脂によって封止した後に前記基板を分離
    して、各々前記領域と前記チップと前記封止樹脂とから
    なる電子部品を組み立てる電子部品の組立方法であっ
    て、 前記各領域に各々前記チップを載置する工程と、 前記各領域が有する基板側電極と前記各チップが有する
    チップ側電極とを電気的に接続する工程と、 前記封止樹脂によって前記複数の領域にわたり前記基板
    を封止する工程と、 前記電子部品の外部に対して電気信号を授受する目的で
    前記各領域において設けられた外部電極に、所定の検査
    用電気信号を供給して各々前記電子部品の動作を検査す
    る工程と、 前記複数の領域にわたって封止された前記基板を分離し
    て前記電子部品を各々形成する工程とを備えたことを特
    徴とする電子部品の組立方法。
  2. 【請求項２】 請求項１記載の電子部品の組立方法にお
    いて、 前記検査する工程では、前記複数の領域にわたって封止
    された前記基板を所定の温度雰囲気中に配設することを
    特徴とする電子部品の組立方法。
  3. 【請求項３】 請求項１又は２記載の電子部品の組立方
    法において、 前記複数の領域にわたって封止された前記基板における
    前記外部電極上に突起状電極を形成する工程を更に備え
    たことを特徴とする電子部品の組立方法。
  4. 【請求項４】 請求項１〜３のいずれか１つに記載され
    た電子部品の組立方法において、前記封止する工程で
    は、 互いに相対向する少なくとも２つの金型からなる金型セ
    ットの型合わせ面に前記基板を載置し、 前記金型セットを型締めし、 前記金型セットと前記基板とからなるキャビティに溶融
    樹脂を注入して硬化させることにより前記封止樹脂を形
    成することを特徴とする電子部品の組立方法。
  5. 【請求項５】 請求項４記載の電子部品の組立方法にお
    いて、 前記キャビティを減圧する工程を更に備え、 前記減圧されたキャビティに対して前記溶融樹脂を注入
    することを特徴とする電子部品の組立方法。
  6. 【請求項６】 基板が有する複数の領域に各々チップを
    装着し、封止樹脂によって封止した後に前記基板を分離
    して、各々前記領域と前記チップと前記封止樹脂とから
    なる電子部品を組み立てる電子部品の組立装置であっ
    て、 前記各領域に各々前記チップを載置するボンディング手
    段と、 前記各領域が有する基板側電極と前記各チップが有する
    チップ側電極とを電気的に接続する接続手段と、 前記複数の領域にわたって前記封止樹脂を形成する封止
    手段と、 前記電子部品の外部に対して電気信号を授受する目的で
    前記各領域において設けられた外部電極に対して、前記
    電子部品の動作を各々検査する目的で検査用電気信号を
    授受する検査手段と、 前記複数の領域にわたって前記封止樹脂が形成された基
    板を前記電子部品に分離する分離手段とを備えたことを
    特徴とする電子部品の組立装置。
  7. 【請求項７】 請求項６記載の電子部品の組立装置にお
    いて、 前記検査手段は、前記複数の領域にわたって前記封止樹
    脂が形成された基板を所定の温度雰囲気中に配設した状
    態で前記外部電極に前記所定の電気信号を供給すること
    を特徴とする電子部品の組立装置。
  8. 【請求項８】 請求項６又は７記載の電子部品の組立装
    置において、 前記複数の領域にわたって前記封止樹脂が形成された基
    板における前記外部電極上に突起状電極を形成する電極
    形成手段を更に備えたことを特徴とする電子部品の組立
    装置。
  9. 【請求項９】 請求項６〜８のいずれか１つに記載され
    た電子部品の組立装置において、前記封止手段は、 互いに相対向する少なくとも２つの金型からなる金型セ
    ットと、 前記金型セットと該金型セットの型合わせ面に載置され
    た前記基板とによって構成されるキャビティに溶融樹脂
    を注入する注入手段とを備えたことを特徴とする電子部
    品の組立装置。
  10. 【請求項１０】 請求項９記載の電子部品の組立装置に
    おいて、前記封止手段は、前記キャビティを減圧する減
    圧手段を更に備えたことを特徴とする電子部品の組立装
    置。
JP31620999A 1999-11-08 1999-11-08 電子部品の組立方法及び組立装置 Pending JP2001135658A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP31620999A JP2001135658A (ja) 1999-11-08 1999-11-08 電子部品の組立方法及び組立装置
US09/705,239 US6358776B1 (en) 1999-11-08 2000-11-02 Method of fabricating an electronic component and apparatus used therefor
KR1020000065501A KR20010070191A (ko) 1999-11-08 2000-11-06 전자 부품 제조 방법 및 제조 장치
TW089123509A TW479013B (en) 1999-11-08 2000-11-07 Method of fabricating an electronic component and apparatus used therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31620999A JP2001135658A (ja) 1999-11-08 1999-11-08 電子部品の組立方法及び組立装置

Publications (1)

Publication Number Publication Date
JP2001135658A true JP2001135658A (ja) 2001-05-18

Family

ID=18074525

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31620999A Pending JP2001135658A (ja) 1999-11-08 1999-11-08 電子部品の組立方法及び組立装置

Country Status (4)

Country Link
US (1) US6358776B1 (ja)
JP (1) JP2001135658A (ja)
KR (1) KR20010070191A (ja)
TW (1) TW479013B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6777250B1 (en) * 2000-07-03 2004-08-17 Fujitsu Limited Manufacture of wafer level semiconductor device with quality markings on the sealing resin
US7348191B2 (en) 2002-07-10 2008-03-25 Renesas Technology Corp. Semiconductor device with terminals, and method of manufacturing the same
US7371606B2 (en) 2003-12-22 2008-05-13 Renesas Technology Corp. Manufacturing method of a semiconductor device

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6461881B1 (en) 2000-06-08 2002-10-08 Micron Technology, Inc. Stereolithographic method and apparatus for fabricating spacers for semiconductor devices and resulting structures
JP3619773B2 (ja) * 2000-12-20 2005-02-16 株式会社ルネサステクノロジ 半導体装置の製造方法
JP3982610B2 (ja) * 2001-12-04 2007-09-26 ローム株式会社 電子部品における合成樹脂製パッケージ体からロス合成樹脂を切り離す方法及びその装置
US6458626B1 (en) * 2001-08-03 2002-10-01 Siliconware Precision Industries Co., Ltd. Fabricating method for semiconductor package
JP2003077939A (ja) * 2001-09-05 2003-03-14 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP3812500B2 (ja) * 2002-06-20 2006-08-23 セイコーエプソン株式会社 半導体装置とその製造方法、電気光学装置、電子機器
JP4115228B2 (ja) * 2002-09-27 2008-07-09 三洋電機株式会社 回路装置の製造方法
DE102004020187B4 (de) * 2004-04-22 2006-07-13 Infineon Technologies Ag Umverdrahtungssubstratstreifen mit mehreren Halbleiterbauteilpositionen
JP5061904B2 (ja) * 2005-10-28 2012-10-31 株式会社ニコン デバイス製造処理装置間の接続装置及び接続方法、プログラム、デバイス製造処理システム、露光装置及び露光方法、並びに測定検査装置及び測定検査方法
WO2009001564A1 (ja) * 2007-06-28 2008-12-31 Panasonic Corporation 半導体素子の実装構造体及びその製造方法、半導体素子の実装方法、並びに加圧ツール
US8185780B2 (en) 2010-05-04 2012-05-22 International Business Machines Corporation Visually marking failed components
KR101922191B1 (ko) * 2012-03-02 2019-02-20 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
US9497570B2 (en) 2014-02-06 2016-11-15 Nimbelink Corp. Embedded wireless modem
USD731491S1 (en) * 2014-02-07 2015-06-09 NimbeLink L.L.C. Embedded cellular modem
DE102015101759B3 (de) * 2015-02-06 2016-07-07 Asm Assembly Systems Gmbh & Co. Kg Bestückmaschine und Verfahren zum Bestücken eines Trägers mit ungehäusten Chips
US11094668B2 (en) * 2019-12-12 2021-08-17 Micron Technology, Inc. Solderless interconnect for semiconductor device assembly

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5952725A (en) * 1996-02-20 1999-09-14 Micron Technology, Inc. Stacked semiconductor devices
US5682065A (en) * 1996-03-12 1997-10-28 Micron Technology, Inc. Hermetic chip and method of manufacture
JP2000012745A (ja) * 1998-06-24 2000-01-14 Nec Corp 半導体パッケージおよびその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6777250B1 (en) * 2000-07-03 2004-08-17 Fujitsu Limited Manufacture of wafer level semiconductor device with quality markings on the sealing resin
US7348191B2 (en) 2002-07-10 2008-03-25 Renesas Technology Corp. Semiconductor device with terminals, and method of manufacturing the same
US7371606B2 (en) 2003-12-22 2008-05-13 Renesas Technology Corp. Manufacturing method of a semiconductor device
CN100433279C (zh) * 2003-12-22 2008-11-12 株式会社瑞萨科技 半导体器件的制造方法

Also Published As

Publication number Publication date
KR20010070191A (ko) 2001-07-25
TW479013B (en) 2002-03-11
US6358776B1 (en) 2002-03-19

Similar Documents

Publication Publication Date Title
JP2001135658A (ja) 電子部品の組立方法及び組立装置
US6881611B1 (en) Method and mold for manufacturing semiconductor device, semiconductor device and method for mounting the device
US20020030258A1 (en) Method and mold for manufacturing semiconductor device, semiconductor device, and method for mounting the device
US7875499B2 (en) Method of manufacturing a stacked semiconductor apparatus
JP3137322B2 (ja) 半導体装置の製造方法及び半導体装置製造用金型及び半導体装置
US6204163B1 (en) Integrated circuit package for flip chip with alignment preform feature and method of forming same
KR100681772B1 (ko) 반도체 시험 방법 및 반도체 시험 장치
JP5198265B2 (ja) 薄型可撓性基板の平坦な表面を形成する装置及び方法
JP2005093838A (ja) 半導体集積回路装置の製造方法
JP2000349203A (ja) 回路装置、その製造方法
JP3751587B2 (ja) 半導体装置の製造方法
JP2001308140A (ja) 半導体装置及びその製造方法
KR20010082698A (ko) 범프 부품 실장체의 제조방법 및 그 제조장치
JPH1187608A (ja) マルチ半導体ベアチップ実装モジュールの製造方法
JPH07240435A (ja) 半導体パッケージの製造方法、半導体の実装方法、および半導体実装装置
JP2000294578A (ja) 半導体装置の製造方法及び半導体装置製造用金型及び半導体装置及びその実装方法
US6245582B1 (en) Process for manufacturing semiconductor device and semiconductor component
JPH09229963A (ja) 電子部品検査用接触体とその製造方法およびそれを用いた検査方法
KR20020026854A (ko) 반도체 장치 제조 방법
JP3509642B2 (ja) 半導体装置の実装方法および実装構造
WO1998012568A1 (en) Process for producing semiconductor device and semiconductor device
JP3723545B2 (ja) 半導体装置
JP2004214430A (ja) 回路基板、これを使用して製造した成形品、及び成形品製造方法
JP3415413B2 (ja) 半導体装置の製造方法
JP2003347359A (ja) ドライバｉｃ圧着装置および圧着方法