KR100303354B1 - 칩 사이즈 패키지 및 그의 제조방법 - Google Patents

칩 사이즈 패키지 및 그의 제조방법 Download PDF

Info

Publication number
KR100303354B1
KR100303354B1 KR1019990022863A KR19990022863A KR100303354B1 KR 100303354 B1 KR100303354 B1 KR 100303354B1 KR 1019990022863 A KR1019990022863 A KR 1019990022863A KR 19990022863 A KR19990022863 A KR 19990022863A KR 100303354 B1 KR100303354 B1 KR 100303354B1
Authority
KR
South Korea
Prior art keywords
lead frame
insulating layer
encapsulant
layer
exposed
Prior art date
Application number
KR1019990022863A
Other languages
English (en)
Other versions
KR20010002842A (ko
Inventor
최윤화
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990022863A priority Critical patent/KR100303354B1/ko
Publication of KR20010002842A publication Critical patent/KR20010002842A/ko
Application granted granted Critical
Publication of KR100303354B1 publication Critical patent/KR100303354B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49517Additional leads
    • H01L23/4952Additional leads the additional leads being a bump or a wire
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 칩 사이즈 패키지 및 그의 제조 방법을 개시한다. 개시된 본 발명은, 반도체 칩의 표면에 본딩 패드가 노출되도록 하부 절연층이 도포된다. 일단이 본딩 패드에 연결된 금속 패턴이 하부 절연층상에 증착된다. 상부 절연층이 하부 절연층상에 도포되고, 상부 절연층에는 금속 패턴의 타단이 노출되는 비아홀이 형성된다. 연결용 솔더 볼이 비아홀에 마운트되고, 연결용 솔더 볼이 노출되도록 상부 절연층상에 신축성 패드층이 도포된다. 리드 프레임이 신축성 패드층상에 접착되어, 노출된 연결용 솔더 볼에 접촉된다. 리드 프레임의 외측면과 상부면 일부분이 노출되어 볼 랜드가 형성되도록 전체 결과물이 봉지제로 몰딩된다. 볼 랜드에 실장용 솔더 볼이 마운트된다.

Description

칩 사이즈 패키지 및 그의 제조 방법{chip size package and method of fabricating the same}
본 발명은 칩 사이즈 패키지 및 그의 제조 방법에 관한 것으로서, 보다 구체적으로는 패키지의 크기가 반도체 칩의 크기 정도로 구현되는 칩 사이즈 패키지에 관한 것이다.
반도체 패키지는 소형화, 고속화, 고기능화라는 전자 기기의 요구에 대응하기 위해, 새로운 형태가 계속해서 개발되어 종류가 다양해 지고 있다. 거기에 전자 기기의 용도에 대응하여 반도체 패키지의 적절한 사용이 중요하게 되었다. 메모리 반도체 제품에 있어서는 패키지의 소형, 박형화가 중요한 과제이며, 메모리로서는 대용량의 반도체 칩을 고밀도로 패키징하고 싶다는 요구가 강하다. 이러한 관점에서 1.0 mm 두께를 갖는 TSOP(thin small outlead package)와 같은 패키지가 개발되었다.
그러나, 기존의 패키지는 그 크기가 너무 크기 때문에, 최근에는 경박단소의 추세에 따라 반도체 칩 정도의 크기를 갖는 칩 스캐일 패키지가 개발되었다.
칩 스캐일 패키지는 패키지의 크기를 칩의 크기로 설정할 수 있다는 장점이 있기 때문에, 경박단소화되는 패키지 경향에 따라 연구가 계속되고 있는 추세이다. 이러한 칩 스캐일 패키지중 종래의 한 유형이 도 1에 도시되어 있다.
도시된 바와 같이, 리드 프레임(3)이 접착제(2)를 매개로 반도체 칩(1)의 밑면에 부착되어 있다. 리드 프레임(3)의 인너 리드가 금속 와이어(4)에 의해 반도체 칩(1)의 본딩 패드(1a)에 전기적으로 연결되어 있다. 리드 프레임(3)의 아우터 리드 밑면만이 노출되도록 전체 결과물이 봉지제(5)로 몰딩되어 있고, 아우터 리드 밑면에 솔더 볼(6)가 마운트되어 있다. 특히, 리드 프레임(3)의 밑면보다 아래로 처지는 금속 와이어(4)가 노출되지 않도록, 봉지제(5)의 이 부분에는 돌출부(5a)가 형성되어 있다.
그런데, 상기와 같은 구성을 갖는 칩 사이즈 패키지를 제조한 후, 솔더 볼의 조인트 테스트시, 구리 재질의 리드 프레임이 열팽창되어 솔더 볼에 균열이 발생되는 문제점이 있었다.
또한, 반도체 칩과 리드 프레임 사이는 봉지제로 채워져 있는데, 이 봉지제 부분은 반도체 칩과 리드 프레임에서 발생되는 고열이 직접 인가되므로, 특히 패키지 내열성 테스트시 봉지제에서 미세 균열이 발생되는 문제점도 있었다. 또한, 내열성 테스트시, 와이어 본딩 높이 확보를 위해 봉지제에 형성된 돌출부로 인해 봉지제에 균열이 발생되는 문제점도 있다.
그리고, 몰딩시, 봉지제가 리드 프레임 밑면으로 스며들어가서 몰드 플래시를 형성하는 것을 완벽하게 방지할 수가 없기 때문에, 종래에는 몰딩 후 몰드 플래시를 제거하기 위한 공정이 필수적으로 수반되었다. 몰드 플래스 제거 공정은 봉지제 밑면을 기계적으로 연마한 후, 고압수를 분사하는 방법으로 이루어져 있다. 그런데, 고압수에 의해 패키지가 대미지를 입는 경우가 많았고, 특히 고압수에 의해 몰드 플래시 뿐만이 아니라 그 주변에 위치한 봉지제 부분도 부분적으로 제거되어, 패키지 밑면에 균열이 발생되는 문제점이 있었다.
특히, 종래의 리드 프레임은 식각에 의해 형성되는데, 이 식각 공정에는 높은 비용이 요구되는 문제점도 갖고 있다.
본 발명은 상기된 종래 칩 사이즈 패키지가 안고 있는 제반 문제점들을 해소하기 위해 안출된 것으로서, 리드 프레임과 반도체 칩 사이에 완충 기능이 구비되도록 하여, 리드 프레임의 열팽창에 의한 균열이 방지되는 칩 사이즈 패키지 및 그의 제조 방법을 제공하는데 목적이 있다.
본 발명의 다른 목적은, 몰드 플래시가 볼 랜드에 형성되는 것을 근원적으로 해소하여, 몰드 플래시 제거로 인한 패키지의 손상을 방지하는데 있다.
본 발명의 또 다른 목적은 식각 방법보다 비용이 저렴한 대체 방법으로 리드 프레임을 제작하여, 패키지의 제조 비용을 절감하는데 있다.
도 1은 종래의 칩 사이즈 패키지를 나타낸 단면도.
도 2 내지 도 16은 본 발명의 실시예 1에 따른 칩 사이즈 패키지를 제조 공정 순서대로 나타낸 단면도.
도 17은 본 발명의 실시예 2에 따른 칩 사이즈 패키지를 나타낸 단면도.
도 18은 본 발명의 실시예 3에 따른 칩 사이즈 패키지를 나타낸 단면도.
- 도면의 주요 부분에 대한 부호의 설명 -
10 ; 웨이퍼 11 ; 본딩 패드
20 ; 하부 절연층 21 ; 상부 절연층
22 ; 비아홀 23 ; 신축성 패드층
30 ; 금속 패턴 40 ; 연결용 솔더 볼
41 ; 실장용 솔더 볼 60 ; 리드 프레임
70 ; 몰드 코어 72 ; 팁
73 ; 접착제 80 ; 봉지제
81 ; 볼 랜드
상기와 같은 목적을 달성하기 위하여, 본 발명에 따른 칩 사이즈 패키지는 다음과 같은 구성으로 이루어진다.
반도체 칩의 표면에 본딩 패드가 노출되도록 하부 절연층이 도포된다. 일단이 본딩 패드에 연결된 금속 패턴이 하부 절연층상에 증착된다. 상부 절연층이 하부 절연층상에 도포되고, 상부 절연층에는 금속 패턴의 타단이 노출되는 비아홀이 형성된다. 연결용 솔더 볼이 비아홀에 마운트되고, 연결용 솔더 볼이 노출되도록 상부 절연층상에 신축성 패드층이 도포된다. 리드 프레임이 신축성 패드층상에 접착되어, 노출된 연결용 솔더 볼에 접촉된다. 리드 프레임의 외측면과 상부면 일부분이 노출되어 볼 랜드가 형성되도록 전체 결과물이 봉지제로 몰딩된다. 볼 랜드에실장용 솔더 볼이 마운트된다.
한편, 신축성 패드층이 연결용 솔더 볼의 절반 정도의 두께로만 증착되어, 솔더 볼의 절반 정도가 노출되고, 리드 프레임과 노출된 솔더 볼 사이가 봉지제로 채워질 수도 있다. 또한, 리드 프레임의 표면이 식각되어 돌출부가 형성되고, 돌출부가 봉지제에서 노출되며, 노출된 돌출부에 실장용 솔더 볼이 마운트될 수도 있다.
상기와 같은 구성으로 이루어진 칩 사이즈 패키지를 제조하는 방법은 다음과 같다.
복수개의 반도체 칩이 구성된 웨이퍼 표면에 하부 절연층을 도포하고, 이를 식각하여 반도체 칩의 본딩 패드를 노출시킨다. 하부 절연층상에 금속층을 증착한 후 이를 패터닝하여, 일단이 본딩 패드에 연결된 금속 패턴을 형성한다. 하부 절연층상에 상부 절연층을 도포한 후 이를 식각하여, 금속 패턴의 타단이 노출되는 비아홀을 형성한다. 비아홀에 연결용 솔더 볼을 마운트하고, 연결용 솔더 볼이 노출되도록 상부 절연층상에 신축성 패드층을 도포한다. 스크라이브 라인을 따라 웨이퍼를 절단하여 개개의 반도체 칩으로 분리한다.
이어서, 스탬핑(stamping) 방식으로 제조된 리드 프레임을 신축성 패드층에 접착하여, 그의 밑면을 연결용 솔더 볼에 접촉시킨다. 소정의 간격으로 종횡으로 배열된 팁을 갖는 몰드 코어를 리드 프레임 상부에 배치한 후, 팁 밑면에 접착제를 도포하여 각 팁을 리드 프레임 상면에 접착한다. 이러한 상태에서, 전체 결과물을 봉지제로 몰딩하고, 몰드 코어를 분리하면 각 팁이 위치한 부분에 볼 랜드가 형성된다. 볼 랜드를 통해 노출된 리드 프레임 부분에 접합 보조층을 도금한 후, 솔더 볼을 접합 보조층에 마운트한다. 봉지제에서 노출된 리드 프레임 부분을 절단하여 제거한다.
상기된 본 발명의 구성에 의하면, 리드 프레임과 반도체 칩 사이에 신축성 패드층이 배치되므로써, 리드 프레임의 열팽창 영향이 신축성 패드층에 의해 흡수되어, 패키지에 균열이 발생되는 것이 억제된다. 또한, 볼 랜드가 형성되는 부분에 몰드 코어가 미리 배치되어서, 봉지제가 볼 랜드로 스며들어가는 것을 원천적으로 방지하게 되므로써, 몰드 플래시 제거로 인한 패키지 손상이 사전에 방지된다. 아울러, 리드 프레임을 식각이 아닌 스탬핑 방식으로 제조하므로써, 제조 비용이 절감된다.
이하, 본 발명의 바람직한 실시예를 첨부도면에 의거하여 설명한다.
[실시예 1]
도 2 내지 도 16은 본 발명의 실시예 1에 따른 칩 사이즈 패키지를 제조 공정 순서대로 나타낸 단면도이다.
도 2에 도시된 바와 같이, 웨이퍼(10)에는 복수개의 반도체 칩이 구성되어, 그의 표면에는 본딩 패드(11)가 형성된다. 이어서, 도 3과 같이, 하부 절연층(20)을 웨이퍼(10) 표면에 도포한 후, 이를 식각하여 본딩 패드(11)를 노출시킨다. 그런 다음, 하부 절연층(20)상에 금속층을 증착한 후, 이를 패터닝하여 일단이 본딩 패드(11)에 연결된 금속 패턴(30)을 형성한다.
이어서, 도 4와 같이 상부 절연층(21)을 하부 절연층(20)상에 도포한다. 그런 다음, 도 5와 같이 상부 절연층(21)을 식각하여 금속 패턴(30)의 타단이 노출되는 비아홀(22)을 형성한다.
도 6에서, 연결용 솔더 볼(40)을 100∼250㎛ 높이로 비아홀(22)에 마운트한다. 연결용 솔더 볼(40)의 재질로는 주석과 은이 98:2의 비율로 혼합된 합금이거나 순수 주석 또는 금이 사용될 수 있다. 이어서, 도 7과 같이 상부 절연층(21)상에 연결용 솔더 볼(40)이 노출되도록 신축성 패드층(23)을 도포하는데, 연결용 솔더 볼(40)의 노출 높이는 10∼25㎛ 정도로 한다.
그런 다음, 도 8과 같이 블레이드(50)를 이용해서 웨이퍼(10)를 스크라이브 라인을 따라 절단형, 도 9에 도시된 개별 패키지를 완성한다. 도 9에 도시된 패키지가 웨이퍼 레벨 패키지와 다른 점은 신축성 패드층(23)이 표면에 배치되어 있다는 점이다.
계속해서, 도 10을 참조로, 리드 프레임(60)을 신축성 패드층(23)상에 접착하여, 리드 프레임(60)의 밑면이 노출된 연결용 솔더 볼(40)에 접촉되도록 하므로써, 리드 프레임(60)과 본딩 패드(11)를 전기적으로 연결시킨다. 여기서, 리드 프레임(60)은 스탬핑 방법으로 성형하는 것이 바람직하다. 또한, 리드 프레임(60)을 250∼450℃ 온도하에서 초음파 압착법으로 신축성 패드층(40)에 접합한다.
그런 다음, 도 11에 도시된 몰드 코어(70)를 준비한다. 몰드 코어(70)는 헤드(71)의 밑면에 볼 랜드의 피치와 동일 피치로 배열된 복수개의 팁(72)이 배치된 구조로 이루어진다. 또한, 각 팁(72)의 밑면에는 접착제(73)가 도포된다.
상기된 구조로 이루어진 몰드 코어(70)를 리드 프레임(60) 상부에 배치하여,도 12와 같이 그의 팁(72)을 접착제(73)를 매개로 리드 프레임(60)의 상면에 접착시킨다. 즉, 각 팁(72)은 몰딩 전에 미리 솔더 볼이 마운트되는 볼 랜드 영역에 위치하게 된다.
여기서, 접착제(73)로 열가소성 수지가 사용될 경우에는, 250∼300℃의 온도하에서 용융 상태가 되고, 그의 두께는 5∼25㎛ 정도가 되는 것이 바람직하다. 한편, 접착제(73)로 열경화성 수지가 사용될 경우에는, 120∼150℃의 온도하에서 경화되고, 그의 두께는 3∼10㎛ 정도가 되는 것이 바람직하다.
몰드 코어(70)가 리드 프레임(60) 상면에 접착된 상태에서, 리드 프레임(60)의 외측 부분만이 노출되도록 전체 결과물을 봉지제(80)로 몰딩한다. 이때, 리드 프레임(60)과 반도체 칩(10) 사이에는 신축성 패드층(23)이 배치되어 있으므로, 그 사이로는 봉지제(60)가 플로우되지 않게 된다. 그런 다음, 도 14와 같이 몰드 코어(70)를 분리하면, 각 팁(72)이 위치하고 있던 부분에 원기둥 형상의 볼 랜드(81)가 형성되므로써, 볼 랜드(81)를 통해서 리드 프레임(60)의 상부면이 노출된다.
이어서, 도 15와 같이 니켈과 납/주석이 적층된 구조로 이루어진 접합 보조층(90)을 볼 랜드(81)를 통해 노출된 리드 프레임(60) 부분에 전기 도금한다. 니켈 높이는 2∼8㎛ 정도로, 납/주석은 7∼20㎛ 정도의 두께로 형성한다. 그런 다음, 실장용 솔더 볼(41)을 접합 보조층(90)상에 마운트한다. 마지막으로, 도 16에 도시된 바와 같이, 봉지제(80)에서 노출된 리드 프레임(60) 부분을 절단하여 제거하면, 본 실시예 1에 따른 칩 사이즈 패키지가 완성된다. 도 16에 도시된 패키지에서, 리드프레임(60)의 측면이 외부에 노출되어 있으므로, 열전도율이 우수한 리드 프레임(60)을 통해서 열발산이 용이하게 이루어지는 효과도 있다.
[실시예 2]
도 17은 본 발명의 실시예 2에 따른 칩 사이즈 패키지를 나타낸 단면도로서, 실시예 1과 상이한 점은 오직 신축성 패드층의 두께에 있다. 즉, 도 16의 패키지에서는 신축성 패드층(23)이 연결용 솔더 볼(40) 거의 전체 높이로 도포되어서, 리드 프레임(60)이 신축성 패드층(23)에 접합되면, 연결용 솔더 볼(40)이 압축되어서 신축성 패드층(23)과 동일 평면을 이루도록 되어 있다.
그러나, 본 실시예 2에서는 신축성 패드층(24)이 실시예 1의 신축성 패드층(23) 두께의 절반 정도이다. 따라서, 연결용 솔더 볼(40)의 절반 정도가 신축성 패드층(24)으로부터 노출된다. 리드 프레임(60)이 연결용 솔더 볼(40)에만 접촉되므로, 리드 프레임(60)과 신축성 패드층(24) 사이에는 공간이 형성되어, 이 공간이 봉지제(80)로 채워지게 된다.
[실시예 3]
도 18은 본 발명의 실시예 3에 따른 칩 사이즈 패키지를 나타낸 단면도로서, 실시예 1과 다른 점은 리드 프레임에 있다. 즉, 실시예 1에서는 몰드 코어(70)를 이용해서 리드 프레임(60)에 볼 랜드를 형성하였지만, 본 실시예 3에서는 리드 프레임(61)의 표면을 부분 식각하여 돌출부(62)를 형성한다. 각 돌출부(62)만이 노출되도록 전체 결과물이 봉지제(80)로 몰딩되고, 노출된 돌출부(62)에 실장용 솔더 볼(41)이 마운트된다.
이상에서 설명한 바와 같이 본 발명에 의하면, 반도체 칩과 리드 프레임 사이에 신축성 패드층이 배치되므로써, 리드 프레임과 봉지제간의 열팽창 차이가 신축성 패드층에 의해 흡수되므로, 패키지에 균열이 발생되는 것이 억제된다.
특히, 본 발명에 따른 칩 사이즈 패키지는 웨이퍼 레벨에서 금속 패턴 형성이 실시되므로써, 이른바 웨이퍼 레벨 패키지와 칩 사이즈 패키지가 하나의 패키지로 구현되었다고 볼 수 있다. 그러므로, 특히, 리드 프레임이 스탬핑 방법에 의해 제조되므로, 패키지의 제조 비용이 절감된다.
또한, 볼 랜드가 형성되는 영역에 몰드 코어가 미리 배치되어서, 볼 랜드에 몰드 플래시가 형성되는 것이 근원적으로 방지된다. 따라서, 몰드 플래스 제거로 인한 패키지 손상이 방지된다.
그리고, 본 발명에서는 범핑 방식이 채용되어 와이어 본딩 공정이 배제되므로, 와이어 본딩 높이를 확보하기 위해 봉지제에서 돌출부가 형성되지 않는다. 그러므로, 봉지제의 돌출부로 인한 균열도 방지된다.
아울러, 종래에는 볼 랜드가 봉지제에서 노출된 평면인 반면에, 본 발명에서는 볼 랜드가 봉지제 내부에 원기둥 형태로 위치하게 되므로, 솔더 볼 접합력이 대폭 강화된다.
이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 또한 설명하였으나, 본 발명은 상기한 실시예에 한정되지 않고, 이하 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진자라면 누구든지 다양한 변경 실시가 가능할 것이다.

Claims (13)

  1. 표면에 본딩 패드가 배치된 반도체 칩;
    상기 반도체 칩 표면에 본딩 패드가 노출되도록 도포된 하부 절연층;
    상기 하부 절연층상에 증착되어, 일단이 상기 본딩 패드에 전기적으로 연결된 금속 패턴;
    상기 하부 절연층상에 도포되고, 상기 금속 패턴의 타단이 노출되는 비아홀이 형성된 상부 절연층;
    상기 비아홀에 마운트된 연결용 솔더 볼;
    상기 연결용 솔더 볼이 노출되도록 상기 상부 절연층상에 도포된 신축성 패드층;
    밑면이 상기 연결용 솔더 볼에 접촉된 리드 프레임;
    상기 리드 프레임의 상면이 노출되는 볼 랜드가 형성되도록 전체 결과물을 몰딩하는 봉지제;
    상기 볼 랜드를 통해 노출된 리드 프레임 부분에 형성된 접합 보조층; 및
    상기 볼 랜드에 마운트된 실장용 솔더 볼을 포함하는 것을 특징으로 하는 칩 사이즈 패키지.
  2. 제 1 항에 있어서, 상기 볼 랜드는 봉지제의 상부면으로부터 리드 프레임 상면까지 이어진 원기둥 형상인 것을 특징으로 하는 칩 사이즈 패키지.
  3. 제 1 항에 있어서, 상기 볼 랜드는 리드 프레임의 상면으로부터 돌출되어 상기 봉지제에서 노출된 돌출부 표면인 것을 특징으로 하는 칩 사이즈 패키지.
  4. 제 1 항에 있어서, 상기 신축성 패드층의 표면은 연결용 솔더 볼과 동일 평면을 이루어서, 상기 리드 프레임의 밑면은 연결용 솔더 볼에 접촉되면서 신축성 패드층 표면에 접착되는 것을 특징으로 하는 칩 사이즈 패키지.
  5. 제 1 항에 있어서, 상기 리드 프레임의 밑면과 신축성 패드층 사이에는 공간이 형성되고, 상기 공간이 봉지제로 채워지는 것을 특징으로 하는 칩 사이즈 패키지.
  6. 제 1 항에 있어서, 상기 리드 프레임의 외측면이 봉지제로부터 노출된 것을 특징으로 하는 칩 사이즈 패키지.
  7. 복수개의 반도체 칩이 구성된 웨이퍼 표면에 하부 절연층을 도포하고, 상기 하부 절연층을 식각하여 상기 반도체 칩의 본딩 패드를 노출시키는 단계;
    상기 하부 절연층상에 금속층을 증착하고, 상기 금속층을 패터닝하여 일단이 본딩 패드에 연결된 금속 패턴을 형성하는 단계;
    상기 하부 절연층상에 상부 절연층을 도포하고, 상기 상부 절연층을 식각하여 금속 패턴의 타단이 노출되는 비아홀을 형성하는 단계;
    상기 비아홀에 연결용 솔더 볼을 마운트하는 단계;
    상기 연결용 솔더 볼이 노출되도록 상기 하부 절연층상에 신축성 패드층을 도포하는 단계;
    스크라이브 라인을 따라 상기 웨이퍼를 절단하여 개개의 반도체 칩으로 분리하는 단계;
    상기 신축성 패드층상에 리드 프레임을 접착하여, 상기 리드 프레임의 밑면을 노출된 연결용 솔더 볼에 접촉시키는 단계;
    소정의 종횡 간격으로 배열된 복수개의 팁을 갖는 몰드 코어를 상기 리드 프레임의 상면에 맞대고, 전체 결과물을 봉지제로 몰딩하는 단계;
    상기 몰드 코어를 봉지제로부터 분리하여, 상기 각 팁이 배치되어 있던 봉지제 부분에 리드 프레임의 상면이 노출되는 볼 랜드를 형성하는 단계;
    상기 볼 랜드를 통해 노출된 리드 프레임 상면에 접합 보조층을 형성하는 단계;
    상기 볼 랜드내에 실장용 솔더 볼을 마운트하는 단계; 및
    상기 봉지제에서 노출된 리드 프레임 부분을 절단하는 단계를 포함하는 것을 특징으로 하는 칩 사이즈 패키지의 제조 방법.
  8. 제 7 항에 있어서, 상기 연결용 솔더 볼의 재질은 98:2의 비율로 혼합된 주석/은, 주석 및 금으로 구성된 그룹으로부터 선택되는 것을 특징으로 하는 칩 사이즈 패키지의 제조 방법.
  9. 제 7 항에 있어서, 상기 리드 프레임을 250∼450℃의 열을 가하면서 초음파 압착법으로 신축성 패드층에 접착하는 것을 특징으로 하는 칩 사이즈 패키지의 제조 방법.
  10. 제 7 항에 있어서, 상기 몰드 다이의 각 팁 밑면에 리드 프레임의 상면에 접착되는 접착제를 도포하는 것을 특징으로 하는 칩 사이즈 패키지의 제조 방법.
  11. 제 10 항에 있어서, 상기 접착제는 250∼300℃ 온도에서 용융 상태가 되고 이 용융 상태에서의 두께는 5∼25㎛가 되는 열가소성 수지인 것을 특징으로 하는 칩 사이즈 패키지의 제조 방법.
  12. 제 10 항에 있어서, 상기 접착제는 120∼150℃ 온도에서 경화되고 이 경화 상태에서의 두께는 3∼10㎛가 되는 열경화성 수지인 것을 특징으로 하는 칩 사이즈 패키지의 제조 방법.
  13. 제 7 항에 있어서, 상기 접합 보조층은 2∼8㎛ 두께의 니켈과, 7∼20㎛ 두께의 주석/납을 적층하여 형성하는 것을 특징으로 하는 칩 사이즈 패키지의 제조 방법.
KR1019990022863A 1999-06-18 1999-06-18 칩 사이즈 패키지 및 그의 제조방법 KR100303354B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990022863A KR100303354B1 (ko) 1999-06-18 1999-06-18 칩 사이즈 패키지 및 그의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990022863A KR100303354B1 (ko) 1999-06-18 1999-06-18 칩 사이즈 패키지 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR20010002842A KR20010002842A (ko) 2001-01-15
KR100303354B1 true KR100303354B1 (ko) 2001-11-01

Family

ID=19593258

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990022863A KR100303354B1 (ko) 1999-06-18 1999-06-18 칩 사이즈 패키지 및 그의 제조방법

Country Status (1)

Country Link
KR (1) KR100303354B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020057358A (ko) * 2001-01-04 2002-07-11 마이클 디. 오브라이언 멀티칩 모듈 패키지 및 제조방법

Also Published As

Publication number Publication date
KR20010002842A (ko) 2001-01-15

Similar Documents

Publication Publication Date Title
US7838332B2 (en) Method of manufacturing a semiconductor package with a bump using a carrier
US5717252A (en) Solder-ball connected semiconductor device with a recessed chip mounting area
KR0152901B1 (ko) 플라스틱 반도체 패키지 및 그 제조방법
US6198169B1 (en) Semiconductor device and process for producing same
US5874784A (en) Semiconductor device having external connection terminals provided on an interconnection plate and fabrication process therefor
KR100437436B1 (ko) 반도체패키지의제조법및반도체패키지
KR100404062B1 (ko) 판상체 및 반도체 장치의 제조 방법
KR100427925B1 (ko) 반도체 장치 및 그 제조 방법
KR100645415B1 (ko) 반도체장치및그제조방법
US7977161B2 (en) Method of manufacturing a semiconductor package using a carrier
JPH088283A (ja) 基板利用パッケージ封入電子デバイスおよびその製造方法
KR20050096851A (ko) 회로 장치 및 그 제조 방법
US7923835B2 (en) Package, electronic device, substrate having a separation region and a wiring layers, and method for manufacturing
KR20060101385A (ko) 반도체 장치 및 그 제조 방법
US6794762B2 (en) Electronic component and fabrication method thereof
US6608372B2 (en) Surface mountable chip type semiconductor device and manufacturing method
KR20020096968A (ko) 회로 장치의 제조 방법
US20010038150A1 (en) Semiconductor device manufactured by package group molding and dicing method
US20020022312A1 (en) Method of fabricating semiconductor device
KR100303354B1 (ko) 칩 사이즈 패키지 및 그의 제조방법
TWI387067B (zh) 無基板晶片封裝及其製造方法
KR100771675B1 (ko) 패키지용 인쇄회로기판 및 그 제조방법
JPH09283555A (ja) 半導体チップの実装構造および半導体パッケージの製造方法および半導体パッケージ
JPH11297740A (ja) 半導体チップが実装されるキャリアテープ、および半導体装置
KR20010004041A (ko) 칩 사이즈 패키지의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090624

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee