JP6242763B2 - 電子部品パッケージの製造方法 - Google Patents
電子部品パッケージの製造方法 Download PDFInfo
- Publication number
- JP6242763B2 JP6242763B2 JP2014148258A JP2014148258A JP6242763B2 JP 6242763 B2 JP6242763 B2 JP 6242763B2 JP 2014148258 A JP2014148258 A JP 2014148258A JP 2014148258 A JP2014148258 A JP 2014148258A JP 6242763 B2 JP6242763 B2 JP 6242763B2
- Authority
- JP
- Japan
- Prior art keywords
- hole
- mold
- substrate
- groove
- cavity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 229920005989 resin Polymers 0.000 claims description 70
- 239000011347 resin Substances 0.000 claims description 70
- 239000000758 substrate Substances 0.000 claims description 62
- 238000000034 method Methods 0.000 claims description 33
- 238000007789 sealing Methods 0.000 claims description 23
- 239000000463 material Substances 0.000 claims description 21
- 238000012545 processing Methods 0.000 claims description 16
- 238000000465 moulding Methods 0.000 claims description 11
- 239000010410 layer Substances 0.000 description 25
- 239000004065 semiconductor Substances 0.000 description 19
- 239000000853 adhesive Substances 0.000 description 14
- 230000001070 adhesive effect Effects 0.000 description 14
- 239000002184 metal Substances 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 11
- 238000003801 milling Methods 0.000 description 8
- 238000000748 compression moulding Methods 0.000 description 6
- 229910000679 solder Inorganic materials 0.000 description 6
- 238000005520 cutting process Methods 0.000 description 5
- AFCARXCZXQIEQB-UHFFFAOYSA-N N-[3-oxo-3-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-yl)propyl]-2-[[3-(trifluoromethoxy)phenyl]methylamino]pyrimidine-5-carboxamide Chemical compound O=C(CCNC(=O)C=1C=NC(=NC=1)NCC1=CC(=CC=C1)OC(F)(F)F)N1CC2=C(CC1)NN=N2 AFCARXCZXQIEQB-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- VZSRBBMJRBPUNF-UHFFFAOYSA-N 2-(2,3-dihydro-1H-inden-2-ylamino)-N-[3-oxo-3-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-yl)propyl]pyrimidine-5-carboxamide Chemical compound C1C(CC2=CC=CC=C12)NC1=NC=C(C=N1)C(=O)NCCC(N1CC2=C(CC1)NN=N2)=O VZSRBBMJRBPUNF-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000007493 shaping process Methods 0.000 description 2
- 238000001721 transfer moulding Methods 0.000 description 2
- YLZOPXRUQYQQID-UHFFFAOYSA-N 3-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-yl)-1-[4-[2-[[3-(trifluoromethoxy)phenyl]methylamino]pyrimidin-5-yl]piperazin-1-yl]propan-1-one Chemical compound N1N=NC=2CN(CCC=21)CCC(=O)N1CCN(CC1)C=1C=NC(=NC=1)NCC1=CC(=CC=C1)OC(F)(F)F YLZOPXRUQYQQID-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/561—Batch processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/073—Apertured devices mounted on one or more rods passed through the apertures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
- H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
Description
溝や穴の深さを正確に形成するためにはミーリング加工が現在のところ最も適していると言えるが、磨耗した切削器具を頻繁に交換する必要がある。
a) 前記封止樹脂の表面上における前記溝又は穴が形成される位置に、前記電極パッドに到達しない下溝又は下穴を金型成形によって形成する第1工程と、
b) 前記第1工程にて形成された下溝又は下穴の深さを増大させる加工により前記電極パッドを露出させる第2工程と、
を含むことを特徴とする。
上記「一方の型」及び「他方の型」とは例えば上型(又は下型)及び下型(又は上型)であり、それぞれがいずれに対応するかは本発明の趣旨を変更するものではない。例えば上記「他方の型」が上型である場合には、上記「底部」は鉛直線において上方に位置することとなり、本発明における底部という語は下部と同義ではない。
なお、上記「底部」には、キャビティの底面と面一な、エジェクターピン等の頭部天面も含まれる。この「底面」、「頭部」及び「天面」との語についても上記と同様に、鉛直線における上下で定義されるものではない。
上述の実施形態ではエジェクターピン54が棒状の芯部より大径の頭部55を有するために、キャビティ51の底部に座ぐり部56を設けたが、頭部55がエジェクターピン54の芯部と同径であってもよい。すなわち、エジェクターピン54全体が棒状のピンである場合には座ぐり部56は不要であり、エジェクターピン54を図中下方向から貫通孔57に挿通することもできる。この場合には、エジェクターピン54の下部に、落下防止用の支持体を設ければよい。
上述の実施形態では接続ビア用の穴を形成する方法について説明したが、シールド用の溝を樹脂層に形成する場合には、第1工程において、溝パターンに対応するライン状の突起を、キャビティ51の底部に設ければよい。第2工程については上述の実施形態と同様である。
図6を参照して、金型成形のみで穴を形成する場合の構成の一例について説明を行う。図6では金型の上下が図3と逆転しているが、例えば上型40bと下型50bとは成形工程における機能においては同等であり、上下どちらの型で基板61bを保持しても構わない。但し、突起ピン43bは基板61bを保持する型と対向する型に設けられている必要がある。
図7を参照して、金型成形のみで穴を形成する場合の別の構成例について説明を行う。図3及び図6ではトランスファー成形により樹脂層65及び65bを形成する例について説明したが、本構成例では圧縮成形により樹脂層65cを形成する。本構成例における圧縮成形型は上型40cと下型500とから成る。上型40cには不図示の基板セット部が設けられており、基板61cは、半導体チップ62cが下型500と対向するように該基板セット部に固定される。
本構成によれば、圧縮成形により上述の構成例1−1と同様の効果が得られる。
なお、突起ピン53cと上下接続電極63cとの当接に先立ってキャビティ側面部材501の上面と基板61cの周縁部とが当接してもよく、その順序は問わない。また、突起ピン53cが上下接続電極63cに圧接されたときに上下接続電極63cが破損しないよう、弾性部材505の弾性力は適宜調節されればよい。
1つの基板上に配置された複数の電子部品の中には、不良品が含まれていることもある。こうした部分的な不良の発生により歩留まりが低下し得る場合には、樹脂封止工程の前に基板を個片に切断して良品と不良品とを判別し、良品の個片基板のみを樹脂封止する手法がとられる。こうした手法における樹脂封止工程の前段階として、例えば図8に示すように、個片基板61dを水平方向に複数配置可能な中空領域を成す矩形状の貫通孔800を有する金属フレーム801の裏面から粘着シート802を貼り付け、上記貫通孔800内に露出している粘着シート802の粘着層上に個片基板61dを載置する。図8(b)は図8(a)のB−B’断面図である。このようにして複数の個片基板61dを粘着固定した金属フレーム801及び粘着シート802を成形型にセットして樹脂封止する。
本例でも、上述した構成例1−2に類似の構成が適用可能である。上記構成例1−2と同様の部分については説明を適宜省略する。図10(a)に示すように、まず、上型40eと下型500aとから成る圧縮成形型を用い、複数の個片基板61eが粘着固定された金属フレーム801及び粘着シート802を上型40eが備える不図示のセット部に固定する。次にキャビティ側面部材501a、突起ピン53eをそれぞれ金属フレーム801、上下接続電極63eに当接させる。この時点で、個片基板61e及び粘着シート802が突起ピン53eと上型40eのセット部とにより挟持され、粘着シート802上での個片基板61eの位置が固定される。さらに、図10(b)に示す状態においては弾性部材505aの弾性力により、個片基板61e及び粘着シート802に対する挟持圧力が増大する。
本構成によれば、圧縮成形により上述の構成例2−1と同様の効果が得られる。
10、10a、10b…基板
11、11a、11b…配線
12…接地電極
13a、13b…上下接続電極
20、20a…半導体チップ
21、21a…電極端子
22、22a…バンプ
30、30a、30b…樹脂層
31…溝
31a…穴
32…シールド材
33…はんだボール
34…接続ビア
301、301a、301b…樹脂層の表面
40、40b、40c、40d、40e…上型
41、41b、41d、51b…保持部
50、50b、50d、500、500a…下型
51、41b、41d…キャビティ
52、42b、42d…サイドゲート
53、43b、53c、43d、53e…突起ピン
54、54a、44b、44d…エジェクターピン
55、55a、45b、45d…頭部
56、46b、56c、46d、56e…座ぐり部
57、47b、57c、47d、57e…貫通孔
58、58a…つば部
501、501a…キャビティ側面部材
502、502a…キャビティ底面部材
503、503a…ベースプレート
504、504a、505、505a…弾性部材
61、61b、61c…基板
61d、61e…個片基板
62、62b、62c、62d、62e…半導体チップ
63、63b、63c、63d、63e…上下接続電極
64、64b、64c、64d、64e…樹脂材料
65、65b、65c、65d、65e…樹脂層
66、66b、66d…ゲート部
67…下穴
68、68b、68c、68d、68e…穴
651、651b、651c、651d、651e…樹脂層の表面
652…残留樹脂層
700、700a…離型フィルム
800…貫通孔
801…金属フレーム
802…粘着シート
Claims (2)
- 基板上に配設された電子部品及び電極パッドを封止する封止樹脂の表面上に、該電極パッドに到達する溝又は穴を形成する方法であって、
a) 前記封止樹脂の表面上における前記溝又は穴が形成される位置に、前記電極パッドに到達しない下溝又は下穴を金型成形によって形成する第1工程と、
b) 前記第1工程にて形成された下溝又は下穴の深さを増大させる加工により前記電極パッドを露出させる第2工程と、
を含み、
前記第1工程において、一方の型と、キャビティと該キャビティの底面から突出可能なエジェクターピンと該エジェクターピンの頭部天面に設けられた突起ピンとを備える他方の型とを用いて、前記下溝又は下穴を形成する
ことを特徴とする電子部品パッケージの製造方法。 - 前記第1工程は、前記基板を裏面側から保持した前記一方の型と前記他方の型とを当接させ型締めし、前記キャビティに樹脂材料を充填する工程を含むことを特徴とする請求項1に記載の電子部品パッケージの製造方法。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014148258A JP6242763B2 (ja) | 2014-07-18 | 2014-07-18 | 電子部品パッケージの製造方法 |
TW104113508A TWI576931B (zh) | 2014-07-18 | 2015-04-28 | 電子零件封裝體之製造方法 |
TW106100987A TWI644372B (zh) | 2014-07-18 | 2015-04-28 | 電子零件封裝體之製造方法 |
KR1020150086549A KR101724199B1 (ko) | 2014-07-18 | 2015-06-18 | 전자 부품 패키지의 제조 방법 |
CN201510358148.7A CN105321831B (zh) | 2014-07-18 | 2015-06-25 | 电子零件封装体的制造方法 |
CN201810633941.7A CN108962768B (zh) | 2014-07-18 | 2015-06-25 | 电子零件封装体的制造方法 |
KR1020170040944A KR101807464B1 (ko) | 2014-07-18 | 2017-03-30 | 전자 부품 패키지의 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014148258A JP6242763B2 (ja) | 2014-07-18 | 2014-07-18 | 電子部品パッケージの製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017212615A Division JP6567016B2 (ja) | 2017-11-02 | 2017-11-02 | 電子部品パッケージの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016025212A JP2016025212A (ja) | 2016-02-08 |
JP6242763B2 true JP6242763B2 (ja) | 2017-12-06 |
Family
ID=55248958
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014148258A Active JP6242763B2 (ja) | 2014-07-18 | 2014-07-18 | 電子部品パッケージの製造方法 |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP6242763B2 (ja) |
KR (2) | KR101724199B1 (ja) |
CN (2) | CN105321831B (ja) |
TW (2) | TWI576931B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11227855B2 (en) | 2018-10-16 | 2022-01-18 | Samsung Electronics Co., Ltd. | Semiconductor package |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI729453B (zh) * | 2019-08-14 | 2021-06-01 | 華暉興業有限公司 | 功率模組之結構改良 |
CN112992836B (zh) * | 2019-12-12 | 2023-01-17 | 珠海格力电器股份有限公司 | 一种铜桥双面散热的芯片及其制备方法 |
CN112017976B (zh) * | 2020-11-02 | 2021-02-05 | 甬矽电子(宁波)股份有限公司 | 光电传感器封装结构制作方法和光电传感器封装结构 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001244609A (ja) * | 2000-02-25 | 2001-09-07 | Sony Corp | 配線基板の製造方法及びそれにより得られた配線基板 |
JP2002124527A (ja) * | 2000-10-16 | 2002-04-26 | Sony Corp | チップ状電子部品の製造方法、及びその製造に用いる疑似ウェーハの製造方法 |
JP3560585B2 (ja) * | 2001-12-14 | 2004-09-02 | 松下電器産業株式会社 | 半導体装置の製造方法 |
US6900531B2 (en) * | 2002-10-25 | 2005-05-31 | Freescale Semiconductor, Inc. | Image sensor device |
US7944034B2 (en) * | 2007-06-22 | 2011-05-17 | Texas Instruments Incorporated | Array molded package-on-package having redistribution lines |
JP5215605B2 (ja) * | 2007-07-17 | 2013-06-19 | ラピスセミコンダクタ株式会社 | 半導体装置の製造方法 |
JP2009302505A (ja) * | 2008-05-15 | 2009-12-24 | Panasonic Corp | 半導体装置、および半導体装置の製造方法 |
US8030750B2 (en) * | 2009-11-19 | 2011-10-04 | Advanced Semiconductor Engineering, Inc. | Semiconductor device packages with electromagnetic interference shielding |
US8039275B1 (en) * | 2010-06-02 | 2011-10-18 | Stats Chippac Ltd. | Integrated circuit packaging system with rounded interconnect and method of manufacture thereof |
JP5674346B2 (ja) * | 2010-06-15 | 2015-02-25 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法、半導体装置、半導体装置の保管方法、半導体製造装置 |
US20120080787A1 (en) * | 2010-10-05 | 2012-04-05 | Qualcomm Incorporated | Electronic Package and Method of Making an Electronic Package |
JP5237346B2 (ja) * | 2010-10-14 | 2013-07-17 | Towa株式会社 | 半導体チップの圧縮成形方法及び圧縮成形型 |
KR20120041020A (ko) * | 2010-10-20 | 2012-04-30 | 하나 마이크론(주) | 반도체 패키지 및 그 제조 방법 |
KR20120042240A (ko) * | 2010-10-25 | 2012-05-03 | 삼성전자주식회사 | Tmv 패키지온패키지 제조방법 |
KR101075241B1 (ko) * | 2010-11-15 | 2011-11-01 | 테세라, 인코포레이티드 | 유전체 부재에 단자를 구비하는 마이크로전자 패키지 |
US8461691B2 (en) * | 2011-04-29 | 2013-06-11 | Infineon Technologies Ag | Chip-packaging module for a chip and a method for forming a chip-packaging module |
US8658464B2 (en) * | 2011-11-16 | 2014-02-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Mold chase design for package-on-package applications |
TWI471952B (zh) * | 2012-07-18 | 2015-02-01 | 矽品精密工業股份有限公司 | 晶片尺寸封裝件之製法 |
-
2014
- 2014-07-18 JP JP2014148258A patent/JP6242763B2/ja active Active
-
2015
- 2015-04-28 TW TW104113508A patent/TWI576931B/zh active
- 2015-04-28 TW TW106100987A patent/TWI644372B/zh active
- 2015-06-18 KR KR1020150086549A patent/KR101724199B1/ko active IP Right Grant
- 2015-06-25 CN CN201510358148.7A patent/CN105321831B/zh active Active
- 2015-06-25 CN CN201810633941.7A patent/CN108962768B/zh active Active
-
2017
- 2017-03-30 KR KR1020170040944A patent/KR101807464B1/ko active IP Right Grant
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11227855B2 (en) | 2018-10-16 | 2022-01-18 | Samsung Electronics Co., Ltd. | Semiconductor package |
Also Published As
Publication number | Publication date |
---|---|
KR20170040150A (ko) | 2017-04-12 |
CN105321831B (zh) | 2018-07-06 |
KR20160010305A (ko) | 2016-01-27 |
KR101807464B1 (ko) | 2017-12-08 |
TW201719778A (zh) | 2017-06-01 |
JP2016025212A (ja) | 2016-02-08 |
CN108962768B (zh) | 2022-04-29 |
TW201604976A (zh) | 2016-02-01 |
CN108962768A (zh) | 2018-12-07 |
TWI644372B (zh) | 2018-12-11 |
CN105321831A (zh) | 2016-02-10 |
TWI576931B (zh) | 2017-04-01 |
KR101724199B1 (ko) | 2017-04-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101499445B (zh) | 半导体器件及其制造方法 | |
US7377031B2 (en) | Fabrication method of semiconductor integrated circuit device | |
KR101679479B1 (ko) | 패키지 온 패키지 구조체에서의 휨 제어 | |
JP6242763B2 (ja) | 電子部品パッケージの製造方法 | |
JP6567016B2 (ja) | 電子部品パッケージの製造方法 | |
US20180122654A1 (en) | Manufacturing method of semiconductor device | |
US9299652B2 (en) | Device and method of manufacturing the same | |
KR102087683B1 (ko) | 반도체 장치의 제조 방법 | |
JP2010141261A (ja) | 半導体装置の中間構造体及び中間構造体の製造方法 | |
JP4889359B2 (ja) | 電子装置 | |
JP2011040625A (ja) | 半導体装置の製造方法 | |
JP2006313801A (ja) | 配線基板およびモールド金型 | |
JP2016025198A (ja) | 半導体装置の製造方法 | |
JP2011151104A (ja) | 半導体装置の製造方法及び半導体装置の中間構造体 | |
TW201606882A (zh) | 封裝結構及其製法 | |
JP2008294239A (ja) | 積層型半導体装置およびその製造方法 | |
JP6093834B2 (ja) | ダミーフレーム、樹脂モールド評価方法、モールド金型の評価方法、およびモールド金型の製造方法 | |
JP2012114305A (ja) | ダミーフレーム及び樹脂モールド方法 | |
KR20180117238A (ko) | 반도체 패키지 및 그 제조 방법 | |
JP2003218290A (ja) | 樹脂封止型半導体装置 | |
JP2018018890A (ja) | 電子装置、及び、電子装置の製造方法 | |
JP2012064751A (ja) | 配線基板及びそれを用いた半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160713 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170323 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170411 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170606 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171017 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171108 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6242763 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |