CN108962768A - 电子零件封装体的制造方法 - Google Patents

电子零件封装体的制造方法 Download PDF

Info

Publication number
CN108962768A
CN108962768A CN201810633941.7A CN201810633941A CN108962768A CN 108962768 A CN108962768 A CN 108962768A CN 201810633941 A CN201810633941 A CN 201810633941A CN 108962768 A CN108962768 A CN 108962768A
Authority
CN
China
Prior art keywords
aforementioned
hole
mold
substrate
package body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810633941.7A
Other languages
English (en)
Other versions
CN108962768B (zh
Inventor
岡田博和
三浦宗男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Towa Corp
Original Assignee
Towa Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Towa Corp filed Critical Towa Corp
Publication of CN108962768A publication Critical patent/CN108962768A/zh
Application granted granted Critical
Publication of CN108962768B publication Critical patent/CN108962768B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/073—Apertured devices mounted on one or more rods passed through the apertures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明涉及电子零件封装体的制造方法，能够在不使基板或该基板上的配线破损之下，在密封树脂上形成屏蔽用沟槽或通孔用孔。该电子零件封装体的制造方法，是在密封已配设在基板上的电子零件及电极垫的密封树脂的表面上，形成到达该电极垫的沟槽或孔，其包含：第1步骤，在该密封树脂的表面上的供形成该沟槽或孔的位置，通过模具成形而形成未到达该电极垫的预备沟槽或预备孔；以及第2步骤，通过使在该第1步骤中形成的预备沟槽或预备孔的深度增大的加工而使该电极垫露出。

Description

电子零件封装体的制造方法
本申请是申请号为201510358148.7，申请日为2015年6月25日，发明名称为“电子零件封装体的制造方法”的中国专利申请的分案申请。
技术领域
本发明涉及一种以树脂密封半导体晶片等电子零件的封装体制造方法，尤其是涉及一种电磁性遮蔽封装体内的晶片的屏蔽(shield)用沟槽的形成方法、以及在PoP(Package on Package；堆迭)技术中用于电气连接上下的封装体的通孔用孔的形成方法。
背景技术
在水平方向(面方向)配置半导体晶片等电子零件并以树脂密封的封装体中，为了防止相接近的零件产生干扰，而必须电磁性遮蔽(屏蔽)封装体内的零件。
关于在封装体内的进行电磁遮蔽的情形的一般的构成例，参照图1进行说明。另外，在以下本说明书中所参照的各附图，为了简化说明而将各部的尺寸比例适当地变更，其并非为正确地表示了实际制品的形状。图1中(a)是半导体封装体1的剖面图，图1中(b)是图1中(a)所示的半导体封装体1的上面图(俯视图)。图1中(a)是图1中(b)的A-A’线剖面图。在半导体封装体1的制造步骤中，首先，将半导体晶片20所具备的电极端子21，通过凸块(bump)22而与基板10上的配线11连接，对这类以由热硬化性的树脂材料(例如环氧树脂(epoxy))构成的树脂层30进行密封。接着，在树脂层30的表面301(上面)形成既定图案的沟槽31并使基板10上的接地电极12露出。然后，在已形成的沟槽31埋入屏蔽材32、施以涂膜等。通过以上的步骤，能够遮蔽半导体封装体1内的零件间的电磁性干扰。
此外，随着电子机器的小型化，对半导体封装体的高密度化的需求大增，作为因应如此的需求的技术，提供有利用PoP型的晶片积层构造的TMV(Through Mold Via；树脂成型晶圆穿孔导通)法的制品。
参照图2，对TMV法的PoP型的晶片积层构造的一实施例进行说明。图2中(a)表示PoP中的下侧封装体1a及上侧封装体1b，图2中(b)表示将两者积层连接的状态。针对配设在上侧封装体1b上的电子零件等适当地省略图示，对于具有与图1相同或类似功能的构件，在相同符号的尾末附加既定的字符而加以区分。关于半导体晶片20a或各种配线等的树脂密封步骤是与图1所示的实施例相同。在图2的(a)中，在下侧封装体1a，取代沟槽31而形成有到达基板10a上的上下连接电极13a的孔31a(例如圆形的开口部)。在上侧封装体1b，在设置于背面(该图中下侧的面)的上下连接电极13b上镶有(mounting)焊珠33。接着，以将上下连接电极13b上的焊珠33嵌入于孔31a的方式，将上侧封装体1b载置于下侧封装体1a上。若确认上下的封装体1b、1a的位置关系是适合的，则通过回焊(reflow)加热将焊珠33溶融而填满孔31a内，成为连接上下的封装体1b、1a的上下连接电极13b、13a的连接通孔34。另外，也可取代上下连接电极13b上的焊珠33，而在孔31a内填充导电性材料。
专利文献1：日本特开2009-26805号公报。
发明内容
在上述的实施例中，屏蔽用沟槽或通孔用孔的形成，现有以往一般是通过雷射加工进行。该加工手法是通过雷射照射使树脂材料溶融而进行，由于未伴随切削器具磨耗等的劣化因此广泛被采用。
然而，雷射加工容易受封装体的厚度偏差或弯曲等的影响，例如若封装体的厚度小于假定值，则存在有雷射强度过大而切断配线、伤及基板等不佳情况产生，因此存在有必须进行精密的控制而使加工变复杂等的问题。
作为避免如此的问题的方法之一，在专利文献1中，记载有以下内容：在基板框架与成型模具间的密闭空间填充密封树脂的被覆方法中，通过将压接在基板框架上的配线的柱状突起设于模具，形成通孔用的贯通孔。
然而，在专利文献1记载的方法中，恐有在柱状突起的前端与配线之间存在有微小间隙的情形时而未形成贯通孔、为了避免此情况而强压接导致在配线留下伤痕等情况。
为了正确地形成沟槽或孔的深度，虽说在目前最佳为研磨(milling)加工，但必须频繁地更换已磨耗的切削器具。
本发明是有鉴于上述的情况而完成，其目的在于：在电子零件封装体的制造步骤中，在不使基板或该基板上的配线破损之下，在密封树脂上形成屏蔽用沟槽或通孔用孔。
为了解决上述课题所完成的本发明的电子零件封装体的制造方法，是在密封已配设在基板上的电子零件及电极垫的密封树脂的表面上，形成到达该电极垫的沟槽或孔的方法，其特征在于，包含：
(a)在该密封树脂的表面上的供形成该沟槽或孔的位置，通过模具成形而形成未到达该电极垫的预备沟槽或预备孔的第1步骤；以及
(b)通过使在该第1步骤中形成的预备沟槽或预备孔的深度增大的加工而使该电极垫露出的第2步骤。
在本发明的电子零件封装体的制造方法中，在密封电子零件与电极垫的密封树脂的表面上的使电极垫露出的沟槽或孔的形成位置，通过模具成形而形成有未到达该电极垫的程度的深度的预备沟槽或预备孔(第1步骤)。然后，通过使该预备沟槽或预备孔的深度增大的加工而使该电极垫露出，由此以该预备沟槽或预备孔作为屏蔽用沟槽或通孔用孔(第2步骤)。在第2步骤中，例如可通过研磨加工或雷射加工，使该预备沟槽或预备孔的深度增大。
此处，上述所谓的“密封树脂的表面”，意指在各个电子零件封装体中、与基板相接的面相反侧的密封树脂的面(图1及图2所示的实施例中以301、301a及301b的符号图示)。此外，在上述“电极垫”包含接地电极、及电子零件具备的端子以及与其连接的配线电极等。另外，上述“密封树脂”，可高比率地包含防止因树脂收缩产生的封装体弯曲的填料(例如SiO2等粒子)，是该领域中所周知的。
根据上述的构成，在到达基板上的电极垫的沟槽或孔的形成中，由于无需使在第1步骤中形成的预备沟槽或预备孔到达电极垫，因此并不会有如专利文献1般因模具压迫电极垫而赋予伤痕的情况。进一步地，通过预先在第1步骤中利用模具成形完成加工至中途，而能够在利用研磨加工进行第2步骤的情形时，抑制切削器具的耗损。此外，在以雷射加工进行第2步骤的情形时，由于能够依据预备沟槽或预备孔的深度而抑制照射雷射的强度，因此基板或配线破损的不佳情况难以产生。因此，能够在不使基板或该基板上的配线破损之下，在密封树脂上形成屏蔽用沟槽或通孔用孔。
该第1步骤，优选为包含以下步骤：使用一模具、与在腔室底部具备有具有低于该沟槽或孔的深度的高度的突起销的另一模具，使从背面侧保持该基板的该一模具与该另一模具抵接且紧固模具，并在该腔室中填充树脂材料。由此，能够简易地形成预备沟槽或预备孔。
上述所谓的“一模具”及“另一模具”，例如是上模(或下模)及下模(或上模)，其各个是否相对应，并非为变更本发明的趣旨。例如，在上述“另一模具”为上模的情形，上述“底部”成为在垂直线中位于上方，本发明中所谓的底部的用语并非与下部同义。
另外，在上述“底部”，也包含与腔室的底面同一水平面的顶出销(ejector pin)等的头部顶面。关于该“底部”、“头部”及“顶面”的用语亦与上述同样地，并非以垂直线中的上下来定义。
在上述第1步骤中，也可通过设置在可从该腔室的底面突出的顶出销的头部顶面的该突起销而形成该预备沟槽或预备孔。由此，使从腔室取出电子零件封装体变容易。
根据本发明的电子零件封装体的制造方法，能够在不使基板或该基板上的配线破损之下，在密封树脂上形成屏蔽用沟槽或通孔用孔。
附图说明
图1，是形成有一般的屏蔽用沟槽的半导体封装体的构造例的剖面图(a)及俯视图(b)。
图2，是在TMV法的PoP型的晶片积层构造的一实施例中，在下侧封装体镶有焊珠的状态的剖面图(a)及在下侧封装体积层连接有上侧封装体的状态的剖面图(b)。
图3，是本发明的一实施方案的电子零件封装体的制造方法的第1步骤的第1阶段(a)、第2阶段(b)、第3阶段(c)及第4阶段(d)。
图4，是同一实施方案中的具备有突起销的顶出销的立体图(a)及其变形实施例(b)。
图5，是在同一实施方案中形成的预备孔的剖面图(a)及通过加工使该预备孔的深度增大所形成的孔的剖面图(b)。
图6，是电子零件封装体的制造方法的另一实施例中的第1阶段(a)、第2阶段(b)、第3阶段(c)及第4阶段(d)。
图7，是电子零件封装体的制造方法的再另一实施例中的第1阶段(a)、第2阶段(b)及第3阶段(c)。
图8，是在中空区域配置有多个单片基板的状态的金属板及粘着片的俯视图(a)及剖面图(b)。
图9，是密封多个单片基板的电子零件封装体的制造方法的一实施例中的第1阶段(a)、第2阶段(b)、第3阶段(c)及第4阶段(d)。
图10，是密封多个单片基板的电子零件封装体的制造方法的再另一实施例中的第1阶段(a)、第2阶段(b)及第3阶段(c)。
符号说明
1、1a、1b：半导体封装体
10、10a、10b：基板
11、11a、11b：配线
12：接地电极
13a、13b：上下连接电极
20、20a：半导体晶片
21、21a：电极端子
22、22a：凸块
30、30a、30b：树脂层
31：沟槽
31a：孔
32：屏蔽材
33：焊珠
34：连接通孔
301、301a、301b：树脂层的表面
40、40b、40c、40d、40e：上模
41、41b、41d、51b：保持部
50、50b、50d、500、500a：下模
51、41b、41d：腔室
52、42d：侧闸口
53、43b、53c、43d、53e：突起销
54、54a、44b、44d：顶出销
55、55a、45b、45d：头部
56、46b、56c、46d、56e：鱼眼坑部
57、47b、57c、47d、57e：贯通孔
58、58a：凸缘部
501、501a：腔室侧面构件
502、502a：腔室底面构件
503、503a：基座板
504、504a、505、505a：弹性构件
61、61b、61c：基板
61d、61e：单片基板
62、62b、62c、62d、62e：半导体晶片
63、63b、63c、63d、63e：上下连接电极
64、64b、64c、64d、64e：树脂材料
65、65b、65c、65d、65e：树脂层
66、66b、66d：闸口部
67：预备孔
68、68b、68c、68d、68e：孔
651、651b、651c、651d、651e：树脂层的表面
652：残留树脂层
700、700a：脱模膜
800：贯通孔
801：金属框架
802：粘着片。
具体实施方式
以下，针对本发明的一实施方案的电子零件封装体的制造方法，参照图3～图5进行说明。在以下的记载中，对在具有与较先说明的附图相同或类似功能的构件，在相同或类似符号的尾末适当地附加既定的字符而加以区分，并省略其说明。另外，在本实施方案中虽针对TMV法的PoP型的晶片积层构造中采用的通孔用孔的形成方法进行说明，但如下述，关于屏蔽用沟槽的形成亦可适用类似的方法。
在图3中，表示用于说明本发明的第1步骤的各阶段的剖面图。另外，关于用于将半导体晶片62镶于基板61上的电极端子、配线及凸块则省略图示。
首先，如图3中(a)所示，预先对具备有可保持在已使基板61上下反转的状态(亦即，镶于基板61上的半导体晶片62与上下连接电极63成为下面侧的状态)的保持部41的上模40、及具备有腔室51的下模50加热至既定的(树脂材料64的熔点以上的)温度(也在下述的各实施例中进行模具的事前加热)。接着，使下模50相对于已固定的上模40上升(图中的黑粗箭头方向)，且如图3中(b)般抵接，并紧固模具。然后，从设于下模50的侧闸口(sidegate)52将树脂材料64填充于腔室51。另外，亦可利用用于防止脱模时树脂材料64附着于下模50的脱模膜被覆腔室51，但省略图示。
在腔室51的底部，在与基板61上的上下连接电极63对向的位置，设置多个具有既定高度的突起销53。上述既定高度，因腔室51的深度或上下连接电极63的厚度等而有所不同，但如图3中(b)所示优选为设成在已使上下的模具40、50抵接且紧固模具时，相对于相对向的上下连接电极63形成例如100～300μm的间隙程度的高度。
此外，在腔室51的底部设置具有鱼眼坑(spot face)部56的贯通孔57，而在第1步骤之前，从图中上方向将顶出销54插通于贯通孔57，将顶出销54的头部55收容于鱼眼坑部56。鱼眼坑部56的深度或头部55的高度、及这类的形状，优选为：以在已将头部55收容于鱼眼坑部56时，头部55的上面与腔室51的底面成为同一水平面的方式而适当地决定。在经过树脂材料64硬化所需的既定时间后，如图3中(c)，在维持使基板61保持在上模40的保持部41的状态下使下模50下降(图中的白粗箭头方向)并且对顶出销54施加图中的黑细箭头方向的力以进行开模。一旦从该状态进一步使下模50下降，则将在树脂层65(相当于本发明的密封树脂)的表面651、在上下连接电极63的紧邻上方(图3中为下侧)形成有预备孔67的封装构造体，在通过保持部41保持的状态下取出(图3中(d))。关于从侧闸口52脱模的闸口部66可以任意步骤去除。
另外，在本实施方案中，也在顶出销54的头部55设置有突起销53。图4中(a)表示顶出销54的放大立体图。突起销53，优选为：以容易从树脂层65脱模的方式，具有例如5度左右的拔出斜度(锥度)。此外，头部55的上面形状不限于该附图中所示的圆形，如图4中(b)所示的头部55a，也可为通过设成圆的一部分欠缺的形状、或者椭圆形或其他多角形，而防止顶出销54a的旋动导致突起销53的位置偏移。
图5中(a)表示通过图3中所示的第1步骤及图4中所示的突起销53而形成的预备孔67的剖面图。另外，在该图中，图中的上下是与图3颠倒。预备孔67，其最深部未到达上下连接电极63，而在此时点，上下连接电极63成为通过残留树脂层652被覆、保护的状态。
通过对该预备孔67施以研磨加工或低强度的雷射加工，去除该预备孔67的底部与上下连接电极63上面之间的残留树脂层652，如图5中(b)所示般使上下连接电极63露出。通过该第2步骤，形成与图2所示的孔31a发挥相同功能的孔68。亦即，在将预备孔67的深度设为D1、孔68的深度设为D2、残留树脂层652的厚度设为T(优选为100～300μm)时，T＝D2-D1成立。
研磨加工，由于可正确控制高度方向(图5中的上下方向)的切削深度，因此难以使上下连接电极63或基板61破损、或不会有雷射加工时所产生的填料粒子的残留等，因此特别适合作为第2步骤中采用的加工法。此外，根据本实施方案，由于进行切削的残留树脂层652的厚度较小因此能抑制切削器具的耗损。
此外，在第2步骤中使用雷射加工的情形时，也由于熔融的残留树脂层652的厚度较小因此能够抑制雷射强度，且能够减少上下连接电极63或基板61的破损。
因此，通过以上说明的第1及第2步骤，能够在不使上下连接电极63或基板61破损之下，在半导体封装体的树脂层65的表面651形成连接通孔用的孔68。
另外，图2、图3及图5所示的上下连接电极13a、13b及63的组成是与一般的配线电极相同，这类名称是为了便于表示功能性特征。
[变形实施例]
在上述的实施方案中，由于顶出销54具有较棒状的芯部大径的头部55，因此虽在腔室51的底部设有鱼眼坑部56，但头部55亦可与顶出销54的芯部同径。亦即，在顶出销54整体为棒状的销的情形时无需鱼眼坑部56，且也可使顶出销54从图中下方向插通于贯通孔57。在该情形，只要在顶出销54的下部设置防止落下用的支承体即可。
此外，也可将图3及图4中所示的突起销53的高度，变更为到达相对向的上下连接电极63，且仅以模具成形形成孔68。或者，也可仅以研磨加工形成孔68。
[形成屏蔽用的沟槽的情形的构成实施例]
在上述的实施方案中，虽已针对形成连接通孔用的孔的方法进行了说明，但在将屏蔽用的沟槽形成于树脂层的情形时，只要在第1步骤中，将对应沟槽图案的线状的突起设于腔室51的底部即可。关于第2步骤，是与上述的实施方案相同。
作为进一步应用的实施例，也可在形成有对应上下连接电极的配线图案而非接地电极的配线图案的前提下，在该预备沟槽上的任意位置施以研磨加工或雷射加工而使电极露出，成为连接通孔用的孔。
此外，亦可利用雷射加工形成预备孔或预备沟槽，接着施以研磨加工。
上述中，提及到也可变更突起销53的高度并仅以模具成形形成孔68的内容。以下记载其具体实施例。
[仅以模具成形形成孔的情形：构成实施例1-1]
参照图6，针对仅以模具成形形成孔的情形的构成的一实施例进行说明。在图6中虽模具的上下是与图3颠倒，但例如上模40b与下模50b在成形步骤中的功能是同等，以上下哪一个模保持基板61b均可。但是，突起销43b必须设在与保持基板61b的模相对向的模。
在本构成实施例中，在以下模50b的保持部51b保持基板61b的状态下(图6中(a))使下模50b上升(图中的黑粗箭头方向)而使上模40b与下模50b抵接且紧固模具时，突起销43b的前端与上下连接电极63b抵接(图6中(b))。亦即，突起销43b的高度，与从已紧固模具的状态中的腔室41b的顶面至上下连接电极63b的上面的距离相等。因此，在树脂材料64b硬化后，如图6中(c)般在维持使基板61b保持在下模50b的保持部51b的状态下使下模50b下降(图中的白粗箭头方向)，并且对顶出销44b施加图中的白细箭头方向的力以进行开模，一旦进一步使下模50b下降而使树脂层65b(相当于本发明的密封树脂)从上模40b脱模(图6中(d))，则在树脂层65b的表面651b形成到达上下连接电极63b的孔68b。
根据本构成实施例，通过分别使突起销43b抵接在多个上下连接电极63b，而将基板61b固定在保持部51b的底面。因此，能够抑制基板61b的热弯曲。此外，如上述通过决定突起销43b的高度，能够抑制孔68b的形成的作业量。
[仅以模具成形形成孔的情形：构成实施例1-2]
参照图7，针对仅以模具成形形成孔的情形的另一构成实施例进行说明。虽在图3及图6中已针对通过转移模制成形(transfer molding)形成树脂层65及65b的例子进行了说明，但在本构成实施例中则是通过压缩成形形成树脂层65c。本构成实施例中的压缩成形模是由上模40c与下模500构成。在上模40c设置有未图示的基板设定部，而将基板61c以半导体晶片62c与下模500对向的方式固定在该基板设定部。
在下模500，包含有腔室侧面构件501、腔室底面构件502、及用于集合这类并使其上下动的基座板503。在腔室底面构件502，设置具有鱼眼坑部56c的贯通孔57c，而在该贯通孔57c，从图中下方插通具有凸缘部58的突起销53c，凸缘部58收容于鱼眼坑部56c。贯通孔57c，穿通与基板61c上的上下连接电极63c对向的位置。腔室侧面构件501及突起销53c与基座板503，通过螺旋弹簧等实现的弹性构件504及505而连接。
首先，如图7中(a)所示，在由腔室侧面构件501及腔室底面构件502构成的下模腔室(符号省略)供应既定量的树脂材料64c，使下模500上升(图中黑箭头方向)。另外，亦可在树脂材料64c的供应前，在构成上述下模腔室的面及其周边以如该图所示般吸附固定脱模膜700。由此，使树脂层65c的脱模变容易。
如此般一旦使下模500上升，则首先突起销53c与上下连接电极63c抵接并压接，接着腔室侧面构件501的上面与保持于上模40c的基板61c的周缘部抵接并紧固模具。接着，一旦使基座板503上升，则半导体晶片62c浸渍在树脂材料64c中，腔室底面构件502，通过对树脂材料64c加压而进行压缩成形(图7中(b))。此时，由于突起销53c与上下连接电极63c的抵接面通过弹性构件505的弹性力而压接，因此防止(因加热而熔融的)树脂材料64c往该抵接面浸入。在树脂材料64c硬化后，一旦使下模500下降(图中白箭头方向)，则能够获得通过压缩成形而在树脂层65c的表面651c形成有孔68c的半导体封装体(图7中(c))。另外，腔室侧面构件501及突起销53c，通过弹性构件504及505的弹性力，而相对于基座板503恢复至原位置。
根据本构成，能够通过压缩成形获得与上述的构成例1-1同样的效果。
另外，亦可在突起销53c与上下连接电极63c的抵接前，腔室侧面构件501的上面与基板61c的周缘部抵接，其顺序不设限。此外，只要在突起销53c压接在上下连接电极63c时，以上下连接电极63c不破损的方式，将弹性构件505的弹性力适当地调节即可。
[以多个单片基板作为一封装体进行密封的情形：构成实施例2-1]
在已配置于一个基板上的多个电子零件之中，有时也存在包含有不良品的情况。在因如此般的部分的不良品产生而使良率降低的情形，被采用在树脂密封步骤之前将基板切断成单片并判别良品与不良品，仅对良品的单片基板进行树脂密封的手法。作为如此般的手法中的树脂密封步骤的前阶段，例如图8所示，从金属框架801的背面粘贴粘着片802，在露出于上述贯通孔800内的粘着片802的粘着层上载置单片基板61d，其中，该金属框架801，具有形成可在水平方向配置多个单片基板61d的中空区域的矩形状的贯通孔800。图8中(b)是图8中(a)的B-B’线剖面图。将如此粘着固定有多个单片基板61d的金属框架801及粘着片802设定在成形模以进行树脂密封。
然而，由于单片基板61d粘着固定在粘着片802上，因此有时会有因成形时的树脂流动而产生水平面内的位置偏移的情况。如此般的位置偏移被发现在转移模制成形中特别明显，而恐有在将制品就每一封装体进行切断时，对密封固定在与事前决定的位置不同的位置的单片基板61d误切断的虞。此外，在通过模具的腔室底面上的突起销而在树脂层形成预备孔或孔时，也存在有因单片基板61d的位置偏移，而无法在上下连接电极的紧邻上方形成预备孔或孔之类的问题。
因此，本发明人提出了如图9所示的成形方法。首先，如图9中(a)在下模50d的保持部51d保持有金属框架801及粘着片802的状态下，使下模50d上升(图中的黑粗箭头方向)并使上模40d与下模50d抵接且紧固模具。由此，如图9中(b)所示，突起销43d的前端与上下连接电极63d的上面抵接。在该状态下，在腔室41d(及下模50d侧中的金属框架801的贯通孔800内)填充树脂材料64d，在该树脂材料64d硬化后，如图9中(c)，在下模50d的保持部51d维持保持有金属框架801及粘着片802的状态下使下模50d下降(图中的白粗箭头方向)，并且对顶出销44d施加图中的白细箭头方向的力以进行开模，一旦使下模50d进一步下降而使树脂层65d(相当于本发明的密封树脂)从上模40d脱模(图9中(d))，则在树脂层65d的表面651d形成到达上下连接电极63d的孔68d。
根据本构成，由于在树脂材料64d的填充前，突起销43d的前端与上下连接电极63d抵接，因此单片基板61d及粘着片802由突起销43d与保持部51d而夹持，粘着片802上的单片基板61d的位置被固定。因此，能够防止起因于树脂流动所造成的在粘着片802上的单片基板61d的位置偏移。此外，与上述的构成例1-1及1-2同样地，也具有抑制热弯曲的效果。
[以多个单片基板作为一封装体进行密封的情形：构成实施例2-2]
在本实施例中，可适用类似于上述的构成例1-2的构成。关于与上述构成例1-2同样的部分则适当地省略说明。如图10中(a)所示，首先，使用由上模40e与下模500a构成的压缩成形模，且将粘着固定有多个单片基板61e的金属框架801及粘着片802固定在上模40e所具备的未图示的设定部。接着，使腔室侧面构件501a、突起销53e分别与金属框架801、上下连接电极63e抵接。在此时点，单片基板61e及粘着片802由突起销53e与上模40e的设定部所夹持，在粘着片802上的单片基板61e的位置被固定。进一步地，在图10中(b)所示的状态中，通过弹性构件505a的弹性力，而增大对单片基板61e及粘着片802的夹持压力。
根据本构成实施例，能够通过压缩成形获得与上述的构成实施例2-1同样的效果。
另外，上述的实施方案及应用实施例是本发明中的一实施例，即便是在本发明的意旨的范围内适当进行的变更、修改、追加、组合，当然也包含在本申请权利要求范围中。

Claims (5)

1.一种电子零件封装体的制造方法，是在密封已分别配设在多个单片基板上的电子零件及电极垫的密封树脂的表面上，通过金属模具成形来形成到达该电极垫的沟槽或孔，其特征在于：
使用一模具与在腔室底部具备多个突起销的另一模具，
且包含
将黏著片贴附于具有贯通孔的框架，在该贯通孔内的该黏著片上载置多个前述单片基板并黏著固定的步骤；
将前述框架与前述黏著片与多个前述单片基板从该单片基板的背面侧保持于前述一模具的步骤；
通过使前述一模具与前述另一模具抵接而合模，使多个前述突起销的前端抵接于多个前述单片基板的前述电极垫，从而将多个该单片基板的位置固定的步骤；
在前述腔室内填充树脂材料的步骤。
2.一种电子零件封装体的制造方法，是在密封已分别配设在多个单片基板上的电子零件及电极垫的密封树脂的表面上，通过金属模具成形来形成到达该电极垫的沟槽或孔，其特征在于：
使用一模具与在腔室底部具备多个突起销的另一模具，
且包含
将黏著片贴附于具有贯通孔的框架，在该贯通孔内的该黏著片上载置多个前述单片基板并黏著固定的步骤；
将前述框架与前述黏著片与多个前述单片基板从该单片基板的背面侧保持于前述一模具的步骤；
对前述腔室供给树脂材料的步骤；
通过使前述一模具与前述另一模具抵接而合模，使多个前述突起销的前端抵接于多个前述单片基板的前述电极垫，从而将多个该单片基板的位置固定的步骤；
将已供给至前述腔室内的树脂材料加压的步骤。
3.根据权利要求1所述的电子零件封装体的制造方法，其中，
在将前述将单片基板的位置固定的步骤与在前述腔室内填充树脂材料的步骤中，通过前述一模具与多个前述突起销夹持多个前述单片基板。
4.根据权利要求2所述的电子零件封装体的制造方法，其中，
在将前述将单片基板的位置固定的步骤与将已供给至前述腔室内的树脂材料加压的步骤中，通过前述一模具与多个前述突起销夹持多个前述单片基板。
5.根据权利要求1至4中任一项所述的电子零件封装体的制造方法，其中，
前述突起销设置于可从该腔室的底面突出的顶出销的头部顶面。
CN201810633941.7A 2014-07-18 2015-06-25 电子零件封装体的制造方法 Active CN108962768B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014148258A JP6242763B2 (ja) 2014-07-18 2014-07-18 電子部品パッケージの製造方法
JP2014-148258 2014-07-18
CN201510358148.7A CN105321831B (zh) 2014-07-18 2015-06-25 电子零件封装体的制造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201510358148.7A Division CN105321831B (zh) 2014-07-18 2015-06-25 电子零件封装体的制造方法

Publications (2)

Publication Number Publication Date
CN108962768A true CN108962768A (zh) 2018-12-07
CN108962768B CN108962768B (zh) 2022-04-29

Family

ID=55248958

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201510358148.7A Active CN105321831B (zh) 2014-07-18 2015-06-25 电子零件封装体的制造方法
CN201810633941.7A Active CN108962768B (zh) 2014-07-18 2015-06-25 电子零件封装体的制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201510358148.7A Active CN105321831B (zh) 2014-07-18 2015-06-25 电子零件封装体的制造方法

Country Status (4)

Country Link
JP (1) JP6242763B2 (zh)
KR (2) KR101724199B1 (zh)
CN (2) CN105321831B (zh)
TW (2) TWI576931B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112017976B (zh) * 2020-11-02 2021-02-05 甬矽电子(宁波)股份有限公司 光电传感器封装结构制作方法和光电传感器封装结构

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102592327B1 (ko) 2018-10-16 2023-10-20 삼성전자주식회사 반도체 패키지
TWI729453B (zh) * 2019-08-14 2021-06-01 華暉興業有限公司 功率模組之結構改良
CN112992836B (zh) * 2019-12-12 2023-01-17 珠海格力电器股份有限公司 一种铜桥双面散热的芯片及其制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002124527A (ja) * 2000-10-16 2002-04-26 Sony Corp チップ状電子部品の製造方法、及びその製造に用いる疑似ウェーハの製造方法
CN1426105A (zh) * 2001-12-14 2003-06-25 松下电器产业株式会社 半导体器件及其制造方法
US20040080037A1 (en) * 2002-10-25 2004-04-29 Foong Chee Seng Image sensor device
US20090283900A1 (en) * 2008-05-15 2009-11-19 Panasonic Corporation Semiconductor device and manufacturing method for semiconductor device
US20120025374A1 (en) * 2010-06-02 2012-02-02 Bae Johyun Integrated circuit packaging system with rounded interconnect
KR20120041020A (ko) * 2010-10-20 2012-04-30 하나 마이크론(주) 반도체 패키지 및 그 제조 방법
CN102456583A (zh) * 2010-10-14 2012-05-16 东和株式会社 半导体芯片的压缩成形方法及压缩成形模具

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001244609A (ja) * 2000-02-25 2001-09-07 Sony Corp 配線基板の製造方法及びそれにより得られた配線基板
US7944034B2 (en) * 2007-06-22 2011-05-17 Texas Instruments Incorporated Array molded package-on-package having redistribution lines
JP5215605B2 (ja) 2007-07-17 2013-06-19 ラピスセミコンダクタ株式会社 半導体装置の製造方法
US8030750B2 (en) * 2009-11-19 2011-10-04 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
JP5674346B2 (ja) * 2010-06-15 2015-02-25 ルネサスエレクトロニクス株式会社 半導体装置の製造方法、半導体装置、半導体装置の保管方法、半導体製造装置
US20120080787A1 (en) * 2010-10-05 2012-04-05 Qualcomm Incorporated Electronic Package and Method of Making an Electronic Package
KR20120042240A (ko) * 2010-10-25 2012-05-03 삼성전자주식회사 Ｔｍｖ 패키지온패키지 제조방법
KR101075241B1 (ko) * 2010-11-15 2011-11-01 테세라, 인코포레이티드 유전체 부재에 단자를 구비하는 마이크로전자 패키지
US8461691B2 (en) * 2011-04-29 2013-06-11 Infineon Technologies Ag Chip-packaging module for a chip and a method for forming a chip-packaging module
US8658464B2 (en) * 2011-11-16 2014-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. Mold chase design for package-on-package applications
TWI471952B (zh) * 2012-07-18 2015-02-01 矽品精密工業股份有限公司 晶片尺寸封裝件之製法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002124527A (ja) * 2000-10-16 2002-04-26 Sony Corp チップ状電子部品の製造方法、及びその製造に用いる疑似ウェーハの製造方法
CN1426105A (zh) * 2001-12-14 2003-06-25 松下电器产业株式会社 半导体器件及其制造方法
US20040080037A1 (en) * 2002-10-25 2004-04-29 Foong Chee Seng Image sensor device
US20090283900A1 (en) * 2008-05-15 2009-11-19 Panasonic Corporation Semiconductor device and manufacturing method for semiconductor device
US20120025374A1 (en) * 2010-06-02 2012-02-02 Bae Johyun Integrated circuit packaging system with rounded interconnect
CN102456583A (zh) * 2010-10-14 2012-05-16 东和株式会社 半导体芯片的压缩成形方法及压缩成形模具
KR20120041020A (ko) * 2010-10-20 2012-04-30 하나 마이크론(주) 반도체 패키지 및 그 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112017976B (zh) * 2020-11-02 2021-02-05 甬矽电子(宁波)股份有限公司 光电传感器封装结构制作方法和光电传感器封装结构

Also Published As

Publication number Publication date
CN105321831A (zh) 2016-02-10
CN105321831B (zh) 2018-07-06
TW201719778A (zh) 2017-06-01
KR101807464B1 (ko) 2017-12-08
TW201604976A (zh) 2016-02-01
CN108962768B (zh) 2022-04-29
TWI644372B (zh) 2018-12-11
TWI576931B (zh) 2017-04-01
KR20170040150A (ko) 2017-04-12
JP6242763B2 (ja) 2017-12-06
KR101724199B1 (ko) 2017-04-06
KR20160010305A (ko) 2016-01-27
JP2016025212A (ja) 2016-02-08

Similar Documents

Publication Publication Date Title
US7247934B2 (en) Multi-chip semiconductor package
US8058098B2 (en) Method and apparatus for fabricating a plurality of semiconductor devices
US6664615B1 (en) Method and apparatus for lead-frame based grid array IC packaging
US6680535B2 (en) Semiconductor device, manufacturing method for semiconductor device and mounting method for the same
US20040046256A1 (en) Semiconductor device and method of manufacturing semiconductor device including semiconductor elements mounted on base plate
CN105321831B (zh) 电子零件封装体的制造方法
JP2004523902A (ja) 樹脂封止された超小型回路から形成されたスタック可能な超小型回路層およびこれを作成する方法
CN110021557A (zh) 半导体装置封装及相关方法
JP2005033141A (ja) 半導体装置及びその製造方法、疑似ウェーハ及びその製造方法、並びに半導体装置の実装構造
JPH11121507A (ja) 半導体装置およびその製造方法
TW200812052A (en) Semiconductor stack package for optimal packaging of components having interconnections
US6331452B1 (en) Method of fabricating integrated circuit package with opening allowing access to die
JP6567016B2 (ja) 電子部品パッケージの製造方法
JP2867954B2 (ja) チップ型半導体装置の製造方法
CN113030706B (zh) 失效分析样品的制作方法及失效分析样品
JP3425378B2 (ja) 半導体装置の製造方法
CN209045534U (zh) 芯片塑封结构及晶圆片级塑封结构
CN106571343A (zh) 集成被动元件的晶圆级扇出型封装件及其制造方法
US7816176B2 (en) Method of manufacturing electronic component package
KR20090066517A (ko) 웨이퍼 레벨 반도체 패키지 및 그 제조 방법
CN106463492B (zh) 传感芯片封装组件和具有该传感芯片封装组件的电子设备
JP2000307032A (ja) チップスケールパッケージ及びその製造方法
JP3442989B2 (ja) 半導体装置及びその製造方法並びに半導体キャリア
JP2002329811A (ja) 半導体装置及びその製造方法
JPS63240034A (ja) 半導体モジユ−ルの樹脂封止用金型

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant