TW201604976A - 電子零件封裝體之製造方法 - Google Patents

電子零件封裝體之製造方法 Download PDF

Info

Publication number
TW201604976A
TW201604976A TW104113508A TW104113508A TW201604976A TW 201604976 A TW201604976 A TW 201604976A TW 104113508 A TW104113508 A TW 104113508A TW 104113508 A TW104113508 A TW 104113508A TW 201604976 A TW201604976 A TW 201604976A
Authority
TW
Taiwan
Prior art keywords
mold
hole
substrate
electronic component
preliminary
Prior art date
Application number
TW104113508A
Other languages
English (en)
Other versions
TWI576931B (zh
Inventor
岡田博和
三浦宗男
Original Assignee
東和股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東和股份有限公司 filed Critical 東和股份有限公司
Publication of TW201604976A publication Critical patent/TW201604976A/zh
Application granted granted Critical
Publication of TWI576931B publication Critical patent/TWI576931B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/073—Apertured devices mounted on one or more rods passed through the apertures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate

Abstract

本發明之電子零件封裝體之製造方法，能夠在不使基板或該基板上之配線破損之下，於密封樹脂上形成屏蔽用溝槽或通孔用孔。 該電子零件封裝體之製造方法，係在密封已配設在基板上之電子零件及電極墊的密封樹脂之表面上，形成到達該電極墊之溝槽或孔，其包含：第1步驟，在該密封樹脂之表面上的供形成該溝槽或孔之位置，藉由模具成形而形成未到達該電極墊的預備溝槽或預備孔；以及第2步驟，藉由使在該第1步驟中形成的預備溝槽或預備孔之深度增大之加工而使該電極墊露出。

Description

電子零件封裝體之製造方法
本發明係關於一種以樹脂密封半導體晶片等電子零件之封裝體製造方法，尤其是關於一種電磁性遮蔽封裝體內之晶片的屏蔽(shield)用溝槽之形成方法、以及在PoP(Package on Package；堆疊)技術中用於電氣連接上下之封裝體之通孔用孔之形成方法。
在水平方向(面方向)配置半導體晶片等電子零件並以樹脂密封之封裝體中，為了防止相接近之零件產生干擾，而必須電磁性遮蔽(屏蔽)封裝體內之零件。
關於在封裝體內之進行電磁遮蔽的情形之一般的構成例，參照圖1進行說明。另外，在以下本說明書中所參照之各圖式，為了簡略化說明而將各部之尺寸比例適當地變更，其並非為正確地表示了實際製品之形狀。圖1(a)係半導體封裝體1之剖面圖，圖1(b)係圖1(a)所示之半導體封裝體1之上面圖(俯視圖)。圖1(a)係圖1(b)之A-A’線剖面圖。在半導體封裝體1之製造步驟中，首先，將半導體晶片20所具備之電極端子21，透過凸塊(bump)22而與基板10上之配線11連接，對該等以由熱硬化性之樹脂材料(例如環氧樹脂(epoxy))構成之樹脂層30進行密封。接著，在樹脂層30之 表面301(上面)形成既定圖案之溝槽31並使基板10上之接地電極12露出。然後，在已形成之溝槽31埋入屏蔽材32、施以塗膜等。藉由以上之步驟，能夠遮蔽半導體封裝體1內之零件間之電磁性干擾。
此外，隨著電子機器之小型化，對半導體封裝體之高密度化的需求大增，作為因應如此之需求的技術，提供有利用PoP型之晶片積層構造的TMV(Through Mold Via；樹脂成型晶圓穿孔導通)法之製品。
參照圖2，對TMV法之PoP型之晶片積層構造之一例進行說明。圖2(a)表示PoP中的下側封裝體1a及上側封裝體1b，圖2(b)表示將兩者積層連接之狀態。針對配設在上側封裝體1b上之電子零件等適當地省略圖示，對於具有與圖1相同或類似功能之構件，在相同符號之尾末附加既定之字符而加以區分。關於半導體晶片20a或各種配線等之樹脂密封步驟係與圖1所示之例相同。在圖2(a)中，在下側封裝體1a，取代溝槽31而形成有到達基板10a上之上下連接電極13a的孔31a(例如圓形之開口部)。在上側封裝體1b，在設置於背面(該圖中下側之面)的上下連接電極13b上鑲有(mounting)銲珠33。接著，以將上下連接電極13b上之銲珠33嵌入於孔31a之方式，將上側封裝體1b載置於下側封裝體1a上。若確認上下之封裝體1b、1a之位置關係是適切的，則藉由回銲(reflow)加熱將銲珠33溶融而填滿孔31a內，成為連接上下之封裝體1b、1a之上下連接電極13b、13a的連接通孔34。另外，亦可取代上下連接電極13b上之銲珠33，而在孔31a內填充導電性材料。
專利文獻1：日本特開2009-26805號公報
在上述之例中，屏蔽用溝槽或通孔用孔的形成，習知以往一般是藉由雷射加工進行。該加工手法係藉由雷射照射使樹脂材料溶融而進行，由於未伴隨切削器具磨耗等之劣化因此廣泛被採用。
然而，雷射加工容易受封裝體之厚度偏差或彎曲等之影響，例如若封裝體之厚度小於假定值，則存在有雷射強度過大而切斷配線、傷及基板等不佳情況產生，因此存在有必須進行精密的控制而使加工變複雜等的問題。
作為避免如此之問題的方法之一，在專利文獻1中，記載有以下內容：在基板框架與成型模具間的密閉空間填充密封樹脂的被覆方法中，藉由將壓接於基板框架上之配線的柱狀突起設於模具，形成通孔用之貫通孔。
然而，在專利文獻1記載的方法中，恐有在柱狀突起之前端與配線之間存在有微小間隙的情形時而未形成貫通孔、為了避免此情況而強壓接導致在配線留下傷痕等情況。
為了正確地形成溝槽或孔之深度，雖說在目前最佳為研磨(milling)加工，但必須頻繁地更換已磨耗之切削器具。
本發明係有鑑於上述之情況而完成，其目的在於：在電子零件封裝體之製造步驟中，在不使基板或該基板上之配線破損之下，於密封樹脂上形成屏蔽用溝槽或通孔用孔。
為了解決上述課題所完成之本發明之電子零件封裝體之製造方法，係在密封已配設在基板上之電子零件及電極墊的密封樹脂之表面上，形成到達該電極墊之溝槽或孔的方法，其特徵在於，包含： (a)在該密封樹脂之表面上的供形成該溝槽或孔之位置，藉由模具成形而形成未到達該電極墊的預備溝槽或預備孔的第1步驟；以及(b)藉由使在該第1步驟中形成的預備溝槽或預備孔之深度增大之加工而使該電極墊露出的第2步驟。
在本發明之電子零件封裝體之製造方法中，在密封電子零件與電極墊的密封樹脂之表面上的使電極墊露出之溝槽或孔之形成位置，藉由模具成形而形成有未到達該電極墊之程度之深度的預備溝槽或預備孔(第1步驟)。然後，藉由使該預備溝槽或預備孔之深度增大之加工而使該電極墊露出，藉此以該預備溝槽或預備孔作為屏蔽用溝槽或通孔用孔(第2步驟)。在第2步驟中，例如可藉由研磨加工或雷射加工，使該預備溝槽或預備孔之深度增大。
此處，上述所謂的「密封樹脂之表面」，意指在各個電子零件封裝體中、與基板相接之面相反側之密封樹脂之面(圖1及圖2所示之例中以301、301a及301b之符號圖示)。此外，在上述「電極墊」包含接地電極、及電子零件具備之端子以及與其連接之配線電極等。另外，上述「密封樹脂」，可高比率地包含防止因樹脂收縮產生之封裝體彎曲的填料(例如SiO2等粒子)，是該領域中所周知的。
根據上述之構成，在到達基板上之電極墊的溝槽或孔之形成中，由於無需使在第1步驟中形成之預備溝槽或預備孔到達電極墊，因此並不會有如專利文獻1般因模具壓迫電極墊而賦予傷痕的情況。進一步地，藉由預先在第1步驟中利用模具成形完成加工至中途，而能夠在利用研磨加工進行第2步驟的情形時，抑制切削器具之耗損。此外，在以雷射加工 進行第2步驟的情形時，由於能夠依據預備溝槽或預備孔之深度而抑制照射雷射之強度，因此基板或配線破損之不佳情況難以產生。因此，能夠在不使基板或該基板上之配線破損之下，在密封樹脂上形成屏蔽用溝槽或通孔用孔。
該第1步驟，較佳為包含以下步驟：使用一模具、與在腔室底部具備有具有低於該溝槽或孔之深度的高度之突起銷的另一模具，使從背面側保持該基板之該一模具與該另一模具抵接且緊固模具，並在該腔室中填充樹脂材料。藉此，能夠簡易地形成預備溝槽或預備孔。
上述所謂的「一模具」及「另一模具」，例如係上模(或下模)及下模(或上模)，其各個是否相對應，並非為變更本發明之趣旨。例如，在上述「另一模具」為上模的情形，上述「底部」成為在垂直線中位於上方，本發明中所謂的底部之用語並非與下部同義。
另外，在上述「底部」，亦包含與腔室之底面同一水平面之頂出銷(ejector pin)等之頭部頂面。關於該「底部」、「頭部」及「頂面」之用語亦與上述同樣地，並非以垂直線中的上下來定義。
在上述第1步驟中，亦可藉由設置在可從該腔室之底面突出之頂出銷之頭部頂面的該突起銷而形成該預備溝槽或預備孔。藉此，使從腔室取出電子零件封裝體變容易。
根據本發明之電子零件封裝體之製造方法，能夠在不使基板或該基板上之配線破損之下，在密封樹脂上形成屏蔽用溝槽或通孔用孔。
1、1a、1b‧‧‧半導體封裝體
10、10a、10b‧‧‧基板
11、11a、11b‧‧‧配線
12‧‧‧接地電極
13a、13b‧‧‧上下連接電極
20、20a‧‧‧半導體晶片
21、21a‧‧‧電極端子
22、22a‧‧‧凸塊
30、30a、30b‧‧‧樹脂層
31‧‧‧溝槽
31a‧‧‧孔
32‧‧‧屏蔽材
33‧‧‧銲珠
34‧‧‧連接通孔
301、301a、301b‧‧‧樹脂層之表面
40、40b、40c、40d、40e‧‧‧上模
41、41b、41d、51b‧‧‧保持部
50、50b、50d、500、500a‧‧‧下模
51、41b、41d‧‧‧腔室
52、42b、42d‧‧‧側閘口
53、43b、53c、43d、53e‧‧‧突起銷
54、54a、44b、44d‧‧‧頂出銷
55、55a、45b、45d‧‧‧頭部
56、46b、56c、46d、56e‧‧‧魚眼坑部
57、47b、57c、47d、57e‧‧‧貫通孔
58、58a‧‧‧凸緣部
501、501a‧‧‧腔室側面構件
502、502a‧‧‧腔室底面構件
503、503a‧‧‧基座板
504、504a、505、505a‧‧‧彈性構件
61、61b、61c‧‧‧基板
61d、61e‧‧‧單片基板
62、62b、62c、62d、62e‧‧‧半導體晶片
63、63b、63c、63d、63e‧‧‧上下連接電極
64、64b、64c、64d、64e‧‧‧樹脂材料
65、65b、65c、65d、65e‧‧‧樹脂層
66、66b、66d‧‧‧閘口部
67‧‧‧預備孔
68、68b、68c、68d、68e‧‧‧孔
651、651b、651c、651d、651e‧‧‧樹脂層之表面
652‧‧‧殘留樹脂層
700、700a‧‧‧脫模膜
800‧‧‧貫通孔
801‧‧‧金屬框架
802‧‧‧黏著片
圖1，係形成有一般的屏蔽用溝槽之半導體封裝體之構造例的剖面圖(a)及俯視圖(b)。
圖2，係在TMV法之PoP型之晶片積層構造之一例中，在下側封裝體鑲有銲珠之狀態的剖面圖(a)及在下側封裝體積層連接有上側封裝體之狀態的剖面圖(b)。
圖3，係本發明之一實施形態之電子零件封裝體之製造方法的第1步驟之第1階段(a)、第2階段(b)、第3階段(c)及第4階段(d)。
圖4，係同一實施形態中的具備有突起銷之頂出銷的立體圖(a)及其變形例(b)。
圖5，係在同一實施形態中形成之預備孔的剖面圖(a)及藉由加工使該預備孔之深度增大所形成之孔的剖面圖(b)。
圖6，係電子零件封裝體之製造方法的另一例中的第1階段(a)、第2階段(b)、第3階段(c)及第4階段(d)。
圖7，係電子零件封裝體之製造方法的再另一例中的第1階段(a)、第2階段(b)及第3階段(c)。
圖8，係在中空區域配置有複數個單片基板之狀態的金屬板及黏著片之俯視圖(a)及剖面圖(b)。
圖9，係密封複數個單片基板之電子零件封裝體之製造方法之一例中的第1階段(a)、第2階段(b)、第3階段(c)及第4階段(d)。
圖10，係密封複數個單片基板之電子零件封裝體之製造方法之再另一例中的第1階段(a)、第2階段(b)及第3階段(c)。
以下，針對本發明之一實施形態之電子零件封裝體之製造方法，參照圖3~圖5進行說明。在以下之記載中，對於具有與較先說明的圖式相同或類似功能之構件，在相同或類似符號之尾末適當地附加既定之字符而加以區分，並省略其說明。另外，在本實施形態中雖針對TMV法之PoP型之晶片積層構造中採用之通孔用孔之形成方法進行說明，但如下述般，關於屏蔽用溝槽之形成亦可適用類似的方法。
在圖3中，表示用於說明本發明之第1步驟的各階段之剖面圖。另外，關於用於將半導體晶片62鑲於基板61上之電極端子、配線及凸塊則省略圖示。
首先，如圖3(a)所示般，預先對具備有可保持在已使基板61上下反轉之狀態(亦即，鑲於基板61上之半導體晶片62與上下連接電極63成為下面側的狀態)的保持部41的上模40、及具備有腔室51之下模50加熱至既定的(樹脂材料64之熔點以上之)溫度(亦在下述之各例中進行模具之事前加熱)。接著，使下模50相對於已固定之上模40上升(圖中的黑粗箭頭方向)，且如圖3(b)般抵接，並緊固模具。然後，從設於下模50之側閘口(side gate)52將樹脂材料64填充於腔室51。另外，亦可利用用於防止脫模時樹脂材料64附著於下模50的脫模膜被覆腔室51，但省略圖示。
在腔室51之底部，在與基板61上之上下連接電極63對向的位置，設置複數個具有既定高度之突起銷53。上述既定高度，因腔室51之深度或上下連接電極63之厚度等而有所不同，但如圖3(b)所示般較佳為設成在已使上下之模具40、50抵接且緊固模具時，相對於相對向之上下連接電極63形成例如100~300μm之間隙程度的高度。
此外，在腔室51之底部設置具有魚眼坑(spot face)部56的貫通孔57，而在第1步驟之前，從圖中上方向將頂出銷54插通於貫通孔57，將頂出銷54之頭部55收容於魚眼坑部56。魚眼坑部56之深度或頭部55之高度、及該等之形狀，較佳為：以在已將頭部55收容於魚眼坑部56時，頭部55之上面與腔室51之底面成為同一水平面之方式而適當地決定。在經過樹脂材料64硬化所需之既定時間後，如圖3(c)般，在維持使基板61保持在上模40之保持部41的狀態下使下模50下降(圖中的白粗箭頭方向)並且對頂出銷54施加圖中的黑細箭頭方向之力以進行開模。一旦從該狀態進一步使下模50下降，則將在樹脂層65(相當於本發明之密封樹脂)之表面651、在上下連接電極63之緊鄰上方(圖3中為下側)形成有預備孔67之封裝構造體，在藉由保持部41保持的狀態下取出(圖3(d))。關於從側閘口52脫模之閘口部66可以任意步驟去除。
另外，在本實施形態中，亦在頂出銷54之頭部55設置有突起銷53。圖4(a)中表示頂出銷54之放大立體圖。突起銷53，較佳為：以容易從樹脂層65脫模之方式，具有例如5度左右之拔出斜度(錐度)。此外，頭部55之上面形狀不限於該圖式中所示般之圓形，如圖4(b)中所示之頭部55a般，亦可為藉由設成圓的一部分欠缺的形狀、或者橢圓形或其他多角形，而防止頂出銷54a之旋動導致突起銷53之位置偏移。
圖5(a)中表示藉由圖3中所示之第1步驟及圖4中所示之突起銷53而形成之預備孔67之剖面圖。另外，在該圖中，圖中的上下係與圖3顛倒。預備孔67，其最深部未到達上下連接電極63，而在此時點，上下連接電極63成為藉由殘留樹脂層652被覆、保護的狀態。
藉由對該預備孔67施以研磨加工或低強度之雷射加工，去除該預備孔67之底部與上下連接電極63上面之間的殘留樹脂層652，如圖5(b)所示般使上下連接電極63露出。藉由該第2步驟，形成與圖2所示之孔31a發揮相同功能之孔68。亦即，在將預備孔67之深度設為D1、孔68之深度設為D2、殘留樹脂層652之厚度設為T(較佳為100~300μm)時，T=D2-D1成立。
研磨加工，由於可正確控制高度方向(圖5中的上下方向)之切削深度，因此難以使上下連接電極63或基板61破損、或不會有雷射加工時所產生之填料粒子的殘留等，因此特別適合作為第2步驟中採用之加工法。此外，根據本實施形態，由於進行切削之殘留樹脂層652之厚度較小因此能抑制切削器具之耗損。
此外，在第2步驟中使用雷射加工的情形時，亦由於熔融之殘留樹脂層652之厚度較小因此能夠抑制雷射強度，且能夠減少上下連接電極63或基板61之破損。
因此，藉由以上說明之第1及第2步驟，能夠在不使上下連接電極63或基板61破損之下，在半導體封裝體之樹脂層65之表面651形成連接通孔用之孔68。
另外，圖2、圖3及圖5所示之上下連接電極13a、13b及63之組成係與一般的配線電極相同，該等名稱係為了便於表示功能性特徵。
[變形例]
在上述之實施形態中，由於頂出銷54具有較棒狀之芯部大徑之頭部 55，因此雖在腔室51之底部設有魚眼坑部56，但頭部55亦可與頂出銷54之芯部同徑。亦即，在頂出銷54整體為棒狀之銷的情形時無需魚眼坑部56，且亦可使頂出銷54從圖中下方向插通於貫通孔57。在該情形，只要在頂出銷54之下部設置防止落下用之支承體即可。
此外，亦可將圖3及圖4中所示之突起銷53之高度，變更為到達相對向之上下連接電極63，且僅以模具成形形成孔68。或者，亦可僅以研磨加工形成孔68。
[形成屏蔽用之溝槽的情形之構成例]
在上述之實施形態中，雖已針對形成連接通孔用之孔的方法進行了說明，但在將屏蔽用之溝槽形成於樹脂層的情形時，只要在第1步驟中，將對應溝槽圖案之線狀之突起設於腔室51之底部即可。關於第2步驟，係與上述之實施形態相同。
作為進一步應用之例，亦可在形成有對應上下連接電極之配線圖案而非接地電極之配線圖案的前提下，在該預備溝槽上之任意位置施以研磨加工或雷射加工而使電極露出，成為連接通孔用之孔。
此外，亦可利用雷射加工形成預備孔或預備溝槽，接著施以研磨加工。
上述中，提及到亦可變更突起銷53之高度並僅以模具成形形成孔68的內容。以下記載其具體例。
[僅以模具成形形成孔的情形：構成例1-1]
參照圖6，針對僅以模具成形形成孔的情形之構成之一例進行說明。在圖6中雖模具之上下係與圖3顛倒，但例如上模40b與下模50b在成形步驟中的功能係為同等，以上下哪一個模保持基板61b均可。但是，突起銷43b必須設在與保持基板61b之模相對向之模。
在本構成例中，在以下模50b之保持部51b保持基板61b的狀態下(圖6(a))使下模50b上升(圖中的黑粗箭頭方向)而使上模40b與下模50b抵接且緊固模具時，突起銷43b之前端與上下連接電極63b抵接(圖6(b))。亦即，突起銷43b之高度，與從已緊固模具之狀態中的腔室41b之頂面至上下連接電極63b之上面的距離相等。因此，在樹脂材料64b硬化後，如圖6(c)般在維持使基板61b保持於下模50b之保持部51b的狀態下使下模50b下降(圖中的白粗箭頭方向)，並且對頂出銷44b施加圖中的白細箭頭方向之力以進行開模，一旦進一步使下模50b下降而使樹脂層65b(相當於本發明之密封樹脂)從上模40b脫模(圖6(d))，則在樹脂層65b之表面651b形成到達上下連接電極63b之孔68b。
根據本構成，藉由分別使突起銷43b抵接於複數個上下連接電極63b，而將基板61b固定在保持部51b之底面。因此，能夠抑制基板61b之熱彎曲。此外，如上述般藉由決定突起銷43b之高度，能夠抑制孔68b之形成的作業量。
[僅以模具成形形成孔的情形：構成例1-2]
參照圖7，針對僅以模具成形形成孔的情形之另一構成例進行說明。雖在圖3及圖6中已針對藉由轉移模製成形(transfer molding)形成樹脂層65及 65b的例子進行了說明，但在本構成例中則是藉由壓縮成形形成樹脂層65c。本構成例中的壓縮成形模係由上模40c與下模500構成。在上模40c設置有未圖示之基板設定部，而將基板61c以半導體晶片62c與下模500對向之方式固定在該基板設定部。
在下模500，包含有腔室側面構件501、腔室底面構件502、及用於集合該等並使其上下動的基座板503。在腔室底面構件502，設置具有魚眼坑部56c之貫通孔57c，而在該貫通孔57c，從圖中下方插通具有凸緣部58的突起銷53c，凸緣部58收容於魚眼坑部56c。貫通孔57c，穿通與基板61c上之上下連接電極63c對向之位置。腔室側面構件501及突起銷53c與基座板503，透過藉由螺旋彈簧等實現之彈性構件504及505而連接。
首先，如圖7(a)所示般，在由腔室側面構件501及腔室底面構件502構成之下模腔室(符號省略)供應既定量之樹脂材料64c，使下模500上升(圖中黑箭頭方向)。另外，亦可在樹脂材料64c之供應前，在構成上述下模腔室之面及其周邊以如該圖所示般吸附固定脫模膜700。藉此，使樹脂層65c之脫模變容易。
如此般一旦使下模500上升，則首先突起銷53c與上下連接電極63c抵接並壓接，接著腔室側面構件501之上面與保持於上模40c之基板61c之周緣部抵接並緊固模具。接著，一旦使基座板503上升，則半導體晶片62c浸漬在樹脂材料64c中，腔室底面構件502，藉由對樹脂材料64c加壓而進行壓縮成形(圖7(b))。此時，由於突起銷53c與上下連接電極63c之抵接面藉由彈性構件505之彈性力而壓接，因此防止(因加熱而熔融之)樹脂材料64c往該抵接面浸入。在樹脂材料64c硬化後，一旦使下模500下降 (圖中白箭頭方向)，則能夠獲得藉由壓縮成形而在樹脂層65c之表面651c形成有孔68c的半導體封裝體(圖7(c))。另外，腔室側面構件501及突起銷53c，藉由彈性構件504及505之彈性力，而相對於基座板503恢復至原位置。
根據本構成，能夠藉由壓縮成形獲得與上述之構成例1-1同樣之效果。
另外，亦可在突起銷53c與上下連接電極63c之抵接前，腔室側面構件501之上面與基板61c之周緣部抵接，其順序不設限。此外，只要在突起銷53c壓接於上下連接電極63c時，以上下連接電極63c不破損之方式，將彈性構件505之彈性力適當地調節即可。
[以複數個單片基板作為一封裝體進行密封的情形：構成例2-1]
在已配置於一個基板上之複數個電子零件之中，有時亦存在包含有不良品的情況。在因如此般之部分的不良品產生而使良率降低的情形，被採用在樹脂密封步驟之前將基板切斷成單片並判別良品與不良品，僅對良品之單片基板進行樹脂密封的手法。作為如此般之手法中的樹脂密封步驟之前階段，例如圖8所示般，從金屬框架801之背面黏貼黏著片802，在露出於上述貫通孔800內之黏著片802之黏著層上載置單片基板61d，其中，該金屬框架801，具有形成可在水平方向配置複數個單片基板61d之中空區域的矩形狀之貫通孔800。圖8(b)係圖8(a)之B-B’線剖面圖。將如此般黏著固定有複數個單片基板61d之金屬框架801及黏著片802設定在成形模以進行樹脂密封。
然而，由於單片基板61d黏著固定在黏著片802上，因此有 時會有因成形時之樹脂流動而產生水平面內之位置偏移的情況。如此般之位置偏移被發現在轉移模製成形中特別明顯，而恐有在將製品就每一封裝體進行切斷時，對密封固定在與事前決定之位置不同的位置之單片基板61d誤切斷之虞。此外，在藉由模具之腔室底面上之突起銷而在樹脂層形成預備孔或孔時，亦存在有因單片基板61d之位置偏移，而無法在上下連接電極之緊鄰上方形成預備孔或孔之類的問題。
因此，本發明者們提出了如圖9所示般之成形方法。首先，如圖9(a)般在下模50d之保持部51d保持有金屬框架801及黏著片802的狀態下，使下模50d上升(圖中的黑粗箭頭方向)並使上模40d與下模50d抵接且緊固模具。藉此，如圖9(b)所示般，突起銷43d之前端與上下連接電極63d之上面抵接。在該狀態下，在腔室41d(及下模50d側中的金屬框架801之貫通孔800內)填充樹脂材料64d，在該樹脂材料64d硬化後，如圖9(c)般，在下模50d之保持部51d維持保持有金屬框架801及黏著片802的狀態下使下模50d下降(圖中的白粗箭頭方向)，並且對頂出銷44d施加圖中的白細箭頭方向之力以進行開模，一旦使下模50d進一步下降而使樹脂層65d(相當於本發明之密封樹脂)從上模40d脫模(圖9(d))，則在樹脂層65d之表面651d形成到達上下連接電極63d之孔68d。
根據本構成，由於在樹脂材料64d之填充前，突起銷43d之前端與上下連接電極63d抵接，因此單片基板61d及黏著片802由突起銷43d與保持部51d而夾持，黏著片802上之單片基板61d之位置被固定。因此，能夠防止起因於樹脂流動所造成的在黏著片802上之單片基板61d之位置偏移。此外，與上述之構成例1-1及1-2同樣地，亦具有抑制熱彎曲之效 果。
[以複數個單片基板作為一封裝體進行密封的情形：構成例2-2]
亦在本例中，可適用類似於上述之構成例1-2的構成。關於與上述構成例1-2同樣之部分則適當地省略說明。如圖10(a)所示般，首先，使用由上模40e與下模500a構成之壓縮成形模，且將黏著固定有複數個單片基板61e之金屬框架801及黏著片802固定在上模40e所具備之未圖示之設定部。接著，使腔室側面構件501a、突起銷53e分別與金屬框架801、上下連接電極63e抵接。在此時點，單片基板61e及黏著片802由突起銷53e與上模40e之設定部所夾持，在黏著片802上之單片基板61e之位置被固定。進一步地，在圖10(b)所示之狀態中，藉由彈性構件505a之彈性力，而增大對單片基板61e及黏著片802之夾持壓力。
根據本構成，能夠藉由壓縮成形獲得與上述之構成例2-1同樣之效果。
另外，上述之實施形態及應用例係本發明之一例，即便是在本發明之趣旨之範圍內適當地進行變更、修改、追加、組合，當然亦包含在本申請專利範圍中。
61‧‧‧基板
63‧‧‧上下連接電極
65‧‧‧樹脂層
67‧‧‧預備孔
68‧‧‧孔
651‧‧‧樹脂層之表面
652‧‧‧殘留樹脂層

Claims (3)

  1. 一種電子零件封裝體之製造方法，係在密封已配設在基板上之電子零件及電極墊的密封樹脂之表面上，形成到達該電極墊之溝槽或孔，其特徵在於，包含：(a)在該密封樹脂之表面上的供形成該溝槽或孔之位置，藉由模具成形而形成未到達該電極墊的預備溝槽或預備孔的第1步驟；以及(b)藉由使在該第1步驟中形成的預備溝槽或預備孔之深度增大之加工而使該電極墊露出的第2步驟。
  2. 如申請專利範圍第1項之電子零件封裝體之製造方法，其中，該第1步驟，包含以下步驟：使用一模具、與在腔室底部具備有具有低於該溝槽或孔之深度的高度之突起銷的另一模具，使從背面側保持該基板之該一模具與該另一模具抵接且緊固模具，並在該腔室中填充樹脂材料。
  3. 如申請專利範圍第2項之電子零件封裝體之製造方法，其中，在該第1步驟中，藉由設置在可從該腔室之底面突出之頂出銷之頭部頂面的該突起銷而形成該預備溝槽或預備孔。
TW104113508A 2014-07-18 2015-04-28 電子零件封裝體之製造方法 TWI576931B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014148258A JP6242763B2 (ja) 2014-07-18 2014-07-18 電子部品パッケージの製造方法

Publications (2)

Publication Number Publication Date
TW201604976A true TW201604976A (zh) 2016-02-01
TWI576931B TWI576931B (zh) 2017-04-01

Family

ID=55248958

Family Applications (2)

Application Number Title Priority Date Filing Date
TW104113508A TWI576931B (zh) 2014-07-18 2015-04-28 電子零件封裝體之製造方法
TW106100987A TWI644372B (zh) 2014-07-18 2015-04-28 電子零件封裝體之製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW106100987A TWI644372B (zh) 2014-07-18 2015-04-28 電子零件封裝體之製造方法

Country Status (4)

Country Link
JP (1) JP6242763B2 (zh)
KR (2) KR101724199B1 (zh)
CN (2) CN105321831B (zh)
TW (2) TWI576931B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102592327B1 (ko) 2018-10-16 2023-10-20 삼성전자주식회사 반도체 패키지
TWI729453B (zh) * 2019-08-14 2021-06-01 華暉興業有限公司 功率模組之結構改良
CN112992836B (zh) * 2019-12-12 2023-01-17 珠海格力电器股份有限公司 一种铜桥双面散热的芯片及其制备方法
CN112017976B (zh) * 2020-11-02 2021-02-05 甬矽电子(宁波)股份有限公司 光电传感器封装结构制作方法和光电传感器封装结构

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001244609A (ja) * 2000-02-25 2001-09-07 Sony Corp 配線基板の製造方法及びそれにより得られた配線基板
JP2002124527A (ja) * 2000-10-16 2002-04-26 Sony Corp チップ状電子部品の製造方法、及びその製造に用いる疑似ウェーハの製造方法
JP3560585B2 (ja) * 2001-12-14 2004-09-02 松下電器産業株式会社 半導体装置の製造方法
US6900531B2 (en) * 2002-10-25 2005-05-31 Freescale Semiconductor, Inc. Image sensor device
US7944034B2 (en) * 2007-06-22 2011-05-17 Texas Instruments Incorporated Array molded package-on-package having redistribution lines
JP5215605B2 (ja) 2007-07-17 2013-06-19 ラピスセミコンダクタ株式会社 半導体装置の製造方法
JP2009302505A (ja) * 2008-05-15 2009-12-24 Panasonic Corp 半導体装置、および半導体装置の製造方法
US8030750B2 (en) * 2009-11-19 2011-10-04 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8039275B1 (en) * 2010-06-02 2011-10-18 Stats Chippac Ltd. Integrated circuit packaging system with rounded interconnect and method of manufacture thereof
JP5674346B2 (ja) * 2010-06-15 2015-02-25 ルネサスエレクトロニクス株式会社 半導体装置の製造方法、半導体装置、半導体装置の保管方法、半導体製造装置
US20120080787A1 (en) * 2010-10-05 2012-04-05 Qualcomm Incorporated Electronic Package and Method of Making an Electronic Package
JP5237346B2 (ja) * 2010-10-14 2013-07-17 Ｔｏｗａ株式会社 半導体チップの圧縮成形方法及び圧縮成形型
KR20120041020A (ko) * 2010-10-20 2012-04-30 하나 마이크론(주) 반도체 패키지 및 그 제조 방법
KR20120042240A (ko) * 2010-10-25 2012-05-03 삼성전자주식회사 Ｔｍｖ 패키지온패키지 제조방법
KR101075241B1 (ko) * 2010-11-15 2011-11-01 테세라, 인코포레이티드 유전체 부재에 단자를 구비하는 마이크로전자 패키지
US8461691B2 (en) * 2011-04-29 2013-06-11 Infineon Technologies Ag Chip-packaging module for a chip and a method for forming a chip-packaging module
US8658464B2 (en) * 2011-11-16 2014-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. Mold chase design for package-on-package applications
TWI471952B (zh) * 2012-07-18 2015-02-01 矽品精密工業股份有限公司 晶片尺寸封裝件之製法

Also Published As

Publication number Publication date
CN105321831A (zh) 2016-02-10
CN105321831B (zh) 2018-07-06
TW201719778A (zh) 2017-06-01
KR101807464B1 (ko) 2017-12-08
CN108962768B (zh) 2022-04-29
CN108962768A (zh) 2018-12-07
TWI644372B (zh) 2018-12-11
TWI576931B (zh) 2017-04-01
KR20170040150A (ko) 2017-04-12
JP6242763B2 (ja) 2017-12-06
KR101724199B1 (ko) 2017-04-06
KR20160010305A (ko) 2016-01-27
JP2016025212A (ja) 2016-02-08

Similar Documents

Publication Publication Date Title
TWI576931B (zh) 電子零件封裝體之製造方法
US10679951B2 (en) Chip-on-substrate packaging on carrier
US7377031B2 (en) Fabrication method of semiconductor integrated circuit device
CN101499445A (zh) 半导体器件及其制造方法
WO2011102095A1 (ja) モジュールの製造方法
JP2012028484A (ja) モジュールと、その製造方法
KR20070067007A (ko) 반도체 장치
JP2011171540A (ja) モジュールの製造方法
JP6567016B2 (ja) 電子部品パッケージの製造方法
JPH0296343A (ja) 混成集積回路装置の製造方法
TW201628107A (zh) 半導體裝置之製造方法
TWI658518B (zh) 電路零件的製造方法及電路零件
JP2793766B2 (ja) 導電ペースト転写方法
JP2005150350A (ja) 半導体装置の製造方法
JP2012049419A (ja) モジュールと、その製造方法
JP2021141251A (ja) 電子部品の切削方法、部品の除去方法及び電子機器の製造方法
JP2012084766A (ja) モジュールの製造方法
KR20060134602A (ko) 칩 대체물을 이용하는 반도체 패키지의 압축 몰딩 방법
JP6610460B2 (ja) 電子装置、及び、電子装置の製造方法
JP2012195397A (ja) 部品内蔵基板の製造方法
JP2001007237A (ja) 樹脂モールドｂｇａ型半導体装置及びその製造方法
JP2005243683A (ja) 樹脂封止型及び樹脂封止方法
JP2012114305A (ja) ダミーフレーム及び樹脂モールド方法
JP2007335445A (ja) 半導体装置の製造方法
JP2012028485A (ja) モジュールの製造方法