KR20060134602A - 칩 대체물을 이용하는 반도체 패키지의 압축 몰딩 방법 - Google Patents

칩 대체물을 이용하는 반도체 패키지의 압축 몰딩 방법 Download PDF

Info

Publication number
KR20060134602A
KR20060134602A KR1020050054408A KR20050054408A KR20060134602A KR 20060134602 A KR20060134602 A KR 20060134602A KR 1020050054408 A KR1020050054408 A KR 1020050054408A KR 20050054408 A KR20050054408 A KR 20050054408A KR 20060134602 A KR20060134602 A KR 20060134602A
Authority
KR
South Korea
Prior art keywords
chip
molding
substitute
molding resin
cavity
Prior art date
Application number
KR1020050054408A
Other languages
English (en)
Inventor
이용관
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050054408A priority Critical patent/KR20060134602A/ko
Publication of KR20060134602A publication Critical patent/KR20060134602A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Casting Or Compression Moulding Of Plastics Or The Like (AREA)

Abstract

본 발명은 칩 대체물을 이용하는 반도체 패키지의 압축 몰딩 방법에 관한 것이다. 종래의 압축 몰딩 방법에서는 기판 결함 부위에 칩이 부착되지 않기 때문에, 칩 부피만큼 몰딩 수지가 부족하여 불완전 몰딩 불량이 발생한다. 본 발명의 압축 몰딩 방법은 기판의 결함 부위에 칩과 유사한 크기로 부착된 칩 대체물을 이용하여 불완전 몰딩 불량을 방지할 수 있다. 따라서 본 발명의 압축 몰딩 방법은 몰딩 수지의 공급량을 조절할 필요 없이 현재의 설비 수준으로 압축 몰딩의 양산 대응을 가능하게 하고, 패키지의 박형화 추세에 부응하여 기존의 트랜스퍼 몰딩을 대체할 수 있다.
압축 몰딩(compression molding), 몰딩 수지, 인쇄회로기판, 결함 부위, 칩 대체물, 수지 미충진

Description

칩 대체물을 이용하는 반도체 패키지의 압축 몰딩 방법{compression molding method of semiconductor package using substitute for chip}
도 1a와 도 1b는 종래 기술에 따른 압축 몰딩 방법에서 상하부 금형의 결합 전 상태 및 결합 후 상태를 각각 나타내는 단면도들이다.
도 2는 본 발명의 실시예에 따른 반도체 패키지의 압축 몰딩 방법을 나타내는 공정 흐름도이다.
도 3a는 결함 부위가 있는 인쇄회로기판을 부분적으로 나타내는 평면도이다.
도 3b는 도 3a의 ⅢB-ⅢB 선을 따라 절단한 단면도로서, 칩 대체물이 부착된 인쇄회로기판을 나타내는 도이다.
도 4a와 도 4b는 본 발명의 실시예에 따른 압축 몰딩 방법에서 상하부 금형의 결합 전 상태 및 결합 후 상태를 각각 나타내는 단면도들이다.
<도면에 사용된 참조 번호의 설명>
10: 인쇄회로기판 11: 반도체 칩
12: 금속 와이어 13: 결함 부위
14: 절단선 21: 하부 금형
22: 상부 금형 23: 캐버티(cavity)
24: 몰딩 수지 25: 릴리스 필름(release film)
26: 수지 미충진 공간 30: 칩 대체물
본 발명은 반도체 패키지 제조 기술에 관한 것으로서, 더욱 상세하게는 반도체 패키지의 압축 몰딩 방법에 관한 것이다.
일반적으로 반도체 패키지의 제조 공정은 리드 프레임 또는 인쇄회로기판 등의 기판에 반도체 칩을 부착하는 칩 부착 공정, 금속 와이어 등으로 반도체 칩과 기판을 전기적으로 연결하는 전기적 연결 공정, 몰딩 수지로 반도체 칩을 밀봉하는 몰딩 공정 등을 포함한다. 특히, 몰딩 공정은 반도체 칩과 금속 와이어 등을 외부의 충격, 열, 수분 등으로부터 보호하기 위하여 에폭시 몰딩 화합물(epoxy molding compound; EMC)과 같은 몰딩 수지로 둘러싸는 공정이다.
반도체 패키지의 제조 공정에서 통상적으로 적용되는 몰딩 방식은 트랜스퍼 몰딩(transfer molding)이다. 트랜스퍼 몰딩은 용융된 몰딩 수지를 런너(runner)와 게이트(gate)를 통하여 몰드 금형의 캐버티(cavity) 안으로 주입함으로써, 캐버티 안에 놓여진 반도체 칩을 밀봉하는 방식이다. 그런데 패키지가 박형화됨에 따라 칩 상단과 몰드 금형 사이의 틈은 점점 좁아지고 있고, 이로 인하여 몰딩 수지의 흐름은 캐버티 내부의 영역별로 차이가 발생한다. 이와 같은 차이는 부분적으로 몰딩 수지의 미충진을 초래함으로써 결국 불완전 몰딩 불량의 원인이 되고 있다.
이러한 현상은 패키지 박형화에 따른 트랜스퍼 몰딩의 문제이며, 특히 여러 개의 패키지들을 한 캐버티 안에서 동시에 몰딩하는 어레이 몰딩(array molding) 공정의 경우나, 한 패키지 안에 여러 개의 칩들이 포함된 멀티 칩 패키지(multi chip package; MCP)의 경우에 더욱 심하게 나타나고 있다.
트랜스퍼 몰딩의 문제를 해결하기 위하여 최근 연구되고 있는 것 중의 하나가 압축 몰딩(compression molding) 방식이다. 압축 몰딩은 하부 금형의 캐버티에 몰딩 수지 분말을 채우고 용융시킨 후(또는 액상 몰딩 수지를 채우고 가열시킨 후) 상부 금형과 하부 금형을 결합함으로써, 상부 금형 쪽에 위치한 반도체 칩을 몰딩 수지 안에 바로 담그는 방식이다. 압축 몰딩은 트랜스퍼 몰딩과 달리 캐버티 내부에서 몰딩 수지의 흐름이 없기 때문에, 칩 상단과 몰드 금형 사이의 틈이 좁더라도 수지 미충진에 의한 불완전 몰딩의 발생 가능성이 크게 감소한다. 따라서 압축 몰딩은 패키지의 박형화 추세에 부응하는 적절한 방안이 될 수 있다.
그러나 이러한 장점에도 불구하고 압축 몰딩이 트랜스퍼 몰딩을 대체하여 상용화되려면 먼저 해결해야 할 과제들이 남아 있다. 그 중의 하나가 기판에 결함 부위가 있을 때의 불완전 몰딩 불량의 문제이다. 이하, 도면을 참조하면서 이에 대하여 설명한다.
도 1a와 도 1b는 종래 기술에 따른 압축 몰딩 방법에서 상하부 금형의 결합 전 상태와 결합 후 상태를 각각 나타내는 단면도들이다.
먼저 도 1a를 참조하면, 인쇄회로기판(10)에는 반도체 칩(11)이 물리적으로 부착되고 금속 와이어(12)에 의해 전기적으로 연결된다. 인쇄회로기판(10)은 제조 과정에서 공정 불량 등의 이유로 결함 부위(13)를 포함할 수 있고, 이러한 결함 부 위(13)에는 반도체 칩(11)이 부착되지 않는다. 인쇄회로기판(10) 대신에 리드 프레임이 사용되는 경우도 마찬가지이다.
하부 금형(21)에는 캐버티(23, cavity)가 형성되어 있으며, 캐버티(23) 안에는 몰딩 수지(24)를 채워 넣는다. 몰딩 수지(24)는 분말 형태로 채워진 후 용융되거나 또는 액상 형태로 채워진 후 가열된다. 상부 금형(22)은 진공 압력을 이용하여 인쇄회로기판(10)을 고정한다. 이 때 인쇄회로기판(10)에 부착된 반도체 칩(11)은 캐버티(23) 쪽을 향한다. 한편, 몰딩 수지(24)를 채우기 전에 캐버티(23)의 표면을 릴리스 필름(25, release film)으로 덮을 수 있다.
이어서 도 1b에 도시된 바와 같이, 상부 금형(22)과 하부 금형(21)을 서로 결합시킨다. 따라서 인쇄회로기판(10)에 부착된 반도체 칩(11)과 금속 와이어(12)는 용융된 몰딩 수지(24) 안에 잠긴다. 용융된 몰딩 수지(24)는 상하부 금형(21, 22)의 결합에 따른 압축력에 의하여 경화된다.
이상과 같이 이루어지는 종래의 압축 몰딩 방법에서, 캐버티(23) 안에 채워지는 몰딩 수지(24)의 양은 일정하게 정해져 있다. 그리고 그 정해진 양은 인쇄회로기판(10)에 결함 부위(13)가 없고 반도체 칩(11)들이 모두 부착된 상태를 전제로 한다. 따라서 인쇄회로기판(10)에 결함 부위(13)가 있는 경우에는 반도체 칩이 부착되지 않기 때문에 칩 부피만큼 몰딩 수지(24)의 양이 부족해진다. 결국, 상하부 금형(21, 22)을 결합하여 압축 몰딩을 완료했을 때, 몰딩 수지(24)의 부족량만큼 수지 미충진 공간(26)이 생기는 불완전 몰딩 불량을 초래한다.
인쇄회로기판(10)의 결함 부위(13) 유무와 범위에 따라 캐버티(23)에 채워 넣는 몰딩 수지(24)의 양을 조절할 수 있으면, 불완전 몰딩 불량의 문제를 해결할 수 있을 것이다. 그러나 몰딩 수지(24)의 자동 공급까지는 현재의 설비 수준으로도 가능하지만, 각 캐버티(23)마다 몰딩 수지(24)의 양을 다르게 조절하면서 공급하는 데까지는 이르지 못하고 있다.
따라서 본 발명의 목적은 반도체 패키지의 기판에 결함 부위가 있을 때 몰딩 수지의 공급량을 조절할 필요 없이 불완전 몰딩 불량을 방지할 수 있는 압축 몰딩 방법을 제공하기 위한 것이다.
본 발명의 다른 목적은 패키지 박형화 추세에 부응하여 양산 대응이 가능한 압축 몰딩 방법을 제공하기 위한 것이다.
이러한 목적들을 달성하기 위하여, 본 발명은 기판의 결함 부위에 부착된 칩 대체물을 이용하는 반도체 패키지의 압축 몰딩 방법을 제공한다.
본 발명에 따른 반도체 패키지의 압축 몰딩 방법은 (a) 기판에 결함 부위가 존재하는지 판별하는 단계와, (b) 결함 부위가 존재할 경우, 결함 부위에 반도체 칩과 유사한 크기의 칩 대체물을 부착하는 단계와, (c) 칩 대체물이 부착된 기판을 상부 금형에 고정하는 단계와, (d) 하부 금형의 캐버티에 몰딩 수지를 채우고 용융시키는 단계, 및 (e) 상부 금형과 하부 금형을 서로 결합하여 몰딩 수지를 경화시키는 단계를 포함하여 구성된다.
본 발명에 따른 반도체 패키지의 압축 몰딩 방법에 있어서, 칩 대체물은 합 성수지 소재로 형성되는 것이 바람직하며, (d) 단계는 분말 형태의 몰딩 수지를 캐버티에 채운 후 용융시키는 단계이거나 또는 액상 형태의 몰딩 수지를 캐버티에 채운 후 용융 온도로 가열시키는 단계일 수 있다.
실시예
이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.
실시예를 설명함에 있어서 본 발명이 속하는 기술 분야에 익히 알려져 있고 본 발명과 직접적으로 관련이 없는 기술 내용에 대해서는 설명을 생략한다. 이는 불필요한 설명을 생략함으로써 본 발명의 요지를 흐리지 않고 보다 명확히 전달하기 위함이다. 마찬가지의 이유로 첨부 도면에 있어서 일부 구성요소는 과장되거나 생략되거나 또는 개략적으로 도시되었으며, 각 구성요소의 크기는 실제 크기를 전적으로 반영하는 것이 아니다. 각 도면에서 동일한 또는 대응하는 구성요소에는 동일한 참조 번호를 부여하였다.
도 2는 본 발명의 실시예에 따른 반도체 패키지의 압축 몰딩 방법을 나타내는 공정 흐름도이다.
도 2에 도시된 바와 같이, 압축 몰딩 방법은 인쇄회로기판에 결함 부위가 존재하는지 판별하는 단계로부터 출발한다. 만약 결함 부위가 없다면 통상적인 압축 몰딩 공정을 그대로 진행한다. 그러나 만약 결함 부위가 있을 경우에는 그 결함 부위에 칩 대체물을 부착하는 단계를 먼저 거친다. 칩 대체물의 부착 후, 상부 금형에는 인쇄회로기판을 고정하고, 하부 금형 캐버티에는 몰딩 수지 분말을 채워 용융 시킨다. 그런 다음, 상하부 금형을 서로 결합시키고 몰딩 수지를 경화시킴으로써 압축 몰딩 공정을 완료한다.
이러한 공정 흐름에 따라 이루어지는 본 실시예의 압축 몰딩 방법을 각 단계별로 좀 더 자세히 설명한다.
도 3a는 결함 부위가 있는 인쇄회로기판을 부분적으로 나타내는 평면도이다. 그리고 도 3b는 도 3a의 ⅢB-ⅢB 선을 따라 절단한 단면도로서, 칩 대체물이 부착된 인쇄회로기판을 나타내는 도이다.
도 3a와 도 3b를 참조하면, 패키지 제조 공정에 투입되는 인쇄회로기판(10)은 종종 결함 부위(13)를 포함하고 있다. 결함 부위(13)는 인쇄회로기판(10)의 제조 과정에서 공정 불량 등으로 인하여 발생하며, 예컨대 회로 배선의 결함, 배선 패드의 결함 등 정상적으로 기능하지 못하는 부위를 통칭한다. 회로 배선에 결함이 있을 경우 전기적으로 정상 동작이 되지 않으며, 배선 패드에 결함이 있을 경우에도 반도체 칩(11)과 접촉 불량을 일으켜 정상 동작이 이루어지지 않는다. 따라서 인쇄회로기판(10)에 결함 부위(13)가 있는지의 여부는 외관 검사, 전기적 검사 등을 통하여 쉽게 판별할 수 있다.
본 실시예는 인쇄회로기판(10)을 사용하는 경우에 해당하지만, 반도체 패키지의 기판으로서 인쇄회로기판 대신에 리드 프레임을 사용하는 경우에도 본 발명은 동일하게 적용될 수 있다. 리드 프레임의 경우, 결함 부위는 식각 공정의 불량 등으로 인하여 발생하는 리드의 형태 또는 두께 불균일 등을 포함한다.
몰딩 공정을 진행하기 전의 반도체 패키지는 반제품 상태이다. 즉, 인쇄회로 기판(10)에 반도체 칩(11)이 물리적으로 부착되고 전기적으로 연결된 상태이다. 물리적 부착은 예컨대 접착제(도시되지 않음)로, 전기적 연결은 예컨대 금속 와이어(13)로 이루어진다. 도면에 예시된 인쇄회로기판(10)은 여러 개의 반도체 칩(11)이 부착되어 있는 어레이 기판의 예이다. 참조 번호 14번은 몰딩 공정을 마친 후 각각의 개별 패키지로 분할할 때의 절단선을 가리킨다.
인쇄회로기판(10)의 결함 부위(13)에는 반도체 칩(11)을 부착하더라도 정상적인 패키지 제품으로 제조할 수 없기 때문에 일반적으로 반도체 칩을 부착하지 않는다. 이로 인하여 종래 기술에 따른 압축 몰딩 방법에서는 불완전 몰딩 불량이 발생하였다. 그러나 본 발명은, 도 3b에 도시된 바와 같이, 결함 부위(13)에 칩 대체물(30)이 부착된 인쇄회로기판(10)을 사용하여 압축 몰딩을 진행함으로써 종래의 문제를 해결할 수 있다.
인쇄회로기판(10)의 결함 부위(13)에 부착된 칩 대체물(30)은 반도체 칩(11)과 유사한 크기를 가진다. 칩 대체물(30)은 합성수지 소재, 예컨대 BT 계열, FR-4 계열, 에폭시 계열 등의 소재로 형성할 수 있다. 또한, 칩 대체물(30)은 접착제(도시되지 않음) 등을 이용하여 인쇄회로기판(10)에 부착할 수 있다.
인쇄회로기판(10)의 결함 부위(13)에 칩 대체물(30)을 부착한 후의 단계가 도 4a에 도시되어 있다. 도 4a는 본 발명의 실시예에 따른 압축 몰딩 방법에서 상하부 금형의 결합 전 상태를 나타내는 단면도이다.
도 4a를 참조하면, 상부 금형(22)에는 인쇄회로기판(10)을 고정하고, 하부 금형(21)의 캐버티(23)에는 몰딩 수지(24)를 채워 넣는다. 상부 금형(22)은 진공 압력을 이용하여 인쇄회로기판(10)을 고정할 수 있다. 인쇄회로기판(10)에 부착된 반도체 칩(11)은 캐버티(23) 쪽을 향한다. 몰딩 수지(24)는 예컨대 에폭시 몰딩 화합물(EMC)이며, 분말 형태로 캐버티(23) 안에 채워진 후 용융된다. 이 때, 하부 금형(21)은 80℃ 내지 130℃의 온도로 예열되며, 160℃ 내지 180℃의 용융 온도로 가열된다. 그러나 이 온도들은 몰딩 수지(24)의 종류에 따라 달라질 수 있다. 또한, 몰딩 수지(24)는 액상 형태로 캐버티(23) 안에 공급된 후 용융 온도로 가열될 수도 있다.
상부 금형(22)에 인쇄회로기판(10)을 고정하는 단계와 하부 금형(21)의 캐버티(23) 안에 몰딩 수지(24)를 공급하는 단계는 동시에 진행하거나 별도로 진행한다. 별도로 진행할 경우 그 순서에 제한은 없다. 한편, 경화 후의 몰딩 수지(24)와 하부 금형(21)간의 분리를 쉽게 하기 위하여 몰딩 수지(24)를 공급하기 전에 캐버티(23)의 표면을 릴리스 필름(25)으로 덮을 수 있다. 릴리스 필름(25)은 진공 압력에 의하여 하부 금형(21)에 고정할 수 있다.
캐버티(23) 안에 채워진 몰딩 수지(24)를 용융시킨 후, 상하부 금형(21, 22)을 서로 결합한다. 이 때, 상부 금형(22)이 하강하거나, 하부 금형(21)이 상승하거나, 또는 양쪽 금형이 모두 움직일 수 있다. 도 4b는 본 발명의 실시예에 따른 압축 몰딩 방법에서 상하부 금형의 결합 후 상태를 나타내는 단면도이다.
도 4b를 참조하면, 상하부 금형(21, 22)의 결합에 의하여 패키지 반제품에 대한 압축 몰딩이 이루어진다. 즉, 인쇄회로기판(10)에 부착된 반도체 칩(11)과 금속 와이어(12)가 몰딩 수지(24) 안에 잠기면서 밀봉된다. 이 때, 인쇄회로기판(10) 의 결함 부위(13)에는 반도체 칩(11)과 유사한 크기의 칩 대체물(30)이 부착되어 있으므로, 인쇄회로기판(10) 상에 반도체 칩(11)들이 모두 부착된 것과 마찬가지의 상태가 된다. 따라서 반도체 칩(11)들이 모두 부착된 상태를 기준으로 캐버티(23) 안에 공급되는 몰딩 수지(24)의 양이 정해지더라도 종래와 같은 수지 미충진 불량이 발생하지 않는다.
몰딩 수지(24)는 상부 금형(22)과 하부 금형(21)이 서로 맞물릴 때의 압축력에 의하여 경화된다. 경화 시간은 예컨대 60초 내지 80초이며, 이 시간은 몰딩 수지(24)의 종류에 따라 달라질 수 있다. 신뢰성을 더욱 좋게 하기 위하여 몰드 금형으로부터 반도체 패키지를 꺼낸 다음, 별도의 오븐 장치에서 후경화 공정을 진행할 수도 있다.
이상 설명한 실시예는 하나의 캐버티 안에서 여러 개의 반도체 패키지를 동시에 몰딩하는 어레이 압축 몰딩의 예이다. 그러나 본 발명은 몰드 금형에 여러 개의 캐버티가 있고 각 캐버티마다 한 개씩의 반도체 패키지가 몰딩되는 개별 압축 몰딩에도 적용할 수 있다. 또한, 본 발명의 압축 몰딩은 FBGA, TBGA, ELP 등 어레이 기판을 사용하는 각종 패키지 유형들뿐만 아니라, 기판 상에 여러 칩들이 포함된 MCP, 적층 패키지 등의 패키지 유형에도 모두 적용할 수 있다.
지금까지 실시예를 통하여 설명한 바와 같이, 본 발명에 따른 압축 몰딩 방법은 기판 결함 부위에 반도체 칩과 유사한 크기로 부착된 칩 대체물을 이용하기 때문에, 결함 부위에 부착된 실제의 칩이 없더라도 모든 칩이 부착된 것과 동일한 상태가 된다. 따라서 본 발명의 압축 몰딩 방법은 몰딩 수지의 공급량을 조절할 필요 없이 효율적으로 불완전 몰딩 불량을 방지할 수 있다. 즉, 현재의 설비 수준으로도 압축 몰딩의 양산 대응을 가능하게 할 수 있으며, 패키지의 박형화 추세에 부응하여 기존의 트랜스퍼 몰딩을 대체하는 적절한 방안이 될 수 있다.

Claims (4)

  1. (a) 기판에 결함 부위가 존재하는지 판별하는 단계;
    (b) 상기 결함 부위가 존재할 경우, 상기 결함 부위에 반도체 칩과 유사한 크기의 칩 대체물을 부착하는 단계;
    (c) 상기 칩 대체물이 부착된 상기 기판을 상부 금형에 고정하는 단계;
    (d) 하부 금형의 캐버티에 몰딩 수지를 채우고 용융시키는 단계; 및
    (e) 상기 상부 금형과 상기 하부 금형을 서로 결합하여 상기 몰딩 수지를 경화시키는 단계;
    를 포함하는 반도체 패키지의 압축 몰딩 방법.
  2. 제1항에 있어서, 상기 칩 대체물은 합성수지 소재로 형성되는 것을 특징으로 하는 반도체 패키지의 압축 몰딩 방법.
  3. 제1항 또는 제2항에 있어서, 상기 (d) 단계는 분말 형태의 몰딩 수지를 상기 캐버티에 채운 후 용융시키는 단계인 것을 특징으로 하는 반도체 패키지의 압축 몰딩 방법.
  4. 제1항 또는 제2항에 있어서, 상기 (d) 단계는 액상 형태의 몰딩 수지를 상기 캐버티에 채운 후 용융 온도로 가열시키는 단계인 것을 특징으로 하는 반도체 패키 지의 압축 몰딩 방법.
KR1020050054408A 2005-06-23 2005-06-23 칩 대체물을 이용하는 반도체 패키지의 압축 몰딩 방법 KR20060134602A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050054408A KR20060134602A (ko) 2005-06-23 2005-06-23 칩 대체물을 이용하는 반도체 패키지의 압축 몰딩 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050054408A KR20060134602A (ko) 2005-06-23 2005-06-23 칩 대체물을 이용하는 반도체 패키지의 압축 몰딩 방법

Publications (1)

Publication Number Publication Date
KR20060134602A true KR20060134602A (ko) 2006-12-28

Family

ID=37812955

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050054408A KR20060134602A (ko) 2005-06-23 2005-06-23 칩 대체물을 이용하는 반도체 패키지의 압축 몰딩 방법

Country Status (1)

Country Link
KR (1) KR20060134602A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100931017B1 (ko) * 2007-12-05 2009-12-10 티.비텔레콤(주) 칩 몰딩 방법과 그것에 의해 제조된 칩 패키지 부품
KR101327499B1 (ko) * 2007-08-20 2013-11-08 세메스 주식회사 트레이 세정 방법 및 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101327499B1 (ko) * 2007-08-20 2013-11-08 세메스 주식회사 트레이 세정 방법 및 장치
KR100931017B1 (ko) * 2007-12-05 2009-12-10 티.비텔레콤(주) 칩 몰딩 방법과 그것에 의해 제조된 칩 패키지 부품

Similar Documents

Publication Publication Date Title
US7377031B2 (en) Fabrication method of semiconductor integrated circuit device
US6498055B2 (en) Semiconductor device, method of manufacturing semiconductor device, resin molding die, and semiconductor manufacturing system
KR102162395B1 (ko) 수지 몰드 금형, 수지 몰드 장치, 수지 몰드 방법, 및 수지 몰드 금형의 평가 방법
JP5824765B2 (ja) 樹脂モールド方法及び樹脂モールド装置並びに供給ハンドラ
CN101375389B (zh) 用于电路管芯的高热性能封装
JP6598642B2 (ja) 樹脂封止装置及び樹脂封止方法
KR200309906Y1 (ko) 반도체 패키지 제조용 리드프레임
JP2011243801A (ja) 半導体パッケージの製造装置及び製造方法
JP6420671B2 (ja) 半導体装置の製造方法
JP2007036273A (ja) 半導体集積回路装置の製造方法
KR20060134602A (ko) 칩 대체물을 이용하는 반도체 패키지의 압축 몰딩 방법
KR100674501B1 (ko) 플립 칩 본딩 기술을 이용한 반도체 칩 실장 방법
US7939381B2 (en) Method of semiconductor packaging and/or a semiconductor package
JP2006073600A (ja) 半導体装置およびその製造方法
US20060284340A1 (en) Method for preventing the overflowing of molding compound during fabricating package device
JP3990814B2 (ja) 電子部品の製造方法および電子部品の製造装置
JP5058144B2 (ja) 半導体素子の樹脂封止方法
JP2001326237A (ja) 樹脂封止方法
JP2000124237A (ja) 半導体素子搭載用基板とそれを用いた樹脂封止型半導体装置およびその製造方法
JPH07130782A (ja) ヒートシンク付きパッケージ型半導体装置の製造方法
JP2005081695A (ja) 樹脂成形用金型
JPH09181105A (ja) 半導体樹脂封止用金型
JP2000315698A (ja) 半導体パッケージの製造方法
KR20040096371A (ko) 에프비지에이 패키지의 몰딩 공정
KR20010028388A (ko) 반도체 칩 패키지 몰딩 장치

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination