JP2008294239A - 積層型半導体装置およびその製造方法 - Google Patents

積層型半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2008294239A
JP2008294239A JP2007138488A JP2007138488A JP2008294239A JP 2008294239 A JP2008294239 A JP 2008294239A JP 2007138488 A JP2007138488 A JP 2007138488A JP 2007138488 A JP2007138488 A JP 2007138488A JP 2008294239 A JP2008294239 A JP 2008294239A
Authority
JP
Japan
Prior art keywords
semiconductor device
sealing resin
resin
stacked
sealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007138488A
Other languages
English (en)
Inventor
Hiroharu Omori
弘治 大森
Takeshi Kawabata
毅 川端
Toshitaka Akaboshi
年隆 赤星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2007138488A priority Critical patent/JP2008294239A/ja
Publication of JP2008294239A publication Critical patent/JP2008294239A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Abstract

【課題】配線基板の配線の自由度を低下させることなく、位置合わせおよび積層を容易に行うことができ、実装密度を向上できる積層型半導体装置を提供する。
【解決手段】互いに上下に位置する下層の半導体装置１Ａは、その配線基板２ａの上面に、半導体チップ３ａが実装され、半導体チップ３ａを覆った封止樹脂部５ａと外部接続用の上面接続端子７ａとが形成され、封止樹脂部５ａの上面に複数の樹脂突起８ａが形成されている。上層の半導体装置１Ｂは、その配線基板２ｂの下面に、前記下層の半導体装置１Ａの上面接続端子７ａに対向して接続した外部接続電極６ｂと、前記封止樹脂部５ａの複数の樹脂突起８ａが挿入された凹部９ｂとを有している。
【選択図】図１

Description

本発明は、集積回路（略称ＩＣ：Integrated Circuit）や大規模集積回路（略称ＬＳＩ：Large Scale Integration）などの半導体素子部品を搭載した積層型半導体装置およびその製造方法に関する。
従来、実装効率をより高めるべく、複数の半導体装置を積み重ねた積層型の半導体装置がある（特許文献１、２）。
たとえば図５に示す積層型半導体装置は、半導体装置１Ａの上に半導体装置１Ｂを積み重ね、互いに電気的に接続することで構成されている。
半導体装置１Ａは、配線パターンが形成された配線基板２ａの上面に半導体チップ３ａが搭載され、この上面の配線パターンの所定の端子と半導体チップ３ａの素子電極とがワイヤ４ａにより電気的に接続され、半導体チップ３ａとワイヤ４ａとを覆う封止樹脂部５ａが形成され、配線基板２ａの下面に前記上面の配線パターンに電気的に接続した複数の外部接続電極６ａが格子状に配置されている。
半導体集積装置１Ａには、上に積み重ねられる半導体装置１Ｂとの電気的接続をとるための上面接続端子７ａが配線基板２ａの上面周辺部に設けられている。かかる上面接続端子７ａが設けられていない点を除いて、半導体装置１Ｂは半導体集積装置１Ａと同様の構成を有しており（同様の部材に同じ数字とｂとを付して示す）、その外部接続電極６ｂで上面接続端子７ａに接続されている。
半導体装置１Ａ，１Ｂのように、配線基板２ａ，２ｂの下面に複数の外部接続電極６ａ，６ｂが格子状に配置されたものは、エリアアレイ型のパッケージ半導体装置と呼ばれ、なかでも図示したように外部接続電極６ａ，６ｂとしてボール電極を設けられたものは、ＢＧＡ（ボール・グリッド・アレイ）型半導体装置と呼ばれる。
特開平１１−９７５８０公報 特開平４−２８４６６公報
上述のように半導体装置１Ａと半導体装置１Ｂとを積み重ねるためには、半導体装置１Ａの配線基板２ａに認識表示を配置し、その認識表示を認識して、半導体装置１Ｂを位置合わせして搭載している。そのため、かかる認識表示を配置するために、配線基板２ａにおける配線（パターン）の自由度が制限され、また認識表示を認識するための設備が搭載機等に必要であるという問題がある。
本発明は上記問題に鑑み、配線基板の配線の自由度を低下させることなく、位置合わせおよび積層を容易に行うことができ、実装密度を向上できる積層型半導体装置を提供することを目的とする。
上記課題を解決するために、本発明の積層型半導体装置は、配線基板上に半導体チップが実装された半導体装置が複数個、積層されてなる積層型半導体装置であって、互いに上下に位置する下層の半導体装置は、その配線基板の上面に、半導体チップが実装されていて、前記半導体チップを覆った封止樹脂部と外部接続用の電極部とが形成され、前記封止樹脂部の上面に複数の樹脂突起が形成されており、上層の半導体装置は、その配線基板の下面に、前記下層の半導体装置の電極部に対向して接続した外部接続用の電極部と、前記封止樹脂部の複数の樹脂突起が挿入された凹部とを有することを特徴とする。
上記構成によれば、上下の半導体装置を互いの凹部と樹脂突起とを利用して、容易に位置合わせおよび積層を行うことができる。樹脂突起の位置は封止樹脂部の上面であるため、配線基板の配線の自由度を低下させることはない。
上記の積層型半導体装置において、下層の半導体装置の配線基板は、その上面の半導体チップが接続された電極部と外部接続用の電極部との内の少なくとも１つに電気的に接続されている外部接続用の電極部を下面に有しているのが好都合である。
封止樹脂部の樹脂突起は、対角の位置に形成されていることが好ましい。封止樹脂部の樹脂突起は、上層の半導体装置に反りが生じていても下層の半導体装置の配線基板と前記上層の半導体装置の配線基板との間に間隙を形成する高さであることが好ましい。
半導体チップの実装は、金属細線を介するワイヤ接続またはバンプを介するフリップチップ接続により行なわれていてよい。
上層および下層の半導体装置の各々において、配線基板は有機材料を用いて構成されており、その下面の電極部は、フラックス処理が施されるか、又は下層から順にニッケルメッキと金メッキとが形成され、凸状電極が接合されていてよい。また上層および下層の半導体装置の各々において、配線基板はセラミック材料を用いて構成されており、その下面の電極部は、下層から順にニッケルメッキと金メッキとが形成され、凸状電極が接合されていてよい。
上記の積層型半導体装置を製造するにあたり、下層の半導体装置を製造する際には、配線基板の一方の面に半導体チップを実装する実装工程と、前記半導体チップを覆う封止樹脂部を前記一方の面に形成する封止工程とを行い、前記封止工程では、キャビティを形成する凹部の内底面に複数の樹脂注入孔が開口したモールド金型を用い、前記キャビティに封止樹脂を注入し、前記キャビティ内の封止樹脂の硬化後に前記樹脂注入孔内の封止樹脂を破断することにより、上面に複数の樹脂突起を有する前記封止樹脂部を形成することができる。
また、下層の半導体装置を製造する際には、配線基板の一方の面に半導体チップを実装する実装工程と、前記半導体チップを覆う封止樹脂部を前記一方の面に形成する封止工程とを行い、前記封止工程では、キャビティを形成する凹部の内底面に複数のエアベントが開口したモールド金型を用い、前記キャビティに封止樹脂を注入し、前記キャビティ内の封止樹脂の硬化後に、前記エアベント内に侵入した封止樹脂を破断することにより、上面に複数の樹脂突起を有する前記封止樹脂部を形成することができる。
本発明の積層型半導体装置は、互いに上下に配置される半導体装置に凹部と樹脂突起とを設けるという簡単な構成でありながら、容易に位置合わせおよび積層を行うことができ、実装密度の向上が可能となる。樹脂突起の位置は封止樹脂部の上面であるため、配線基板の配線の自由度を低下させることもない。
以下、本発明の実施の形態を、図面を参照しながら説明する。
図１に示すように、本発明の一実施形態の積層型半導体装置は、半導体装置１Ａの上に半導体装置１Ｂが積み重ねられている。
図１および図２において、半導体装置１Ａは、配線パターンが形成された配線基板２ａ（インターポーザと呼ばれる）の上面に半導体チップ３ａが搭載され、この上面の配線パターンの所定の端子と半導体チップ３ａの素子電極とがワイヤ４ａにより電気的に接続され、半導体チップ３ａとワイヤ４ａとを覆う封止樹脂部５ａが形成され、配線基板２ａの下面にボール状の外部接続電極６が複数個、二次元的に格子状に配置されている。いわゆるＢＧＡ型半導体装置である。
配線基板２ａは、有機材料（あるいはセラミック材料）を基材としたプリント配線基板として構成されており、上面に、上記のように半導体チップ３ａを接続するための端子（以下、内部接続端子という）のほかに、封止樹脂部５ａの外周側となる上面周辺部に上面接続端子７ａが設けられている。配線基板２ａの下面の外部接続電極６ａは、前記内部接続端子と上面接続端子７ａとの内の少なくとも１つにスルーホールなどを介して電気的に接続されている。上面接続端子７ａ以外の配線パターンは保護膜（レジスト）で覆われているため図示していない。
上面接続端子７ａは、配線パターンの所定位置にフラックス処理が施されることで（または下層から順にニッケルメッキと金メッキとが形成されるか、または順にニッケルメッキとパラジウムメッキと金メッキとが形成されるか、または錫とビスマスとの合金メッキが形成されることでもよい）設けられている。外部接続電極６ａは錫と鉛との合金（あるいは錫と亜鉛との合金、あるいは錫と銀と銅との合金でもよい）で形成されている。
この半導体装置１Ａの大きな特徴は、封止樹脂部５ａの上面に複数の樹脂突起８ａが形成されている点である。ここでは、ほぼ矩形の封止樹脂部５ａの上面の１対の対角の位置に樹脂突起８ａが１個ずつ形成されている。
一方、半導体装置１Ｂは、半導体装置１Ａとほぼ同様の構成を有している。ただし、半導体装置１Ａに形成されている上面接続端子７ａ，樹脂突起８ａは形成されておらず、配線基板２ｂの下面に、半導体装置１Ａの複数の樹脂突起８ａに対向する配置で複数の凹部９ｂがメカニカルドリル（あるいはレーザーなど）により形成されている。そして各凹部９ｂに半導体装置１Ａの樹脂突起８ａが挿入されている。
このように積層型半導体装置を組立る際には、半導体装置１Ａ，１Ｂを、樹脂突起８ａを凹部９ｂに挿入するという簡単な操作で、確実に位置合わせして積層できる。積層後に、リフロー加熱して少なくとも外部接続電極６ｂを溶融させ、その後の冷却によって溶融物を凝固させることにより、半導体装置１Ａの上面接続端子７ａと半導体装置１Ｂの外部接続電極６ｂとを金属接合させる。
なお半導体装置１Ａの樹脂突起８ａの高さは、上に積み重ねる半導体装置１Ｂに反りが生じていても、配線基板２ａと半導体装置１Ｂ（つまり配線基板２ｂ）との間に所定の範囲の間隙を形成する高さとされる。上面接続端子７ａと外部接続電極６ｂとの接続不良をなくすためである。当然ながら、所定の間隙の形成のためには、凹部９ｂの深さを樹脂突起８の高さに合わせる必要性がある。
樹脂突起８ａ，凹部９ｂは、上述のように対角の位置に２組、嵌め合うように形成するのが、位置合わせのために簡便かつ十分で好ましいが、封止樹脂部５ａの上面に沿う方向に係止して位置合わせできるのであれば、個数や形状、寸法は種々に変更可能である。
図３は上記の半導体装置１Ａを製造する第１の方法を示す。
図３（ａ）に示すように、配線パターンが形成された配線基板２ａの上面に半導体チップ３ａを搭載し、半導体チップ３ａの素子電極と配線パターンの内部接続端子とをワイヤ４ａにより電気的に接続する。
図３（ｂ）に示すように、半導体チップ３ａを搭載済みの配線基板２ａを封止金型１０にセットし、次に複数の樹脂注入孔１１を通じてキャビティ１２に封止樹脂５′を注入する。そしてキャビティ１２内の封止樹脂５′の硬化後に樹脂注入孔１１内の封止樹脂５′を破断する。
ここで、封止金型１０は、上型１０ａと下型１０ｂとを有しており、キャビティ１２を形成する凹部を持った上型１０ａに、凹部の内底面に開口する上下方向の樹脂注入孔１１を複数、有している。各樹脂注入孔１１は、凹部の内底面のコーナー部近傍に開口しており、キャビティ１２寄りほど径が小さいテーパ形状である。
このため、型開きの際に各樹脂注入孔１１内の封止樹脂５′が孔径の最も小さい部分で引きちぎられ、図３（ｃ）に示すように、上面に複数の樹脂突起８ａを有する封止樹脂部５が得られる。樹脂突起８の形状および高さは、上記の封止金型１０の樹脂注入孔１１の形状によって設定することが可能である。
その後に、図３（ｄ）に示すように、配線基板２ａの下面に外部接続電極６ａを形成する。
図４は上記の半導体装置１Ａを製造する第２の方法を示す。
この第２の方法は、上記の第１の方法とは、図４（ｂ）に示す工程のみが異なっている。封止金型１０は、上型１０ａと下型１０ｂとを有しており、キャビティ１２を形成する凹部を持った上型１０ａに、凹部の内底面の中央に上下方向の樹脂注入孔１１が開口するとともに、コーナー部近傍にエアベント１３が開口している。
このため、樹脂注入孔１１を通じてキャビティ１２に封止樹脂５′を注入し、キャビティ１２内の封止樹脂５′の硬化後に型開きすると、樹脂注入孔１１およびエアベント１３内に残留あるいは侵入した封止樹脂５′が孔径の小さい部分で引きちぎられ、図４（ｃ）に示すように、上面に複数の樹脂突起８ａを有する封止樹脂部５が得られる。樹脂突起８の形状および高さは、上記の封止金型１０の樹脂注入孔１１およびエアベント１１の形状によって設定することが可能である。
なお、以上の実施形態では、半導体チップ３ａ（３ｂ）をワイヤ４ａ（４ｂ）を介して電気的に接続するワイヤボンディング法を例示したが、バンプを介して接続するフリップチップ接続法を用いていても構わない。
また半導体装置１Ａ，１Ｂを積層する２層の積層構造を例示したが、より多層の積層構造であっても、互いに上下に位置する下層側の半導体装置の封止樹脂部の上面に樹脂突起を形成し、上層側の半導体装置の配線基板の下面に凹部を形成することで、同様の効果が得られる。
本発明は、半導体装置の高機能化、ならびに実装性の向上に寄与できる。
本発明の一実施形態の積層型半導体装置の断面図 図１の積層型半導体装置を構成する１つの半導体装置の（ａ）断面図および（ｂ）平面図 図２の半導体装置の製造方法を説明する工程図 図２の半導体装置の製造方法を説明する工程図 従来の積層型半導体装置の断面図
符号の説明
１Ａ，１Ｂ 半導体装置
２ａ，２ｂ 配線基板
３ａ，３ｂ 半導体チップ
４ａ，４ｂ ワイヤ
５ａ，５ｂ 封止樹脂部
６ａ，６ｂ 外部接続電極
７ａ 上面接続端子
８ａ 樹脂突起
９ｂ 凹部
１０ 封止金型
１１ 樹脂注入孔
１２ キャビティ
１３ エアベント

Claims (9)

  1. 配線基板上に半導体チップが実装された半導体装置が複数個、積層されてなる積層型半導体装置であって、
    互いに上下に位置する下層の半導体装置は、その配線基板の上面に、半導体チップが実装されていて、前記半導体チップを覆った封止樹脂部と外部接続用の電極部とが形成され、前記封止樹脂部の上面に複数の樹脂突起が形成されており、
    上層の半導体装置は、その配線基板の下面に、前記下層の半導体装置の電極部に対向して接続した外部接続用の電極部と、前記封止樹脂部の複数の樹脂突起が挿入された凹部とを有していることを特徴とする積層型半導体装置。
  2. 下層の半導体装置の配線基板は、その上面の半導体チップが接続された電極部と外部接続用の電極部との内の少なくとも１つに電気的に接続されている外部接続用の電極部を下面に有していることを特徴とする請求項１記載の積層型半導体装置。
  3. 封止樹脂部の樹脂突起は、対角の位置に形成されていることを特徴とする請求項１記載の積層型半導体装置。
  4. 封止樹脂部の樹脂突起は、上層の半導体装置に反りが生じていても下層の半導体装置の配線基板と前記上層の半導体装置の配線基板との間に間隙を形成する高さであることを特徴とする請求項１記載の積層型半導体装置。
  5. 半導体チップの実装は、金属細線を介するワイヤ接続またはバンプを介するフリップチップ接続によることを特徴とする請求項１記載の積層型半導体装置。
  6. 上層および下層の半導体装置の各々において、配線基板は有機材料を用いて構成されており、その下面の電極部は、フラックス処理が施されるか、又は下層から順にニッケルメッキと金メッキとが形成され、凸状電極が接合されていることを特徴とする請求項２記載の積層型半導体装置。
  7. 上層および下層の半導体装置の各々において、配線基板はセラミック材料を用いて構成されており、その下面の電極部は、下層から順にニッケルメッキと金メッキとが形成され、凸状電極が接合されていることを特徴とする請求項２記載の積層型半導体装置。
  8. 請求項１記載の積層型半導体装置の製造方法であって、
    下層の半導体装置を製造する際には、配線基板の一方の面に半導体チップを実装する実装工程と、前記半導体チップを覆う封止樹脂部を前記一方の面に形成する封止工程とを行い、前記封止工程では、キャビティを形成する凹部の内底面に複数の樹脂注入孔が開口したモールド金型を用い、前記キャビティに封止樹脂を注入し、前記キャビティ内の封止樹脂の硬化後に前記樹脂注入孔内の封止樹脂を破断することにより、上面に複数の樹脂突起を有する前記封止樹脂部を形成することを特徴とする積層型半導体装置の製造方法。
  9. 請求項１記載の積層型半導体装置の製造方法であって、
    下層の半導体装置を製造する際には、配線基板の一方の面に半導体チップを実装する実装工程と、前記半導体チップを覆う封止樹脂部を前記一方の面に形成する封止工程とを行い、前記封止工程では、キャビティを形成する凹部の内底面に複数のエアベントが開口したモールド金型を用い、前記キャビティに封止樹脂を注入し、前記キャビティ内の封止樹脂の硬化後に、前記エアベント内に侵入した封止樹脂を破断することにより、上面に複数の樹脂突起を有する前記封止樹脂部を形成することを特徴とする積層型半導体装置の製造方法。
JP2007138488A 2007-05-25 2007-05-25 積層型半導体装置およびその製造方法 Pending JP2008294239A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007138488A JP2008294239A (ja) 2007-05-25 2007-05-25 積層型半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007138488A JP2008294239A (ja) 2007-05-25 2007-05-25 積層型半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2008294239A true JP2008294239A (ja) 2008-12-04

Family

ID=40168649

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007138488A Pending JP2008294239A (ja) 2007-05-25 2007-05-25 積層型半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2008294239A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011105961A1 (en) * 2010-02-23 2011-09-01 Agency For Science, Technology And Research Method of stacking chips

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011105961A1 (en) * 2010-02-23 2011-09-01 Agency For Science, Technology And Research Method of stacking chips

Similar Documents

Publication Publication Date Title
US11152296B2 (en) Semiconductor package and manufacturing method thereof
JP5598787B2 (ja) 積層型半導体装置の製造方法
KR100800478B1 (ko) 적층형 반도체 패키지 및 그의 제조방법
US9142473B2 (en) Stacked type power device module
JP2009026805A (ja) 半導体装置及びその製造方法
JP2012104790A (ja) 半導体装置
JP2012238725A (ja) 半導体装置とその製造方法、およびそれを用いた半導体モジュール
CN110797321A (zh) 半导体封装件
JP2009182236A (ja) 半導体装置の配線基板、半導体装置、電子装置及びマザーボード
JP5501562B2 (ja) 半導体装置
JP2007287762A (ja) 半導体集積回路素子とその製造方法および半導体装置
KR20130015393A (ko) 반도체 패키지 및 이의 제조 방법
TWI646639B (zh) 半導體封裝
JP3695458B2 (ja) 半導体装置、回路基板並びに電子機器
JP4637720B2 (ja) 半導体装置およびその製造方法
JP4497304B2 (ja) 半導体装置及びその製造方法
JP2009099816A (ja) 半導体装置とその製造方法および半導体装置の実装方法
JP2008294239A (ja) 積層型半導体装置およびその製造方法
KR100772103B1 (ko) 적층형 패키지 및 그 제조 방법
JP3939707B2 (ja) 樹脂封止型半導体パッケージおよびその製造方法
JP3781998B2 (ja) 積層型半導体装置の製造方法
TW201739022A (zh) 導線貫穿模具連接之設備及方法
JP2016063002A (ja) 半導体装置およびその製造方法
KR101020612B1 (ko) 반도체 패키지 제조용 몰드 및 이를 이용한 반도체 패키지제조 방법
JP2006313801A (ja) 配線基板およびモールド金型