JP5516237B2 - 回路モジュールの製造方法 - Google Patents

回路モジュールの製造方法 Download PDF

Info

Publication number
JP5516237B2
JP5516237B2 JP2010190586A JP2010190586A JP5516237B2 JP 5516237 B2 JP5516237 B2 JP 5516237B2 JP 2010190586 A JP2010190586 A JP 2010190586A JP 2010190586 A JP2010190586 A JP 2010190586A JP 5516237 B2 JP5516237 B2 JP 5516237B2
Authority
JP
Japan
Prior art keywords
sealing resin
circuit module
pressure
sealed space
support plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010190586A
Other languages
English (en)
Other versions
JP2012049355A (ja
Inventor
剛志 吉内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2010190586A priority Critical patent/JP5516237B2/ja
Publication of JP2012049355A publication Critical patent/JP2012049355A/ja
Application granted granted Critical
Publication of JP5516237B2 publication Critical patent/JP5516237B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、基板に電子部品が搭載された回路モジュールの製造方法に関する。
従来の回路モジュールの製造方法としては、例えば、特許文献1に記載の図7に示すような製造方法が知られている。複数の電子部品91を実装した集合基板90の周辺部にダム部93を形成する。前記ダム部93で囲まれた前記電子部品91の実装部全体を封止用樹脂92で被覆する。前記封止用樹脂92を硬化した後、前記集合基板90及び封止用樹脂層92を分割して個々の回路モジュール95を得るようにしたものである。
特開2000−124236号報
しかしながら、上記の回路モジュール90の製造方法では、封止用樹脂92を硬化させるプロセスにおいて、前記電子部品91、前記集合基板90及び該封止用樹脂92の熱膨張係数の差により、前記集合基板90に反りが生じる問題があった。また、前記集合基板90には、工程投入前の段階からの反りも存在していた。これらの反りが原因となって、前記集合基板から分割された後の個々のモジュールにおいて、高さばらつきが生じるという問題があった。
本発明は、かかる実情に鑑み、集合基板の反りが抑えられ、高さばらつきが低減された回路モジュールの製造方法を提供することを目的とする。
本発明は、上記課題を解決するために、以下のように構成した回路モジュールの製造方法を提供する。
本発明による回路モジュールの製造方法は、複数個取りの集合基板の一方主面上に、電子部品を実装する工程、前記電子部品と前記集合基板表面を封止用樹脂で被覆する工程、前記集合基板の他方主面にフレーム付きダイシングテープを貼り付ける工程、一方主面に前記集合基板の面積相当の広さにわたって溝が設けられた平坦な支持板を用意し、前記フレーム付きダイシングテープの前記集合基板が貼り付けられた面の反対側の面と、前記支持板の前記溝が形成された側の面による密閉空間を作る工程、前記密閉空間の気圧を周囲空間の気圧よりも低くして、前記フレーム付きダイシングテープと前記支持板を密着させる工程、前記密閉空間の気圧が周囲空間の気圧よりも低い状態で前記封止用樹脂を熱硬化させる工程、前記集合基板及び前記封止用樹脂層を個々の回路モジュールごとに分割する工程を具備することを特徴とする。
上記製法によれば、回路モジュールの前記集合基板は平坦な支持板に押し付けられた格好で、すなわち反りのない平坦な状態で、前記集合基板上の封止用樹脂の熱硬化が行われる。よって、前記封止用樹脂の厚みは前記集合基板上の全体にわたって、均一なものとなり、集合基板から分割された個々の回路モジュールの高さばらつきは抑えられる。また、回路モジュールの高さばらつきを抑えるために、封止樹脂層の上面を調整加工する工程も不要となる。
本発明による回路モジュールの製造方法は、好ましくは、前記密着させる工程において、雰囲気を真空引きした後、大気雰囲気中に戻すことで、前記密閉空間の気圧を周囲空間の気圧よりも低くし、前記封止用樹脂を熱硬化させる工程において、大気雰囲気中にて前記封止用樹脂を熱硬化させるようにしている。
上記製法によれば、回路モジュール集合基板の反りを抑えるために押さえ板及びクリップ留めのような冶具を使用しないので、工程を簡素化でき、また、かける熱量も抑えることができる。
本発明による回路モジュールの製造方法は、好ましくは、前記密着させる工程において、加圧雰囲気にすることで、前記密閉空間の気圧を周囲空間の気圧よりも低くし、前記封止用樹脂を硬化させる工程において、加圧雰囲気中にて前記封止用樹脂を熱硬化させるようにしている。
上記製法によれば、前述の製法と同様に、回路モジュール集合基板の反りを抑えるために押さえ板のようなものは使用せず、また、周囲空間を真空引きするための設備を必要としない。
本発明によれば、樹脂モールドタイプの回路モジュールの製造において、集合基板の反りが抑えられ、よって、高さばらつきの低減された回路モジュールが得られる利点を有する。
本発明の回路モジュールの製造工程の説明図である。 本発明の回路モジュールの製造に用いる支持板の説明図である。 本発明の回路モジュールの製造工程の説明図である。 本発明の回路モジュールの製造工程の説明図である。 本発明の回路モジュールの製造に用いる支持板の説明図である。 本発明の回路モジュールの製造工程の説明図である。 従来技術の回路モジュールの製造工程の説明図である。
以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。
(実施の形態1)
図1(a)〜(c)、図3(e)、図4(f)、(g)は実施の形態1に係る回路モジュールの製造方法の断面図、図2は同じく工程にて用いる溝付き支持基板の上面図、図3(d)は同じく工程部材の分解斜視図である。また断面図は、図3(d)のX−Xに沿ったものである。
まず、複数個取りの集合基板の一方主面上に、電子部品を実装する工程について説明する。
図1(a)に示すように、集合基板10に電子部品11を実装する。電子部品11は、例えば半導体素子(IC)であり、Auバンプやはんだバンプによるフリップチップ接合、導電性ペーストを用いたダイボンド、もしくは、ワイヤボンディング等により、集合基板10の一方主面10aに実装する。
次に、前記電子部品と前記集合基板表面を封止用樹脂で被覆する工程について説明する。
集合基板10上に電子部品11が剥き出しの状態では、電子部品11やその接合部が破損する危険性が高いため、封止用樹脂で保護する。例えば図1(b)に示すように、集合基板10の実装面10aに実装された電子部品を囲むように樹脂を用いたダム部14を形成し、前記電子部品を覆うように該ダム部の内側に封止用樹脂15を塗布する。
次に、前記集合基板の他方主面にフレーム付きダイシングテープを貼り付ける工程について説明する。
図1(c)に示すように、平面枠状のフレーム17に張られたダイシングテープ18に、前記集合基板10の電子部品を実装した反対側の面10bを貼り付けた状態で、前記集合基板10を保持する。
次に、前記フレーム付きダイシングテープと、溝が設けられた平坦な支持板による密閉空間を作る工程について説明する。
図2に示すような溝付き支持板21を用意する。この溝付き支持板21は、平坦な天面に前記集合基板の面積相当の広さにわたって溝22が設けられ、パッキン19が形成されている。図3(d)に示すように各工程部材は上から順に、ダイシングテープに貼られた前記集合基板10はフレーム17によって、前記支持板21の上に装着される。このとき、図3(e)に示すように、ダイシングテープ18、パッキン19、支持板21の各面で密閉空間20aが作られる。
溝付き支持板の溝は、集合基板底面の全面にわたるように、例えば、幅1mm、深さ1mmのラインパターン状に形成されている。
次に、前記フレーム付きダイシングテープと前記支持板を密着させる工程について説明する。
上記の密閉空間20aが作られた状態で、全体を真空チャンバーに入れ(図示せず)、一旦、真空引きの減圧下に移行させる。このとき、密閉空間20aと周囲空間との境界の密閉性はそれほど高くはなく、密閉空間20a内も真空に近い状態となる。その後、前記真空チャンバー内を大気開放し、大気雰囲気中に戻す。この過程で、密閉空間20aと周囲空間との間には大きな気圧差が生じ、これらの境界は強固な密封状態となり、よって、前記支持基板21の溝部には密閉空間20bが作られる。この結果、図4(f)のように前記集合基板10は前記密閉空間20bの負圧によって、平坦な支持板に押し付けられる格好となり、反りのない平坦な状態となる。
次に、前記封止用樹脂を熱硬化させる工程について説明する。
前記集合基板は図4(f)の状態で、オーブンにて加熱される(図示せず)ことにより、熱硬化樹脂は平坦な状態で硬化する。すなわち、熱硬化樹脂の厚みは前記集合基板上の全体にわたって、均一となる。
次に、ダイシングブレードを用いて前記集合基板及び前記封止用樹脂層を個々の回路モジュールごとに分割する工程について説明する。
図4(g)に示すように、ダイシングブレード27によって、分割ライン26に沿って、封止用樹脂層15と集合基板10とを同時に切断して、個々の回路モジュール25を得る。
個々の回路モジュールの熱硬化樹脂の厚みは均一なものが得られ、よって回路モジュールの高さばらつきは低減される。
(実施の形態2)
支持板として、図5に示すように、周囲部にシリコンラバー33が固着、形成された溝付き支持板31を用意する。このような構成の溝付き支持板を使用した場合、図6(a)に示すように、ダイシングテープに貼られた前記集合基板10はフレーム17によって、前記溝付き支持板31の上に装着され、ダイシングテープ18、シリコンラバー33、支持板31の各面による密閉空間20cが作られる。
上記の密閉空間20cが作られた状態で、実施の形態1と同様に、全体の雰囲気を真空引きの減圧下に移行させた後、大気雰囲気中に戻すことを行うと、図6(b)のように、前記集合基板10は、密閉空間20dの負圧によって、平坦な溝付き支持基板31に押し付けられる格好となり、反りのない平坦な状態となる。
このあとの工程は、やはり実施の形態1と同様であり、高さばらつきの小さな回路モジュールを得ることができる。
(実施の形態3)
フレーム付きダイシングテープと溝付き支持板を密着させる工程において、実施の形態1の図4(e)あるいは実施の形態2の図6(a)の状態から、全体を加圧槽に入れる(図示せず)。その結果、実施の形態1の図4(f)あるいは実施の形態2の図6(b)のように、溝付き支持板の溝部には密閉空間20bあるいは20dが作られ、前記集合基板10は、溝部の密閉空間と周囲空間との気圧差によって、溝付き支持板に押し付けられる格好となり、反りのない平坦な状態となる。
加圧槽として加圧オーブンを用い、加圧雰囲気を保ちながら加熱し、熱硬化樹脂を硬化させる。このあとの分割の工程は、前述と同様であり、高さばらつきの小さな回路モジュールを得ることができる。
10 集合基板
15 封止用樹脂
17 フレーム
18 ダイシングテープ
19 パッキン
21、31 溝付き支持板
22、32 溝部
20a、20b、20c、20d 密閉空間
33 シリコンラバー

Claims (3)

  1. 複数個取りの集合基板の一方主面上に、電子部品を実装する工程、
    前記電子部品と前記集合基板の一方主面を封止用樹脂で被覆する工程、
    前記集合基板の他方主面にフレーム付きダイシングテープを貼り付ける工程、
    一方主面に前記集合基板の面積相当の広さにわたって溝が設けられた平坦な支持板を用意し、前記フレーム付きダイシングテープの前記集合基板が貼り付けられた面の反対側の面と、前記支持板の前記溝が形成された側の面による密閉空間を作る工程、
    前記密閉空間の気圧を周囲空間の気圧よりも低くして、前記フレーム付きダイシングテープと前記支持板を密着させる工程、
    前記密閉空間の気圧が周囲空間の気圧よりも低い状態で前記封止用樹脂を熱硬化させる工程、
    前記集合基板及び前記封止用樹脂層を個々の回路モジュールごとに分割する工程を具備することを特徴とする回路モジュールの製造方法。
  2. 前記密着させる工程において、雰囲気を真空引きした後、大気雰囲気中に戻すことで、前記密閉空間の気圧を周囲空間の気圧よりも低くし、
    前記封止用樹脂を熱硬化させる工程において、大気雰囲気中にて前記封止用樹脂を熱硬化させるようにしたことを特徴とする請求項1に記載の回路モジュールの製造方法。
  3. 前記密着させる工程において、加圧雰囲気にすることで、前記密閉空間の気圧を周囲空間の気圧よりも低くし、
    前記封止用樹脂を硬化させる工程において、加圧雰囲気中にて前記封止用樹脂を熱硬化させるようにしたことを特徴とする請求項1に記載の回路モジュールの製造方法。
JP2010190586A 2010-08-27 2010-08-27 回路モジュールの製造方法 Active JP5516237B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010190586A JP5516237B2 (ja) 2010-08-27 2010-08-27 回路モジュールの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010190586A JP5516237B2 (ja) 2010-08-27 2010-08-27 回路モジュールの製造方法

Publications (2)

Publication Number Publication Date
JP2012049355A JP2012049355A (ja) 2012-03-08
JP5516237B2 true JP5516237B2 (ja) 2014-06-11

Family

ID=45903887

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010190586A Active JP5516237B2 (ja) 2010-08-27 2010-08-27 回路モジュールの製造方法

Country Status (1)

Country Link
JP (1) JP5516237B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9466632B2 (en) 2015-01-09 2016-10-11 Samsung Electronics Co., Ltd. Image sensor package and an image sensor module having the same

Also Published As

Publication number Publication date
JP2012049355A (ja) 2012-03-08

Similar Documents

Publication Publication Date Title
US9870947B1 (en) Method for collective (wafer-scale) fabrication of electronic devices and electronic device
JP4553813B2 (ja) 半導体装置の製造方法
WO2011042982A1 (ja) 半導体装置の製造方法
KR101689833B1 (ko) Bga 반도체 패키지의 전자파 차폐막 형성 방법 및 이에 사용되는 베이스 테이프
JP5980566B2 (ja) 半導体装置及びその製造方法
JP2006269861A (ja) 半導体装置およびその製造方法
JP6797234B2 (ja) 半導体パッケージ構造体及びその製造方法
KR101590453B1 (ko) 휨 개선을 위한 반도체 칩 다이 구조 및 방법
JP3689414B2 (ja) 弾性表面波デバイスの製造方法
JP2015076604A (ja) 半導体パッケージ用フレーム補強材およびこれを用いた半導体パッケージの製造方法
US11083087B2 (en) Insulated metal substrate and manufacturing method thereof
JP2012199342A (ja) 樹脂モールド基板の製造方法および樹脂モールド基板
JP4755222B2 (ja) 半導体装置の製造方法
JP5494546B2 (ja) 半導体装置の製造方法
JP2006202783A (ja) 半導体装置の製造方法
JP5516237B2 (ja) 回路モジュールの製造方法
JP4010860B2 (ja) 混成集積回路装置およびその製造方法
CN113380725A (zh) 芯片封装结构及封装方法
JP2010206028A (ja) Icパッケージの製造方法、icパッケージ、光ピックアップ、及び光無線データ通信の送受信デバイス
JP2011040640A (ja) 半導体装置の製造方法
JP5233973B2 (ja) モールドパッケージの製造方法
KR102485002B1 (ko) 반도체 방열 패키지 구조 및 그 제조 방법
JP7359317B2 (ja) 半導体装置、半導体装置の製造方法
JP5310652B2 (ja) 複合基板の製造方法
JP2007096087A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20130606

Free format text: JAPANESE INTERMEDIATE CODE: A621

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20140110

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140304

A61 First payment of annual fees (during grant procedure)

Effective date: 20140317

Free format text: JAPANESE INTERMEDIATE CODE: A61

R150 Certificate of patent (=grant) or registration of utility model

Ref document number: 5516237

Free format text: JAPANESE INTERMEDIATE CODE: R150

Country of ref document: JP