JP2014112640A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2014112640A JP2014112640A JP2013127526A JP2013127526A JP2014112640A JP 2014112640 A JP2014112640 A JP 2014112640A JP 2013127526 A JP2013127526 A JP 2013127526A JP 2013127526 A JP2013127526 A JP 2013127526A JP 2014112640 A JP2014112640 A JP 2014112640A
- Authority
- JP
- Japan
- Prior art keywords
- layer resin
- upper layer
- semiconductor device
- resin
- uncured
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
【課題】半導体装置を製造する際にリードフレームの互いに隣接する島部同士の隙間から樹脂材料が不必要に流出することを防止した半導体装置およびその製造方法を提供することを課題とする。
【解決手段】半導体装置は、金属製基板12と、金属製基板12上に位置し熱硬化してなる電気絶縁性の下層樹脂15sと、下層樹脂15s上に位置し熱硬化してなる上層樹脂16sと、上層樹脂16s上に位置し、互いに隣接する島部30a、30bを有するリードフレーム18と、島部30上に配置された半導体素子22とを備えている。下層樹脂15sの熱硬化反応完了後に、上層樹脂16sの熱硬化反応が完了している。そして、島部30a、30bの上層樹脂16s側の部分のうち互いに向かい合う対向辺部32a、32bが除去されてなる除去空間Sに、上層樹脂16sの一部が入り込んでいる。
【選択図】図3
【解決手段】半導体装置は、金属製基板12と、金属製基板12上に位置し熱硬化してなる電気絶縁性の下層樹脂15sと、下層樹脂15s上に位置し熱硬化してなる上層樹脂16sと、上層樹脂16s上に位置し、互いに隣接する島部30a、30bを有するリードフレーム18と、島部30上に配置された半導体素子22とを備えている。下層樹脂15sの熱硬化反応完了後に、上層樹脂16sの熱硬化反応が完了している。そして、島部30a、30bの上層樹脂16s側の部分のうち互いに向かい合う対向辺部32a、32bが除去されてなる除去空間Sに、上層樹脂16sの一部が入り込んでいる。
【選択図】図3
Description
本発明は、半導体素子をモールド成形してなる半導体装置およびその製造方法に関する。
金属製基板上に、電気絶縁性の樹脂層と、リードフレームと、半導体素子とを順次配置しモールド成形してなる半導体装置が広く使用されている。この半導体装置では、使用時での半導体素子の発熱は、金属製基板から外部に放散される。
このような半導体装置を製造する際、従来、金属製基板上に熱硬化性の電気絶縁性の樹脂材料を層状に配置し、更にリードフレームを配置して未硬化の樹脂材料を加熱圧着して熱硬化させることで、金属製基板と一体化された樹脂層を形成している(例えば、特許文献1参照)。
ところで、リードフレームには、半導体素子などを配置するために複数の島部が形成されている。そして、半導体装置の小型化のために、島部が互いに隣接するように形成されていることが多い。
しかし、リードフレームを樹脂材料上へ押圧して加熱圧着する際、隣接する島部同士の隙間から樹脂材料がはみ出して盛り上がり易い。この結果、樹脂封止する際に、はみ出して盛り上がった樹脂材料が周囲に流れ出し、半導体素子と封止樹脂との密着性、或いはリードフレームと封止樹脂との密着性を阻害する懸念が考えられる。
本発明は上記課題に鑑みてなされたものであり、半導体装置を製造する際にリードフレームの互いに隣接する島部同士の隙間から樹脂材料が不必要に離間空間の上端から突出して周囲に流出することを防止した半導体装置およびその製造方法を提供することを課題とする。
上記課題を解決するために、本発明に係る半導体装置は、金属製基板と、前記金属製基板上に位置し熱硬化してなる電気絶縁性の下層樹脂と、前記下層樹脂上に位置し熱硬化してなる上層樹脂と、前記上層樹脂上に位置し、互いに隣接する島部を有するリードフレームと、前記島部上に配置された半導体素子と、を備え、前記下層樹脂の熱硬化反応が完了した後に、前記上層樹脂の熱硬化反応が完了しており、前記島部の上層樹脂側の部分のうち互いに向かい合う対向辺部は少なくとも一部が除去された形状にされ、該除去によって形成された除去空間に前記上層樹脂の一部が入り込んでいることを特徴とする。
また、本発明に係る半導体装置の製造方法は、請求項1記載の半導体装置を製造する半導体装置の製造方法であって、前記下層樹脂と、前記下層樹脂上に形成され前記上層樹脂の形成材である未硬化上層樹脂とを前記金属製基板上に形成してなる中間体を製造しておく第1工程と、前記半導体素子を搭載した前記リードフレームを、前記中間体の前記未硬化上層樹脂上に載置して押圧することで前記除去空間に前記未硬化上層樹脂を流入させる第2工程と、を備えたことを特徴とする。
本発明によれば、半導体装置を製造する際にリードフレームの互いに隣接する島部同士の隙間から樹脂材料が不必要に流出することを防止した半導体装置およびその製造方法を提供することができる。
以下、添付図面を参照して、本発明の実施の形態について説明する。なお、図面は模式的なものであり、寸法比などは現実のものとは異なることに留意すべきである。従って、具体的な寸法比などは以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
また、以下に示す実施の形態は、この発明の技術的思想を具体化するための例示であって、この発明の実施の形態は、構成部品の材質、形状、構造、配置等を下記のものに特定するものではない。この発明の実施の形態は、要旨を逸脱しない範囲内で種々変更して実施できる。
図1は、本発明の一実施形態(以下、本実施形態という)の半導体装置10の側面断面図である。図2(a)〜(c)は、それぞれ、半導体装置10の製造工程毎の側面断面図であり、各製造工程における図1の矢視II−IIの断面図に相当する。図3(a)および(b)は、それぞれ、本発明の一実施形態で半導体装置の製造方法を説明する工程毎の側面断面図であり、各製造工程における図1の矢視II−IIの断面図に相当する。ここで、図3(a)は図2(c)に連続する工程であり、図2と図3は一連の工程を示している。
本実施形態の半導体装置10は、放熱性の金属製基板12と、金属製基板12上に位置する熱硬化性樹脂材14とを備えている。熱硬化性樹脂材14は、金属製基板12上に位置し熱硬化してなる電気絶縁性の下層樹脂15sと、下層樹脂15s上に位置し熱硬化してなる上層樹脂16sと、からなる。上層樹脂16sの熱硬化温度(その温度以上では熱硬化する温度)は、下層樹脂15sよりも高い。また、上層樹脂16sには、熱硬化する際に接着力が生じており、上層樹脂16sは接着層としての役割を果たしている。なお、説明の都合上、本明細書では、熱硬化性樹脂材14については、未硬化のもの、一部硬化しているもの、全部硬化しているもの、の何れも熱硬化性樹脂材14として説明する。
ここで、熱硬化性樹脂は、熱による硬化反応の初期段階では粘度が連続的に低下し、ある時期に粘度が最低となり溶融状態となる。更に加熱を続けると、熱硬化反応により粘度が上昇に転換し、粘度が最大に達し反応が終了したときに熱硬化が完了する。下層樹脂15sや上層樹脂16sはこのように熱硬化反応が完了したものであり、未硬化下層樹脂(下層樹脂15sの形成材であって熱硬化する前の樹脂)や未硬化上層樹脂16fは熱硬化反応が完了してない段階のものである。また、未硬化下層樹脂や未硬化上層樹脂16fの熱硬化反応が完了するまでの時間は、熱硬化させる際の温度の保持時間(温度保持時間)によって変わってくるが、本実施形態では、未硬化下層樹脂を熱硬化させる温度における温度保持時間を充分に長くしても未硬化上層樹脂16fの熱硬化反応が完了しない例で説明する。
半導体装置10は、更に、上層樹脂16s上のリードフレーム18と、リードフレーム18上に接着材20で接合(実装)された半導体素子22と、金属製基板12の下面側を露出するように全体を覆うモールド樹脂24とを備えている。
リードフレーム18には互いに隣接する島部(チップアイランド)30a、30bが形成されている。島部30aと島部30bとの距離dは、島部30a、30bの厚みtの0.6〜2.0倍の範囲である。0.6倍よりも小さいと、半導体装置10を製造する際に後述の離間空間Qの上端から未硬化上層樹脂16fが不必要に盛り上がり易くなる。また、2.0倍よりも広いと半導体素子22の配置面積比(実装効率)を高くする上であまり好ましくない。
そして、島部30a、30bの上層樹脂16s側の部分のうち互いに向かい合う対向辺部32a、32bが除去され、この除去によって形成された除去空間Sに上層樹脂16sの一部が入り込んでいる。本実施形態では、対向辺部32a、32bがC面状34に面取りされた形状にされている。
(製造方法)
以下、半導体装置10の製造方法について説明する。本実施形態では、下層樹脂15sと、下層樹脂15s上に形成され上層樹脂16sの形成材である未硬化上層樹脂16sとを金属製基板12上に形成してなる中間体17を予め製造しておく。
以下、半導体装置10の製造方法について説明する。本実施形態では、下層樹脂15sと、下層樹脂15s上に形成され上層樹脂16sの形成材である未硬化上層樹脂16sとを金属製基板12上に形成してなる中間体17を予め製造しておく。
中間体17を製造するには、例えば、まず、下層樹脂15sの形成材となる未硬化下層樹脂と、上層樹脂16sの形成材となる未硬化上層樹脂16fと、からなる熱硬化性樹脂材14を金属製基板12上に載置する。未硬化上層樹脂16fとしては、熱硬化する際に接着力が発生する樹脂であって、未硬化下層樹脂の熱硬化反応完了時には熱硬化反応を未完了にすることが可能な性質のものを用いる。なお、未硬化上層樹脂16fのシリカの含有量を多くすることで、上層樹脂16sの熱伝導性が高くなり、半導体素子22で発生した熱を金属製基板12に逃がし易くすることができ、半導体素子22を冷却する上で好ましい。
熱硬化性樹脂材14の載置後、未硬化下層樹脂の熱硬化が完了して下層樹脂15sが形成され、かつ、未硬化上層樹脂16fは熱硬化が完了せずに軟化状態となるような条件で、金属製基板12に熱硬化性樹脂材14を載置したものを熱処理することで、中間体17を得る。
本実施形態では、まず、リードフレーム18の島部30a、30b上に半導体素子22を接着材20などで接合してなる第2中間体37を製造する。
そして、金属製基板12が下方側に位置するように、予め製造しておいた中間体17を押圧用位置に載置し、その上に、第2中間体37を載置する(図2(a)参照)。
更に、リードフレーム18を上方から下方に向けて押圧することで、図2(b)に示すように、除去空間Sに未硬化上層樹脂16f(若干硬化している場合では半硬化状態の樹脂)が流入する。更に、図2(c)および図3(a)に示すように、隣接する島部30同士の離間空間Qにまで未硬化上層樹脂16fが押し上げられて離間空間Qを埋め、かつ、離間空間Qから未硬化上層樹脂16fが不必要に盛り上がることがない状態となる。本実施形態では、このような状態となるように、リードフレーム18および未硬化上層樹脂16fの各厚み、離間空間Qの寸法などが、未硬化上層樹脂16fの粘度などを考慮して決定されている。
その後、金属製基板12の下面側を露出させるようにモールド成形することで、図1や図3(b)に示すような半導体装置10が得られる。このモールド成形時に、未硬化上層樹脂16fが完全に熱硬化して上層樹脂16sとなる。
以上説明したように、本実施形態では、未硬化上層樹脂16f上に載置したリードフレーム18を押圧した際、除去空間Sに未硬化上層樹脂16fが収容される。すなわち、除去空間Sが未硬化上層樹脂16fの逃げ溝としての役割を果たしているので、離間空間Qの上端から不必要に突出した樹脂材料が周囲に流出してリードフレーム上に付着することは回避されている。従って、半導体素子22とモールド樹脂24との密着性が未硬化上層樹脂16fによって阻害されることが防止されている。そして、この効果は、上層樹脂16sよりもリードフレーム18が薄い場合や、隣接する島部30aと島部30bとの距離d(すなわち離間空間Qの幅)が小さい場合ほど、特に顕著に奏される。
また、対向辺部32a、32bをC面状34の面取り形状にすることで上記除去空間Sを作成しており、除去空間Sの形成が容易である。
また、未硬化上層樹脂16fが離間空間Qにまで入り込んでおり、この結果、モールド成形時に離間空間Qが上層樹脂16sで埋められた構造になっている。従って、離間空間Qにはモールド樹脂24が存在していないので、半導体装置10の使用中にモールド樹脂24が半導体素子22から剥がれる事態が仮に生じたとしても、離間空間Qには上層樹脂16sが残存しているので、離間空間Qの両サイド側に隣接している島部30aと島部30bとの間での電気絶縁性が確保される。
また、未硬化上層樹脂16fは、モールド成形前では完全には熱硬化しておらず、ポストキュア時に完全に熱硬化して上層樹脂16sとなる。従って、モールド成形前に完全に熱硬化している場合に比べ、モールド成形時に上層樹脂16sに生じる内部応力を緩和することができ、上層樹脂16sとリードフレーム18とが剥離し難くなる。
半導体装置10を回路基板等に取り付けて使用することはもちろん可能である。また、半導体装置10としてIPM(Intelligent Power Module)を製造してもよい。
また、本実施形態では、離間空間Qが上層樹脂16sで埋められている例(厳密には、図3(b)に示すように、上層樹脂16sがやや盛り上がっている例)で説明したが、離間空間Qを未硬化上層樹脂16fで埋めずに、あるいは離間空間Qの途中まで上層樹脂16sで埋め、離間空間Qの一部または全部をモールド樹脂24で埋めてもよい。これにより、リードフレーム18の押圧深さを厳密に設定する必要がなく、リードフレーム18の押圧作業が簡単になり製造時間の短縮化が図られる。
また、本実施形態では、対向辺部32a、32bにおいてC面状34の面取り形状にすることで、面取りによる除去部分で除去空間Sを形成することを説明したが、未硬化上層樹脂16fが流入できる空間を形成できる限り、対向辺部32a、32bの形状は特に限定せず、例えば、図4に示すように、対向辺部32a、32bをR面状36にしてもよい。
また、C面状34にする部分の厚みp1(図2および図3参照)やR面状36にする部分の厚みp2(図4参照)がリードフレーム18の厚みtの半分以上の厚みであると、離間空間Qの上端から未硬化上層樹脂が不必要に盛り上がることを防止する効果を顕著に奏することができる。
また、モールド成形時の成形圧力によって島部30a、30bの周囲に未硬化上層樹脂16fを押し込んで、島部周囲に上層樹脂16sが位置する構造、更にはやや盛り上がる構造にしてもよい。これにより、上層樹脂16sと半導体素子22との接着力を更に向上させることができる。また、島部30a、30bの形状は特に限定するものではなく、他の形状の島部であっても本実施形態が適用され得る。
また、本実施形態では、島部30a、30bの互いに向かい合う対向辺部のうち、上層樹脂16s側(図3に示す島部30a、30bの下側)の角部を除去することで除去空間Sが形成されている例で説明したが、図5に示すように、島部40a、40bの互いに向かい合う対向辺部のうち、半導体素子22側(図3、図5に示す島部40a、40bの上側)の角部をC面状44に面取りすることで除去空間Sを形成し、この除去空間Sに未硬化上層樹脂16fを入れて熱硬化させてもよい。更には、図6に示すように、C面状44ではなくR面状46に面取りすることで除去空間Sを形成して、この除去空間Sに未硬化上層樹脂16fを入れて熱硬化させてもよい。
なお、本実施形態では、未硬化下層樹脂の熱硬化させる温度では、温度保持時間を充分に長くしても未硬化上層樹脂16fの熱硬化反応が完了しない例で説明したが、これに限らず、未硬化下層樹脂の熱硬化反応完了時には未硬化上層樹脂の熱硬化反応が未完了で、未硬化上層樹脂上に、リードフレーム78を載置して押圧して除去空間Sに未硬化上層樹脂を流入させることができる限り、本実施形態と同様の効果を奏することができる。従って、未硬化下層樹脂を熱硬化させる際に、その温度での保持時間を長くすると熱硬化反応が完了してしまうような性質の未硬化上層樹脂を用いた場合であっても、未硬化下層樹脂の熱硬化反応の完了後でかつ未硬化上層樹脂の熱硬化反応の完了前に、未硬化上層樹脂上にリードフレーム78を載置して押圧して除去空間Sに未硬化上層樹脂16fを流入させることができる限り、本実施形態と同様に、これを熱硬化させてなる上層樹脂16sの一部を除去空間Sに入り込ませた形態にすることができる。
また、本実施形態では、リードフレーム18の島部30a、30b上に半導体素子22を接着材20などで接合して第2中間体37を製造する例で説明したが、半導体素子22をリードフレーム18に接合する前にリードフレーム18を熱硬化性樹脂材14上に載置し、その後に半導体素子22をリードフレーム18に接合させることも可能である。
(比較検討例)
図7(a)および(b)は、それぞれ、比較例の半導体装置の製造工程毎の側面断面図である。本比較例では、リードフレーム18に代えて、上層樹脂側の対向辺部に除去空間Sが形成されない従来のリードフレーム78を用いる。
図7(a)および(b)は、それぞれ、比較例の半導体装置の製造工程毎の側面断面図である。本比較例では、リードフレーム18に代えて、上層樹脂側の対向辺部に除去空間Sが形成されない従来のリードフレーム78を用いる。
本比較例では、下層樹脂15sと、下層樹脂15s上に形成され上層樹脂16sの形成材である未硬化上層樹脂16sとを金属製基板12上に形成してなる中間体17を予め製造しておく。そして、リードフレーム78の島部80a、80b上に半導体素子22を接着材20などで接合しておく。
そして、図7(a)に示すように、金属製基板12上の所定位置に熱硬化性樹脂材14を載置し、更にその上に、半導体素子22が接合されたリードフレーム78を載置する。
更に、図7(b)に示すように、未硬化上層樹脂16fに載置したリードフレーム78を押圧すると、隣接する島部80aと島部80bとによって形成されている離間空間Nに未硬化上層樹脂16fが入り込んで押し上げられる。
その際、上記実施形態とは異なり、未硬化上層樹脂16fの逃げ場がないので、離間空間Nの上端から未硬化上層樹脂16fが不必要に盛り上がってなる盛上がり部82が形成される。この結果、モールド成形で樹脂封止する際に、半導体素子22とモールド樹脂24との密着性を阻害することが考えられる。
一方、上記実施形態の半導体装置10では、上述したように、リードフレーム18の上層樹脂側(紙面下側)の対向辺部32a、32bに形成された除去空間Sに上層樹脂16sの一部が入り込むので、離間空間Qに連通する除去空間Sが未硬化上層樹脂16fの逃げ溝としての役割を果たしている。従って、離間空間Qの上端から未硬化上層樹脂16fが不必要に流出することは回避されている。
以上のように、本発明にかかる半導体装置およびその製造方法は、リードフレームの上層樹脂側の対向辺部の少なくとも一部が除去されたことによる除去空間が未硬化上層樹脂の逃げ溝としての役割を果たすので、互いに隣接する島部同士の離間空間から未硬化上層樹脂が不必要に流出することを防止した半導体装置およびその製造方法として用いるのに好適である。
10 半導体装置
12 金属製基板
14 熱硬化性樹脂材
15s 下層樹脂
16f 未硬化上層樹脂
16s 上層樹脂
17 中間体
18 リードフレーム
22 半導体素子
30a、b 島部
32a、b 対向辺部
34 C面状
36 R面状
S 除去空間
Q 離間空間
12 金属製基板
14 熱硬化性樹脂材
15s 下層樹脂
16f 未硬化上層樹脂
16s 上層樹脂
17 中間体
18 リードフレーム
22 半導体素子
30a、b 島部
32a、b 対向辺部
34 C面状
36 R面状
S 除去空間
Q 離間空間
Claims (6)
- 金属製基板と、
前記金属製基板上に位置し熱硬化してなる電気絶縁性の下層樹脂と、
前記下層樹脂上に位置し熱硬化してなる上層樹脂と、
前記上層樹脂上に位置し、互いに隣接する島部を有するリードフレームと、
前記島部上に配置された半導体素子と、
を備え、
前記下層樹脂の熱硬化反応が完了した後に、前記上層樹脂の熱硬化反応が完了しており、
前記島部の上層樹脂側の部分のうち互いに向かい合う対向辺部は少なくとも一部が除去された形状にされ、該除去によって形成された除去空間に前記上層樹脂の一部が入り込んでいることを特徴とする半導体装置。 - 互いに隣接する前記島部同士の距離は、前記島部の厚みの0.6〜2.0倍の範囲であることを特徴とする請求項1記載の半導体装置。
- 前記対向辺部がC面状またはR面状とされていることを特徴とする請求項1または2記載の半導体装置。
- 前記除去空間の上側に連通する前記島部同士の離間空間が前記上層樹脂によって埋められていることを特徴とする請求項1〜3のいずれか1項記載の半導体装置。
- 請求項1記載の半導体装置を製造する半導体装置の製造方法であって、
前記下層樹脂と、前記下層樹脂上に形成され前記上層樹脂の形成材である未硬化上層樹脂とを前記金属製基板上に形成してなる中間体を製造しておく第1工程と、
前記半導体素子を搭載した前記リードフレームを、前記中間体の前記未硬化上層樹脂上に載置して押圧することで前記除去空間に前記未硬化上層樹脂を流入させる第2工程と、
を備えたことを特徴とする半導体装置の製造方法。 - 前記第2工程後、モールド成形時に前記未硬化上層樹脂を完全に熱硬化させて前記上層樹脂とすることを特徴とする請求項5記載の半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013127526A JP2014112640A (ja) | 2012-10-31 | 2013-06-18 | 半導体装置およびその製造方法 |
CN201310367326.3A CN103794574B (zh) | 2012-10-31 | 2013-08-21 | 半导体装置及其制造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012240469 | 2012-10-31 | ||
JP2012240469 | 2012-10-31 | ||
JP2013127526A JP2014112640A (ja) | 2012-10-31 | 2013-06-18 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014112640A true JP2014112640A (ja) | 2014-06-19 |
Family
ID=51169579
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013127526A Pending JP2014112640A (ja) | 2012-10-31 | 2013-06-18 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014112640A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP4057338A1 (en) * | 2021-03-10 | 2022-09-14 | Hitachi Energy Switzerland AG | Metal substrate structure and method of manufacturing a metal substrate structure for a semiconductor power module and semiconductor power module |
-
2013
- 2013-06-18 JP JP2013127526A patent/JP2014112640A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP4057338A1 (en) * | 2021-03-10 | 2022-09-14 | Hitachi Energy Switzerland AG | Metal substrate structure and method of manufacturing a metal substrate structure for a semiconductor power module and semiconductor power module |
WO2022189068A1 (en) | 2021-03-10 | 2022-09-15 | Hitachi Energy Switzerland Ag | Metal substrate structure and method of manufacturing a metal substrate structure for a semiconductor power module and semiconductor power module |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10204882B2 (en) | Stacked package module having an exposed heat sink surface from the packaging | |
JP5983249B2 (ja) | 半導体モジュールの製造方法 | |
JP6217884B2 (ja) | 半導体装置とその製造方法 | |
KR20200069017A (ko) | 양면 냉각형 파워모듈 및 그 제조 방법 | |
TWI672711B (zh) | 絕緣金屬基板及其製造方法 | |
US9929118B2 (en) | Packaging through pre-formed metal pins | |
JP2014090103A (ja) | モールドパッケージおよびその製造方法 | |
JP2014112640A (ja) | 半導体装置およびその製造方法 | |
JP5949667B2 (ja) | モールドパッケージおよびその製造方法 | |
JP5264677B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
TWM577178U (zh) | 絕緣金屬基板 | |
JP4842177B2 (ja) | 回路基板及びパワーモジュール | |
JP4010860B2 (ja) | 混成集積回路装置およびその製造方法 | |
JP5056429B2 (ja) | 半導体装置の製造方法 | |
CN112310006A (zh) | 具有承载件、层压体和位于两者间的构件的包封的封装体 | |
JP5233973B2 (ja) | モールドパッケージの製造方法 | |
JP6089595B2 (ja) | 半導体装置の製造方法および半導体装置 | |
CN108878383B (zh) | 一种高性能ipm封装模块及其制备方法 | |
TWI751394B (zh) | 預成型載板及其製造方法 | |
JP2010192489A (ja) | 電子部品実装構造体の製造方法及び電子部品実装構造体 | |
JP4973033B2 (ja) | パワーモジュールの製造方法 | |
JP4760543B2 (ja) | モールドパッケージおよびその製造方法 | |
JP2014192300A (ja) | 放熱基板の製造方法 | |
JP4293088B2 (ja) | 積層型半導体装置の製造方法 | |
JP2012186388A (ja) | Led素子用リードフレーム基板およびその製造方法 |