JP3852698B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP3852698B2
JP3852698B2 JP2003106733A JP2003106733A JP3852698B2 JP 3852698 B2 JP3852698 B2 JP 3852698B2 JP 2003106733 A JP2003106733 A JP 2003106733A JP 2003106733 A JP2003106733 A JP 2003106733A JP 3852698 B2 JP3852698 B2 JP 3852698B2
Authority
JP
Japan
Prior art keywords
terminal
lead
case
resin case
main circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2003106733A
Other languages
English (en)
Other versions
JP2003289130A (ja
Inventor
都美雄 清水
力宏 丸山
敏総 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Device Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Device Technology Co Ltd filed Critical Fuji Electric Device Technology Co Ltd
Priority to JP2003106733A priority Critical patent/JP3852698B2/ja
Publication of JP2003289130A publication Critical patent/JP2003289130A/ja
Application granted granted Critical
Publication of JP3852698B2 publication Critical patent/JP3852698B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Description

【0001】
【発明の属する技術分野】
本発明は、パワースイッチング素子にIGBT(Insulated Gate Bipolar Transister) を用いたIGBTモジュールなどを対象とする半導体装置、詳しくは半導体装置のパッケージ構造に関する。
【0002】
【従来の技術】
頭記した半導体装置として、セラミックス基板などの絶縁基板に1ないし複数個のパワー半導体素子(IGBT)をマウントして該基板の導体パターンとの間にワイヤボンディングを施した回路組立体と、該回路組立体を搭載した金属ベース板と、金属ベース板上に接着結合した端子一体形の外装樹脂ケースと、上面に端子引出し穴を開口したケース蓋と、外装樹脂ケース内に充填した封止樹脂との組立体よりなり、外部接続用端子としてコレクタ,エミッタの主回路端子,コレクタの補助端子,およびドライブ制御用のゲート端子を含めてプレス打ち抜き,曲げ加工を施して製作した端子組立体としての端子フレームを前記外装樹脂ケースにインサート形成し、金属ベース板に外装樹脂ケースを接合した状態で樹脂ケースから内方に突き出した各端子フレームの内部リード脚片とこれに対応する絶縁基板の導体パターンとの間を半田付けするとともに、樹脂ケースの上面に被着したケース蓋の端子引出し穴を貫通して各端子を外方に引出した構成の半導体装置が、本発明と同一出願人より先に提案されている(特許文献1参照)。
【0003】
図4(a)〜(d)はパッケージ内に4個のIGBTを組み込んで並列に接続した4個組IGBTモジュールを例に、端子一体形外装樹脂ケースを採用して構成した従来の半導体装置の組立構造を示すものである。図において、1は金属ベース板、2は金属ベース板1の上に搭載したIGBTの回路組立体、3は端子一体形の外装樹脂ケース、4はケース蓋であり、これらを組合せて(d)図に示す半導体装置を構成している。
ここで、回路組立体2は、2枚に分割したセラミックス基板2aの上にフリーホイーリングダイオード2bと組合せたIGBT2cを2個ずつ振り分けてマウントし、セラミックス基板2aの上面に形成した導体パターンにワイヤボンディングして構成されたものである。
【0004】
一方、樹脂モールド品として作られた端子一体形の外装樹脂ケース3には、前記セラミックス基板2aの上面にIGBTのコレクタ,エミッタ,ゲートに対応して形成した導体パターンに接続する外部接続用端子の端子フレームが樹脂ケース3と一体にインサート成形されている。この端子フレームは黄銅などを材料にプレス,曲げ加工して形成したものであり、該端子フレームの端部に外部導出端子部として起立形成した主回路のエミッタ端子C,コレクタ端子E,エミッタ補助端子e,制御端子としてのゲート端子Gが樹脂ケース3から上方に突き出している。また、ケース蓋4の上面には、前記の各端子に対応した端子引出し穴4a〜4dが開口している。
【0005】
そして、かかる半導体装置の組立ては次のようにして行う。まず、金属ベース板1の上に回路組立体2を搭載してセラミックス基板2aを金属ベース板1に半田付けする。次に、金属ベース板1に外装樹脂ケース3を接着剤で接合し、この状態で樹脂ケース3から回路組立体2に向けて突き出した各端子フレームの内部リード脚片をこれに対応するセラミックス基板2aの導体パターンに半田付けする。さらに、樹脂ケース4の中にゲル状の封止樹脂(図示せず)を注入して硬化させた後、最後に樹脂ケース3の上面にケース蓋4を被せて接着剤で接合し、ケース蓋4の端子引出し穴4a〜4dを通して上方に引出した各端子をL字形に折り曲げて図4(d)の製品を完成する。
【0006】
前記のように外部接続用端子の端子フレームを外装樹脂ケースにインサート形成して一体化した半導体装置は、樹脂ケースとは別な部品として作られたケース蓋兼用の端子ブロックに各端子に対応する外部導出端子を個別に固定保持し、内部配線の一部にリード線を採用して組立てた在来製品のパッケージ構造と比べて、樹脂ケースのモールド成形と同時に各端子相互間の平坦度を保って精度よく固定保持することができるほか、端子フレームは外装樹脂ケースの周枠部分に取り囲まれているので、搬送,組立工程での取扱い時に端子が物に当たって変形したりするおそれが無いなど、組立性,信頼性の面での利点が得られる。
【0007】
【特許文献1】
特開平7−321285号公報
【0008】
【発明が解決しようとする課題】
ところで、前記の端子一体形の外装樹脂ケースを採用した従来構成の半導体装置は、次記のように製作,使用面で改良すべき問題点がある。
1)前記したパワーモジュールの複数個を組合せて例えばインバータ装置のブリッジ回路を構成する場合には、パワーモジュールの間をブスバーで直列に外部配線する必要があるが、各パワーモジュールのパッケージ上面に配列したコレクタ,エミッタ端子の配列が全て同じであると、直線的なブスバーでモジュール間を直列に接続するにはパワーモジュールのパッケージを前後にずらして配置する必要があるなど外部配線が厄介となる。かかる点、直列接続するモジュールの一方のモジュールのパッケージで、コレクタ端子とエミッタ端子とを入れ替えておけば、モジュール同士を揃えて配置した状態で隣り合うモジュール間でエミッタ端子とコレクタ端子が直線上に並ぶのでブスバーによる外部配線が楽に行える。そこで、このような用途に使用するパワーモジュールとして、メーカーではコレクタ端子とエミッタ端子の配列を入れ替えた極性の異なるパワーモジュールを用意してユーザーの要求に応えるようにしている。
【0009】
しかしながら、従来では端子配列の異なるパッケージを製作する場合に、ケース蓋上に引出した主回路端子の内部接続を逆に接続しなければならず、特に図4(b)のように回路組立体2の絶縁基板2aを2枚に分割した構成(従来ではセラミックス基板として、アルミナ,窒化アルミニウムの基板を採用しているが、このセラミックス基板は脆くて大面積にするとクラック割れが生じ易いために、複数枚に分割して使用している)では、端子フレームの形状を大幅に変えなければならないほか、場合にもよっては端子フレームをインサート成形する外装樹脂ケース3のモールド金型,さらには回路組立体の絶縁基板に形成した導体パターンも変更しなければならず、製作費,設備投資が嵩んでコスト高となる。
【0010】
2)また、ユーザーによっては、パッケージ上面に引出したゲート端子の位置を図4と異なる位置に変える要求があるが、このような要求に対応したパッケージを製作するには、前項1)と同様に端子フレーム,モールド金型の変更などを要してコスト高となる。
本発明は、先記した端子一体形の外装樹脂ケースを採用した半導体装置を対象に、前項1)〜2)の課題解決を目的としてなされたものであり、第1の目的は、回路組立体,外装樹脂ケースおよびそのモールド金型を変更することなく、端子フレームの僅かな変更のみで極性の異なる半導体装置を構成できるようにすることにある。第2の目的は回路組立体,外装樹脂ケース,端子フレームを基本的に変更することなく、端子フレームの不要部分を一部カットするだけでケース蓋からの制御端子引出し位置を容易に変えられるようにした半導体装置を提供することにある。
【0011】
【課題を解決するための手段】
上記の各目的は本発明により、次記のように構成することにで達成される。
1)第1の目的を達成するために、回路組立体,外装樹脂ケース,およびケース蓋を共通部品として、パッケージのケース蓋上面に引出したコレクタ,エミッタの主回路端子の配列を入れ替える場合には、コレクタ側の端子フレームとエミッタ側の端子フレームを樹脂ケース内で立体的に交差させて樹脂ケースにインサート成形するものとする。
かかる構成により、回路組立体,外装樹脂ケースおよびそのモールド金型を変更することなく、端子フレームの形状を僅かに変更するのみで極性の異なる半導体装置を容易に製作することができる。
【0012】
また、上記のようにパッケージ上面に引出したコレクタ端子とエミッタ端子の配列を入れ替えた製品と端子を入れ替えない製品とが一見して目視判別できるようにするために、本発明によれば、主回路端子の配列を入れ替えたパッケージと入れ替えないパッケージとで、主回路端子の端子形状を変えものとする。
このように端子形状を変えておけば、パッケージに端子配列を表示した銘板を貼り付ける以前の組立工程でも、極性の異なる半導体装置を端子形状から識別できて部品管理に便利である。
また、上記の構成において、ケース蓋として制御端子の引出し穴の位置を変えた二種類のケース蓋を用意するとともに、制御端子用の端子フレームには前記した各ケース蓋の端子引出し穴に対応する二箇所にそれぞれ上方に起立する外部導出端子部を設けておき、パッケージ組立ての際に採用するケース蓋の端子引出し穴に対応する外部導出端子部を残し、他方の外部導出端子部を削除して組立ててもよい。
【0013】
2)第2の目的を達成するために、パッケージのケース蓋として制御端子の引出し穴の位置を変えた二種類のケース蓋を用意するとともに、制御端子用の端子フレームには前記した各ケース蓋の端子引出し穴に対応する二箇所にそれぞれ上方に起立する外部導出端子部を設けておき、パッケージ組立ての際に採用するケース蓋の端子引出し穴に対応する外部導出端子部を残し、他方の外部導出端子部を削除して組立てるものとする。
かかる構成により、回路組立体,外装樹脂ケース,端子フレームを共通部品として、樹脂ケースに組合せるケース蓋の端子引出し穴の位置に合わせて、不要な端子をカットするだけで制御端子引出し位置の変更にも簡単に対応できる。
【0014】
【発明の実施の形態】
以下、本発明の実施例を図面に基づいて説明する。なお、実施例の図中で図4に対応する同一部材は同じ符号が付してある。
まず、図1(a)〜(d)を用いて、端子フレームを外装樹脂ケースにインサート形成する際の構成を説明する。図4と同様な4個組のIGBTモジュールを対象とした半導体装置の主要部品の構成図であり、(a)図に示す端子一体形外装樹脂ケース3には、外部接続用端子として図1(c),(d)に示すコレクタ用の端子フレーム5,エミッタ用の端子フレーム6,ゲート用の端子フレーム7がインサート成形されている。ここで、コレクタ用の端子フレーム5には、上方に起立するコレクタ端子Cの外部導出端部5a,回路組立体に半田付けする脚片5bとともに、外部導出端子部5aの側縁には肩部5c,脚部5dが形成されている。また、エミッタ用の端子フレーム6の両端部には上方に起立するエミッタ端子E,エミッタ補助端子eに対応する外部導出端子部6a,6b,および半田付け用の脚片6cが形成されている。一方、ゲート用の端子フレーム7には、二箇所から上方に起立するゲート端子G1,G2 の外部導出端子部7a,二箇所に分散形成した半田付け用の脚片7b,7c,および外部導出端子7aには肩部7d,脚部7eが形成されており、さらに脚片7bと7cの間を連ねるショートバーから側方に突き出した穴あき保持片7fが形成されている。
【0015】
そして、前記の各端子フレーム5〜7を樹脂ケース3にインサート成形するに際しては、樹脂ケース3のモールド金型(図示せず)のキャビティ内に各端子フレーム5〜7をセットして金型を型締めすると、前記した各端子フレームの肩部5c,7d,および脚部5d,7eがモールド金型の上型と下型の間に挟持されるとともに、金型に設けたインサートピンが端子フレーム7から側方に突き出した保持片7fの穴に挿入される。これにより、各端子フレーム5〜7のが金型内で所定のインサート位置から動かないように固定保持され、この状態で金型に成形樹脂を注入することにより、図1(a)に示すような端子一体形の外装樹脂ケース3がモールド成形される。なお、各端子フレーム5〜7は平行に配置し、特に主回路端子の端子フレーム5と6は接近させて敷設し、その相互誘導作用により配線インダクタンスを低めてスイッチング動作に伴うサージ電圧を低く抑えるようにしている。
【0016】
一方、図1(b)で示すように、金属ベース板1に搭載した回路組立体2の絶縁基板は1枚構成のセラミックス基板2aとしてなり、該セラミックス基板2aの上面にはコレクタの導体パターン2a-C, エミッタの導体パターン2a-E, 二箇所に分散したゲートの導体パターン2a-Gをパターン形成した上で、導体パターン2a-Cに4個のIGBT2cをフリーホイーリングダイオード2bと組合せてマウントし、エミッタ導体パターン2a-E, ゲート導体パターン2a-Gとの間をワイヤボンディングして回路組立体を構成している。ここで、前記のセラミックス基板2aはアルミナ(Al2 3)にジルコニア(ZrO2)を添加して抗折強度を高めたものが採用されている。
【0017】
そして、半導体装置の組立時には、金属ベース板1の上に外装樹脂ケース3を接着した状態で、樹脂ケース3の樹脂層からケース内方に突き出した各端子フレーム5〜7の脚片5b,6c,7b,7cをセラミックス基板2aの導体パターンに半田付けする。
次に、前記した端子一体形の外装樹脂ケース3,回路組立体2を搭載した金属ベース板1に、異なる種類のケース蓋を組み合わせて構築した半導体装置の具体的な実施例図2,図3に示す。
〔実施例1〕
図2(a)〜(d)は、図1で述べた端子一体形の外装樹脂ケース3に、ケース蓋4として図2(d)に示すような位置にゲート端子の引出し穴4dを開口したケース蓋を組合せた実施例であり、樹脂ケース3には図2(b),(c)に示す端子フレーム5,6,および7がインサート成形されており、特に端子フレーム7については、二箇所に形成したゲート端子G1,G2 のうちゲート端子G1 を残し、不要となるゲート端子G2 を根元からカットして切除しておく。そして、樹脂ケース3の上面にケース蓋4を被着接合した状態でケース蓋の端子引出し穴4a〜4dを貫通して上方に引出した各端子をL字形に折り曲げて図2(a)の製品を完成する。
【0018】
〔実施例2〕
図3(a)〜(d)は、ケース蓋4の上面に引出した各端子を前記の実施例1と異なる配列にして構成した半導体装置の実施例を示すものである。具体的には図2と比べてコレクタ端子Cとエミッタ端子Eの配列順序を入れ替え、ケース蓋4の端子引出し穴4aからエミッタ端子Eを引出し、端子引出し穴4bからコレクタ端子Cを引き出すようにしてケース蓋上に並ぶ主回路端子の極性を逆配列とし、さらにゲート端子Gを図2と反対側の位置に引出している。
そのために、ケース蓋4として、その端子引出し穴4dが図2(d)と反対側に開口されたものを用いる。また、主回路の端子フレーム5,6については、図3(b)で示すように、回路組立体2(図1(b)参照)に半田付けする脚片の位置は変えずに、コレクタ用端子フレーム5がエミッタ用端子フレーム6の上を跨ぐように立体交差させて樹脂ケース3にインサート成形する。なお、この場合には、コレクタ端子C,エミッタ端子Eの端子形状を図示のように角形とし、図2(b)に示した端子フレーム5,6に形成したコレクタ端子C,エミッタ端子Eの円弧形状(外部導出端子部の先端が円弧状に整形カットされている)と一見して識別できるように形状を変えておく。
【0019】
また、ゲート用の端子フレーム7については、図1(d)で述べたように二箇所に形成したゲート端子G1,G2 のうち、ゲート端子G2 を残して他方のゲート端子G1 を根元からカットして切除する。そして、樹脂ケース3にケース蓋4を被着した状態で端子引出し穴4a〜4dを通して各端子を図3(a)のような配列順序に引き出す。これにより、ケース蓋4の上面に引出したコレクタ端子C,エミッタ端子Eの配列順序が図2(a)の配列と逆極性に入れ替わる。
前記から判るように、図1に示した回路組立体2,および外装樹脂ケース3のモールド金型には何らの変更を加えることなく、端子フレーム5,6について若干の変更を加えるだけで、図2と端子配列の異なるパッケージを簡単に構成することができる。
【0020】
なお、図3(b)の端子フレーム5,6の代わりに、図2(b)に示した端子フレーム5,6を採用すれば、コレクタ端子C,エミッタ端子Eの配列が図2と同様で、ゲート端子Gの引出し位置が異なるパッケージとなる。
また、図示の実施例ではパワー半導体素子としてIGBTを採用した例を示したが、IGBTの代わりにバイポーラトランジスタ、MOS−FETを採用して実施できることは勿論である。そして、MOS−FETを採用する場合には、IGBTモジュールのコレクタ端子,エミッタ端子をそれぞれソース端子,ドレイン端子に置き換えて実施すればよい。
【0021】
【発明の効果】
以上述べたように、本発明の構成によれば次記の効果を奏する。
1)回路組立体,外装樹脂ケースおよびそのモールド金型を変更することなく、端子フレームの形状を僅かに変更するのみで、主回路端子のエミッタ,コレクタの配列順序を入れ替えた極性の異なる半導体装置を簡単に構成でき、特に複数のモジュールを組合せてインバータのブリッジ回路を構築する場合に用いる半導体装置が設備投資の追加なしに製作できる。また、この場合に端子フレームの外部導出端子部の形状を請求項のように変えることで、パッケージに銘板を貼り付ける以前の状態でも、端子形状から主回路端子の極性を目視判別することができて便利である。
【0022】
2)回路組立体,外装樹脂ケース,端子フレームを共通部品として、外装樹脂ケースに組合せるケース蓋の端子引出し穴の位置に合わせて不要な端子をカットするだけで、制御端子引出し位置の変更にも簡単に対応することができる。
【図面の簡単な説明】
【図1】 端子フレームを外装樹脂ケースにインサート形成する構成図であり、(a)は端子一体形外装樹脂ケースの外形斜視図、(b)は金属ベース板に搭載した回路組立体の外形斜視図、(c),(d)はそれぞれ(a)図の樹脂ケースにインサート成形した主回路端子,ゲート端子用の端子フレームの外形斜視図
【図2】 本発明の実施例1に対応する半導体装置の構成図であり、(a)は組立状態のパッケージの外形斜視図、(b),(c)は(a)図の外装樹脂ケースにインサート成形した主回路端子,ゲート端子用の端子フレームの外形斜視図、(d)はケース蓋の外形斜視図
【図3】 本発明の実施例2に対応する半導体装置の構成図であり、(a)は組立状態のパッケージの外形斜視図、(b),(c)は(a)図の外装樹脂ケースにインサート成形した主回路端子,ゲート端子用の端子フレームの外形斜視図、(d)はケース蓋の外形斜視図
【図4】 4個組モジュールを対象とした従来の半導体装置の構成図であり、(a)〜(d)はそれぞれケース蓋,端子一体形の外装樹脂ケース,金属ベース板に搭載した回路組立体,およびパッケージ組立体の外形斜視図

Claims (4)

  1. 絶縁基板にパワー半導体素子をマウントして該基板の導体パターンとの間にワイヤボンディングを施した回路組立体を構成し、該回路組立体を金属ベース板に搭載し、外部接続用の第1,第2の主回路端子フレーム,および制御端子用の端子フレームを外装樹脂ケースにインサート形成し、金属ベース板上に端子一体形の外装樹脂ケースを接着結合し、金属ベース板に外装樹脂ケースを接合した状態で外装樹脂ケースから絶縁基板上に向けて突き出した各端子フレームの内部リード脚片と絶縁基板の導体パターンとの間を半田付けし、外装樹脂ケース内に封止樹脂を充填し、上面に端子引出し穴を開口したケース蓋を樹脂ケースの上面に被着し、ケース蓋を貫通して各端子を外方に引出す半導体装置の製造方法において、
    ケース蓋に主端子用の第1,第2の引出し穴を設け、ケース蓋の第1の引出し穴より第1主回路端子フレームの一端を引出してコレクタ端子とし、第2の引出し穴より第2主回路端子フレームの一端を引き出してエミッタ端子とし、第1,第2の主回路端子フレームの他端をそれぞれ回路組立体の導体パターンに接続してなる第1の配列順序と、
    回路組立体,外装樹脂ケースを第1の配列順序で用いたものと共通部品とするとともに、ケース蓋に設ける主端子用の第1,第2の引出し穴の位置も共通とし、ケース蓋の第1の引出し穴より第2主回路端子フレームの一端を引出してエミッタ端子とし、第2の引出し穴より第1主回路端子フレームの一端を引き出してコレクタ端子とし、第1,第2主回路端子フレームを外装樹脂ケース内で立体的に交差させて外装樹脂ケースにインサート成形し、第1,第2の主回路端子フレームの他端をそれぞれ回路組立体の導体パターンに接続してなる第2の配列順序と、のいずれかの配列順序にて主端子を配置することを特徴とする半導体装置の製造方法。
  2. 請求項1記載の半導体装置の製造方法において、第1の配列順序で用いる主回路端子フレームと、第2の配列順序で用いる主回路端子フレームとで、主回路端子の端子形状を変えることを特徴とする半導体装置の製造方法。
  3. 請求項1記載の半導体装置の製造方法において、ケース蓋として制御端子の引出し穴の位置を変えた二種類のケース蓋を用意するとともに、制御端子用の端子フレームには前記した各ケース蓋の端子引出し穴に対応する二箇所にそれぞれ上方に起立する外部導出端子部を設けておき、パッケージ組立ての際に採用するケース蓋の端子引出し穴に対応する外部導出端子部を残し、他方の外部導出端子部を削除して組立てたことを特徴とする半導体装置の製造方法。
  4. 絶縁基板にパワー半導体素子をマウントして該基板の導体パターンとの間にワイヤボンディングを施した回路組立体を構成し、該回路組立体を金属ベース板に搭載し、外部接続用の第1,第2の主回路端子フレーム,および制御端子用の端子フレームを外装樹脂ケースにインサート形成し、金属ベース板上に端子一体形の外装樹脂ケースを接着結合し、金属ベース板に外装樹脂ケースを接合した状態で外装樹脂ケースから絶縁基板上に向けて突き出した各端子フレームの内部リード脚片と絶縁基板の導体パターンとの間を半田付けし、外装樹脂ケース内に封止樹脂を充填し、上面に端子引出し穴を開口したケース蓋を外装樹脂ケースの上面に被着し、ケース蓋を貫通して各端子を外方に引出す半導体装置の製造方法において、
    ケース蓋として制御端子の引出し穴の位置を変えた二種類のケース蓋を用意するとともに、制御端子用の端子フレームには前記した各ケース蓋の端子引出し穴に対応する二箇所にそれぞれ上方に起立する外部導出端子部を設けておき、パッケージ組立ての際に採用するケース蓋の端子引出し穴に対応する外部導出端子部を残し、他方の外部導出端子部を削除して組立てたことを特徴とする半導体装置の製造方法。
JP2003106733A 2003-04-10 2003-04-10 半導体装置の製造方法 Expired - Lifetime JP3852698B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003106733A JP3852698B2 (ja) 2003-04-10 2003-04-10 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003106733A JP3852698B2 (ja) 2003-04-10 2003-04-10 半導体装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP13934196A Division JP3465480B2 (ja) 1996-06-03 1996-06-03 半導体装置

Publications (2)

Publication Number Publication Date
JP2003289130A JP2003289130A (ja) 2003-10-10
JP3852698B2 true JP3852698B2 (ja) 2006-12-06

Family

ID=29244547

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003106733A Expired - Lifetime JP3852698B2 (ja) 2003-04-10 2003-04-10 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3852698B2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4765004B2 (ja) 2006-09-04 2011-09-07 富士電機株式会社 半導体装置およびその製造方法
JP5061717B2 (ja) 2007-05-18 2012-10-31 富士電機株式会社 半導体モジュール及び半導体モジュールの製造方法
JP5261982B2 (ja) 2007-05-18 2013-08-14 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP5090063B2 (ja) * 2007-05-28 2012-12-05 日本インター株式会社 パワー半導体モジュール
JP5245485B2 (ja) 2008-03-25 2013-07-24 富士電機株式会社 半導体装置の製造方法
JP5643752B2 (ja) * 2009-05-14 2014-12-17 ローム株式会社 半導体装置
JP5418668B2 (ja) * 2010-03-16 2014-02-19 富士電機株式会社 半導体装置
WO2013047231A1 (ja) 2011-09-30 2013-04-04 富士電機株式会社 半導体装置及びその製造方法
CN104160504B (zh) 2012-03-28 2017-05-17 富士电机株式会社 半导体装置和半导体装置的制造方法
EP2804212A4 (en) 2012-03-28 2015-12-09 Fuji Electric Co Ltd SEMICONDUCTOR DEVICE
EP2833405A4 (en) 2012-03-28 2016-01-13 Fuji Electric Co Ltd SEMICONDUCTOR DEVICE, AND MANUFACTURING METHOD THEREOF
JP6153745B2 (ja) 2013-03-07 2017-06-28 三菱重工オートモーティブサーマルシステムズ株式会社 インバータ基板およびそれを用いたインバータ一体型電動圧縮機
JP6171586B2 (ja) 2013-06-04 2017-08-02 富士電機株式会社 半導体装置
JP6272213B2 (ja) * 2014-11-26 2018-01-31 三菱電機株式会社 半導体装置
JP6500565B2 (ja) 2015-04-01 2019-04-17 富士電機株式会社 半導体モジュール

Also Published As

Publication number Publication date
JP2003289130A (ja) 2003-10-10

Similar Documents

Publication Publication Date Title
JP3852698B2 (ja) 半導体装置の製造方法
US8129836B2 (en) Semiconductor device
CN104637931B (zh) 包括晶体管芯片模块和驱动器芯片模块的半导体封装以及其制造方法
JP4829690B2 (ja) 半導体装置
JPWO2016194033A1 (ja) 半導体装置およびその製造方法
JP5935374B2 (ja) 半導体モジュールの製造方法
JP6673012B2 (ja) 半導体装置およびその製造方法
TWI486105B (zh) 封裝結構及其製造方法
JPH0722568A (ja) 半導体装置およびその製造方法
JP5125975B2 (ja) 樹脂ケース製造方法
JP3769228B2 (ja) 電力半導体装置
JP4218243B2 (ja) 半導体装置
JP2011228528A (ja) パワーブロック及びそれを用いたパワー半導体モジュール
JP3877402B2 (ja) 半導体装置の製造方法
JPH11191562A (ja) 半導体装置の製造方法
JP3831504B2 (ja) リードフレーム
JP2019176130A (ja) パワーモジュール及びその製造方法
JP3465480B2 (ja) 半導体装置
JP4784945B2 (ja) 半導体装置の製造方法
JP2013143519A (ja) 接続子および樹脂封止型半導体装置
JP4100483B2 (ja) 複合半導体装置及びその製造方法
JP4887346B2 (ja) 半導体装置
CN110047822A (zh) 半导体装置
JP2002164500A (ja) 半導体装置
JP5086315B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060323

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060515

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060613

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060703

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060704

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060728

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060817

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060830

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090915

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100915

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100915

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100915

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110915

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110915

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110915

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110915

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120915

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120915

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130915

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term