CN104517913B - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN104517913B
CN104517913B CN201410409776.9A CN201410409776A CN104517913B CN 104517913 B CN104517913 B CN 104517913B CN 201410409776 A CN201410409776 A CN 201410409776A CN 104517913 B CN104517913 B CN 104517913B
Authority
CN
China
Prior art keywords
circuit pattern
semiconductor device
ceramic substrate
manufacturing
potting resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410409776.9A
Other languages
English (en)
Other versions
CN104517913A (zh
Inventor
吉松直树
新饲雅芳
鹿野武敏
村田大辅
木本信义
井本裕儿
石原三纪夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN104517913A publication Critical patent/CN104517913A/zh
Application granted granted Critical
Publication of CN104517913B publication Critical patent/CN104517913B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0373—Conductors having a fine structure, e.g. providing a plurality of contact points with a structured tool
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2072—Anchoring, i.e. one structure gripping into another
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1184—Underetching, e.g. etching of substrate under conductors or etching of conductor under dielectrics; Means for allowing or controlling underetching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components

Abstract

本发明的目的在于提供一种以低成本兼顾半导体装置的小型化和可靠性的提高的半导体装置及其制造方法。本发明涉及的半导体装置的特征在于，具有：陶瓷衬底(1)；多个电路图案(1a)，其配置在陶瓷衬底(1)表面；半导体元件(2)，其配置在至少1个电路图案(1a)的表面；以及封装树脂(4)，其封装陶瓷衬底(1)、多个电路图案(1a)以及半导体元件(2)，在相邻的电路图案(1a)的相对的侧面形成欠切部(1aa)，在欠切部(1aa)中，电路图案(1a)的表面的端部(11)与电路图案(1a)的和陶瓷衬底(1)接触的面的端部(12)相比，向该电路图案(1a)的外侧突出，在欠切部(1aa)中也填充封装树脂(4)。

Description

半导体装置及其制造方法
技术领域
本发明涉及一种半导体装置及其制造方法，并涉及一种在例如对电动汽车、电车等的电动机进行控制的逆变器、再生用的转换器中使用的半导体装置及其制造方法。
背景技术
现有的半导体装置由：陶瓷衬底、在陶瓷衬底上配置的电路图案、在电路图案上安装的半导体元件、连接在电路图案之间以及连接电路图案和半导体元件的接合线等构成。在半导体装置中，为了使电路图案之间绝缘，设置有裸露出陶瓷衬底而形成的绝缘部。陶瓷衬底的尺寸依赖于电路图案的面积和绝缘部的宽度。
陶瓷衬底、电路图案、半导体元件以及接合线通过例如环氧树脂而封装。由于陶瓷衬底以及电路图案与环氧树脂的密接性较差，因此通过在陶瓷衬底上预先涂覆聚酰亚胺类、或者聚酰胺酰亚胺类的低杨氏模量的树脂之后进行树脂封装，从而防止环氧树脂的剥离(例如，参照专利文献1)。
专利文献1：日本特开2006-32617号公报
现有的半导体装置按照以上方式构成，因此为了使陶瓷衬底小型化，需要减小电路图案的面积或缩小绝缘部的宽度，存在组装性降低和绝缘性降低的问题。
此外，为了抑制环氧树脂的剥离，需要涂覆上述低杨氏模量的树脂，由于增加了用于涂覆的制造工序，因此存在制造成本增加的问题。如果为了削减制造成本，不涂覆低杨氏模量的树脂，则会由于环氧树脂的密接性恶化而发生剥离。由于环氧树脂的剥离，会存在发生由环氧树脂保持的构造物(例如铝线、端子)的接合寿命降低、以及陶瓷衬底上的电路图案之间的绝缘性降低等问题。
发明内容
本发明就是为了解决如以上所述的课题而提出的，其目的在于提供一种以低成本兼顾半导体装置的小型化和可靠性的提高的半导体装置及其制造方法。
本发明涉及的半导体装置的特征在于，具有：陶瓷衬底；多个电路图案，其配置在陶瓷衬底表面；半导体元件，其配置在至少1个电路图案的表面；以及封装树脂，其封装陶瓷衬底、多个电路图案以及半导体元件，在相邻的电路图案的相对的侧面形成欠切部，在欠切部中，电路图案的表面的端部与电路图案的和陶瓷衬底接触的面的端部相比，向电路图案的外侧突出，在欠切部中也填充封装树脂。
发明的效果
通过在相邻的电路图案的相对的侧面设置欠切部，从而无需缩小电路图案的表面的面积，就能够缩小电路图案的底面的面积。因此，能够确保电路图案表面的功能性所需的面积，并且能够确保绝缘所需的电路图案之间的间隔。即，无需使绝缘性降低，就能够使电路图案之间的间隔变得更窄，因此能够缩小形成有电路图案的陶瓷衬底的面积，能够实现半导体装置的小型化。
此外，通过在电路图案的侧面设置欠切部，从而在欠切部也填充封装树脂，并提高陶瓷衬底和封装树脂的密接性，因此，抑制封装树脂的剥离，提高半导体装置的可靠性。即，能够通过设置欠切部，从而同时得到：由于提高绝缘性而实现的半导体装置的小型化，以及由于抑制剥离而实现的可靠性的提高这两个效果。
附图说明
图1是实施方式1涉及的半导体装置的剖面图。
图2是实施方式1涉及的半导体装置的剖面的局部放大图。
图3是实施方式1涉及的半导体装置的俯视图。
图4是实施方式1涉及的半导体装置的第1变形例的剖面图。
图5是实施方式1涉及的半导体装置的第2变形例的剖面图。
图6是实施方式1涉及的半导体装置的第3的变形例的剖面图。
图7是实施方式1涉及的半导体装置的第4的变形例的剖面图。
图8是实施方式2涉及的半导体装置的剖面的局部放大图。
图9是实施方式3涉及的半导体装置的剖面的局部放大图。
图10是前提技术涉及的半导体装置的剖面图。
标号的说明
1 陶瓷衬底，1a 电路图案，1aa、1ab、1af 欠切部，1ac 槽，1ad 凹凸，1ae 孔，1b背面图案，1c 金属基座，1d、6 散热片，2 半导体元件，3 焊料，4 封装树脂，5 铝线，7 壳体，11、12 端部。
具体实施方式
＜前提技术＞
在说明本发明的实施方式之前，对成为本发明的前提的技术进行说明。图10是前提技术中的半导体装置的剖面图。如图10所示，在前提技术的半导体装置的陶瓷衬底1的表面配置有多个电路图案1a。半导体元件2通过焊料3进行接合而安装在至少1个电路图案1a的表面。半导体元件2的电极和其它电路图案1a由铝线5电连接。此外，电路图案1a通过钎焊、焊接与未图示的端子接合，从而与外部的端子电连接。在陶瓷衬底1的背面(即，与配置电路图案1a的面为相反侧的面)形成有背面图案1b。另外，电路图案1a的材质通常为铝、铜。
陶瓷衬底1、电路图案1a、半导体元件2以及铝线5通过封装树脂4封装。封装树脂4为例如环氧树脂。另外，背面图案1b没有被封装树脂封装，向半导体装置下表面露出。
以上说明的半导体装置作为例如对电动汽车、电车等的电动机进行控制的逆变器、再生用的转换器而使用。
前提技术的半导体装置按照以上方式构成，因此为了使陶瓷衬底1小型化，需要减小电路图案1a的面积，或缩小电路图案1a之间的绝缘部的宽度，存在组装性较差和绝缘性降低的问题。
此外，存在由于封装树脂4与陶瓷衬底1以及电路图案1a的密接性较差，因此发生剥离的问题。如果封装树脂4发生剥离，则会存在发生由封装树脂4保持的构造物(例如铝线、端子)的接合寿命降低、以及陶瓷衬底1上的电路图案1a之间的绝缘性降低等问题。
＜实施方式1＞
＜结构＞
图1是本实施方式的半导体装置的剖面图。图2是本实施方式的半导体装置的剖面的局部放大图。图2更详细地说，是对图1的剖面图中的电路图案1a侧面的剖面进行放大的图。此外，图3是本实施方式的半导体装置的俯视图。
在本实施方式的半导体装置中，在陶瓷衬底1的表面配置有多个电路图案1a。半导体元件2通过焊料3进行接合而安装在至少1个电路图案1a的表面。
如图1所示，在彼此相邻的电路图案1a的相对的侧面形成有欠切部1aa。图2表示欠切部1aa的放大图。在欠切部1aa中，电路图案1a的表面的端部11与电路图案1a的和陶瓷衬底1接触的面的端部12相比，向电路图案1a的外侧突出。在欠切部1aa中也填充有封装树脂4。另外，在电路图案1a中，也可以在不与其它电路图案1a相对的侧面形成欠切部1aa。
使用图3，对本实施方式的半导体装置的电路图案1a的俯视形状进行说明。在电路图案1a上沿着电路图案1a的外周在俯视观察时形成有凹凸1ad。凹凸1ad由封装树脂4封装。此外，在电路图案1a表面形成有孔1ae，在孔1ae中也填充有封装树脂4。如图2所示，在凹凸1ad的侧面形成有欠切部1aa。此外，也可以在孔1ae的侧面也形成欠切部1aa。
另外，在本实施方式中，半导体元件2是例如包含碳化硅(SiC)、氮化镓(GaN)等宽带隙半导体在内的绝缘栅双极型晶体管(IGBT)。
＜制造方法＞
对本实施方式的半导体装置的制造方法进行说明。首先，在陶瓷衬底1的表面形成金属膜。金属膜通过将厚度为例如0.1～2mm的金属箔粘贴在陶瓷衬底1的表面而形成。此外，在陶瓷衬底1的背面形成背面图案1b。
接下来，通过蚀刻金属膜而形成电路图案1a。通过在进行蚀刻时，对电路图案1a的侧面过蚀刻而形成欠切部1aa。能够通过调整蚀刻的时间、喷射等条件，从而将电路图案1a的侧面挖成R形状，形成电路图案1a的表面的端部11与电路图案1a的和陶瓷衬底1接触的面的端部12相比，向外侧突出的欠切部1aa。
接下来，通过焊料3将半导体元件2安装在电路图案1a的规定的位置。此外，其它电路图案1a和半导体元件2的电极通过例如导线接合法而由铝线5连接。
此外，陶瓷衬底1、电路图案1a、半导体元件2以及铝线5通过封装树脂4(例如环氧树脂)而封装。树脂封装通过例如传递模塑法进行。另外，背面图案1b的表面没有被封装，而从半导体装置下表面露出。通过以上的工序制造本实施方式的半导体装置。
＜作用＞
如以上所述地，在本实施方式的半导体装置中，通过焊料3等钎料将半导体元件2接合在配置于陶瓷衬底1表面的电路图案1a上，此外，半导体元件2和其它电路图案1a通过铝线连接。电路图案1a在陶瓷衬底上进行电路配线，从而通过焊料、导线接合而与外部端子电连接。
因此，在为了半导体装置的小型化而缩小陶瓷衬底1的面积时，需要确保各个电路图案1a的功能方面所需的面积和宽度。并且，有时在各个电路图案1a之间，在半导体装置动作时，产生从几百伏至大于或等于千伏的电位差。为了防止在封装树脂4和陶瓷衬底1的界面处产生放电，需要在电路图案1a之间设置绝缘所需的间隔。
因此，在本实施方式中，在相邻的电路图案1a的相对的侧面设置欠切部1aa。通过设置欠切部1aa，从而无需缩小电路图案1a的表面面积，就能够缩小电路图案1a的底面面积。即，通过缩小电路图案1a的底面面积，从而在陶瓷衬底1的表面上，相邻的电路图案1a的间隔变大，因此提高绝缘性。由此，在设想得到与未设有欠切部1aa的前提技术相同程度的绝缘性而设计半导体装置的情况下，与前提技术相比，能够将多个电路图案1a更接近地配置，因此能够缩小配置电路图案1a的陶瓷衬底1的面积。
此外，通常对于半导体装置，由于环境温度的变化、半导体元件的发热，从而导致构成半导体装置的部件各自与温度变化量乘以线膨胀系数而得到的量相对应地发生膨胀、收缩。因此，在各个部件界面发生形变，尤其在形变较大的部分、粘接强度较低的部分处发生剥离、龟裂。对于环氧树脂，能够在其制造工序中对线膨胀系数进行控制，但如果将环氧树脂的线膨胀系数与例如铜(线膨胀系数16.7ppm/℃)合成在一起，则环氧树脂和陶瓷(4～7ppm/℃)的线膨胀系数的差值变大，反之亦然。此外，环氧树脂和陶瓷、铜、铝原本粘接性就不佳，因此如果不在向粘接界面预先涂覆聚酰亚胺等低杨氏模量树脂之后再进行树脂封装，则会由于冷热循环而导致容易发生界面剥离。
因此，在本实施方式的半导体装置中，在电路图案1a的侧面设置欠切部1aa，利用封装树脂4(环氧树脂)填充欠切部1aa。能够通过封装树脂咬入欠切部1aa，从而防止陶瓷衬底1和封装树脂4的剥离。相对于陶瓷衬底1的面积，用于使封装树脂4咬入的欠切部1aa越多，防止剥离的效果越好。如果陶瓷衬底1和封装树脂4的密接性提高，则来自外部的水分、离子的浸入被抑制，因此也提高了半导体元件2以及铝线5的接合部的可靠性，因此提高了半导体装置的可靠性。
＜第1变形例＞
图4是本实施方式的半导体装置的第1变形例的剖面图。本变形例在陶瓷衬底1的背面一体接合有金属基座1c。其它的结构与实施方式1(图1)相同，因此省略说明。即使在陶瓷衬底1的背面取代背面图案1b而接合有金属基座1c，也能够得到前述的缩小陶瓷衬底1的面积以及提高半导体装置的可靠性的效果。
＜第2变形例＞
图5是本实施方式的半导体装置的第2变形例的剖面图。在本变形例中，将散热片1d一体接合在陶瓷衬底1的背面。其它结构与实施方式1(图1)相同，因此省略说明。即使在陶瓷衬底1的背面取代背面图案1b而接合散热片1d，也能够得到前述的缩小陶瓷衬底1的面积和提高半导体装置的可靠性的效果。
＜第3变形例＞
图6是本实施方式的半导体装置的第3变形例的剖面图。本变形例在实施方式1(图1)的半导体装置中，将背面图案1b通过焊料3接合在散热片6上。其它的结构与实施方式1(图1)相同，因此省略说明。即使在陶瓷衬底1的背面，进一步将散热片1d接合在背面图案1b上，也能够得到前述的缩小陶瓷衬底1的面积和提高半导体装置的可靠性的效果。
＜第4变形例＞
图7是本实施方式的半导体装置的第4变形例的剖面图。本变形例在陶瓷衬底1的背面一体接合有散热片1d。此外，在散热片1d的上表面侧，以包围陶瓷衬底1、电路图案1a、半导体元件2以及铝线5的方式固定有树脂制的壳体7。
通过将封装树脂4(例如环氧树脂)注入壳体7内部，并硬化，从而使得陶瓷衬底1、电路图案1a、半导体元件2以及铝线5通过封装树脂4而封装。封装树脂4也被填充至电路图案1a的欠切部1aa中。
其它的结构与实施方式1(图1)相同，因此省略说明。即使是半导体装置具有壳体7，通过注入至壳体7的封装树脂4对壳体7内部进行封装的结构，也能够得到前述的缩小陶瓷衬底1的面积和提高半导体装置的可靠性的效果。
＜效果＞
本实施方式的半导体装置的特征在于，具有：陶瓷衬底1；多个电路图案1a，其配置在陶瓷衬底1表面；半导体元件2，其配置在至少1个电路图案1a的表面；以及封装树脂4，其封装陶瓷衬底1、多个电路图案1a以及半导体元件2，在相邻的电路图案1a的相对的侧面形成欠切部1aa，在欠切部1aa中，电路图案1a的表面的端部11与电路图案1a的和陶瓷衬底1接触的面的端部12相比，向电路图案1a的外侧突出，在欠切部1aa中也填充封装树脂4。
因此，通过在相邻的电路图案1a的相对的侧面设置欠切部1aa，从而无需缩小电路图案1a的表面面积，就能够缩小电路图案1a的底面面积。因此，能够确保电路图案1a表面的功能性所需的面积，并且能够确保绝缘所需的电路图案1a之间的间隔。即，无需使绝缘性降低，就能够使相邻的电路图案1a的间隔变得更窄，因此能够缩小形成有电路图案1a的陶瓷衬底1的面积。通过缩小陶瓷衬底1的面积，从而能够实现半导体装置的小型化。
此外，通过在电路图案1a的侧面设置欠切部1aa，从而在欠切部1aa填充封装树脂4，并提高陶瓷衬底1和封装树脂4的密接性，因此，抑制封装树脂4的剥离，提高半导体装置的可靠性。即，能够通过设置欠切部1aa，从而同时得到：由于提高绝缘性而实现的半导体装置的小型化，以及由于抑制剥离而实现的可靠性的提高这两个效果。
此外，本实施方式的半导体装置的制造方法的特征在于，包括：(a)在陶瓷衬底1的表面形成金属膜的工序，以及(b)对金属膜进行蚀刻而形成电路图案1a的工序，在工序(b)中，通过对电路图案1a的侧面进行过蚀刻而形成欠切部1aa。
因此，在本实施方式中，在通过蚀刻而形成电路图案1a的工序中，同时形成欠切部1aa。因此，能够无需增加制造工序数而形成欠切部1aa。由于能够无需增加制造工序而设置欠切部1aa，因此能够无需使制造成本增加，就得到由于提高绝缘性而实现的半导体装置的小型化，以及由于抑制剥离而实现的半导体装置的可靠性的提高这两个效果。
此外，在本实施方式的半导体装置中，其特征在于，在电路图案1a上沿着电路图案1a的外周在俯视观察时形成凹凸1ad，该凹凸1ad也由封装树脂4封装。
因此，通过沿电路图案1a的外周形成凹凸1ad，从而增大电路图案1a与封装树脂4接触的面积。通过增大接触面积，从而提高电路图案1a和封装树脂4的密接性，因此提高半导体装置的可靠性。
此外，在本实施方式的半导体装置中，其特征在于，在电路图案1a表面形成孔1ae，在该孔1ae中也填充封装树脂4。
因此，通过在电路图案1a表面形成孔1ae，从而增大电路图案1a与封装树脂4接触的面积。通过增大接触面积，从而提高电路图案1a和封装树脂4的密接性，因此提高半导体装置的可靠性。
此外，在本实施方式的半导体装置中，其特征在于，半导体元件2包含宽带隙半导体。
因此，在本实施方式中，利用例如碳化硅(SiC)、氮化镓(GaN)等宽带隙半导体而构成半导体元件2。例如SiC半导体元件由于适用于能够在高温下进行高速通断操作的大电力用途的半导体装置，因此本发明在无需使半导体装置大型化而确保绝缘性方面特别有效。此外，大电力用途的半导体装置在高温下动作，因此对封装树脂4的剥离进行抑制从而使半导体装置的可靠性提高的本发明特别有效。
＜实施方式2＞
＜结构＞
图8是本实施方式的半导体装置的剖面的局部放大图。在本实施方式的半导体装置中，在彼此相邻的电路图案1a的相对的侧面形成有与实施方式1中说明的欠切部1aa(图2)类似的形状的欠切部1ab。图8表示欠切部1ab的放大图。
如图8所示，在欠切部1ab中，电路图案1a的表面的端部11与电路图案1a的和陶瓷衬底1接触的面的端部12相比，向外侧突出。在欠切部1ab中也填充有封装树脂4。实施方式1的欠切部1aa是通过蚀刻形成的R形状，而本实施方式的欠切部1ab由于通过冲压加工而形成，因此为直线形状。其它的结构与实施方式1相同，因此对相同的部分省略说明。
＜制造方法＞
对本实施方式的半导体装置的制造方法进行说明。首先，通过冲压加工冲裁金属板，从而形成电路图案1a。接下来，通过对电路图案1a下表面(即，与陶瓷衬底1接触的面)的端部的任意部位进行冲压，从而形成欠切部1ab。并且，将形成有欠切部1ab的电路图案1a粘贴至陶瓷衬底1的表面。
形成背面图案1b的工序、半导体元件2的安装工序、利用铝线5进行的配线工序、利用封装树脂4进行的封装工序与实施方式1相同，因此省略说明。
＜效果＞
本实施方式的半导体装置的制造方法具有：(c)冲裁金属板从而形成电路图案1a的工序；(d)在工序(c)之后通过对电路图案1a的端部进行冲压从而形成欠切部1ab的工序；以及(e)在工序(d)之后，将电路图案1a粘贴在陶瓷衬底1的表面的工序。
因此，能够通过选择进行冲压的部位，从而无需在电路图案1a的整个周围形成欠切部1ab，而在电路图案1a的周围的任意部位形成欠切部1ab。因此，在实施方式1中所述的效果的基础上，还提高了形成欠切部1ab的位置的自由度。
＜实施方式3＞
＜结构＞
图9是本实施方式的半导体装置的剖面的局部放大图。在本实施方式的半导体装置中，在彼此相邻的电路图案1a的相对的侧面形成有与实施方式1中说明的欠切部1aa(图2)类似的形状的欠切部1af。图9表示欠切部1af的放大图。
如图9所示，在欠切部1af中，电路图案1a的表面的端部11与电路图案1a的和陶瓷衬底1接触的面的端部12相比，向外侧突出。在欠切部1af中也填充有封装树脂4。
此外，在电路图案1a的表面，沿着电路图案1a的表面的端部11形成有槽1ac。从电路图案1a的表面的端部11至槽1ac为止的距离小于或等于电路图案1a的厚度。另外，在槽1ac中也填充有封装树脂4。其它的结构与实施方式1相同，因此对相同的部分省略说明。
＜制造方法＞
对本实施方式的半导体装置的制造方法进行说明。首先，在陶瓷衬底1的表面形成电路图案1a。电路图案1a可以通过蚀刻而形成，也可以通过冲压加工对金属板进行冲裁而形成电路图案1a，并粘贴在陶瓷衬底1的表面。
接下来，通过沿着电路图案1a的表面的端部11，向电路图案1a的表面施加压力而形成槽1ac。此处，施加压力的位置相距电路图案1a的表面的端部11的距离小于或等于电路图案1a的厚度。
通过在相距端部11小于或等于电路图案1a的厚度的距离的位置处施加压力，从而在形成槽1ac时，电路图案1a的表面的端部11被向外侧挤出，形成欠切部1af。
形成背面图案1b的工序、半导体元件2的安装工序、利用铝线5进行的配线工序、利用封装树脂4进行的封装工序与实施方式1相同，因此省略说明。另外，在封装工序中，也在槽1ac中填充封装树脂4。
＜效果＞
在本实施方式的半导体装置中，其特征在于，在电路图案1a的表面，沿着电路图案1a的表面的端部11形成槽1ac，从电路图案1a的表面的端部11至槽1ac为止的距离小于或等于电路图案1a的厚度，在槽1ac中也填充封装树脂4。
因此，通过在电路图案1a的侧面设置欠切部1af，与实施方式1中所述相同地，无需使绝缘性降低，就能够使电路图案1a之间的间隔变得更窄。因此，能够缩小形成电路图案1a的陶瓷衬底1的面积，能够实现半导体装置的小型化。
此外，通过在电路图案1a的侧面设置欠切部1af，从而在欠切部1af中填充封装树脂4，提高陶瓷衬底1和封装树脂4的密接性，因此，抑制封装树脂4的剥离，提高半导体装置的可靠性。此外，在本实施方式中，在电路图案1a的表面形成槽1ac，因此电路图案1a与封装树脂4接触的面积增大。通过增大接触面积，从而提高电路图案1a和封装树脂4的密接性，因此更加提高了半导体装置的可靠性。
此外，本实施方式的半导体装置的制造方法的特征在于，包括：(f)将电路图案1a形成在陶瓷衬底1表面的工序；以及(g)在工序(f)之后，沿着电路图案1a的表面的端部11向电路图案1a的表面施加压力从而形成槽1ac的工序，在工序(g)中，施加压力的位置相距电路图案1a的表面的端部11的距离小于或等于电路图案1a的厚度，在形成槽1ac时，电路图案1a的表面的端部11被向外侧挤出，形成欠切部1af。
因此，能够通过选择形成槽1ac的部位，从而无需在电路图案1a的整个周围形成欠切部1af，而在电路图案1a的周围的任意部位形成欠切部1af。此外，为了形成欠切部1af，在电路图案1a的表面形成槽1ac，因此电路图案1a与封装树脂4接触的面积增大。通过增大接触面积，而提高电路图案1a和封装树脂4的密接性，因此能够进一步提高半导体装置的可靠性。
另外，本发明能够在其发明的范围内使各实施方式自由组合，或者适当地对各实施方式进行变形、省略。

Claims (8)

1.一种半导体装置，其特征在于，具有：
陶瓷衬底；
多个电路图案，其配置在所述陶瓷衬底表面；
半导体元件，其配置在至少1个所述电路图案的与所述陶瓷衬底相反的面；以及
封装树脂，其封装所述陶瓷衬底、所述多个电路图案以及所述半导体元件，
在相邻的所述电路图案的相对的侧面形成欠切部，
在所述欠切部中，所述电路图案的表面的端部与所述电路图案的和所述陶瓷衬底接触的面的端部相比，向该电路图案的外侧突出，
在所述欠切部中也填充所述封装树脂。
2.根据权利要求1所述的半导体装置，其特征在于，
在所述电路图案的表面，沿着该电路图案的表面的端部形成槽，
从所述电路图案的表面的端部至所述槽为止的距离小于或等于该电路图案的厚度，
在所述槽中也填充所述封装树脂。
3.根据权利要求1所述的半导体装置，其特征在于，
在所述电路图案上沿着该电路图案的外周在俯视观察时形成凹凸，该凹凸也由所述封装树脂封装。
4.根据权利要求1所述的半导体装置，其特征在于，
在所述电路图案表面形成有孔，在该孔中也填充所述封装树脂。
5.根据权利要求1至4中任一项所述的半导体装置，其特征在于，
所述半导体元件包含宽带隙半导体。
6.一种半导体装置的制造方法，其是制造权利要求1所述的半导体装置的制造方法，其特征在于，包括：
(a)在所述陶瓷衬底的表面形成金属膜的工序；以及
(b)对所述金属膜进行蚀刻而形成所述电路图案的工序，
在所述工序(b)中，通过对所述电路图案的侧面进行过蚀刻而形成所述欠切部。
7.一种半导体装置的制造方法，其是制造权利要求1所述的半导体装置的制造方法，其特征在于，包括：
(c)冲裁金属板从而形成所述电路图案的工序；
(d)在所述工序(c)之后，通过对所述电路图案的端部进行冲压，从而形成所述欠切部的工序；以及
(e)在所述工序(d)之后，将所述电路图案粘贴在所述陶瓷衬底的表面的工序。
8.一种半导体装置的制造方法，其是制造权利要求2所述的半导体装置的制造方法，其特征在于，包括：
(f)将所述电路图案形成在所述陶瓷衬底表面的工序；以及
(g)在所述工序(f)之后，沿着所述电路图案的表面的端部向该电路图案的表面施加压力，从而形成所述槽的工序，
在所述工序(g)中，施加所述压力的位置相距所述电路图案的表面的端部的距离小于或等于该电路图案的厚度，
在形成所述槽时，所述电路图案的表面的端部被向外侧挤出，形成所述欠切部。
CN201410409776.9A 2013-09-30 2014-08-19 半导体装置及其制造方法 Active CN104517913B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013202995A JP6210818B2 (ja) 2013-09-30 2013-09-30 半導体装置およびその製造方法
JP2013-202995 2013-09-30

Publications (2)

Publication Number Publication Date
CN104517913A CN104517913A (zh) 2015-04-15
CN104517913B true CN104517913B (zh) 2019-01-04

Family

ID=52673337

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410409776.9A Active CN104517913B (zh) 2013-09-30 2014-08-19 半导体装置及其制造方法

Country Status (4)

Country Link
US (1) US10104775B2 (zh)
JP (1) JP6210818B2 (zh)
CN (1) CN104517913B (zh)
DE (1) DE102014213564B4 (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6210818B2 (ja) 2013-09-30 2017-10-11 三菱電機株式会社 半導体装置およびその製造方法
DE102014119386B4 (de) * 2014-12-22 2019-04-04 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Herstellen eines Metall-Keramik-Substrates und zugehöriges Metall-Keramik-Substrat
WO2017022840A1 (ja) * 2015-08-04 2017-02-09 浜松ホトニクス株式会社 分光器、及び分光器の製造方法
US10083888B2 (en) * 2015-11-19 2018-09-25 Advanced Semiconductor Engineering, Inc. Semiconductor device package
JP2017118050A (ja) * 2015-12-25 2017-06-29 アイシン精機株式会社 半導体ユニット
JP6724449B2 (ja) * 2016-03-18 2020-07-15 富士電機株式会社 半導体装置および半導体装置の製造方法
DE102016118784A1 (de) 2016-10-04 2018-04-05 Infineon Technologies Ag Chipträger, konfiguriert zur delaminierungsfreien Kapselung und stabilen Sinterung
JP6857035B2 (ja) * 2017-01-12 2021-04-14 ローム株式会社 半導体装置
JP6771412B2 (ja) * 2017-03-16 2020-10-21 三菱電機株式会社 半導体装置
JP2017201726A (ja) * 2017-08-16 2017-11-09 三菱電機株式会社 半導体装置およびその製造方法
DE102017215048A1 (de) * 2017-08-29 2019-02-28 Conti Temic Microelectronic Gmbh Schaltungsträger für Leistungselektronik und Leistungselektronikmodul mit einem Schaltungsträger
KR102377304B1 (ko) * 2017-09-29 2022-03-22 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조방법
JP7018756B2 (ja) * 2017-12-11 2022-02-14 京セラ株式会社 パワーモジュール用基板およびパワーモジュール
JP7332588B2 (ja) * 2018-05-16 2023-08-23 株式会社東芝 セラミックス銅回路基板およびその製造方法
US10777489B2 (en) * 2018-05-29 2020-09-15 Katoh Electric Co., Ltd. Semiconductor module
US10600725B2 (en) * 2018-05-29 2020-03-24 Shindengen Electric Manufacturing Co., Ltd. Semiconductor module having a grooved clip frame
JP7117960B2 (ja) * 2018-09-27 2022-08-15 京セラ株式会社 パワーモジュール用基板およびパワーモジュール
JP7147502B2 (ja) * 2018-11-19 2022-10-05 三菱電機株式会社 半導体装置、電力変換装置および半導体装置の製造方法
KR102200065B1 (ko) * 2019-04-29 2021-01-08 주식회사 케이씨씨 세라믹 회로기판의 금속 표면 처리 방법
CN114303237A (zh) * 2019-08-29 2022-04-08 京瓷株式会社 电路基板及功率模块
WO2024053084A1 (ja) * 2022-09-09 2024-03-14 三菱電機株式会社 半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4319591B2 (ja) * 2004-07-15 2009-08-26 株式会社日立製作所 半導体パワーモジュール
CN101553908A (zh) * 2005-07-12 2009-10-07 飞兆半导体公司 用于mosfet bga的折叠框架载体

Family Cites Families (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2569008B2 (ja) * 1986-04-25 1997-01-08 株式会社日立製作所 半導体装置
JPH01106456A (ja) * 1987-10-19 1989-04-24 Matsushita Electric Ind Co Ltd 半導体集積回路装置
US5557150A (en) * 1992-02-07 1996-09-17 Lsi Logic Corporation Overmolded semiconductor package
JPH0613501A (ja) 1992-06-29 1994-01-21 Fuji Electric Co Ltd 樹脂封止形半導体装置
JPH0645346A (ja) 1992-07-24 1994-02-18 Sharp Corp ヘテロ接合バイポーラトランジスタの製造方法
JPH0685132A (ja) * 1992-09-07 1994-03-25 Mitsubishi Electric Corp 半導体装置
JPH0645346U (ja) * 1992-11-24 1994-06-14 松下電工株式会社 半導体装置
JPH06252534A (ja) 1993-02-23 1994-09-09 Matsushita Electric Works Ltd 封止付プリント配線板及びその製造方法
JP2570611B2 (ja) * 1993-12-10 1997-01-08 日本電気株式会社 樹脂封止型半導体装置
US6025640A (en) * 1997-07-16 2000-02-15 Dai Nippon Insatsu Kabushiki Kaisha Resin-sealed semiconductor device, circuit member for use therein and method of manufacturing resin-sealed semiconductor device
JP3751464B2 (ja) 1999-03-24 2006-03-01 ローム株式会社 チップ型発光装置
JP3502800B2 (ja) 1999-12-15 2004-03-02 新光電気工業株式会社 半導体装置の製造方法
US6499214B2 (en) * 2000-05-26 2002-12-31 Visteon Global Tech, Inc. Method of making a circuit board
JP2002118222A (ja) * 2000-10-10 2002-04-19 Rohm Co Ltd 半導体装置
JP3895570B2 (ja) * 2000-12-28 2007-03-22 株式会社ルネサステクノロジ 半導体装置
US7034382B2 (en) * 2001-04-16 2006-04-25 M/A-Com, Inc. Leadframe-based chip scale package
US20030006055A1 (en) * 2001-07-05 2003-01-09 Walsin Advanced Electronics Ltd Semiconductor package for fixed surface mounting
JP2003023224A (ja) * 2001-07-05 2003-01-24 Sumitomo Electric Ind Ltd 回路基板とその製造方法及び高出力モジュール
JP4811756B2 (ja) * 2001-09-28 2011-11-09 Ｄｏｗａメタルテック株式会社 金属−セラミックス接合回路基板の製造方法
US6841854B2 (en) * 2002-04-01 2005-01-11 Matsushita Electric Industrial Co., Ltd. Semiconductor device
JP2004363365A (ja) * 2003-06-05 2004-12-24 Renesas Technology Corp 半導体装置及びその製造方法
US20040262781A1 (en) * 2003-06-27 2004-12-30 Semiconductor Components Industries, Llc Method for forming an encapsulated device and structure
US7199438B2 (en) * 2003-09-23 2007-04-03 Advanced Semiconductor Engineering, Inc. Overmolded optical package
JP4334335B2 (ja) * 2003-12-24 2009-09-30 三洋電機株式会社 混成集積回路装置の製造方法
TW200721426A (en) * 2005-07-25 2007-06-01 Koninkl Philips Electronics Nv Air cavity package for flip-chip
US7262491B2 (en) * 2005-09-06 2007-08-28 Advanced Interconnect Technologies Limited Die pad for semiconductor packages and methods of making and using same
US8536689B2 (en) * 2005-10-03 2013-09-17 Stats Chippac Ltd. Integrated circuit package system with multi-surface die attach pad
US7429790B2 (en) * 2005-10-24 2008-09-30 Freescale Semiconductor, Inc. Semiconductor structure and method of manufacture
US7514780B2 (en) * 2006-03-15 2009-04-07 Hitachi, Ltd. Power semiconductor device
JP4821537B2 (ja) * 2006-09-26 2011-11-24 株式会社デンソー 電子制御装置
JP4750670B2 (ja) * 2006-10-26 2011-08-17 電気化学工業株式会社 セラミックス回路基板の製造方法
JP2008141122A (ja) * 2006-12-05 2008-06-19 Denso Corp 樹脂モールド電子部品及びその製造方法
JP4450031B2 (ja) * 2007-08-22 2010-04-14 株式会社デンソー 半導体部品
KR100998233B1 (ko) * 2007-12-03 2010-12-07 서울반도체 주식회사 슬림형 ｌｅｄ 패키지
US8207607B2 (en) * 2007-12-14 2012-06-26 Denso Corporation Semiconductor device with resin mold
JP5108496B2 (ja) * 2007-12-26 2012-12-26 三洋電機株式会社 回路基板およびその製造方法、回路装置およびその製造方法
US7781899B2 (en) * 2008-02-27 2010-08-24 Infineon Technologies Ag Leadframe having mold lock vent
US7732937B2 (en) * 2008-03-04 2010-06-08 Infineon Technologies Ag Semiconductor package with mold lock vent
WO2010021089A1 (ja) * 2008-08-21 2010-02-25 パナソニック株式会社 照明用光源
JP2010087129A (ja) 2008-09-30 2010-04-15 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP2010171107A (ja) * 2009-01-21 2010-08-05 Renesas Electronics Corp 半導体装置及びその製造方法
US8039955B2 (en) 2009-05-11 2011-10-18 Texas Instruments Incorporated Mold lock on heat spreader
JP5463845B2 (ja) * 2009-10-15 2014-04-09 三菱電機株式会社 電力半導体装置とその製造方法
IN2012DN02644A (zh) * 2009-10-29 2015-09-11 Nichia Corp
JP2011153928A (ja) * 2010-01-27 2011-08-11 Dowa Metaltech Kk 絶縁回路基板の外観検査方法
US8917521B2 (en) * 2010-04-28 2014-12-23 Advanpack Solutions Pte Ltd. Etch-back type semiconductor package, substrate and manufacturing method thereof
JP5257817B2 (ja) * 2010-06-15 2013-08-07 三菱電機株式会社 半導体装置
US8669649B2 (en) * 2010-09-24 2014-03-11 Stats Chippac Ltd. Integrated circuit packaging system with interlock and method of manufacture thereof
JP5511621B2 (ja) * 2010-10-13 2014-06-04 三菱電機株式会社 半導体装置
JP5796956B2 (ja) * 2010-12-24 2015-10-21 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置およびその製造方法
JP5729468B2 (ja) * 2011-05-13 2015-06-03 富士電機株式会社 半導体装置
JP2013016629A (ja) * 2011-07-04 2013-01-24 Mitsubishi Electric Corp 半導体モジュール
JP5868043B2 (ja) * 2011-07-04 2016-02-24 ルネサスエレクトロニクス株式会社 半導体装置
JP2013041950A (ja) * 2011-08-12 2013-02-28 Sharp Corp 発光装置
JP5798021B2 (ja) * 2011-12-01 2015-10-21 ルネサスエレクトロニクス株式会社 半導体装置
US8674487B2 (en) * 2012-03-15 2014-03-18 Advanced Semiconductor Engineering, Inc. Semiconductor packages with lead extensions and related methods
CN104412382B (zh) * 2012-07-05 2017-10-13 三菱电机株式会社 半导体装置
JP6499387B2 (ja) * 2013-03-05 2019-04-10 日亜化学工業株式会社 リードフレーム及び発光装置
JP6210818B2 (ja) 2013-09-30 2017-10-11 三菱電機株式会社 半導体装置およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4319591B2 (ja) * 2004-07-15 2009-08-26 株式会社日立製作所 半導体パワーモジュール
CN101553908A (zh) * 2005-07-12 2009-10-07 飞兆半导体公司 用于mosfet bga的折叠框架载体

Also Published As

Publication number Publication date
CN104517913A (zh) 2015-04-15
DE102014213564B4 (de) 2021-08-05
US10104775B2 (en) 2018-10-16
JP2015070107A (ja) 2015-04-13
JP6210818B2 (ja) 2017-10-11
DE102014213564A1 (de) 2015-04-02
US20150092379A1 (en) 2015-04-02

Similar Documents

Publication Publication Date Title
CN104517913B (zh) 半导体装置及其制造方法
CN104425471B (zh) 半导体装置及半导体装置的制造方法
US9171773B2 (en) Semiconductor device
US8674492B2 (en) Power module
US11239132B2 (en) Semiconductor power device with corresponding package and related manufacturing process
US20130015567A1 (en) Semiconductor device and production method for same
US9578754B2 (en) Metal base substrate, power module, and method for manufacturing metal base substrate
US20110260314A1 (en) Die package and corresponding method for realizing a double side cooling of a die package
CN110010489A (zh) 用于制作带有侧壁凹陷的半导体器件的方法及相关器件
KR20170086828A (ko) 메탈범프를 이용한 클립 본딩 반도체 칩 패키지
TWI485819B (zh) 封裝結構及其製造方法
JP2016018866A (ja) パワーモジュール
CN103972276B (zh) 半导体装置及其制造方法
CN104067388B (zh) 带散热鳍片的半导体模块
CN109599372A (zh) 半导体装置
CN107636828A (zh) 集成的夹具和引线以及制作电路的方法
CN103489845A (zh) 电器件封装和制作电器件封装的方法
CN105814682A (zh) 半导体装置
US10453780B2 (en) Electronic circuit, production method thereof, and electronic component
CN102222627B (zh) 具有晶圆尺寸贴片的封装方法
US20200328178A1 (en) Semiconductor device and method for manufacturing semiconductor device
TWI631677B (zh) 封裝結構及其製造方法
JP2009164240A (ja) 半導体装置
CN205319149U (zh) 半导体封装体
EP3477694B1 (en) Power semiconductor module with partially coated power terminals

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant