JPH0645346A - ヘテロ接合バイポーラトランジスタの製造方法 - Google Patents

ヘテロ接合バイポーラトランジスタの製造方法

Info

Publication number
JPH0645346A
JPH0645346A JP19848592A JP19848592A JPH0645346A JP H0645346 A JPH0645346 A JP H0645346A JP 19848592 A JP19848592 A JP 19848592A JP 19848592 A JP19848592 A JP 19848592A JP H0645346 A JPH0645346 A JP H0645346A
Authority
JP
Japan
Prior art keywords
layer
emitter
gaas
bipolar transistor
compound semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19848592A
Other languages
English (en)
Inventor
Toshiaki Kinosada
俊明 紀之定
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP19848592A priority Critical patent/JPH0645346A/ja
Publication of JPH0645346A publication Critical patent/JPH0645346A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Weting (AREA)
  • Bipolar Transistors (AREA)

Abstract

(57)【要約】 【構成】 ヘテロ接合を有する化合物半導体上にマスク
パターンを形成して、ウェットエッチング法によりエミ
ッタメサを形成する際、前記化合物半導体のエミッタ層
2となる層のバンドギャップエネルギよりも大きなエネ
ルギを有する光を前記化合物半導体上全面に照射しなが
らウェットエッチングを行うヘテロ接合バイポーラトラ
ンジスタの製造方法。 【効果】 照射された光のエネルギにより、光が照射さ
れたエミッタ層中の正孔が励起され、正孔数が増加する
ので深さ方向のエッチングを促進することができ、エッ
チングのアスペクト比を改善することができる。従っ
て、形成されたエミッタメサはほぼ垂直な形状に加工す
ることが可能となる。また、加工ダメージや半導体表面
の汚染を回避することができ、理想的なエミッタメサ形
状を有するトランジスタを歩留りよく、安全及び容易に
製造することが可能となる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明はヘテロ接合バイポーラ
トラの製造方法に関するものであり、特にIII-V族ヘテ
ロ接合バイポーラトランジスタの製造方法に関するもの
である。
【0002】
【従来の技術】従来より、III-V族ヘテロ接合バイポー
ラトランジスタ、特に格子整合性のよいAlGaAs/
GaAsバイポーラトランジスタの開発が進められてい
る。このバイポーラトランジスタは、図3に示したよう
に、半絶縁性アンドープGaAs基板16上にn+ −G
aAsコレクタコンタクト層15、n−GaAsコレク
タ層7、p−GaAsベース層6、n−AlGaAsエ
ミッタ層22及びn+ −GaAsエミッタコンタクト層
21が順次積層されている。そして、n+ −GaAsエ
ミッタコンタクト層21上にはエミッタ電極10が形成
されており、メサエッチングにより露出したp−GaA
sベース層6上及びn+ −GaAsコレクタコンタクト
層15上にはそれぞれベース電極8及びコレクタ電極1
4が形成されている。
【0003】このように構成されるAlGaAs/Ga
Asバイポーラトランジスタの製造方法を図6に基づい
て説明する。予めヘテロ接合バイポーラトランジスタ用
にコレクタ層7、ベース層6及びエミッタ層22をエピ
タキシャル成長させたGaAs半導体上にエミッタメサ
形成用のレジストパターン3を形成する(図6
(a))。
【0004】次いで、このレジストパターン3をマスク
としてウェットエッチングによりn + −GaAsエミッ
タコンタクト層21及びn−AlGaAsエミッタ層2
2を所望の形状にエッチオフする(図6(b))。そし
て、エミッタメサ形成用のレジストパターン3と新たに
形成したレジストパターン9とをマスクとして、露出し
たp−GaAsベース層6上に、ベース電極材料を蒸着
し、ベース電極8を形成する(図6(c))。なお、こ
の際、エミッタメサ形成用のレジストパターン3と新た
に形成したレジストパターン9とは、別の溶媒を使用す
ることで溶け合わないようにしている。
【0005】その後、エミッタメサ形成用のレジストパ
ターン3と新たに形成したレジストパターン9とを除去
し、さらに新たにレジストパターン11を形成して、n
+ −GaAsエミッタコンタクト層21上に、エミッタ
電極材料を蒸着し、エミッタ電極10を形成する(図6
(d))。次いで、ベース電極8及びエミッタ電極10
を含むp−GaAsベース層6上にベースメサ形成用の
レジストパターン12を形成し、このレジストパターン
12をマスクとしてウェットエッチングによりp−Ga
Asベース層6及びn−GaAsコレクタ層7を所望の
形状にエッチオフする(図6(e))。
【0006】さらに、レジストパターン12を除去し、
再度新たにレジストパターン13を形成して、露出した
+ −GaAsコレクタコンタクト層15上に、コレク
タ電極材料を蒸着し、コレクタ電極14を形成する。そ
して、素子分離を行ったのち、合金化のための熱処理を
行い、ヘテロ接合バイポーラトランジスタを作製する。
【0007】なお、図6に示した図面においては、エミ
ッタメサは順テーバ状に形成されているが、エミッタメ
サの形成工程で適当なエッチャントを選択することによ
って、図4に示したような、逆テーパのエミッタメサを
有するヘテロ接合バイポーラトランジスタを作製するこ
とができる。また、エミッタメサの形成工程で、ウェッ
トエッチングの代わりに、異方性エッチングとして反応
性イオンエッチング(RIE)等のドライエッチングを
行うことにより、図5に示したように、その端部がほぼ
垂直形状のエミッタメサを形成することもできる。
【0008】
【発明が解決しようとする課題】上記のようなヘテロ接
合バイポーラトランジスタの製造方法におけるウェット
エッチング法でエミッタメサを形成した場合、順テーパ
においては図3中のL及び逆テーパにおいては図4中の
Lの部分が等価回路的にみて、寄生インピーダンスを生
み出し、素子特性を低下させる。特に、高速動作を目指
してエミッタ電極面積等の真性部寸法を縮小化していく
場合、上記の間隔Lを真性部寸法に比べて十分小さくし
ないと、縮小化により期待される素子特性の向上は実現
しないという問題があった。
【0009】エミッタメサの形状としては、特性上、で
きるだけテーパのない、垂直な形状が好ましい。しか
し、ウェットエッチング法でエミッタメサを形成した場
合、サイドエッチが不可避であるため、エミッタメサは
どうしてもテーパ形状になってしまうという問題があっ
た。その際、Lの値としては、エッチングマスクと基板
との密着性、結晶方位、エッチャントの種類等による
が、順、逆テーパともエッチング深さと同程度、すなわ
ち、エミッタメサを形成する際、通常0.3〜0.4μ
mの深さのエッチングを行うので、0.3μm程度とな
る。従って、ウェットエッチング法で、高歩留りで、か
つ簡便に垂直形状のエミッタメサを形成することは困難
であるという問題があった。
【0010】一方、ドライエッチング法においては、図
5に示すような、垂直形状のエミッタメサを形成するこ
とができるが、どうしても、エミッタメサとベース電極
との間隙部への加工ダメージや表面汚染が避けられな
い。これにより、エミッタメサを形成したヘテロ接合バ
イポーラトランジスタの電流利得は、ウェットエッチン
グ法によりエミッタメサを形成したヘテロ接合バイポー
ラトランジスタに比較して低くなる傾向にあった。
【0011】また、ドライエッチング法を行う場合、エ
ッチングガスとして、有害な塩素Cl2 やCCl2 2
等の塩素系ガスを用いるとともに、エッチング後の排出
ガスはAsを含有した塩素系ガスとなるため、安全管理
や公害防止の厳重な対策が必要であるという問題があっ
た。この発明は上記のような問題点に鑑みてなされたも
ので、加工ダメージや半導体表面の汚染を低減し、垂直
な形状のエミッタメサを安全かつ容易に形成することが
できるヘテロ接合バイポーラトランジスタの製造方法を
提供することを目的としている。
【0012】
【課題を解決するための手段】上記の目的を達成するた
めこの発明によれば、ヘテロ接合を有する化合物半導体
上にマスクパターンを形成してウェットエッチング法に
よりエミッタメサを形成する際、前記化合物半導体のエ
ミッタ層となる層のバンドギャップエネルギよりも大き
なエネルギを有する光を前記化合物半導体上全面に照射
しながらウェットエッチングを行うヘテロ接合バイポー
ラトランジスタの製造方法が提供される。
【0013】本発明において、ヘテロ接合を有する化合
物半導体とは、ヘテロ接合を有するIII-V族化合物半導
体であれば、特に限定されるものではないが、例えば、
GaAs/AlGaAs、InAlAs/InGaAs
又はInGaAsP/InP等を用いることができる。
GaAs/AlGaAsを用いる場合には、例えば、半
絶縁性アンドープGaAs基板上にn+ −GaAsコレ
クタコンタクト層(約3×1018〜5×1018cm-3
約500〜1000nm厚)、n−GaAsコレクタ層
(約2×1016〜1×1017cm-3、約400〜700
nm厚)、p−GaAsベース層(約1×1019〜8×
1019cm-3、約50〜150nm厚)、n−AlGa
Asエミッタ層(約1×1017〜5×1017cm-3、約
80〜200nm厚)及びn+ −GaAsエミッタコン
タクト層(約5×1018〜1×1019cm-3、約100
〜400nm厚)が順次積層された化合物半導体を用い
ることが好ましい。これらの化合物半導体は、公知の方
法、例えば、LPE(Liquid Phase Epitaxy) 法、MO
VPE(Metal Organic Vapor Phase Epitaxy) 法又はM
BE(Molecular Beam Epitaxy)法等によりエピタキシャ
ル成長させて形成することができる。また、この場合の
アルミニウムの含有量は25〜35%程度の範囲が好ま
しい。
【0014】本発明においてエミッタメサを形成する際
に用いるマスクパターンは不透明なものを用いることが
好ましい。通常フォトリソグラフィ工程で用いられる、
透明なポジ型又はネガ型のレジストを用いる場合には、
そのレジスト上に、照射光を遮光することができるよう
な材料を積層し、2層構造として用いることが好まし
い。その材料としては特に限定されるものではないが、
ほば完全に照射光を遮光することができる、金属、例え
ば、Al、Ti、Au、W、Mo、Ta等を用いること
が好ましい。これにより、ウェットエッチングの際に、
照射する光を選択的に、エッチングされる部分に照射す
ることができる。レジスト上に光を遮光するための膜を
形成する方法としては、例えば、EB蒸着法によりA
l、Ti、Au等を蒸着するか、あるいは、スパッタ法
によりW、Mo、Ta等をデポすることにより形成する
ことができる。この際のレジストの膜厚及びレジスト上
に形成される膜の膜厚は特に限定されるものではない
が、それぞれ、100〜500nm程度、50〜200
nm程度が好ましい。
【0015】さらに、本発明において行われるウェット
エッチングは、公知の方法で行うことができる。例え
ば、エッチャントとして、硫酸系、リン酸系、塩酸系、
硝酸系又はBr−メタノール等を用い、所望の濃度及び
温度でエッチングすることができる。また本発明におい
てウェットエッチングの際に化合物半導体に照射する光
は、エミッタ層となる層のバンドギャップエネルギより
も大きなエネルギを有する光であり、この光を化合物半
導体上全面に、ウェットエッチングしながら照射するも
のである。この照射光は化合物半導体に対して垂直に照
射するのが好ましい。照射光のエネルギはエミッタ層と
なる層のバンドギャップエネルギの大きさにより、特に
限定されるものではないが、例えば、エミッタ層がAl
GaAsの場合には、1.7〜1.8eV程度であるの
で、照射する光は2eV程度以上が好ましい。照射光の
種類も、特に限定されるものではないが、例えば、レー
ザ、水銀ランプ又はフィルタ等を用いて照射することが
できる。また、照射光の波長は回折によるサイドエッチ
ングの促進を避けるために、できるだけ短波長の光、例
えば300nm程度以下が好ましい。
【0016】さらに、本発明のバイポーラトランジスタ
において形成されるエミッタ電極、コレクタ電極及びベ
ース電極は、通常これら電極に用いられる材料で、公知
の方法により形成することができる。例えば、エミッタ
又はコレクタ電極についてはAuGe/Ni/AuやA
uSi/Au等、ベース電極についてはAuBe/Ni
/AuやAuZn/Au等を蒸着して形成することがで
きる。
【0017】また、オーミック電極の合金化のための熱
処理は、N2 ガス雰囲気中、真空中あるいは不活性ガス
雰囲気中等で、約350〜450℃、1〜2分間程度行
うことが好ましい。
【0018】
【作用】III-V族化合物半導体においてウェットエッチ
ングは一般に、エッチャントに接触している半導体表面
を酸化させる化学反応と、生成された酸化物を溶解除去
する反応の繰り返しにより行われる。この酸化反応にお
いては、化合物半導体中に正孔(ホール)が存在してい
ることが必要であり、正孔数の増加に伴って、酸化反応
を促進することができ、さらに、エッチングを促進する
ことができる。
【0019】従って、上記のような方法においては、ヘ
テロ接合を有する化合物半導体上にマスクパターンを形
成し、ウェットエッチング法によりエミッタメサを形成
する際、前記化合物半導体のエミッタ層となる層のバン
ドギャップエネルギよりも大きなエネルギを有する光を
前記化合物半導体上全面に照射しながらウェットエッチ
ングを行うので、照射された光のエネルギにより、光が
照射されたエミッタ層中の正孔が励起されるとともに、
正孔数が増加することとなる。従って、化合物半導体に
対しての深さ方向のエッチングが促進される。そして、
その結果、エッチングのアスペクト比が改善され、形成
されたエミッタメサが化合物半導体に対してほぼ垂直な
形状となる。
【0020】
【実施例】この発明に係わるヘテロ接合バイポーラトラ
ンジスタの実施例を図1及び図2に基づいて説明する。 実施例1 まず、半絶縁性アンドープGaAs基板16上にn+
GaAs(500nm、5×1018cm-3)コレクタコ
ンタクト層15、n−GaAs(500nm、5×10
17cm-3)コレクタ層7、p−GaAs(100nm、
5×1019cm -3)ベース層6、n−AlGaAs(1
00nm、5×1017cm-3)エミッタ層2及びn+
GaAs(200nm、5×1018cm-3)エミッタコ
ンタクト層1を順次エピタキシャル成長させたヘテロ接
合バイポーラトランジスタ用のGaAs半導体上にエミ
ッタメサ形成用の不透明のマスクパターン5を形成する
(図1(a))。この際のマスクパターン5は約400
0Å厚のレジスト3上に約500Å厚のアルミニウム膜
4が積層した2層構造のマスクパターンとした。
【0021】次いで、このマスクパターン5をマスクと
して、GaAs半導体を、H3 PO 4 :H2 2 :H2
O=4:90:1のリン酸系エッチャント液に3分間程
度浸漬させるとともに、GaAs半導体表面に対し垂直
にレーザ光を同時に照射させながら、n+ −GaAsエ
ミッタコンタクト層1及びn−AlGaAsエミッタ層
2を所望の形状にエッチオフする(図1(b))。この
際、照射する光はアルゴンレーザを周波数2倍器により
2倍(波長257nm)したものを光源として、光学系
を挟んでGaAs半導体全面に、半導体表面でのパワー
密度1W/cm 2 となるように照射した。また、この際
の深さ方向のエッチングレートは100nm/min程
度であり、従来の光を照射させないエッチングレートの
40nm/min程度と比較して、より促進されてい
る。
【0022】そして、エミッタメサ形成用のマスクパタ
ーン5と新たに形成したレジストパターン9とをマスク
として、露出したp−GaAsベース層6上に、ベース
電極材料であるCr/Auを1500Å程度蒸着し、ベ
ース電極8を形成する(図1(c))。その後、エミッ
タメサ形成用のマスクパターン5と新たに形成したレジ
ストパターン9とを除去し、新たにレジストパターン1
1を形成して、n+ −GaAsエミッタコンタクト層1
上に、エミッタ電極材料であるAuGe/Ni/Auを
蒸着し、エミッタ電極10を形成する(図1(d))。
【0023】次いで、ベース電極8及びエミッタ電極1
0を含むp−GaAsベース層6上にベースメサ形成用
のレジストパターン12を形成し、このレジストパター
ン12をマスクとしてウェットエッチングによりp−G
aAsベース層6及びn−GaAsコレクタ層7を所望
の形状にエッチオフする(図1(e))。さらに、ベー
スメサ形成用のレジストパターン12を除去し、新たに
レジストパターン13を形成して、露出したn+ −Ga
Asコレクタコンタクト層15上に、コレクタ電極材料
であるAuGe/Ni/Auを蒸着し、コレクタ電極1
4を形成する。そして、素子分離を行ったのち、電極の
合金化のために、約400℃で1分間程度熱処理を行
い、ヘテロ接合バイポーラトランジスタを作製する。
【0024】比較例1 エミッタメサを形成する際のウェットエッチング工程
で、光照射を行わなかった以外は実施例1と同様の方法
でヘテロ接合バイポーラトランジスタを作製した。 比較例2 エミッタメサを形成する際のウェットエッチングを、公
知のドライエッチングによって行った以外は実施例1と
同様の方法でヘテロ接合バイポーラトランジスタを作製
した。
【0025】これらヘテロ接合バイポーラトランジスタ
のエミッタ/ベース電極間隔(L)、加工ダメージが有
る場合に低下する直流電流利得hFE及び寄生ベース抵
抗、容量成分の増加により低下する最大発振周波数f
MAX を測定した。その結果を表1に示す。なお、これら
の場合のエミッタ寸法は2×10μm2 であった。
【0026】
【表1】 表1より明らかなように、従来のウェットエッチング法
に比較してエミッタメサの形状がGaAs基板に対して
垂直形状となった。また、エミッタメサとベース電極と
の間隙部への加工ダメージは、従来のウェットエッチン
グ法と同程度まで抑制することができた。さらに、素子
特性はドライエッチング法と同程度であった。従って、
本実施例に示した製造方法は有効であることが明らかと
なった。
【0027】
【発明の効果】本発明のヘテロ接合バイポーラトランジ
スタの製造方法によれば、ヘテロ接合を有する化合物半
導体上にマスクパターンを形成してウェットエッチング
法によりエミッタメサを形成する際、前記化合物半導体
のエミッタ層となる層のバンドギャップエネルギよりも
大きなエネルギを有する光を前記化合物半導体上全面に
照射しながらウェットエッチングを行うので、照射され
た光のエネルギにより、光が照射されたエミッタ層中の
正孔が励起されるとともに、正孔数が増加することとな
る。つまり、化合物半導体に対しての深さ方向のエッチ
ングを促進することができ、エッチングのアスペクト比
を改善することができる。従って、形成されたエミッタ
メサを化合物半導体に対してほぼ垂直な形状となるよう
に加工することが可能となる。
【0028】また、本発明においてはウェットエッチン
グ法を採用しているので、電流利得は良好で、ドライエ
ッチング法による加工ダメージや半導体表面の汚染を回
避することができるばかりでなく、素子特性の指標の一
つである最大発振周波数は、ドライエッチング法により
形成された場合と同程度の値を得ることが可能となる。
【0029】従って、理想的なエミッタメサ形状を有す
るヘテロ接合バイポーラトランジスタを歩留りよく、安
全及び容易に製造することが可能となる。
【図面の簡単な説明】
【図1】この発明に係わるヘテロ接合バイポーラトラン
ジスタの製造方法を示すための要部の概略断面図であ
る。
【図2】この発明に係わるヘテロ接合バイポーラトラン
ジスタの製造方法によって形成されたヘテロ接合バイポ
ーラトランジスタの要部の概略断面図である。
【図3】従来のヘテロ接合バイポーラトランジスタの製
造方法において、ウェットエッチングにより形成された
ヘテロ接合バイポーラトランジスタの要部の概略断面図
である。
【図4】従来のヘテロ接合バイポーラトランジスタの製
造方法において、ウェットエッチングにより形成された
ヘテロ接合バイポーラトランジスタの要部の概略断面図
である。
【図5】従来のヘテロ接合バイポーラトランジスタの製
造方法において、ドライエッチングにより形成されたヘ
テロ接合バイポーラトランジスタの要部の概略断面図で
ある。
【図6】従来のヘテロ接合バイポーラトランジスタの製
造方法を示すための要部の概略断面図である。
【符号の説明】
1 n+ −GaAsエミッタコンタクト層 2 n−AlGaAsエミッタ層 5 マスクパターン 6 p−GaAsベース層 7 n−GaAsコレクタ層 8 ベース電極 10 エミッタ電極 14 コレクタ電極 15 n+ −GaAsコレクタコンタクト層 16 GaAs基板
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H01L 29/205

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 ヘテロ接合を有する化合物半導体上にマ
    スクパターンを形成して、ウェットエッチング法により
    エミッタメサを形成する際、前記化合物半導体のエミッ
    タ層となる層のバンドギャップエネルギよりも大きなエ
    ネルギを有する光を前記化合物半導体上全面に照射しな
    がらウェットエッチングを行うことを特徴とするヘテロ
    接合バイポーラトランジスタの製造方法。
  2. 【請求項2】 エミッタメサを形成する際に用いるマス
    クパターンは照射光を遮光するマスクを用いる請求項1
    記載のヘテロ接合バイポーラトランジスタの製造方法。
  3. 【請求項3】 ヘテロ接合を有する化合物半導体のエミ
    ッタ層がAlGaAs層、ベース層及びコレクタ層がG
    aAs層である請求項1記載のヘテロ接合バイポーラト
    ランジスタの製造方法。
JP19848592A 1992-07-24 1992-07-24 ヘテロ接合バイポーラトランジスタの製造方法 Pending JPH0645346A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19848592A JPH0645346A (ja) 1992-07-24 1992-07-24 ヘテロ接合バイポーラトランジスタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19848592A JPH0645346A (ja) 1992-07-24 1992-07-24 ヘテロ接合バイポーラトランジスタの製造方法

Publications (1)

Publication Number Publication Date
JPH0645346A true JPH0645346A (ja) 1994-02-18

Family

ID=16391903

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19848592A Pending JPH0645346A (ja) 1992-07-24 1992-07-24 ヘテロ接合バイポーラトランジスタの製造方法

Country Status (1)

Country Link
JP (1) JPH0645346A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10104775B2 (en) 2013-09-30 2018-10-16 Mitsubishi Electric Corporation Semiconductor device and method for manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10104775B2 (en) 2013-09-30 2018-10-16 Mitsubishi Electric Corporation Semiconductor device and method for manufacturing the same

Similar Documents

Publication Publication Date Title
JPS5951700B2 (ja) 3−5族装置の製造方法
EP0507434B1 (en) Method of making semiconductor devices
JPH077015A (ja) GaAs/GaInP構造を含む半導体装置及びその形成方法
JPH0645346A (ja) ヘテロ接合バイポーラトランジスタの製造方法
JP4537549B2 (ja) 化合物半導体装置の製造方法
JP3565274B2 (ja) バイポーラトランジスタ
JPH06333883A (ja) 化合物半導体の選択ドライエッチング方法,および半導体装置の製造方法
JP3057679B2 (ja) ヘテロ接合バイポーラトランジスタ及びその製造方法
JP3143965B2 (ja) 半導体装置の製造方法
Pearton et al. Surface recombination velocities on processed InGaP p‐n junctions
US5266830A (en) Hetero junction bipolar transistor with reduced surface recombination current
US20230163193A1 (en) Heterojunction Bipolar Transistor and Method of Manufacturing the Same
JP2830409B2 (ja) バイポーラトランジスタおよびその製造方法
JPS6316666A (ja) セルフアラインバイポ−ラトランジスタの製造方法
JP3520625B2 (ja) 半導体装置の製造方法
JPH1187363A (ja) ヘテロ接合バイポーラトランジスタ
JPH0483345A (ja) バイポーラトランジスタおよびその製造方法
KR100494559B1 (ko) 에미터 렛지를 갖는 이종접합 쌍극자 트랜지스터 제조방법
JP2002134525A (ja) ヘテロ接合バイポーラトランジスタとその製造方法
JPH0577173B2 (ja)
JP3188931B2 (ja) 薄膜成長方法
JP2770586B2 (ja) ヘテロ接合バイポーラトランジスタの製造方法
JP3137666B2 (ja) 半導体装置及びその製造方法
JPH05251404A (ja) 絶縁体層のドライエッチング方法
JPH05275446A (ja) 半導体装置の製造方法