JPH0645346A - ヘテロ接合バイポーラトランジスタの製造方法 - Google Patents
ヘテロ接合バイポーラトランジスタの製造方法Info
- Publication number
- JPH0645346A JPH0645346A JP19848592A JP19848592A JPH0645346A JP H0645346 A JPH0645346 A JP H0645346A JP 19848592 A JP19848592 A JP 19848592A JP 19848592 A JP19848592 A JP 19848592A JP H0645346 A JPH0645346 A JP H0645346A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- emitter
- gaas
- bipolar transistor
- compound semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
- Weting (AREA)
Abstract
(57)【要約】
【構成】 ヘテロ接合を有する化合物半導体上にマスク
パターンを形成して、ウェットエッチング法によりエミ
ッタメサを形成する際、前記化合物半導体のエミッタ層
２となる層のバンドギャップエネルギよりも大きなエネ
ルギを有する光を前記化合物半導体上全面に照射しなが
らウェットエッチングを行うヘテロ接合バイポーラトラ
ンジスタの製造方法。 【効果】 照射された光のエネルギにより、光が照射さ
れたエミッタ層中の正孔が励起され、正孔数が増加する
ので深さ方向のエッチングを促進することができ、エッ
チングのアスペクト比を改善することができる。従っ
て、形成されたエミッタメサはほぼ垂直な形状に加工す
ることが可能となる。また、加工ダメージや半導体表面
の汚染を回避することができ、理想的なエミッタメサ形
状を有するトランジスタを歩留りよく、安全及び容易に
製造することが可能となる。
パターンを形成して、ウェットエッチング法によりエミ
ッタメサを形成する際、前記化合物半導体のエミッタ層
２となる層のバンドギャップエネルギよりも大きなエネ
ルギを有する光を前記化合物半導体上全面に照射しなが
らウェットエッチングを行うヘテロ接合バイポーラトラ
ンジスタの製造方法。 【効果】 照射された光のエネルギにより、光が照射さ
れたエミッタ層中の正孔が励起され、正孔数が増加する
ので深さ方向のエッチングを促進することができ、エッ
チングのアスペクト比を改善することができる。従っ
て、形成されたエミッタメサはほぼ垂直な形状に加工す
ることが可能となる。また、加工ダメージや半導体表面
の汚染を回避することができ、理想的なエミッタメサ形
状を有するトランジスタを歩留りよく、安全及び容易に
製造することが可能となる。
Description
【０００１】
【産業上の利用分野】この発明はヘテロ接合バイポーラ
トラの製造方法に関するものであり、特にIII-Ｖ族ヘテ
ロ接合バイポーラトランジスタの製造方法に関するもの
である。
トラの製造方法に関するものであり、特にIII-Ｖ族ヘテ
ロ接合バイポーラトランジスタの製造方法に関するもの
である。
【０００２】
【従来の技術】従来より、III-Ｖ族ヘテロ接合バイポー
ラトランジスタ、特に格子整合性のよいＡｌＧａＡｓ／
ＧａＡｓバイポーラトランジスタの開発が進められてい
る。このバイポーラトランジスタは、図３に示したよう
に、半絶縁性アンドープＧａＡｓ基板１６上にｎ+ −Ｇ
ａＡｓコレクタコンタクト層１５、ｎ−ＧａＡｓコレク
タ層７、ｐ−ＧａＡｓベース層６、ｎ−ＡｌＧａＡｓエ
ミッタ層２２及びｎ+ −ＧａＡｓエミッタコンタクト層
２１が順次積層されている。そして、ｎ+ −ＧａＡｓエ
ミッタコンタクト層２１上にはエミッタ電極１０が形成
されており、メサエッチングにより露出したｐ−ＧａＡ
ｓベース層６上及びｎ+ −ＧａＡｓコレクタコンタクト
層１５上にはそれぞれベース電極８及びコレクタ電極１
４が形成されている。
ラトランジスタ、特に格子整合性のよいＡｌＧａＡｓ／
ＧａＡｓバイポーラトランジスタの開発が進められてい
る。このバイポーラトランジスタは、図３に示したよう
に、半絶縁性アンドープＧａＡｓ基板１６上にｎ+ −Ｇ
ａＡｓコレクタコンタクト層１５、ｎ−ＧａＡｓコレク
タ層７、ｐ−ＧａＡｓベース層６、ｎ−ＡｌＧａＡｓエ
ミッタ層２２及びｎ+ −ＧａＡｓエミッタコンタクト層
２１が順次積層されている。そして、ｎ+ −ＧａＡｓエ
ミッタコンタクト層２１上にはエミッタ電極１０が形成
されており、メサエッチングにより露出したｐ−ＧａＡ
ｓベース層６上及びｎ+ −ＧａＡｓコレクタコンタクト
層１５上にはそれぞれベース電極８及びコレクタ電極１
４が形成されている。
【０００３】このように構成されるＡｌＧａＡｓ／Ｇａ
Ａｓバイポーラトランジスタの製造方法を図６に基づい
て説明する。予めヘテロ接合バイポーラトランジスタ用
にコレクタ層７、ベース層６及びエミッタ層２２をエピ
タキシャル成長させたＧａＡｓ半導体上にエミッタメサ
形成用のレジストパターン３を形成する（図６
（ａ））。
Ａｓバイポーラトランジスタの製造方法を図６に基づい
て説明する。予めヘテロ接合バイポーラトランジスタ用
にコレクタ層７、ベース層６及びエミッタ層２２をエピ
タキシャル成長させたＧａＡｓ半導体上にエミッタメサ
形成用のレジストパターン３を形成する（図６
（ａ））。
【０００４】次いで、このレジストパターン３をマスク
としてウェットエッチングによりｎ + −ＧａＡｓエミッ
タコンタクト層２１及びｎ−ＡｌＧａＡｓエミッタ層２
２を所望の形状にエッチオフする（図６（ｂ））。そし
て、エミッタメサ形成用のレジストパターン３と新たに
形成したレジストパターン９とをマスクとして、露出し
たｐ−ＧａＡｓベース層６上に、ベース電極材料を蒸着
し、ベース電極８を形成する（図６（ｃ））。なお、こ
の際、エミッタメサ形成用のレジストパターン３と新た
に形成したレジストパターン９とは、別の溶媒を使用す
ることで溶け合わないようにしている。
としてウェットエッチングによりｎ + −ＧａＡｓエミッ
タコンタクト層２１及びｎ−ＡｌＧａＡｓエミッタ層２
２を所望の形状にエッチオフする（図６（ｂ））。そし
て、エミッタメサ形成用のレジストパターン３と新たに
形成したレジストパターン９とをマスクとして、露出し
たｐ−ＧａＡｓベース層６上に、ベース電極材料を蒸着
し、ベース電極８を形成する（図６（ｃ））。なお、こ
の際、エミッタメサ形成用のレジストパターン３と新た
に形成したレジストパターン９とは、別の溶媒を使用す
ることで溶け合わないようにしている。
【０００５】その後、エミッタメサ形成用のレジストパ
ターン３と新たに形成したレジストパターン９とを除去
し、さらに新たにレジストパターン１１を形成して、ｎ
+ −ＧａＡｓエミッタコンタクト層２１上に、エミッタ
電極材料を蒸着し、エミッタ電極１０を形成する（図６
（ｄ））。次いで、ベース電極８及びエミッタ電極１０
を含むｐ−ＧａＡｓベース層６上にベースメサ形成用の
レジストパターン１２を形成し、このレジストパターン
１２をマスクとしてウェットエッチングによりｐ−Ｇａ
Ａｓベース層６及びｎ−ＧａＡｓコレクタ層７を所望の
形状にエッチオフする（図６（ｅ））。
ターン３と新たに形成したレジストパターン９とを除去
し、さらに新たにレジストパターン１１を形成して、ｎ
+ −ＧａＡｓエミッタコンタクト層２１上に、エミッタ
電極材料を蒸着し、エミッタ電極１０を形成する（図６
（ｄ））。次いで、ベース電極８及びエミッタ電極１０
を含むｐ−ＧａＡｓベース層６上にベースメサ形成用の
レジストパターン１２を形成し、このレジストパターン
１２をマスクとしてウェットエッチングによりｐ−Ｇａ
Ａｓベース層６及びｎ−ＧａＡｓコレクタ層７を所望の
形状にエッチオフする（図６（ｅ））。
【０００６】さらに、レジストパターン１２を除去し、
再度新たにレジストパターン１３を形成して、露出した
ｎ+ −ＧａＡｓコレクタコンタクト層１５上に、コレク
タ電極材料を蒸着し、コレクタ電極１４を形成する。そ
して、素子分離を行ったのち、合金化のための熱処理を
行い、ヘテロ接合バイポーラトランジスタを作製する。
再度新たにレジストパターン１３を形成して、露出した
ｎ+ −ＧａＡｓコレクタコンタクト層１５上に、コレク
タ電極材料を蒸着し、コレクタ電極１４を形成する。そ
して、素子分離を行ったのち、合金化のための熱処理を
行い、ヘテロ接合バイポーラトランジスタを作製する。
【０００７】なお、図６に示した図面においては、エミ
ッタメサは順テーバ状に形成されているが、エミッタメ
サの形成工程で適当なエッチャントを選択することによ
って、図４に示したような、逆テーパのエミッタメサを
有するヘテロ接合バイポーラトランジスタを作製するこ
とができる。また、エミッタメサの形成工程で、ウェッ
トエッチングの代わりに、異方性エッチングとして反応
性イオンエッチング（ＲＩＥ）等のドライエッチングを
行うことにより、図５に示したように、その端部がほぼ
垂直形状のエミッタメサを形成することもできる。
ッタメサは順テーバ状に形成されているが、エミッタメ
サの形成工程で適当なエッチャントを選択することによ
って、図４に示したような、逆テーパのエミッタメサを
有するヘテロ接合バイポーラトランジスタを作製するこ
とができる。また、エミッタメサの形成工程で、ウェッ
トエッチングの代わりに、異方性エッチングとして反応
性イオンエッチング（ＲＩＥ）等のドライエッチングを
行うことにより、図５に示したように、その端部がほぼ
垂直形状のエミッタメサを形成することもできる。
【０００８】
【発明が解決しようとする課題】上記のようなヘテロ接
合バイポーラトランジスタの製造方法におけるウェット
エッチング法でエミッタメサを形成した場合、順テーパ
においては図３中のＬ及び逆テーパにおいては図４中の
Ｌの部分が等価回路的にみて、寄生インピーダンスを生
み出し、素子特性を低下させる。特に、高速動作を目指
してエミッタ電極面積等の真性部寸法を縮小化していく
場合、上記の間隔Ｌを真性部寸法に比べて十分小さくし
ないと、縮小化により期待される素子特性の向上は実現
しないという問題があった。
合バイポーラトランジスタの製造方法におけるウェット
エッチング法でエミッタメサを形成した場合、順テーパ
においては図３中のＬ及び逆テーパにおいては図４中の
Ｌの部分が等価回路的にみて、寄生インピーダンスを生
み出し、素子特性を低下させる。特に、高速動作を目指
してエミッタ電極面積等の真性部寸法を縮小化していく
場合、上記の間隔Ｌを真性部寸法に比べて十分小さくし
ないと、縮小化により期待される素子特性の向上は実現
しないという問題があった。
【０００９】エミッタメサの形状としては、特性上、で
きるだけテーパのない、垂直な形状が好ましい。しか
し、ウェットエッチング法でエミッタメサを形成した場
合、サイドエッチが不可避であるため、エミッタメサは
どうしてもテーパ形状になってしまうという問題があっ
た。その際、Ｌの値としては、エッチングマスクと基板
との密着性、結晶方位、エッチャントの種類等による
が、順、逆テーパともエッチング深さと同程度、すなわ
ち、エミッタメサを形成する際、通常０．３〜０．４μ
ｍの深さのエッチングを行うので、０．３μｍ程度とな
る。従って、ウェットエッチング法で、高歩留りで、か
つ簡便に垂直形状のエミッタメサを形成することは困難
であるという問題があった。
きるだけテーパのない、垂直な形状が好ましい。しか
し、ウェットエッチング法でエミッタメサを形成した場
合、サイドエッチが不可避であるため、エミッタメサは
どうしてもテーパ形状になってしまうという問題があっ
た。その際、Ｌの値としては、エッチングマスクと基板
との密着性、結晶方位、エッチャントの種類等による
が、順、逆テーパともエッチング深さと同程度、すなわ
ち、エミッタメサを形成する際、通常０．３〜０．４μ
ｍの深さのエッチングを行うので、０．３μｍ程度とな
る。従って、ウェットエッチング法で、高歩留りで、か
つ簡便に垂直形状のエミッタメサを形成することは困難
であるという問題があった。
【００１０】一方、ドライエッチング法においては、図
５に示すような、垂直形状のエミッタメサを形成するこ
とができるが、どうしても、エミッタメサとベース電極
との間隙部への加工ダメージや表面汚染が避けられな
い。これにより、エミッタメサを形成したヘテロ接合バ
イポーラトランジスタの電流利得は、ウェットエッチン
グ法によりエミッタメサを形成したヘテロ接合バイポー
ラトランジスタに比較して低くなる傾向にあった。
５に示すような、垂直形状のエミッタメサを形成するこ
とができるが、どうしても、エミッタメサとベース電極
との間隙部への加工ダメージや表面汚染が避けられな
い。これにより、エミッタメサを形成したヘテロ接合バ
イポーラトランジスタの電流利得は、ウェットエッチン
グ法によりエミッタメサを形成したヘテロ接合バイポー
ラトランジスタに比較して低くなる傾向にあった。
【００１１】また、ドライエッチング法を行う場合、エ
ッチングガスとして、有害な塩素Ｃｌ2 やＣＣｌ2 Ｆ2
等の塩素系ガスを用いるとともに、エッチング後の排出
ガスはＡｓを含有した塩素系ガスとなるため、安全管理
や公害防止の厳重な対策が必要であるという問題があっ
た。この発明は上記のような問題点に鑑みてなされたも
ので、加工ダメージや半導体表面の汚染を低減し、垂直
な形状のエミッタメサを安全かつ容易に形成することが
できるヘテロ接合バイポーラトランジスタの製造方法を
提供することを目的としている。
ッチングガスとして、有害な塩素Ｃｌ2 やＣＣｌ2 Ｆ2
等の塩素系ガスを用いるとともに、エッチング後の排出
ガスはＡｓを含有した塩素系ガスとなるため、安全管理
や公害防止の厳重な対策が必要であるという問題があっ
た。この発明は上記のような問題点に鑑みてなされたも
ので、加工ダメージや半導体表面の汚染を低減し、垂直
な形状のエミッタメサを安全かつ容易に形成することが
できるヘテロ接合バイポーラトランジスタの製造方法を
提供することを目的としている。
【００１２】
【課題を解決するための手段】上記の目的を達成するた
めこの発明によれば、ヘテロ接合を有する化合物半導体
上にマスクパターンを形成してウェットエッチング法に
よりエミッタメサを形成する際、前記化合物半導体のエ
ミッタ層となる層のバンドギャップエネルギよりも大き
なエネルギを有する光を前記化合物半導体上全面に照射
しながらウェットエッチングを行うヘテロ接合バイポー
ラトランジスタの製造方法が提供される。
めこの発明によれば、ヘテロ接合を有する化合物半導体
上にマスクパターンを形成してウェットエッチング法に
よりエミッタメサを形成する際、前記化合物半導体のエ
ミッタ層となる層のバンドギャップエネルギよりも大き
なエネルギを有する光を前記化合物半導体上全面に照射
しながらウェットエッチングを行うヘテロ接合バイポー
ラトランジスタの製造方法が提供される。
【００１３】本発明において、ヘテロ接合を有する化合
物半導体とは、ヘテロ接合を有するIII-Ｖ族化合物半導
体であれば、特に限定されるものではないが、例えば、
ＧａＡｓ／ＡｌＧａＡｓ、ＩｎＡｌＡｓ／ＩｎＧａＡｓ
又はＩｎＧａＡｓＰ／ＩｎＰ等を用いることができる。
ＧａＡｓ／ＡｌＧａＡｓを用いる場合には、例えば、半
絶縁性アンドープＧａＡｓ基板上にｎ+ −ＧａＡｓコレ
クタコンタクト層（約３×１０18〜５×１０18ｃｍ-3、
約５００〜１０００ｎｍ厚）、ｎ−ＧａＡｓコレクタ層
（約２×１０16〜１×１０17ｃｍ-3、約４００〜７００
ｎｍ厚）、ｐ−ＧａＡｓベース層（約１×１０19〜８×
１０19ｃｍ-3、約５０〜１５０ｎｍ厚）、ｎ−ＡｌＧａ
Ａｓエミッタ層（約１×１０17〜５×１０17ｃｍ-3、約
８０〜２００ｎｍ厚）及びｎ+ −ＧａＡｓエミッタコン
タクト層（約５×１０18〜１×１０19ｃｍ-3、約１００
〜４００ｎｍ厚）が順次積層された化合物半導体を用い
ることが好ましい。これらの化合物半導体は、公知の方
法、例えば、ＬＰＥ（Liquid Phase Epitaxy) 法、ＭＯ
ＶＰＥ(Metal Organic Vapor Phase Epitaxy) 法又はＭ
ＢＥ(Molecular Beam Epitaxy)法等によりエピタキシャ
ル成長させて形成することができる。また、この場合の
アルミニウムの含有量は２５〜３５％程度の範囲が好ま
しい。
物半導体とは、ヘテロ接合を有するIII-Ｖ族化合物半導
体であれば、特に限定されるものではないが、例えば、
ＧａＡｓ／ＡｌＧａＡｓ、ＩｎＡｌＡｓ／ＩｎＧａＡｓ
又はＩｎＧａＡｓＰ／ＩｎＰ等を用いることができる。
ＧａＡｓ／ＡｌＧａＡｓを用いる場合には、例えば、半
絶縁性アンドープＧａＡｓ基板上にｎ+ −ＧａＡｓコレ
クタコンタクト層（約３×１０18〜５×１０18ｃｍ-3、
約５００〜１０００ｎｍ厚）、ｎ−ＧａＡｓコレクタ層
（約２×１０16〜１×１０17ｃｍ-3、約４００〜７００
ｎｍ厚）、ｐ−ＧａＡｓベース層（約１×１０19〜８×
１０19ｃｍ-3、約５０〜１５０ｎｍ厚）、ｎ−ＡｌＧａ
Ａｓエミッタ層（約１×１０17〜５×１０17ｃｍ-3、約
８０〜２００ｎｍ厚）及びｎ+ −ＧａＡｓエミッタコン
タクト層（約５×１０18〜１×１０19ｃｍ-3、約１００
〜４００ｎｍ厚）が順次積層された化合物半導体を用い
ることが好ましい。これらの化合物半導体は、公知の方
法、例えば、ＬＰＥ（Liquid Phase Epitaxy) 法、ＭＯ
ＶＰＥ(Metal Organic Vapor Phase Epitaxy) 法又はＭ
ＢＥ(Molecular Beam Epitaxy)法等によりエピタキシャ
ル成長させて形成することができる。また、この場合の
アルミニウムの含有量は２５〜３５％程度の範囲が好ま
しい。
【００１４】本発明においてエミッタメサを形成する際
に用いるマスクパターンは不透明なものを用いることが
好ましい。通常フォトリソグラフィ工程で用いられる、
透明なポジ型又はネガ型のレジストを用いる場合には、
そのレジスト上に、照射光を遮光することができるよう
な材料を積層し、２層構造として用いることが好まし
い。その材料としては特に限定されるものではないが、
ほば完全に照射光を遮光することができる、金属、例え
ば、Ａｌ、Ｔｉ、Ａｕ、Ｗ、Ｍｏ、Ｔａ等を用いること
が好ましい。これにより、ウェットエッチングの際に、
照射する光を選択的に、エッチングされる部分に照射す
ることができる。レジスト上に光を遮光するための膜を
形成する方法としては、例えば、ＥＢ蒸着法によりＡ
ｌ、Ｔｉ、Ａｕ等を蒸着するか、あるいは、スパッタ法
によりＷ、Ｍｏ、Ｔａ等をデポすることにより形成する
ことができる。この際のレジストの膜厚及びレジスト上
に形成される膜の膜厚は特に限定されるものではない
が、それぞれ、１００〜５００ｎｍ程度、５０〜２００
ｎｍ程度が好ましい。
に用いるマスクパターンは不透明なものを用いることが
好ましい。通常フォトリソグラフィ工程で用いられる、
透明なポジ型又はネガ型のレジストを用いる場合には、
そのレジスト上に、照射光を遮光することができるよう
な材料を積層し、２層構造として用いることが好まし
い。その材料としては特に限定されるものではないが、
ほば完全に照射光を遮光することができる、金属、例え
ば、Ａｌ、Ｔｉ、Ａｕ、Ｗ、Ｍｏ、Ｔａ等を用いること
が好ましい。これにより、ウェットエッチングの際に、
照射する光を選択的に、エッチングされる部分に照射す
ることができる。レジスト上に光を遮光するための膜を
形成する方法としては、例えば、ＥＢ蒸着法によりＡ
ｌ、Ｔｉ、Ａｕ等を蒸着するか、あるいは、スパッタ法
によりＷ、Ｍｏ、Ｔａ等をデポすることにより形成する
ことができる。この際のレジストの膜厚及びレジスト上
に形成される膜の膜厚は特に限定されるものではない
が、それぞれ、１００〜５００ｎｍ程度、５０〜２００
ｎｍ程度が好ましい。
【００１５】さらに、本発明において行われるウェット
エッチングは、公知の方法で行うことができる。例え
ば、エッチャントとして、硫酸系、リン酸系、塩酸系、
硝酸系又はＢｒ−メタノール等を用い、所望の濃度及び
温度でエッチングすることができる。また本発明におい
てウェットエッチングの際に化合物半導体に照射する光
は、エミッタ層となる層のバンドギャップエネルギより
も大きなエネルギを有する光であり、この光を化合物半
導体上全面に、ウェットエッチングしながら照射するも
のである。この照射光は化合物半導体に対して垂直に照
射するのが好ましい。照射光のエネルギはエミッタ層と
なる層のバンドギャップエネルギの大きさにより、特に
限定されるものではないが、例えば、エミッタ層がＡｌ
ＧａＡｓの場合には、１．７〜１．８ｅＶ程度であるの
で、照射する光は２ｅＶ程度以上が好ましい。照射光の
種類も、特に限定されるものではないが、例えば、レー
ザ、水銀ランプ又はフィルタ等を用いて照射することが
できる。また、照射光の波長は回折によるサイドエッチ
ングの促進を避けるために、できるだけ短波長の光、例
えば３００ｎｍ程度以下が好ましい。
エッチングは、公知の方法で行うことができる。例え
ば、エッチャントとして、硫酸系、リン酸系、塩酸系、
硝酸系又はＢｒ−メタノール等を用い、所望の濃度及び
温度でエッチングすることができる。また本発明におい
てウェットエッチングの際に化合物半導体に照射する光
は、エミッタ層となる層のバンドギャップエネルギより
も大きなエネルギを有する光であり、この光を化合物半
導体上全面に、ウェットエッチングしながら照射するも
のである。この照射光は化合物半導体に対して垂直に照
射するのが好ましい。照射光のエネルギはエミッタ層と
なる層のバンドギャップエネルギの大きさにより、特に
限定されるものではないが、例えば、エミッタ層がＡｌ
ＧａＡｓの場合には、１．７〜１．８ｅＶ程度であるの
で、照射する光は２ｅＶ程度以上が好ましい。照射光の
種類も、特に限定されるものではないが、例えば、レー
ザ、水銀ランプ又はフィルタ等を用いて照射することが
できる。また、照射光の波長は回折によるサイドエッチ
ングの促進を避けるために、できるだけ短波長の光、例
えば３００ｎｍ程度以下が好ましい。
【００１６】さらに、本発明のバイポーラトランジスタ
において形成されるエミッタ電極、コレクタ電極及びベ
ース電極は、通常これら電極に用いられる材料で、公知
の方法により形成することができる。例えば、エミッタ
又はコレクタ電極についてはＡｕＧｅ／Ｎｉ／ＡｕやＡ
ｕＳｉ／Ａｕ等、ベース電極についてはＡｕＢｅ／Ｎｉ
／ＡｕやＡｕＺｎ／Ａｕ等を蒸着して形成することがで
きる。
において形成されるエミッタ電極、コレクタ電極及びベ
ース電極は、通常これら電極に用いられる材料で、公知
の方法により形成することができる。例えば、エミッタ
又はコレクタ電極についてはＡｕＧｅ／Ｎｉ／ＡｕやＡ
ｕＳｉ／Ａｕ等、ベース電極についてはＡｕＢｅ／Ｎｉ
／ＡｕやＡｕＺｎ／Ａｕ等を蒸着して形成することがで
きる。
【００１７】また、オーミック電極の合金化のための熱
処理は、Ｎ2 ガス雰囲気中、真空中あるいは不活性ガス
雰囲気中等で、約３５０〜４５０℃、１〜２分間程度行
うことが好ましい。
処理は、Ｎ2 ガス雰囲気中、真空中あるいは不活性ガス
雰囲気中等で、約３５０〜４５０℃、１〜２分間程度行
うことが好ましい。
【００１８】
【作用】III-Ｖ族化合物半導体においてウェットエッチ
ングは一般に、エッチャントに接触している半導体表面
を酸化させる化学反応と、生成された酸化物を溶解除去
する反応の繰り返しにより行われる。この酸化反応にお
いては、化合物半導体中に正孔（ホール）が存在してい
ることが必要であり、正孔数の増加に伴って、酸化反応
を促進することができ、さらに、エッチングを促進する
ことができる。
ングは一般に、エッチャントに接触している半導体表面
を酸化させる化学反応と、生成された酸化物を溶解除去
する反応の繰り返しにより行われる。この酸化反応にお
いては、化合物半導体中に正孔（ホール）が存在してい
ることが必要であり、正孔数の増加に伴って、酸化反応
を促進することができ、さらに、エッチングを促進する
ことができる。
【００１９】従って、上記のような方法においては、ヘ
テロ接合を有する化合物半導体上にマスクパターンを形
成し、ウェットエッチング法によりエミッタメサを形成
する際、前記化合物半導体のエミッタ層となる層のバン
ドギャップエネルギよりも大きなエネルギを有する光を
前記化合物半導体上全面に照射しながらウェットエッチ
ングを行うので、照射された光のエネルギにより、光が
照射されたエミッタ層中の正孔が励起されるとともに、
正孔数が増加することとなる。従って、化合物半導体に
対しての深さ方向のエッチングが促進される。そして、
その結果、エッチングのアスペクト比が改善され、形成
されたエミッタメサが化合物半導体に対してほぼ垂直な
形状となる。
テロ接合を有する化合物半導体上にマスクパターンを形
成し、ウェットエッチング法によりエミッタメサを形成
する際、前記化合物半導体のエミッタ層となる層のバン
ドギャップエネルギよりも大きなエネルギを有する光を
前記化合物半導体上全面に照射しながらウェットエッチ
ングを行うので、照射された光のエネルギにより、光が
照射されたエミッタ層中の正孔が励起されるとともに、
正孔数が増加することとなる。従って、化合物半導体に
対しての深さ方向のエッチングが促進される。そして、
その結果、エッチングのアスペクト比が改善され、形成
されたエミッタメサが化合物半導体に対してほぼ垂直な
形状となる。
【００２０】
【実施例】この発明に係わるヘテロ接合バイポーラトラ
ンジスタの実施例を図１及び図２に基づいて説明する。 実施例１ まず、半絶縁性アンドープＧａＡｓ基板１６上にｎ+ −
ＧａＡｓ（５００ｎｍ、５×１０18ｃｍ-3）コレクタコ
ンタクト層１５、ｎ−ＧａＡｓ（５００ｎｍ、５×１０
17ｃｍ-3）コレクタ層７、ｐ−ＧａＡｓ（１００ｎｍ、
５×１０19ｃｍ -3）ベース層６、ｎ−ＡｌＧａＡｓ（１
００ｎｍ、５×１０17ｃｍ-3）エミッタ層２及びｎ+ −
ＧａＡｓ（２００ｎｍ、５×１０18ｃｍ-3）エミッタコ
ンタクト層１を順次エピタキシャル成長させたヘテロ接
合バイポーラトランジスタ用のＧａＡｓ半導体上にエミ
ッタメサ形成用の不透明のマスクパターン５を形成する
（図１（ａ））。この際のマスクパターン５は約４００
０Å厚のレジスト３上に約５００Å厚のアルミニウム膜
４が積層した２層構造のマスクパターンとした。
ンジスタの実施例を図１及び図２に基づいて説明する。 実施例１ まず、半絶縁性アンドープＧａＡｓ基板１６上にｎ+ −
ＧａＡｓ（５００ｎｍ、５×１０18ｃｍ-3）コレクタコ
ンタクト層１５、ｎ−ＧａＡｓ（５００ｎｍ、５×１０
17ｃｍ-3）コレクタ層７、ｐ−ＧａＡｓ（１００ｎｍ、
５×１０19ｃｍ -3）ベース層６、ｎ−ＡｌＧａＡｓ（１
００ｎｍ、５×１０17ｃｍ-3）エミッタ層２及びｎ+ −
ＧａＡｓ（２００ｎｍ、５×１０18ｃｍ-3）エミッタコ
ンタクト層１を順次エピタキシャル成長させたヘテロ接
合バイポーラトランジスタ用のＧａＡｓ半導体上にエミ
ッタメサ形成用の不透明のマスクパターン５を形成する
（図１（ａ））。この際のマスクパターン５は約４００
０Å厚のレジスト３上に約５００Å厚のアルミニウム膜
４が積層した２層構造のマスクパターンとした。
【００２１】次いで、このマスクパターン５をマスクと
して、ＧａＡｓ半導体を、Ｈ3 ＰＯ 4 ：Ｈ2 Ｏ2 ：Ｈ2
Ｏ＝４：９０：１のリン酸系エッチャント液に３分間程
度浸漬させるとともに、ＧａＡｓ半導体表面に対し垂直
にレーザ光を同時に照射させながら、ｎ+ −ＧａＡｓエ
ミッタコンタクト層１及びｎ−ＡｌＧａＡｓエミッタ層
２を所望の形状にエッチオフする（図１（ｂ））。この
際、照射する光はアルゴンレーザを周波数２倍器により
２倍（波長２５７ｎｍ）したものを光源として、光学系
を挟んでＧａＡｓ半導体全面に、半導体表面でのパワー
密度１Ｗ／ｃｍ 2 となるように照射した。また、この際
の深さ方向のエッチングレートは１００ｎｍ／ｍｉｎ程
度であり、従来の光を照射させないエッチングレートの
４０ｎｍ／ｍｉｎ程度と比較して、より促進されてい
る。
して、ＧａＡｓ半導体を、Ｈ3 ＰＯ 4 ：Ｈ2 Ｏ2 ：Ｈ2
Ｏ＝４：９０：１のリン酸系エッチャント液に３分間程
度浸漬させるとともに、ＧａＡｓ半導体表面に対し垂直
にレーザ光を同時に照射させながら、ｎ+ −ＧａＡｓエ
ミッタコンタクト層１及びｎ−ＡｌＧａＡｓエミッタ層
２を所望の形状にエッチオフする（図１（ｂ））。この
際、照射する光はアルゴンレーザを周波数２倍器により
２倍（波長２５７ｎｍ）したものを光源として、光学系
を挟んでＧａＡｓ半導体全面に、半導体表面でのパワー
密度１Ｗ／ｃｍ 2 となるように照射した。また、この際
の深さ方向のエッチングレートは１００ｎｍ／ｍｉｎ程
度であり、従来の光を照射させないエッチングレートの
４０ｎｍ／ｍｉｎ程度と比較して、より促進されてい
る。
【００２２】そして、エミッタメサ形成用のマスクパタ
ーン５と新たに形成したレジストパターン９とをマスク
として、露出したｐ−ＧａＡｓベース層６上に、ベース
電極材料であるＣｒ／Ａｕを１５００Å程度蒸着し、ベ
ース電極８を形成する（図１（ｃ））。その後、エミッ
タメサ形成用のマスクパターン５と新たに形成したレジ
ストパターン９とを除去し、新たにレジストパターン１
１を形成して、ｎ+ −ＧａＡｓエミッタコンタクト層１
上に、エミッタ電極材料であるＡｕＧｅ／Ｎｉ／Ａｕを
蒸着し、エミッタ電極１０を形成する（図１（ｄ））。
ーン５と新たに形成したレジストパターン９とをマスク
として、露出したｐ−ＧａＡｓベース層６上に、ベース
電極材料であるＣｒ／Ａｕを１５００Å程度蒸着し、ベ
ース電極８を形成する（図１（ｃ））。その後、エミッ
タメサ形成用のマスクパターン５と新たに形成したレジ
ストパターン９とを除去し、新たにレジストパターン１
１を形成して、ｎ+ −ＧａＡｓエミッタコンタクト層１
上に、エミッタ電極材料であるＡｕＧｅ／Ｎｉ／Ａｕを
蒸着し、エミッタ電極１０を形成する（図１（ｄ））。
【００２３】次いで、ベース電極８及びエミッタ電極１
０を含むｐ−ＧａＡｓベース層６上にベースメサ形成用
のレジストパターン１２を形成し、このレジストパター
ン１２をマスクとしてウェットエッチングによりｐ−Ｇ
ａＡｓベース層６及びｎ−ＧａＡｓコレクタ層７を所望
の形状にエッチオフする（図１（ｅ））。さらに、ベー
スメサ形成用のレジストパターン１２を除去し、新たに
レジストパターン１３を形成して、露出したｎ+ −Ｇａ
Ａｓコレクタコンタクト層１５上に、コレクタ電極材料
であるＡｕＧｅ／Ｎｉ／Ａｕを蒸着し、コレクタ電極１
４を形成する。そして、素子分離を行ったのち、電極の
合金化のために、約４００℃で１分間程度熱処理を行
い、ヘテロ接合バイポーラトランジスタを作製する。
０を含むｐ−ＧａＡｓベース層６上にベースメサ形成用
のレジストパターン１２を形成し、このレジストパター
ン１２をマスクとしてウェットエッチングによりｐ−Ｇ
ａＡｓベース層６及びｎ−ＧａＡｓコレクタ層７を所望
の形状にエッチオフする（図１（ｅ））。さらに、ベー
スメサ形成用のレジストパターン１２を除去し、新たに
レジストパターン１３を形成して、露出したｎ+ −Ｇａ
Ａｓコレクタコンタクト層１５上に、コレクタ電極材料
であるＡｕＧｅ／Ｎｉ／Ａｕを蒸着し、コレクタ電極１
４を形成する。そして、素子分離を行ったのち、電極の
合金化のために、約４００℃で１分間程度熱処理を行
い、ヘテロ接合バイポーラトランジスタを作製する。
【００２４】比較例１ エミッタメサを形成する際のウェットエッチング工程
で、光照射を行わなかった以外は実施例１と同様の方法
でヘテロ接合バイポーラトランジスタを作製した。 比較例２ エミッタメサを形成する際のウェットエッチングを、公
知のドライエッチングによって行った以外は実施例１と
同様の方法でヘテロ接合バイポーラトランジスタを作製
した。
で、光照射を行わなかった以外は実施例１と同様の方法
でヘテロ接合バイポーラトランジスタを作製した。 比較例２ エミッタメサを形成する際のウェットエッチングを、公
知のドライエッチングによって行った以外は実施例１と
同様の方法でヘテロ接合バイポーラトランジスタを作製
した。
【００２５】これらヘテロ接合バイポーラトランジスタ
のエミッタ／ベース電極間隔（Ｌ）、加工ダメージが有
る場合に低下する直流電流利得ｈFE及び寄生ベース抵
抗、容量成分の増加により低下する最大発振周波数ｆ
MAX を測定した。その結果を表１に示す。なお、これら
の場合のエミッタ寸法は２×１０μｍ2 であった。
のエミッタ／ベース電極間隔（Ｌ）、加工ダメージが有
る場合に低下する直流電流利得ｈFE及び寄生ベース抵
抗、容量成分の増加により低下する最大発振周波数ｆ
MAX を測定した。その結果を表１に示す。なお、これら
の場合のエミッタ寸法は２×１０μｍ2 であった。
【００２６】
【表１】 表１より明らかなように、従来のウェットエッチング法
に比較してエミッタメサの形状がＧａＡｓ基板に対して
垂直形状となった。また、エミッタメサとベース電極と
の間隙部への加工ダメージは、従来のウェットエッチン
グ法と同程度まで抑制することができた。さらに、素子
特性はドライエッチング法と同程度であった。従って、
本実施例に示した製造方法は有効であることが明らかと
なった。
に比較してエミッタメサの形状がＧａＡｓ基板に対して
垂直形状となった。また、エミッタメサとベース電極と
の間隙部への加工ダメージは、従来のウェットエッチン
グ法と同程度まで抑制することができた。さらに、素子
特性はドライエッチング法と同程度であった。従って、
本実施例に示した製造方法は有効であることが明らかと
なった。
【００２７】
【発明の効果】本発明のヘテロ接合バイポーラトランジ
スタの製造方法によれば、ヘテロ接合を有する化合物半
導体上にマスクパターンを形成してウェットエッチング
法によりエミッタメサを形成する際、前記化合物半導体
のエミッタ層となる層のバンドギャップエネルギよりも
大きなエネルギを有する光を前記化合物半導体上全面に
照射しながらウェットエッチングを行うので、照射され
た光のエネルギにより、光が照射されたエミッタ層中の
正孔が励起されるとともに、正孔数が増加することとな
る。つまり、化合物半導体に対しての深さ方向のエッチ
ングを促進することができ、エッチングのアスペクト比
を改善することができる。従って、形成されたエミッタ
メサを化合物半導体に対してほぼ垂直な形状となるよう
に加工することが可能となる。
スタの製造方法によれば、ヘテロ接合を有する化合物半
導体上にマスクパターンを形成してウェットエッチング
法によりエミッタメサを形成する際、前記化合物半導体
のエミッタ層となる層のバンドギャップエネルギよりも
大きなエネルギを有する光を前記化合物半導体上全面に
照射しながらウェットエッチングを行うので、照射され
た光のエネルギにより、光が照射されたエミッタ層中の
正孔が励起されるとともに、正孔数が増加することとな
る。つまり、化合物半導体に対しての深さ方向のエッチ
ングを促進することができ、エッチングのアスペクト比
を改善することができる。従って、形成されたエミッタ
メサを化合物半導体に対してほぼ垂直な形状となるよう
に加工することが可能となる。
【００２８】また、本発明においてはウェットエッチン
グ法を採用しているので、電流利得は良好で、ドライエ
ッチング法による加工ダメージや半導体表面の汚染を回
避することができるばかりでなく、素子特性の指標の一
つである最大発振周波数は、ドライエッチング法により
形成された場合と同程度の値を得ることが可能となる。
グ法を採用しているので、電流利得は良好で、ドライエ
ッチング法による加工ダメージや半導体表面の汚染を回
避することができるばかりでなく、素子特性の指標の一
つである最大発振周波数は、ドライエッチング法により
形成された場合と同程度の値を得ることが可能となる。
【００２９】従って、理想的なエミッタメサ形状を有す
るヘテロ接合バイポーラトランジスタを歩留りよく、安
全及び容易に製造することが可能となる。
るヘテロ接合バイポーラトランジスタを歩留りよく、安
全及び容易に製造することが可能となる。
【図１】この発明に係わるヘテロ接合バイポーラトラン
ジスタの製造方法を示すための要部の概略断面図であ
る。
ジスタの製造方法を示すための要部の概略断面図であ
る。
【図２】この発明に係わるヘテロ接合バイポーラトラン
ジスタの製造方法によって形成されたヘテロ接合バイポ
ーラトランジスタの要部の概略断面図である。
ジスタの製造方法によって形成されたヘテロ接合バイポ
ーラトランジスタの要部の概略断面図である。
【図３】従来のヘテロ接合バイポーラトランジスタの製
造方法において、ウェットエッチングにより形成された
ヘテロ接合バイポーラトランジスタの要部の概略断面図
である。
造方法において、ウェットエッチングにより形成された
ヘテロ接合バイポーラトランジスタの要部の概略断面図
である。
【図４】従来のヘテロ接合バイポーラトランジスタの製
造方法において、ウェットエッチングにより形成された
ヘテロ接合バイポーラトランジスタの要部の概略断面図
である。
造方法において、ウェットエッチングにより形成された
ヘテロ接合バイポーラトランジスタの要部の概略断面図
である。
【図５】従来のヘテロ接合バイポーラトランジスタの製
造方法において、ドライエッチングにより形成されたヘ
テロ接合バイポーラトランジスタの要部の概略断面図で
ある。
造方法において、ドライエッチングにより形成されたヘ
テロ接合バイポーラトランジスタの要部の概略断面図で
ある。
【図６】従来のヘテロ接合バイポーラトランジスタの製
造方法を示すための要部の概略断面図である。
造方法を示すための要部の概略断面図である。
１ ｎ+ −ＧａＡｓエミッタコンタクト層 ２ ｎ−ＡｌＧａＡｓエミッタ層 ５ マスクパターン ６ ｐ−ＧａＡｓベース層 ７ ｎ−ＧａＡｓコレクタ層 ８ ベース電極 １０ エミッタ電極 １４ コレクタ電極 １５ ｎ+ −ＧａＡｓコレクタコンタクト層 １６ ＧａＡｓ基板
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/205
Claims (3)
- 【請求項１】 ヘテロ接合を有する化合物半導体上にマ
スクパターンを形成して、ウェットエッチング法により
エミッタメサを形成する際、前記化合物半導体のエミッ
タ層となる層のバンドギャップエネルギよりも大きなエ
ネルギを有する光を前記化合物半導体上全面に照射しな
がらウェットエッチングを行うことを特徴とするヘテロ
接合バイポーラトランジスタの製造方法。 - 【請求項２】 エミッタメサを形成する際に用いるマス
クパターンは照射光を遮光するマスクを用いる請求項１
記載のヘテロ接合バイポーラトランジスタの製造方法。 - 【請求項３】 ヘテロ接合を有する化合物半導体のエミ
ッタ層がＡｌＧａＡｓ層、ベース層及びコレクタ層がＧ
ａＡｓ層である請求項１記載のヘテロ接合バイポーラト
ランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19848592A JPH0645346A (ja) | 1992-07-24 | 1992-07-24 | ヘテロ接合バイポーラトランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19848592A JPH0645346A (ja) | 1992-07-24 | 1992-07-24 | ヘテロ接合バイポーラトランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0645346A true JPH0645346A (ja) | 1994-02-18 |
Family
ID=16391903
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19848592A Pending JPH0645346A (ja) | 1992-07-24 | 1992-07-24 | ヘテロ接合バイポーラトランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0645346A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10104775B2 (en) | 2013-09-30 | 2018-10-16 | Mitsubishi Electric Corporation | Semiconductor device and method for manufacturing the same |
-
1992
- 1992-07-24 JP JP19848592A patent/JPH0645346A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10104775B2 (en) | 2013-09-30 | 2018-10-16 | Mitsubishi Electric Corporation | Semiconductor device and method for manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5951700B2 (ja) | ３−５族装置の製造方法 | |
| EP0507434B1 (en) | Method of making semiconductor devices | |
| JPH077015A (ja) | ＧａＡｓ／ＧａＩｎＰ構造を含む半導体装置及びその形成方法 | |
| JPH0645346A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP4537549B2 (ja) | 化合物半導体装置の製造方法 | |
| JP3565274B2 (ja) | バイポーラトランジスタ | |
| JPH06333883A (ja) | 化合物半導体の選択ドライエッチング方法，および半導体装置の製造方法 | |
| JP3057679B2 (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JP3143965B2 (ja) | 半導体装置の製造方法 | |
| Pearton et al. | Surface recombination velocities on processed InGaP p‐n junctions | |
| US5266830A (en) | Hetero junction bipolar transistor with reduced surface recombination current | |
| US20230163193A1 (en) | Heterojunction Bipolar Transistor and Method of Manufacturing the Same | |
| JP2830409B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| JPS6316666A (ja) | セルフアラインバイポ−ラトランジスタの製造方法 | |
| JP3520625B2 (ja) | 半導体装置の製造方法 | |
| JPH06224158A (ja) | ドライエッチング方法 | |
| JPH1187363A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH0483345A (ja) | バイポーラトランジスタおよびその製造方法 | |
| KR100494559B1 (ko) | 에미터 렛지를 갖는 이종접합 쌍극자 트랜지스터 제조방법 | |
| JP2002134525A (ja) | ヘテロ接合バイポーラトランジスタとその製造方法 | |
| JPH0577173B2 (ja) | ||
| JP3188931B2 (ja) | 薄膜成長方法 | |
| JP2770586B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP3137666B2 (ja) | 半導体装置及びその製造方法 | |
| JPH05251404A (ja) | 絶縁体層のドライエッチング方法 |