KR102200065B1 - 세라믹 회로기판의 금속 표면 처리 방법 - Google Patents

세라믹 회로기판의 금속 표면 처리 방법 Download PDF

Info

Publication number
KR102200065B1
KR102200065B1 KR1020190049950A KR20190049950A KR102200065B1 KR 102200065 B1 KR102200065 B1 KR 102200065B1 KR 1020190049950 A KR1020190049950 A KR 1020190049950A KR 20190049950 A KR20190049950 A KR 20190049950A KR 102200065 B1 KR102200065 B1 KR 102200065B1
Authority
KR
South Korea
Prior art keywords
circuit board
ceramic circuit
metal surface
weight
parts
Prior art date
Application number
KR1020190049950A
Other languages
English (en)
Other versions
KR20200126225A (ko
Inventor
오원경
Original Assignee
주식회사 케이씨씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 케이씨씨 filed Critical 주식회사 케이씨씨
Priority to KR1020190049950A priority Critical patent/KR102200065B1/ko
Priority to EP20168026.1A priority patent/EP3735114B1/en
Publication of KR20200126225A publication Critical patent/KR20200126225A/ko
Application granted granted Critical
Publication of KR102200065B1 publication Critical patent/KR102200065B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/383Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by microetching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0323Working metal substrate or core, e.g. by etching, deforming
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0779Treatments involving liquids, e.g. plating, rinsing characterised by the specific liquids involved
    • H05K2203/0786Using an aqueous solution, e.g. for cleaning or during drilling of holes
    • H05K2203/0789Aqueous acid solution, e.g. for cleaning or etching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/12Using specific substances
    • H05K2203/122Organic non-polymeric compounds, e.g. oil, wax or thiol
    • H05K2203/124Heterocyclic organic compounds, e.g. azole, furan
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305Moulding and encapsulation
    • H05K2203/1316Moulded encapsulation of mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/26Cleaning or polishing of the conductive pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • H05K3/284Applying non-metallic protective coatings for encapsulating mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

본 발명은 에칭 조성물을 이용하여 세라믹 회로기판의 금속 표면에 러프닝(roughening) 조직 및 유기 피막을 형성하는 단계; 상기 러프닝 조직이 형성된 세라믹 회로기판을 알칼리 탈지 조성물에 접촉하여 상기 러프닝 조직 상에 형성된 유기 피막을 제거하는 탈지 단계; 및 상기 탈지 단계 후에 상기 세라믹 회로기판을 산성 용액으로 세척하는 단계;를 포함하는 세라믹 회로기판의 금속 표면 처리 방법에 관한 것이다.

Description

세라믹 회로기판의 금속 표면 처리 방법{Method for Treating Metal Surface of Ceramic Circuit Substrates}
본 발명은 세라믹 회로기판의 금속 표면 처리 방법에 관한 것이다.
반도체 패키징이란 반도체 칩이 전기전자부품으로 작동할 수 있도록 패키지화하는 기술로서, 반도체 소자에 필요한 전력을 공급하고, 반도체 소자간의 신호를 연결하고, 반도체 소자에서 발생되는 열을 방출시키고, 자연적, 화학적, 열적인 환경 변화로부터 반도체 소자를 보호하는 역할을 한다.
반도체 패키지를 원하는 형태로 만들기 위해서 성형(Molding) 공정을 거치게 되는데, 일반적으로 성형은 수지로 구성된 EMC(Epoxy Molding Compound)를 고온에서 젤 상태로 만든 후에 원하는 형태의 틀에 넣어 진행하게 된다. EMC는 반도체를 구성하는 주요 재료인 실리콘 칩, 와이어, 리드프레임을 외부의 열, 수분, 충격 등으로부터 보호하는 반도체 보호 소재로서, 휴대폰, 컴퓨터, TV 등 일반 가전제품과 산업용 장비, 자동차에 이르기까지 반도체가 쓰이는 대부분의 제품에 사용된다.
기존의 반도체에 기판이 주로 이용되는 PCB(Printed Circuit Board) 기판은 페놀 수지 또는 에폭시 수지로 된 평판 위에 여러 종류의 전자 부품을 밀집탑재하고 각 부품간을 연결하는 회로를 수지평판의 표면에 밀집단축하여 고정시킨 회로기판이다. PCB는 페놀수지 절연판 또는 에폭시 수지 절연판 등의 일면 또는 양면에 구리 등의 박판을 부착시킨 다음 회로의 배선패턴에 따라 식각(etching)하여 필요한 회로를 구성하고 부품들을 부착 탑재시키기 위한 구멍을 뚫어 만든다.
그러나, 위와 같은 PCB 기판은 수지를 베이스로 하게 되어 방열 절연성이 떨어지고, 특히 발열이 심한 제품에서는 수지가 녹아 쇼트가 일어나는 문제가 발생할 수 있다.
한편 세라믹 회로기판을 기반으로 한 DCB(Direct Copper Bonding) 기판 등에 대한 요구가 높아지고 있으며, 이러한 세라믹 회로기판은 PCB 기판과 달리 알루미나(Al2O3) 또는 질화알루미늄(AlN)을 원료로 하기 때문에, 전력량이 크고 방열성이 우수할뿐더러, 다양한 환경 조건에서 세라믹 특성상 안정성을 가진다. 특히, 실리콘(Si)과 가까운 열 팽창 계수를 가져서 실리콘 반도체 칩의 온도 변화에 의한 변형을 예방하는 등 열에 의한 특성이 우수한 장점이 있다.
위와 같은 세라믹 회로기판의 특징으로 인해 보다 가혹한 환경의 파워모듈에 적용하는 사례가 늘어나고 있다. 파워모듈은 세라믹 회로기판 표면에 반도체 칩이 실장된 채 EMC등의 패키징이 적용된 형태로 사용환경의 온도변화가 심할 경우 세라믹 회로기판과 EMC의 접촉부위에서 박리 현상이 발생하여 모듈의 신뢰성이 저하되는 문제가 있다. 따라서, 세라믹 회로기판은 구리 표면을 러프닝(roughening)하여 EMC와의 밀착력을 개선해야 한다. 위와 같이 구리 표면을 러프닝하는 방법으로는 기계적인 방법에 의해 러프닝하는 방법과 화학적인 방법에 의해 러프닝하는 방법이 있다. 이 때, 솔더링 공정이 없는 PCB 기판과는 달리, 세라믹 회로기판의 경우에는 그 특성상 솔더링 특성 또는 와이어 본딩 특성에 영향을 미치지 않으면서도 EMC와의 밀착력을 개선해야 하는 필요가 있다.
한국 공개특허공보 제2018-0032198호
본 발명은 세라믹 회로기판의 금속 표면을 러프닝화 하는 방법으로 세라믹 회로기판을 이용하는 경우에 솔더링 특성(Solderability) 또는 와이어의 본딩 특성(Wire Bondability)에 영향을 미치지 않으면서도, EMC와의 밀착력을 향상시키는 기술에 관한 것이다.
본 발명은 에칭(etching) 조성물을 이용하여 세라믹 회로기판의 금속 표면에 러프닝(roughening) 조직 및 유기 피막을 형성하는 단계; 상기 러프닝 조직이 형성된 세라믹 회로기판을 알칼리 탈지 조성물에 접촉하여 상기 러프닝 조직 상에 형성된 유기 피막을 제거하는 탈지 단계; 및 상기 탈지 단계 후에 상기 세라믹 회로기판을 산성 용액으로 세척하는 단계;를 포함하는 세라믹 회로기판의 금속 표면 처리 방법을 제공한다.
본 발명에 의한 세라믹 회로기판의 금속 표면 처리 방법에 따르면 구리 표면을 미세하게 에칭(etching)함과 동시에 유기 피막을 형성하여 구리의 과도한 에칭을 방지할 수 있어서, 적정 수준의 미세 러프닝 조직을 구현할 수 있다.
또한, 세라믹 회로기판의 금속 표면에 러프닝(roughening) 조직과 함께 형성되는 유기 피막을 제거하는 탈지 단계를 포함함에 따라, 세라믹 회로기판의 솔더링 특성(Solderability) 또는 와이어의 본딩 특성(Wire Bondability)에 영향을 미치지 않으면서도, EMC와의 밀착력을 개선하는 효과를 달성할 수 있다.
나아가, 세라믹 회로기판을 이용함에 따라 열적 특성이 강화되어, 가혹한 환경(특히 고온)에 필요한 파워 모듈에 이용할 수 있는 장점이 있다.
도 1은 종래의 PCB 기판의 구리 표면에 러프닝 조직 및 유기 피막이 형성되는 일련의 과정을 개략적으로 나타낸 도시이다.
도 2a는 본 발명의 참고예 1에 따른 제조예 1 내지 4 의 DCB 기판의 표면에 관한 SEM 측정 결과를 나타낸 도시이다.
도 2b는 본 발명의 참고예 1에 따른 비교 제조예 1 내지 5의 DCB 기판의 표면에 관한 SEM 측정 결과를 나타낸 도시이다.
도 3은 본 발명의 실시예 1 내지 4 및 비교예 1에 따라 제조된 DCB 기판의 구리 표면 처리 방법에 따라 제조된 DCB 기판의 밀착강도를 평가한 결과를 나타낸 도시이다
도 4는 본 발명의 실험예 2에 따라 DCB 기판의 표면에 형성된 솔더링 특성을 평가한 결과를 나타낸 도시이다.
도 5는 본 발명의 실시예 1 내지 4 및 비교예 1에 따라 제조된 DCB 기판의 표면에 관한 SEM 측정 결과를 나타낸 도시이다.
이하, 본 발명을 상세히 설명하고자 한다.
본 발명은 세라믹 회로기판의 금속 표면 처리 방법을 제공한다.
상기 세라믹 회로기판의 금속 표면 처리 방법은 에칭 조성물을 이용하여 세라믹 회로기판의 금속 표면에 러프닝(roughening) 조직 및 유기 피막을 형성하는 단계; 상기 러프닝 조직이 형성된 세라믹 회로기판을 알칼리 탈지 조성물에 접촉하여 상기 러프닝 조직 상에 형성된 유기 피막을 제거하는 탈지 단계; 및 상기 탈지 단계 후에 상기 세라믹 회로기판을 산성 용액으로 세척하는 단계;를 포함한다.
상기 세라믹 회로기판은 세라믹 기반의 기판으로서 알루미나(Al2O3) 또는 질화알루미늄(AlN) 등을 원료로 하여 제조될 수 있으며, 전자 소자가 그것과 접속하는 표면 대 표면 접속에 의해 상기 기판 상에 솔더링(soldering) 되어 이용된다. 이러한 세라믹 회로기판은 금속 플레이트(금속층)가 세라믹(절연층)의 상부면, 하부면, 또는 상부면 및 하부면 상에 공융 접합(Eutetic Bonding) 방식을 이용한 DCB(Direct Copper Bonding) 법(DCB 기판), 활성 금속 블레이징(Active Metal Brazing) 방식을 이용한 AMB 법(AMB 기판), 도금법, 스퍼터링법, 또는 페이스트 인쇄법 등의 방법으로 형성될 수 있다. 상기 금속은 구리일 수 있으나, 이에 한정되는 것은 아니다.
종래의 PCB 기판의 리드프레임(lead frame)의 경우 금속(구리) 표면 처리 후 프리프레그(prepreg)와의 열압착 이외에는 별도의 솔더링(soldering) 공정이 존재하지 않기 때문에, 브라운 옥사이드(Brown Oxide) 방식을 이용한 금속 표면의 러프닝(roughening) 조직에 형성되는 유기 피막이 문제가 되지 않는다. 하지만 본 발명에 이용되는 세라믹 회로기판을 이용하는 경우에는 다양한 전자 소자를 솔더링 하여 이용하게 되므로, 러프닝 조직에 형성되는 유기 피막이 코팅 막의 이물질로 작용하여 솔더링 형성에 문제가 발생할 수 있다. 따라서, 세라믹 회로기판을 이용하는 경우 위와 같이 유기 피막을 제거하는 공정이 필요하다.
상기 에칭 조성물을 이용하여 세라믹 회로기판의 금속 표면에 러프닝 조직 및 유기 피막을 형성하는 단계는 20 내지 30℃의 온도에서 30 내지 100초 동안 수행될 수 있다. 구체적으로 상기 세라믹 회로기판의 금속 표면에 러프닝 조직 및 유기 피막을 형성하는 단계는 상온(20 내지 25℃)에서 50 내지 80초 동안 수행될 수 있다. 상기 세라믹 회로기판의 금속 표면에 러프닝 조직 및 유기 피막을 형성하는 단계는 상기 에칭 조성물이 존재하는 반응조에 상기 DCB기판을 일정 시간동안 딥핑(Dipping)하는 방식으로 수행될 수 있다.
상기 세라믹 회로기판의 금속 표면에 러프닝 조직 및 유기 피막을 형성하는 단계의 온도 범위가 20 내지 30℃를 만족하는 경우에 금속 표면의 에칭이 균일하게 일어나, 균일한 러프닝 조직을 얻는데 바람직하다. 온도 범위가 20℃ 미만인 경우에는 에칭 조성물이 활성화되지 않아(즉, 에칭 속도가 낮아져서) 균일한 러프닝 조직을 얻기 어려우며, 30℃ 초과인 경우에는 온도유지를 위한 공정 비용이 증가하는 문제가 발생할 수 있다.
상기 세라믹 회로기판의 금속 표면에 러프닝 조직 및 유기 피막을 형성하는 단계는 상기 에칭 조성물을 상기 세라믹 회로기판의 금속 표면에 30 내지 100초 동안 접촉시켜 수행하는 경우, 금속 표면의 러프닝 조직이 원활하게 형성되어 EMC와의 밀착력이 우수해질 수 있다. 상기 에칭 조성물을 상기 세라믹 회로기판의 금속 표면에 접촉시키는 시간이 30초 미만인 경우에는 금속 표면이 제대로 에칭되지 않아 EMC와의 밀착력이 저하될 수 있고, 100초 초과인 경우에는 불필요한 작업시간 증가로 인한 생산성 하락문제가 생긴다.
상기 에칭 조성물은 무기산, 과산화수소수 및 벤조트리아졸계 첨가제를 포함할 수 있다.
상기 무기산은 황산, 질산, 인산 및 아세트산 중에서 선택되는 적어도 하나를 포함할 수 있으며, 금속 표면의 적합한 러프닝 조직 형성을 위해서 황산을 포함하는 것이 바람직하다.
상기 벤조트리아졸계 첨가제는 상기 금속 표면의 러프닝 조직 상에 유기 피막을 발생시키는 역할을 하는 것으로서, 상기 벤조트리아졸계 첨가제는 예를 들어 1,2,3-벤조트리아졸(1,2,3-benzotriazole)을 포함할 수 있다. 구체적으로 상기 벤조트리아졸계 첨가제는 아민 화합물을 더 포함할 수 있다.
상기 벤조트리아졸계 첨가제는 아민 화합물을 23 내지 28 중량부, 1,2,3-벤조트리아졸을 17 내지 22 중량부 포함할 수 있다. 또한, 상기 벤조트리아졸계 첨가제는 아민 화합물 및 1,2,3-벤조트리아졸 외에 바람직한 첨가제 및 탈이온수를 더 포함할 수 있으나, 이에 한정되는 것은 아니다.
상기 아민 화합물은 모노알코올아민일 수 있으나, 이에 한정되는 것은 아니며, 바람직하게는 모노에탄올아민일 수 있다.
상기 에칭 조성물에는, 상기 과산화수소수가 상기 무기산 100 중량부를 기준으로 60 내지 100 중량부의 함량으로 포함될 수 있고, 구체적으로는 60 내지 90 중량부의 함량으로 포함될 수 있고, 더 구체적으로는 70 내지 80 중량부의 함량으로 포함될 수 있다.
상기 무기산 100 중량부를 기준으로, 상기 과산화수소수가 60 중량부 미만인 경우에는 제대로 에칭되지 않을 수 있고, 상기 과산화수소수가 100 중량부 초과인 경우에는 과도한 에칭으로 인하여 적합한 러프닝 조직 형성이 불가능해질 수 있다.
상기 에칭 조성물에는, 상기 벤조트리아졸계 첨가제가 상기 무기산 100 중량부를 기준으로 20 내지 100 중량부의 함량으로 포함될 수 있고, 구체적으로는 20 내지 80 중량부의 함량으로 포함될 수 있고, 더 구체적으로는 30 내지 60 중량부의 함량으로 포함될 수 있다.
상기 무기산 100 중량부를 기준으로, 상기 벤조트리아졸계 첨가제가 20 중량부 미만인 경우에는 유기 피막의 형성이 부족하여 러프닝 조직이 불균일해질 수 있고, 100 중량부 초과인 경우에는 유기 피막이 과도하게 형성되어 러프닝 조직이 제대로 형성되지 않아 밀착력이 저하되는 문제가 있다.
상기 에칭 조성물은 상기 무기산 100 중량부를 기준으로 탈이온수 1,500 내지 2,000 중량부, 구체적으로는 1,700 내지 1,900 중량부를 더 포함할 수 있다.
또한, 본 발명의 세라믹 회로기판의 금속 표면 처리 방법은, 상기 에칭 조성물을 이용하여 세라믹 회로기판의 금속 표면에 러프닝 조직 및 유기 피막을 형성하는 단계 이전에, 세라믹 회로기판의 금속 표면의 러프닝 형성을 더욱 원활하게 하기 위하여 전처리 과정으로 프리딥(pre-dip) 단계를 포함할 수 있다
상기 프리딥 단계는 프리딥 조성물을 세라믹 회로기판의 금속 표면에 20 내지 30℃의 온도에서 20 내지 50초 동안 접촉하여 수행될 수 있다.
상기 프리딥 조성물은 황산, 알코올 및 아민을 포함할 수 있고, 구체적으로 황산 3 내지 7 중량부, 알코올 1 내지 4 중량부, 아민 1 내지 4 중량부 포함할 수 있다.
상기 알코올은 알킬 알코올일 수 있으나 이에 한정되는 것은 아니며, 바람직하게는 에틸 알코올일 수 있다. 상기 아민은 모노알킬아민일 수 있으나, 이에 한정되는 것은 아니며, 바람직하게는 모노에탄올아민일 수 있다. 상기 알킬은 탄소수 1 내지 10의 알킬일 수 있다.
상기 프리딥 조성물은 황산, 알코올 및 아민 외에 첨가제 및 탈이온수를 더 포함할 수 있다.
전술한 바와 같이 상기 에칭 조성물을 이용하여 세라믹 회로기판의 금속 표면에 러프닝 조직을 형성하는 과정에서, 러프닝 조직을 형성하는 동시에 벤조트리아졸계 첨가제에 의해 러프닝 조직의 표면에 유기 피막이 발생하게 되며, 이러한 유기 피막은 세라믹 회로기판에서 솔더링 특성(Solderability) 또는 와이어 본딩 특성(Wire Bondability)을 저해시킬 여지가 있어 반도체 조립 과정에서의 문제를 야기시킬 수 있으나, 위와 같은 유기 피막이 없는 경우에는 금속 표면이 과도하게 에칭될 수 있어서 오히려 원하는 러프닝 조직을 얻을 수 없는 문제가 있다.
따라서, 본 발명의 세라믹 회로기판의 금속 표면 처리 방법은 금속 표면에 러프닝 형성 과정에서 유기 피막을 함께(동시에) 형성하여, 세라믹 회로기판에 적합한 수준의 러프닝 조직을 형성할 수 있고, 이어서 형성된 유기 피막을 제거하는 탈지 단계를 포함함으로써, 세라믹 회로기판을 이용한 제품에 적합한 러프닝(roughening) 조직을 얻을 수 있다.
상기 러프닝 조직 상에 형성된 유기 피막을 제거하는 탈지 단계는 상기 러프닝 조직이 형성된 세라믹 회로기판을 알칼리 탈지 조성물에 접촉하여 수행될 수 있다. 구체적으로 상기 세라믹 회로기판을 알칼리 탈지 조성물에 접촉하는 단계는 상기 상기 러프닝 조직이 형성된 세라믹 회로기판을 알칼리 탈지 조성물에 딥핑(Dipping)하는 방식으로 수행될 수 있다.
상기 탈지 단계는 40 내지 80℃의 온도에서 30 내지 100초 동안 수행될 수 있다. 구체적으로 상기 탈지 단계는 40 내지 60℃에서 50 내지 80초 동안 수행될 수 있다. 상기 탈지 단계의 온도 범위가 40 내지 80℃를 만족하는 경우에 금속 표면의 러프닝 조직 상에 형성된 유기 피막의 제거가 용이하여, 러프닝 조직의 솔더링 특성(Solderability) 및 와이어 본딩 특성(Wire Bondability)이 개선될 수 있다. 상기 탈지 단계의 온도 범위가 40℃ 미만인 경우에는 유기 피막의 제거가 제대로 되지 않아 솔더링 특성(Solderability)이 저하될 수 있으며, 80℃ 초과인 경우에는 과도한 온도 상승에 따라 탈지액의 관리가 어려울 수 있다.
상기 탈지 단계는 상기 알칼리 탈지 조성물을 상기 러프닝 조직이 형성된 세라믹 회로기판에 30 내지 100초 동안 접촉시켜 수행하는 경우, 러프닝 조직 상에 형성된 유기 피막을 원활하게 제거하여 EMC와의 밀착력이 우수한 세라믹 회로기판을 얻을 수 있다. 상기 알칼리 탈지 조성물을 상기 러프닝 조직이 형성된 금속 표면에 접촉시키는 시간이 30초 미만인 경우에는 러프닝 조직 상의 유기 피막이 제대로 제거되지 않아 EMC 등과의 밀착력이 저하될 수 있고, 100초 초과인 경우에는 불필요한 공정시간 증가로 인한 생산성 하락 문제가 발생한다.
상기 탈지 단계에 이용되는 상기 알칼리 탈지 조성물은 모노알코올아민과 트리알코올아민을 포함하는 알칼리 탈지제를 포함할 수 있다.
상기 알칼리 탈지제는 상기 알칼리 탈지제 총 중량을 기준으로 모노알코올아민을 5 내지 9 중량%, 트리알코올아민을 3 내지 6 중량% 포함할 수 있다.
상기 모노알코올아민은 모노에탄올아민을 포함할 수 있으나, 이에 한정되는 것은 아니며, 상기 트리알코올아민은 트리에탄올아민을 포함할 수 있으나, 이에 한정되는 것은 아니다.
상기 알칼리 탈지제는 상기 알칼리 탈지제 외에 바람직한 첨가제 및 탈이온수를 포함할 수 있다.
상기 알칼리 탈지 조성물은 상기 알칼리 탈지제 100 중량부를 기준으로 탈이온수 200 내지 500 중량부를 포함할 수 있다.
또한, 본 발명의 세라믹 회로기판의 금속 표면 처리 방법은 상기 탈지 단계 후에 상기 세라믹 회로기판을 산성 용액으로 세척하는 단계를 포함할 수 있다.
상기 세척하는 단계는, 상기 탈지 단계 이후 금속표면에 잔존하는 알칼리 탈지 조성물 성분을 중화시켜 세척력을 키우기 위함과 동시에 공정 중 발생할 수 있는 금속 표면의 미세 산화층을 제거하기 위한 역할을 할 수 있다.
상기 산성 용액은 황산 용액을 포함할 수 있다. 또한 상기 산성 용액은 과산화수소수를 포함하지 않을 수 있다. 상기 세척하는 단계에서 산성 용액에 과산화수소수가 포함되는 경우에는, 상기 세라믹 회로기판의 금속 표면의 러프닝 조직이 손상될 우려가 있다.
상기 산성 용액은 황산을 산성 용액 총 중량 기준으로 1 내지 5 중량% 포함할 수 있다.
위와 같은 본 발명의 세라믹 회로기판의 금속 표면 처리 방법에 따르면, 세라믹 기반의 세라믹 회로기판의 금속 표면에 러프닝 조직을 형성하는데 특화되어서, 세라믹 회로기판의 제조 공정 과정에서 모듈의 솔더링 특성에 영향을 미치지 않으면서 EMC와의 밀착력을 향상시킬 수 있도록 금속 표면에 러프닝 조직을 형성시킬 수 있다. 이에 따라, 기존의 PCB 기판을 이용하는 경우와 대비하여, 특히 고온 조건에서의 가혹한 환경에 필요한 파워 모듈의 신뢰성을 향상시킬 수 있는 효과가 있다.
이하, 실시예를 통해 본 발명을 보다 구체적으로 설명한다.
그러나 이들 실시예는 본 발명의 이해를 돕기 위한 것일 뿐 어떠한 의미로든 본 발명의 범위가 이들 실시 예로 한정되는 것은 아니다.
<제조예 1 내지 4 및 비교 제조예 1 내지 5>
하기 표 1에 나타낸 조성으로 배합하여 에칭 조성물을 제조하였다.
성분 제조예 1 제조예 2 제조예 3 제조예 4 비교 제조예 1 비교 제조예2 비교 제조예 3 비교 제조예 4 비교 제조예5
황산(96%) 50 50 50 50 - 50 50 50 50
과산화수소수 40 40 40 40 - 40 40 25 60
벤조트리아졸계 첨가제(ORC-263TMR) 10 20 30 50 - 5 55 20 20
탈이온수 900 890 880 860 1,000 905 855 905 870
총 중량 1,000 1,000 1,000 1,000 1,000 1,000 1,000 1,000 1,000
(단위: 중량부)
<참고예 1>
상기 제조예 1 내지 4 및 비교 제조예 1 내지 5에서 제조한 에칭 조성물을 이용하여, 25℃에서 60초 동안 DCB 기판의 구리 표면에 접촉시켜 러프닝 조직을 형성시킨 DCB 기판의 표면을 20 kV 조건에서 1배, 2,000배, 4,000배로 관찰한 SEM 측정 결과를 도 2a 및 도 2b에 나타내었다.
도 2b에 따르면, 탈이온수로만 이루어진 비교 제조예 1의 경우에는 러프닝 조직 자체가 형성되지 않은 것을 확인할 수 있고, 무기산 100 중량부 기준으로 벤조트리아졸계 첨가제가 20 중량부 미만인 비교 제조예 2의 경우에는 러프닝 조직(요철의 형태)이 불균일 한 것을 확인할 수 있고, 벤조트리아졸계 첨가제가 100 중량부 초과인 비교 제조예 3의 경우에는 러프닝 조직이 제대로 형성되지 않는 것을 확인할 수 있다.
또한 무기산 100 중량부 기준으로 과산화수소수가 60 중량부 미만인 비교 제조예 4의 경우에는 에칭이 제대로 이루어지지 않아서 러프닝 조직이 형성되지 않은 것을 확인할 수 있고, 과산화수소수가 100 중량부 초과인 비교 제조예 5의 경우 과산화수소수에 의해 과도한 에칭이 일어나서 러프닝이 불균일 한 것을 확인할 수 있었다(비교 제조예 2의 사진에서 하얀 부분(에칭되지 않은 부분)이 과도하게 에칭되어서 상대적으로 검은 부분(에칭된 부분)의 깊이가 얕아지는 것을 확인함).
그에 반해 도 2a에 따르면, 제조예 1, 3, 4의 에칭 조성물을 이용하는 경우에는 구리 표면에 러프닝 조직이 비교적 잘 형성되는 것을 확인할 수 있었다.
또한 제조예 2와 같이 에칭 조성물에 벤조트리아졸계 첨가제가 무기산 100 중량부를 기준으로 40 중량부의 함량으로 포함하는 경우에는, X4000 배율 사진을 보면 특히 러프닝 형태(요철의 형태)가 사각형으로 더 규칙적이면서 깊게 형성된 것을 확인할 수 있어서, DCB 기판에 더욱 적합한 러프닝 조직이 형성되는 것을 확인할 수 있었다.
<실시예 1>
1 단계
DCB 방식(공융 접합 방식)을 이용한 세라믹-구리 접합 기판의 구리 표면에 프리딥(pre-dip) 조성물(ORC-240KP)을 25℃에서 40초 동안 접촉하여 구리 표면의 프리딥 처리하였다.
2 단계
상기 제조예 2에서 제조한 에칭 조성물을 25℃에서 60초 동안 상기 프리딥 처리된 DCB 기판의 구리 표면에 접촉시켜서 러프닝 조직 및 유기 피막을 형성하였다.
3 단계
상기 러프닝 조직 및 유기 피막이 형성된 DCB 기판에 알칼리 탈지 조성물(HD-250 탈지제 250 중량부 및 탈이온수 750 중량부)을 50℃에서 60초 동안 처리하여 러프닝 조직 상에 형성된 유기 피막을 제거하였다.
4 단계
이어서, 96% 황산 50 중량부 및 탈이온수 950 중량부를 포함하는 산성 용액으로 상기 DCB 기판을 세척하여, DCB 기판의 구리 표면을 처리하였다.
<실시예 2>
상기 실시예 1의 4 단계에서, 96% 황산 50 중량부 및 탈이온수 950 중량부를 포함하는 산성 용액 대신 96% 황산 100 중량부 및 탈이온수 900 중량부를 포함하는 산성 용액으로 상기 DCB 기판을 세척하는 것을 제외하고는, 상기 실시예 1과 동일한 방법으로 DCB 기판의 구리 표면을 처리하였다.
<실시예 3>
상기 실시예 1의 2 단계에서, 상기 제조예 2에서 제조한 에칭 조성물 대신 상기 제조예 4에서 제조한 에칭 조성물을 이용한 것을 제외하고는, 상기 실시예 1과 동일한 방법으로 DCB 기판의 구리 표면을 처리하였다.
<실시예 4>
상기 실시예 3의 4 단계에서, 96% 황산 50 중량부 및 탈이온수 950 중량부를 포함하는 산성 용액 대신 96% 황산 100 중량부 및 탈이온수 900 중량부를 포함하는 산성 용액으로 상기 DCB 기판을 세척하는 것을 제외하고는, 상기 실시예 3과 동일한 방법으로 DCB 기판의 구리 표면을 처리하였다.
<비교예 1>
상기 실시예 1의 1 내지 4 단계를 처리하지 않은 Bare DCB 기판을 준비하였다.
<비교예 2>
상기 실시예 1의 3 단계 및 4 단계 대신에, 황산 6.5 중량%, 과산화수소수 5.5 중량%를 포함하는 세척 용액을 이용하여 상기 실시예 1의 2 단계에서 형성된 러프닝 조직 및 유기 피막이 형성된 DCB 기판을 세척하여 구리 표면을 처리하였다.
<비교예 3>
상기 실시예 1에서, 3 단계의 유기 피막을 제거하는 단계 없이 상기 DCB 기판의 구리 표면을 처리하였다.
<실험예 1>
상기 실시예 1 내지 4 및 비교예 1 내지 3에서 제조된 DCB 기판의 표면에 EMC Molding을 진행한 뒤에 Shear test를 통해 DCB-EMC의 밀착강도 및 접착력을 평가한 결과를 하기 표 2 및 도 3에 나타내었다.
1. 밀착강도(MPa)
- 장비 : Dage 4000plus (Nordson 社)
- DCB 기판 위에 φ 5.5 X 5(H) ㎜ 크기의 EMC를 몰딩한 후 상기 장비의 shear tool을 이용하여 EMC를 밀어줄 때 EMC가 떨어지는 시점의 강도를 측정한다.
2. 접착력(와이어 본딩 특성)(Wire Bondability)(gf)
- 장비 : Wire Bonding Machine 5060 (F&K Devoltec 社)
- 직경 300 ㎛의 알루미늄 Wire를 DCB 기판에 본딩한 후 상기 장비의 shear tool을 이용하여 Wire를 밀어줄 때 Wire가 떨어지는 시점의 접착력을 측정한다.
성분 실시예 1 실시예 2 실시예 3 실시예 4 비교예 1 비교예 2 비교예 3
밀착강도(MPa) 30.7 27.2 25.24 22.17 8.82 15.39 20.5
접착력(gf) 1,519.8 1,510.5 1,404.5 1,409.7 1,568.7 1,548.5 998.4
상기 표 2 및 도 3에 따르면, 상기 실시예 1 내지 4의 경우에는 러프닝 조직을 형성하지 않은 비교예 1의 Bare DCB 기판에 비하여 밀착강도가 약 2.5배 이상 우수한 것을 확인할 수 있었다.
또한, 종래의 PCB 기판에 이용되는 세척 용액을 이용한 비교예 2의 경우에 비하여 실시예 1 내지 4의 DCB 기판의 경우에는 약 44% 이상 밀착강도가 우수하며, 유기 피막을 제거하는 탈지 단계가 없는 비교예 3에 비하여 실시예 1 내지 4의 DCB 기판의 경우에는 약 8%에서 최대 약 49.7% 이상 밀착강도가 우수한 것을 확인할 수 있었다.
<실험예 2>
상기 실시예 1 및 비교예 1, 2에서 제조된 DCB 기판의 표면에 형성된 솔더링을 평가한 결과를 도 4에 나타내었다.
도 4에 따르면, 비교예 1의 경우는 러프닝 조직 형성 전 단계(Bare DCB)이며, 비교예 2의 경우에는 기존의 PCB 기판에 이용되는 Brown oxide 공법에 이용되는 세척과정을 거치는 경우에 솔더가 구리 표면에 Ÿ‡팅(Wetting)되지 않고 뭉치는 현상을 확인할 수 있었다.
한편 실시예 1의 경우에는 솔더링 특성에 영향을 미치지 않으면서도 구리 표면에 러프닝 조직을 형성할 수 있는 것을 확인할 수 있었다.
<실험예 3>
상기 실시예 1 내지 4 및 비교예 1 내지 3에서 제조된 DCB 기판을 20 kV 조건에서 1배, 2,000배, 4,000배로 관찰한 SEM 측정 결과를 도 5에 나타내었다.
도 5에 따르면, 기존의 PCB 기판에 이용되는 Brown oxide 공법에 이용되는 세척과정을 거치는 비교예 2의 경우에는 러프닝 조직이 손상되어 뭉개져서 러프닝의 요철 깊이가 낮은 것을 확인할 수 있었고, 탈지 단계를 수행하지 않은 비교예 3의 경우에는 러프닝 조직의 유기 피막이 제거되지 않아서 솔더링이 형성되지 않음에 따라 와이어 본딩 특성(Wire Bondability)이 낮아진 것을 확인 할 수 있었고, 실시예 1의 경우에는 세척 후에도 러프닝 조직이 손상 없이 유지되었으며, 유기 피막을 제거하는 탈지 단계 및 세척 단계에서 러프닝 조직의 유기 피막이 제거되었기 때문에, 위와 같이 높은 접착력(Wire Bondability)이 구현되는 것을 확인할 수 있었다.
이상에서 본 발명은 기재된 실시예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.

Claims (6)

  1. 에칭 조성물을 이용하여 세라믹 회로기판의 금속 표면에 러프닝(roughening) 조직 및 유기 피막을 형성하는 단계;
    상기 러프닝 조직이 형성된 세라믹 회로기판을 알칼리 탈지 조성물에 접촉하여 상기 러프닝 조직 상에 형성된 유기 피막을 제거하는 탈지 단계; 및
    상기 탈지 단계 후에 상기 세라믹 회로기판을 산성 용액으로 세척하는 단계;
    를 포함하고,
    상기 에칭 조성물은 무기산, 과산화수소수 및 벤조트리아졸계 첨가제를 포함하고,
    상기 벤조트리아졸계 첨가제는 1,2,3-벤조트리아졸 17 내지 22 중량부 및 모노에탄올아민 23 내지 28 중량부를 포함하며,
    상기 알칼리 탈지 조성물은 모노알코올아민과 트리알코올아민을 포함하는 알칼리 탈지제를 포함하는 세라믹 회로기판의 금속 표면 처리 방법.
  2. 청구항 1에 있어서,
    상기 에칭 조성물을 이용하여 세라믹 회로기판의 금속 표면에 러프닝 조직 및 유기 피막을 형성하는 단계는 20 내지 30℃의 온도에서 30 내지 100초 동안 수행되는 세라믹 회로기판의 금속 표면 처리 방법.
  3. 청구항 1에 있어서,
    상기 탈지 단계는 40 내지 80℃의 온도에서 30 내지 100초 동안 수행되는 세라믹 회로기판의 금속 표면 처리 방법.
  4. 청구항 1에 있어서,
    상기 에칭 조성물은 무기산 100 중량부를 기준으로, 과산화수소수 60 내지 100 중량부 및 벤조트리아졸계 첨가제 20 내지 100 중량부의 함량으로 포함되는 세라믹 회로기판의 금속 표면 처리 방법.
  5. 삭제
  6. 청구항 1 내지 청구항 4 중 어느 한 항에 따라 제조된 세라믹 회로기판으로서,
    밀착강도가 20 ㎫ 이상이고, 접착력이 1,400 gf 이상인 금속 표면 처리된 세라믹 회로기판.
KR1020190049950A 2019-04-29 2019-04-29 세라믹 회로기판의 금속 표면 처리 방법 KR102200065B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020190049950A KR102200065B1 (ko) 2019-04-29 2019-04-29 세라믹 회로기판의 금속 표면 처리 방법
EP20168026.1A EP3735114B1 (en) 2019-04-29 2020-04-03 Method of treating metal surface of ceramic circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190049950A KR102200065B1 (ko) 2019-04-29 2019-04-29 세라믹 회로기판의 금속 표면 처리 방법

Publications (2)

Publication Number Publication Date
KR20200126225A KR20200126225A (ko) 2020-11-06
KR102200065B1 true KR102200065B1 (ko) 2021-01-08

Family

ID=70227771

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190049950A KR102200065B1 (ko) 2019-04-29 2019-04-29 세라믹 회로기판의 금속 표면 처리 방법

Country Status (2)

Country Link
EP (1) EP3735114B1 (ko)
KR (1) KR102200065B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012082528A (ja) * 2012-02-03 2012-04-26 Hitachi Chemical Co Ltd 銅表面の処理方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW374802B (en) * 1996-07-29 1999-11-21 Ebara Densan Ltd Etching composition, method for roughening copper surface and method for producing printed wiring board
US6036758A (en) * 1998-08-10 2000-03-14 Pmd (U.K.) Limited Surface treatment of copper
JP4521951B2 (ja) * 2000-08-28 2010-08-11 イビデン株式会社 エッチング液
JP6210818B2 (ja) * 2013-09-30 2017-10-11 三菱電機株式会社 半導体装置およびその製造方法
DE102016117841A1 (de) 2016-09-21 2018-03-22 HYUNDAI Motor Company 231 Packung mit aufgerauter verkapselter Oberfläche zur Förderung einer Haftung

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012082528A (ja) * 2012-02-03 2012-04-26 Hitachi Chemical Co Ltd 銅表面の処理方法

Also Published As

Publication number Publication date
EP3735114A1 (en) 2020-11-04
KR20200126225A (ko) 2020-11-06
EP3735114B1 (en) 2022-10-05

Similar Documents

Publication Publication Date Title
CN108541149B (zh) 金属/陶瓷电路板的制造方法
KR102504621B1 (ko) 세라믹스 회로 기판 및 그것을 사용한 모듈
JP2008041752A (ja) 半導体モジュールおよび半導体モジュール用放熱板
CN106537580B (zh) 陶瓷电路基板及其制造方法
US7170159B1 (en) Low CTE substrates for use with low-k flip-chip package devices
US11854947B2 (en) Integrated circuit chip with a vertical connector
JP2014053619A (ja) 金属−セラミックス接合回路基板の製造方法
JP3449458B2 (ja) 回路基板
US8023277B2 (en) Electronic component integrated module
KR102200065B1 (ko) 세라믹 회로기판의 금속 표면 처리 방법
KR100260390B1 (ko) 반도체 칩 접착용 에폭시 수지 조성물
JP3849277B2 (ja) 半導体装置
KR0124788B1 (ko) 반도체 패키지용 구리산화물-충진 폴리머 다이 어태치 접착제 조성물
JP2007126498A (ja) 絶縁樹脂接着シートの製造方法及び絶縁樹脂接着シートを用いたプリント配線板の製造方法
JP2017065935A (ja) セラミックス回路基板
WO2020218193A1 (ja) セラミックス回路基板および電子部品モジュール
JP2010258458A (ja) セラミックス絶縁基板一体型金属−セラミックス複合体放熱板及びその製造方法
US11798900B2 (en) Electronic device with crack arrest structure
KR20040043530A (ko) 금속/세라믹 접합 제품
JP3260222B2 (ja) 回路基板の製造方法
KR101412207B1 (ko) 납재 페이스트 및 금속접합 세라믹스 회로기판
TW202331949A (zh) 金屬基材基板
JP2000058723A (ja) 回路基板
JP2016046289A (ja) セラミックス回路基板
JP2005307316A (ja) セラミック基板、セラミック回路基板およびそれを用いた電力制御部品。

Legal Events

Date Code Title Description
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant