CN107275296A - 一种基于tsv技术的埋置型三维集成封装结构 - Google Patents

一种基于tsv技术的埋置型三维集成封装结构 Download PDF

Info

Publication number
CN107275296A
CN107275296A CN201710520759.6A CN201710520759A CN107275296A CN 107275296 A CN107275296 A CN 107275296A CN 201710520759 A CN201710520759 A CN 201710520759A CN 107275296 A CN107275296 A CN 107275296A
Authority
CN
China
Prior art keywords
tsv
chip
mole
integrated
dimensionally
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710520759.6A
Other languages
English (en)
Inventor
姚昕
明雪飞
吉勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 58 Research Institute
Original Assignee
CETC 58 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 58 Research Institute filed Critical CETC 58 Research Institute
Priority to CN201710520759.6A priority Critical patent/CN107275296A/zh
Publication of CN107275296A publication Critical patent/CN107275296A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions

Abstract

本发明涉及集成电路封装技术领域，特别是涉及基于TSV技术的集成电路封装技术领域。本发明实施例中，基于TSV技术的埋置型三维集成封装结构，包括，所述三维集成封装结构由若干个二维结构通过TSV转接板微凸点互连；所述二维封装结构由摩尔芯片、TSV转接板、再布线层、微凸点构成；所述摩尔芯片埋置在TSV转接板上下两面，在所得结构上下两面设有金属再布线层，并且通过再布线层以及TSV转接板通孔金属材料实现摩尔芯片的信号互连。

Description

一种基于TSV技术的埋置型三维集成封装结构
技术领域
本发明涉及集成电路封装技术领域，特别是涉及基于TSV技术的集成电路封装技术领域。
背景技术
随着硅的工艺发展趋近于其物理瓶颈，摩尔定律正在逐渐走向极限，集成电路行业将步入后摩尔时代。由于三维集成封装作为一种不需要进一步缩小晶体管特征尺寸而能得到更好的电性能的方法，已经被半导体国际技术蓝图（ITRS）认为是后摩尔时代重要途径之一。三维集成封装的主要驱动力是：芯片尺寸减少、解决互连瓶颈、不同技术异构集成、高性能。TSV技术是实现以上目标三维集成封装的主要技术之一。TSV是一个在硅（芯片、晶圆或硅芯片载片）上占得通孔，并填充导电材料以在模块或子系统形成垂直互连。基于TSV技术的三维集成封装主要优势在于：电性能好、功耗低、尺寸小、质量轻、I/O数多。
目前基于TSV技术的三维集成封装结构主要分为无源TSV转接板技术(2.5D-TSV)和有源TSV技术（3D-TSV）。基于2.5D-TSV技术三维集成封装是将摩尔芯片贴装在无源TSV转接板的两侧，以实现小的外形尺寸、更好的电性能、更轻的质量等特点的三维集成封装，但是该方法由于增加TSV转接板，集成后的封装体积相对较大。基于3D-TSV技术三维集成封装是在摩尔芯片制作TSV通孔，然后通过微凸点实现摩尔芯片在垂直方向（z向）上的垂直互连，该方法三维集成摩尔芯片层数较多、互连走线短、集成度高，但是在摩尔芯片上制作TSV通孔难度大，导致成品率低、成本高，同时集成的摩尔芯片功能单一，实现多功能摩尔芯片三维集成难度较高。
发明内容
本发明提供一种基于TSV技术的埋置型三维集成封装结构，以及一种制作基于TSV技术的埋置型三维集成封装结构的方法，克服现有三维集成封装结构的一些缺陷，提供一种简便、高效、能满足多功能需求的三维集成封装结构，采用埋置型封装技术并通过TSV转接板方法，将二维的封装结构三维堆叠，实现总体封装的三维集成。
本发明实施例提供一种制作基于TSV技术的埋置型三维集成封装结构的方法，包括：根据摩尔芯片尺寸大小、电互连设计要求，设计制作TSV转接板圆片；在所述TSV转接板圆片上下两面制作若干凹槽，所述凹槽尺寸、厚度与所述摩尔芯片尺寸、厚度相当；将所述摩尔芯片埋置在所述凹槽内，摩尔芯片的焊盘面朝外，在所述圆片上制作一层介质层，露出摩尔芯片的焊盘和TSV焊盘；通过再布线工艺，在所述介质层上制作连接所述摩尔芯片焊盘和TSV焊盘的金属再布线，根据互连关系，实现摩尔芯片与TSV转接板的互连；在所述金属再布线上制作一层钝化层，露出TSV焊盘位置，形成钝化层开口；在钝化层开口制作微凸点，最后切割，形成单颗的基于TSV技术的埋置型二维集成封装结构；所述二维集成封装结构通过TSV转接板微凸点实现多颗二维集成封装结构Z向堆叠集成。
可选的，所述三维封装结构不仅支持单一功能，还支持多功能，系统级三维集成。
可选的，所述三维封装结构互连方式，包括：通过单颗二维集成封装结构堆叠集成，或，通过二维集成封装结构圆片堆叠集成。
本发明实施例还提供一种基于TSV技术的埋置型三维集成封装结构，包括，所述三维集成封装结构由若干个二维结构通过TSV转接板微凸点互连；所述二维封装结构由摩尔芯片、TSV转接板、再布线层、微凸点构成；所述摩尔芯片埋置在TSV转接板上下两面，在所得结构上下两面设有金属再布线层，并且通过再布线层以及TSV转接板通孔金属材料实现摩尔芯片的信号互连。
可选的，所述三维封装结构不仅支持单一功能，还支持多功能，系统级三维集成。
可选的，所述三维封装结构互连方式，包括：通过单颗二维集成封装结构堆叠集成，或，通过二维集成封装结构圆片堆叠集成。
本发明提供的基于TSV技术的埋置型三维集成封装结构，以及制作基于TSV技术的埋置型三维集成封装结构的方法，采用摩尔芯片埋置于TSV转接板内，形成一个整体，减小了封装体积；摩尔芯片通过TSV转接板可实现多层三维集成，集成度高，工艺简单，成品率高，提高生产效率；通过在TSV转接板埋置不同功能摩尔芯片，可实现多功能、系统级三维集成。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1 是本发明一种基于TSV技术的埋置型三维集成封装结构的预制凹槽的TSV转接板晶圆示意图；
图2 是本发明一种基于TSV技术的埋置型三维集成封装结构的预制凹槽的TSV转接板截面示意图；
图3 是本发明一种基于TSV技术的埋置型三维集成封装结构的二维结构截面示意图；
图4 是本发明一种基于TSV技术的埋置型三维集成封装结构示意图。
其中，1-摩尔芯片，2-预制凹槽的TSV转接板，3-金属再布线层，4-微凸点。
具体实施方式
为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅仅是本发明一部份实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
如图4所示，本发明一种基于TSV技术的埋置型三维集成封装结构，由若干个二维结构通过微凸点实现Z向堆叠集成三维封装结构；二维封装结构包括摩尔芯片、金属再布线层、预制凹槽的TSV转接板、微凸点构成，摩尔芯片埋置在TSV转接板上下两面，在所得结构上下两面设有再布线层，并且通过再布线层以及TSV转接板通孔金属材料实现摩尔芯片的信号互连。
该三维集成封装结构的制备方法，包括以下步骤：
（1）根据摩尔芯片尺寸大小、电互连设计要求，设计制作TSV转接圆片，圆片可以是6寸、8寸、12寸。
（2）在所述TSV转接板圆片上下两面制作若干凹槽，所述凹槽尺寸、厚度与所述摩尔芯片尺寸、厚度相当，参见图1、图2。
（3）将所述摩尔芯片埋置在所述凹槽内，摩尔芯片的焊盘面朝外，在所述圆片上制作一层介质层，露出摩尔芯片的焊盘和TSV焊盘，埋置摩尔芯片可通过胶粘、膜实现，并且保证摩尔芯片埋置位置的高精度。
（4）通过再布线工艺，在上述介质层上制作连接所述摩尔芯片焊盘和TSV焊盘的金属再布线，根据互连关系，实现摩尔芯片与TSV转接板的互连，所述金属再布线为一层或者多层，参见图3。
（5）在所述金属再布线上制作一层钝化层，露出TSV焊盘位置，形成钝化层开口。
（6）在钝化层开口制作微凸点，最后切割，形成单颗的基于TSV技术的埋置型二维集成封装结构。
（7）所述二维集成封装结构通过TSV转接板微凸点实现多颗二维集成封装结构Z向堆叠集成，参见图4。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (6)

1.一种制作基于TSV技术的埋置型三维集成封装结构的方法，其特征在于，包括：
根据摩尔芯片尺寸大小、电互连设计要求，设计制作TSV转接板圆片；
在所述TSV转接板圆片上下两面制作若干凹槽，所述凹槽尺寸、厚度与所述摩尔芯片尺寸、厚度相当；
将所述摩尔芯片埋置在所述凹槽内，摩尔芯片的焊盘面朝外，在所述圆片上制作一层介质层，露出摩尔芯片的焊盘和TSV焊盘；
通过再布线工艺，在所述介质层上制作连接所述摩尔芯片焊盘和TSV焊盘的金属再布线，根据互连关系，实现摩尔芯片与TSV转接板的互连；
在所述金属再布线上制作一层钝化层，露出TSV焊盘位置，形成钝化层开口；
在钝化层开口制作微凸点，并对埋置摩尔芯片的TSV转接版圆片进行切割,形成单颗的基于TSV技术的埋置型二维集成封装结构；
所述二维集成封装结构通过TSV转接板微凸点实现多颗二维集成封装结构Z向堆叠集成。
2.如权利要求1所述的方法，其特征在于，所述三维封装结构不仅支持单一功能，还支持多功能，系统级三维集成。
3.如权利要求1所述的方法，其特征在于，所述三维封装结构互连方式，包括：通过单颗二维集成封装结构堆叠集成，或，通过二维集成封装结构圆片堆叠集成。
4.一种基于TSV技术的埋置型三维集成封装结构，其特征在于：
所述三维集成封装结构由若干个二维结构通过TSV转接板微凸点互连；
所述二维封装结构由摩尔芯片、TSV转接板、再布线层、微凸点构成；
所述摩尔芯片埋置在TSV转接板上下两面，在所得结构上下两面设有金属再布线层，并且通过再布线层以及TSV转接板通孔金属材料实现摩尔芯片的信号互连。
5.如权利要求4所述的埋置型三维集成封装结构，其特征在于，所述埋置的摩尔芯片实现单一功能、多功能，或系统级三维集成。
6.如权利要求5所述的埋置型三维集成封装结构，其特征在于，所述三维封装结构互连方式，包括：通过单颗二维集成封装结构堆叠集成，或，通过二维集成封装结构圆片堆叠集成。
CN201710520759.6A 2017-06-30 2017-06-30 一种基于tsv技术的埋置型三维集成封装结构 Pending CN107275296A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710520759.6A CN107275296A (zh) 2017-06-30 2017-06-30 一种基于tsv技术的埋置型三维集成封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710520759.6A CN107275296A (zh) 2017-06-30 2017-06-30 一种基于tsv技术的埋置型三维集成封装结构

Publications (1)

Publication Number Publication Date
CN107275296A true CN107275296A (zh) 2017-10-20

Family

ID=60070349

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710520759.6A Pending CN107275296A (zh) 2017-06-30 2017-06-30 一种基于tsv技术的埋置型三维集成封装结构

Country Status (1)

Country Link
CN (1) CN107275296A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108598062A (zh) * 2018-05-10 2018-09-28 中国电子科技集团公司第五十八研究所 一种新型三维集成封装结构
CN111315122A (zh) * 2020-02-26 2020-06-19 歌尔股份有限公司 电子元器件和电子设备
CN111769099A (zh) * 2020-07-09 2020-10-13 中国科学院微电子研究所 一种基于多转接板实现多芯片集成的封装结构及封装方法
CN112864147A (zh) * 2021-01-18 2021-05-28 华南理工大学 一种可组合式的三维多芯片封装结构
CN113451292A (zh) * 2021-08-09 2021-09-28 华天科技（西安）有限公司 一种高集成2.5d封装结构及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5241456A (en) * 1990-07-02 1993-08-31 General Electric Company Compact high density interconnect structure
US5748452A (en) * 1996-07-23 1998-05-05 International Business Machines Corporation Multi-electronic device package
US20150061139A1 (en) * 2013-08-29 2015-03-05 Weng F. Yap Microelectronic packages containing opposing devices and methods for the fabrication thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5241456A (en) * 1990-07-02 1993-08-31 General Electric Company Compact high density interconnect structure
US5748452A (en) * 1996-07-23 1998-05-05 International Business Machines Corporation Multi-electronic device package
US20150061139A1 (en) * 2013-08-29 2015-03-05 Weng F. Yap Microelectronic packages containing opposing devices and methods for the fabrication thereof

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108598062A (zh) * 2018-05-10 2018-09-28 中国电子科技集团公司第五十八研究所 一种新型三维集成封装结构
CN111315122A (zh) * 2020-02-26 2020-06-19 歌尔股份有限公司 电子元器件和电子设备
CN111769099A (zh) * 2020-07-09 2020-10-13 中国科学院微电子研究所 一种基于多转接板实现多芯片集成的封装结构及封装方法
CN112864147A (zh) * 2021-01-18 2021-05-28 华南理工大学 一种可组合式的三维多芯片封装结构
CN113451292A (zh) * 2021-08-09 2021-09-28 华天科技（西安）有限公司 一种高集成2.5d封装结构及其制造方法

Similar Documents

Publication Publication Date Title
CN107275296A (zh) 一种基于tsv技术的埋置型三维集成封装结构
US9224699B2 (en) Method of manufacturing semiconductor package having magnetic shield unit
KR101645507B1 (ko) 반도체 패키지 내의 다이간 간격을 감소시키는 언더필 물질 플로우 제어
CN104011851B (zh) 具有窗口插入器的3d集成电路封装
CN102931102B (zh) 多芯片晶圆级封装的方法
US20140131854A1 (en) Multi-chip module connection by way of bridging blocks
CN108598062A (zh) 一种新型三维集成封装结构
KR101446735B1 (ko) 비아들의 어레인지먼트들을 제공하는 시스템들 및 방법들
CN102456677A (zh) 球栅阵列封装结构及其制造方法
CN106783779B (zh) 一种高堆叠扇出型系统级封装结构及其制作方法
CN104051354A (zh) 半导体封装件及其制法
JP2014531134A (ja) 積層された超小型電子装置を有する超小型電子パッケージ及びその製造方法
CN102263089A (zh) 具有多芯片结构的半导体集成电路
JP2012109523A (ja) メモリデバイスおよび積層半導体基板並びにこれらの製造方法
CN208904014U (zh) 一种多芯片层叠扇出型封装结构
CN101807560A (zh) 半导体器件的封装结构及其制造方法
CN110416091A (zh) 一种硅基扇出型封装方法及结构
CN109216298A (zh) 一种扇出型芯片封装结构及其制造方法
JP5649867B2 (ja) 半導体基板およびその製造方法並びに積層チップパッケージの製造方法
WO2018009145A1 (en) A semiconductor package and methods of forming the same
JP2012156478A (ja) メモリデバイスおよびその製造方法
KR101096455B1 (ko) 방열 유닛 및 그 제조방법과 이를 이용한 스택 패키지
CN104412380A (zh) 半导体封装衬底、使用半导体封装衬底的封装系统及制造封装系统的方法
KR101088825B1 (ko) 반도체 칩 및 이를 갖는 스택 패키지
US8736076B2 (en) Multi-chip stacking of integrated circuit devices using partial device overlap

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20171020

RJ01 Rejection of invention patent application after publication