CN110416091A - 一种硅基扇出型封装方法及结构 - Google Patents
一种硅基扇出型封装方法及结构 Download PDFInfo
- Publication number
- CN110416091A CN110416091A CN201910701985.3A CN201910701985A CN110416091A CN 110416091 A CN110416091 A CN 110416091A CN 201910701985 A CN201910701985 A CN 201910701985A CN 110416091 A CN110416091 A CN 110416091A
- Authority
- CN
- China
- Prior art keywords
- silicon substrate
- chip
- out package
- fan
- package method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 73
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 73
- 239000010703 silicon Substances 0.000 title claims abstract description 73
- 239000000758 substrate Substances 0.000 title claims abstract description 71
- 238000000034 method Methods 0.000 title claims abstract description 42
- 239000000463 material Substances 0.000 claims abstract description 29
- 239000011521 glass Substances 0.000 claims abstract description 24
- 229910000679 solder Inorganic materials 0.000 claims abstract description 24
- 238000005538 encapsulation Methods 0.000 claims abstract description 16
- 238000005530 etching Methods 0.000 claims abstract description 13
- 238000004806 packaging method and process Methods 0.000 claims abstract description 9
- 238000004519 manufacturing process Methods 0.000 claims abstract description 6
- 239000003292 glue Substances 0.000 claims description 16
- 238000005520 cutting process Methods 0.000 claims description 14
- 238000005516 engineering process Methods 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 239000007769 metal material Substances 0.000 claims description 8
- 229910010272 inorganic material Inorganic materials 0.000 claims description 7
- 239000011147 inorganic material Substances 0.000 claims description 7
- 239000004642 Polyimide Substances 0.000 claims description 4
- 239000000853 adhesive Substances 0.000 claims description 4
- 230000001070 adhesive effect Effects 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- 229910052681 coesite Inorganic materials 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 229910052906 cristobalite Inorganic materials 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 4
- 229910052759 nickel Inorganic materials 0.000 claims description 4
- 229920001721 polyimide Polymers 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- 235000012239 silicon dioxide Nutrition 0.000 claims description 4
- 229910052682 stishovite Inorganic materials 0.000 claims description 4
- 229910052718 tin Inorganic materials 0.000 claims description 4
- 229910052905 tridymite Inorganic materials 0.000 claims description 4
- 238000003825 pressing Methods 0.000 claims description 3
- 238000007650 screen-printing Methods 0.000 claims description 3
- 238000004528 spin coating Methods 0.000 claims description 3
- 238000000151 deposition Methods 0.000 abstract description 5
- 230000017525 heat dissipation Effects 0.000 abstract description 3
- 238000012536 packaging technology Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 14
- 230000008021 deposition Effects 0.000 description 3
- 229920000642 polymer Polymers 0.000 description 3
- 239000004033 plastic Substances 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000006303 photolysis reaction Methods 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/52—Mounting semiconductor bodies in containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/54—Providing fillings in containers, e.g. gas fillings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0231—Manufacturing methods of the redistribution layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0233—Structure of the redistribution layers
- H01L2224/02331—Multilayer structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0237—Disposition of the redistribution layers
- H01L2224/02379—Fan-out arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0237—Disposition of the redistribution layers
- H01L2224/02381—Side view
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Dicing (AREA)
Abstract
本发明公开一种硅基扇出型封装方法及结构，属于集成电路封装技术领域。首先提供硅基，在所述硅基正面沉积截止层；提供玻璃载板，与所述截止层键合在一起；在所述硅基背面刻蚀出用于埋入芯片凹槽，并用干膜材料填满；通过再布线技术实现所述埋入芯片与外部互连，再制作阻焊层；在阻焊层开口处制作凸点，切割成单颗封装芯片。本发明通过在硅基表面沉积截止层和引入临时键合技术，解决了硅基扇出型封装刚性翘曲、凹槽刻蚀均一性、凹槽凸点和底部圆角等问题；同时，得益于临时键合技术的引入，埋入芯片厚度与封装厚度几乎一致，使得封装体厚度大大减小，散热性能大大提高。本发明的封装工艺简单，成本低，封装效率和良率高，适合大规模量产使用。
Description
技术领域
本发明涉及集成电路封装技术领域，特别涉及一种硅基扇出型封装方法及结构。
背景技术
随着芯片变得越来越小，I/O数越来越多，芯片级封装（Fan in）已经不能满足高密度I/O布线和凸点排列的要求。近年来，随着重构晶圆技术的发展，扇出型（Fan out）晶圆级封装技术越来越受到重视，也成为对晶圆级芯片尺寸封装技术的重要补充。
扇出型封装一般是通过再构晶圆的方式将芯片I/O端口引出，在重构的包封体上形成焊球或凸点终端阵列，在一定范围内可代替传统的引线键合焊球阵列(WBBGA)封装、倒装芯片焊球阵列(FCBGA)封装封装结构或高成本的2.5D转接板异质封装。
扇出型封装按照重构晶圆的方式分类主要有两种：
一是塑封，塑封方式重构晶圆最先实现量产，专利US20080308917与专利US2015003000都是使用聚合物等塑封材料重构晶圆，然后进行晶圆级封装工艺，这种方法的主要问题是：流片过程中翘曲大、散热性能差；由于使用大量聚合物有机材料，其可靠性水平一直停留在消费等级。
二是埋入硅基重构晶圆，在近两年也受到重视，专利CN204885147U和CN206558495U介绍了硅基扇出型封装的结构和制作方法，但是随着硅基扇出研究的深入，也有越来越多的问题暴露出来，如硅基的刚性翘曲、凹槽底部刻蚀均一性、刻蚀凸点、底部刻蚀圆角等，这些问题一直制约着其量产进度。如图1所示，硅基刻蚀底部拐角处会出现圆角，并且这个圆角随着刻蚀深度和凹槽刻蚀面积的增加而增大，非常容易造成芯片埋入时边角破裂，这严重制约着尺寸较大芯片和厚度较厚芯片的埋入扇出封装。在专利CN206558495U中提出一种克服凹槽刻蚀均一性的方法，但是这种方法成本高，并且引入较大体积的聚合物，增加了晶圆翘曲，不利于流片。
发明内容
本发明的目的在于提供一种硅基扇出型封装方法及结构，以实现超薄、高性能和高可靠性的扇出型晶圆级封装。
为解决上述技术问题，本发明提供一种硅基扇出型封装方法，包括如下步骤：
提供硅基，在所述硅基正面沉积截止层；
提供玻璃载板，与所述截止层键合在一起；
在所述硅基背面刻蚀出用于埋入芯片凹槽，并用干膜材料填满；
通过再布线技术实现所述埋入芯片与外部互连，再制作阻焊层；
在阻焊层开口处制作凸点，切割成单颗封装芯片。
可选的，所述玻璃载板包括键合玻璃和形成在所述键合玻璃上的临时键合激光反应层；
所述键合激光反应层通过临时键合胶与所述截止层键合；
所述键合玻璃的厚度在不小于100μm；所述临时键合胶的厚度不小于1μm，所述临时键合激光反应层的厚度在不小于0.1μm。
可选的，在所述硅基背面刻蚀出用于埋入芯片凹槽，并用干膜材料填满包括：
将硅基背面减薄到目标厚度，再刻蚀凹槽和切割道；
在所述凹槽中通过粘合胶埋入芯片，芯片焊盘面朝外；
通过真空压膜技术，将芯片与硅基间的空隙用干膜材料填满，同时将表面制作平整；
将芯片焊盘和切割道开口。
可选的，每个凹槽中埋有一颗或多颗芯片。
可选的，所述干膜材料为包括树脂类和聚酰亚胺类在内的聚合物材质。
可选的，所述凹槽的深度不小于10μm，所述切割道的宽度不小于10μm。
可选的，通过再布线技术实现所述埋入芯片与外部互连，再制作阻焊层包括：
通过制作再布线层实现芯片与外部互连，所述再布线层为一层或多层；
利用旋涂或丝网印胶技术制作阻焊层，所述阻焊层完全包裹除截止层外的五个面，包裹厚度不小于0.5μm。
可选的，在阻焊层开口处制作凸点之后，切割成单颗封装芯片之前，所述硅基扇出型封装方法还包括：
将玻璃载板使用激光解键合方式拆解下来，并将用于键合的临时键合胶清洗干净。
可选的，所述截止层的材质为无机材料的一种或几种，或金属材料的一种或几种，其厚度不小于0.1μm，
所述无机材料包括SiO2、SiC和SiN；
所述金属材料包括Al、Cu、Ni、Sn和Au。
本发明还提供了一种硅基扇出型封装结构，通过上述的硅基扇出型封装方法制备而成。
在本发明中提供了一种硅基扇出型封装方法及结构，首先提供硅基，在所述硅基正面沉积截止层；提供玻璃载板，与所述截止层键合在一起；在所述硅基背面刻蚀出用于埋入芯片凹槽，并用干膜材料填满；通过再布线技术实现所述埋入芯片与外部互连，再制作阻焊层；在阻焊层开口处制作凸点，切割成单颗封装芯片。
本发明通过在硅基表面沉积截止层和引入临时键合技术，解决了硅基扇出型封装刚性翘曲、凹槽刻蚀均一性、凹槽凸点和底部圆角等问题；同时，得益于临时键合技术的引入，埋入芯片厚度与封装厚度几乎一致，使得封装体厚度大大减小，散热性能大大提高。本发明的封装工艺简单，成本低，封装效率和良率高，适合大规模量产使用。
附图说明
图1是传统硅基刻蚀时出现圆角的结构示意图；
图2是本发明提供的硅基扇出型封装方法的流程示意图；
图3是在硅基正面沉积截止层的示意图；
图4是玻璃载板的结构示意图；
图5是玻璃载板和硅基键合的示意图；
图6是在硅基背面刻蚀凹槽和切割道的示意图；
图7是在凹槽中埋入芯片的示意图；
图8是在一个凹槽中埋入多个芯片的示意图；
图9是在一个凹槽中埋入一个芯片的示意图；
图10是填充干膜材料的示意图；
图11在芯片的焊盘和切割道处开口的示意图；
图12制作再布线层的示意图；
图13是制作阻焊层和凸点后的示意图；
图14是去掉玻璃载板的示意图；
图15是切割后的最终单颗芯片封装体。
具体实施方式
以下结合附图和具体实施例对本发明提出的一种硅基扇出型封装方法及结构作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
实施例一
本发明提供了一种硅基扇出型封装方法，其流程如图2所示。所述硅基扇出型封装方法包括如下步骤：
步骤S21、提供硅基，在所述硅基正面沉积截止层；
步骤S22、提供玻璃载板，与所述截止层键合在一起；
步骤S23、在所述硅基背面刻蚀出用于埋入芯片凹槽，并用干膜材料填满；
步骤S24、通过再布线技术实现所述埋入芯片与外部互连，再制作阻焊层；
步骤S25、在阻焊层开口处制作凸点，切割成单颗封装芯片。
具体的，提供硅基101和玻璃载板，如图3所示，在所述硅基101正面沉积截止层102，所述截止层102用于解决刻蚀均一性、凸点、底部圆角等问题；所述截止层102的材质为无机材料的一种或几种，或金属材料的一种或几种，其厚度不小于0.1μm，所述无机材料包括SiO2、SiC和SiN；所述金属材料包括Al、Cu、Ni、Sn和Au；
所述玻璃载板如图4所示，包括键合玻璃401和形成在所述键合玻璃401上的临时键合激光反应层402；所述键合激光反应层402通过临时键合胶403与所述截止层102键合，如图5。优选的，所述键合玻璃401的厚度在不小于100μm；所述临时键合胶403的厚度不小于1μm，所述临时键合激光反应层402的厚度在不小于0.1μm。
然后将所述硅基101背面减薄到目标厚度，再刻蚀凹槽103和切割道104，如图6所示，所述凹槽103大小根据埋入芯片尺寸决定，其深度不小于10μm，所述切割道104的宽度不小于10μm；在所述凹槽103中通过粘合胶301埋入芯片201，芯片201的焊盘面朝外，如图7所示；请参阅图8和图9，每个凹槽中埋有一颗或多颗芯片。如图10，再通过真空压膜技术，将芯片201与硅基101间的空隙用干膜材料302填满，同时将表面制作平整，并将芯片201焊盘和切割道104开口，注意切割道的开口宽度要小于切割道宽度以保证封装芯片的四个侧面都被干膜材料302包封起来，如图11所示。其中，所述干膜材料302为包括树脂类和聚酰亚胺类在内的聚合物材质。
如图12，通过制作再布线层303实现芯片201与外部互连，所述再布线层303为一层或多层；再利用旋涂或丝网印胶技术制作阻焊层305，所述阻焊层305要完全包裹再布线层303和干膜材料302；优选的，所述阻焊层完全包裹除截止层外的五个面，包裹厚度不小于0.5μm。在阻焊层305开口处制作凸点304，如图13所示；然后请参阅图14，将玻璃载板使用激光解键合方式拆解下来，并将用于键合的临时键合胶403清洗干净，最后切割成单颗封装芯片，如图15所示。
实施例二
本发明实施例二提供了一种硅基扇出型封装结构，通过实施例一提供的硅基扇出型封装方法制备而成，所述硅基扇出型封装结构如图15所示。所述硅基扇出型封装结构包括硅基101，所述硅基101上刻蚀的凹槽中埋有芯片201，所述凹槽的深度不小于10μm；所述芯片201通过粘合胶301埋入在所述凹槽中；每个凹槽中埋有一个或多个芯片201；
所述硅基101和所述芯片201上依次形成有干膜材料302和阻焊层305；所述干膜材料302为包括树脂类和聚酰亚胺类在内的聚合物材质；所述阻焊层305上形成有凸点305，并通过再布线层303与所述芯片201的焊盘连通，所述再布线层303为一层或多层，且位于所述阻焊层305中。
具体的，所述硅基101底部沉积有截止层102；优选的，所述截止层102的材质为无机材料的一种或几种，或金属材料的一种或几种，其厚度不小于0.1μm，所述无机材料包括SiO2、SiC和SiN；所述金属材料包括Al、Cu、Ni、Sn和Au。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (10)
1.一种硅基扇出型封装方法，其特征在于，包括如下步骤：
提供硅基，在所述硅基正面沉积截止层；
提供玻璃载板，与所述截止层键合在一起；
在所述硅基背面刻蚀出用于埋入芯片凹槽，并用干膜材料填满；
通过再布线技术实现所述埋入芯片与外部互连，再制作阻焊层；
在阻焊层开口处制作凸点，切割成单颗封装芯片。
2.如权利要求1所述的硅基扇出型封装方法，其特征在于，所述玻璃载板包括键合玻璃和形成在所述键合玻璃上的临时键合激光反应层；
所述键合激光反应层通过临时键合胶与所述截止层键合；
所述键合玻璃的厚度在不小于100μm；所述临时键合胶的厚度不小于1μm，所述临时键合激光反应层的厚度在不小于0.1μm。
3.如权利要求1所述的硅基扇出型封装方法，其特征在于，在所述硅基背面刻蚀出用于埋入芯片凹槽，并用干膜材料填满包括：
将硅基背面减薄到目标厚度，再刻蚀凹槽和切割道；
在所述凹槽中通过粘合胶埋入芯片，芯片焊盘面朝外；
通过真空压膜技术，将芯片与硅基间的空隙用干膜材料填满，同时将表面制作平整；
将芯片焊盘和切割道开口。
4.如权利要求3所述的硅基扇出型封装方法，其特征在于，每个凹槽中埋有一颗或多颗芯片。
5.如权利要求3所述的硅基扇出型封装方法，其特征在于，所述干膜材料为包括树脂类和聚酰亚胺类在内的聚合物材质。
6.如权利要求3所述的硅基扇出型封装方法，其特征在于，所述凹槽的深度不小于10μm，所述切割道的宽度不小于10μm。
7.如权利要求1所述的硅基扇出型封装方法，其特征在于，通过再布线技术实现所述埋入芯片与外部互连，再制作阻焊层包括：
通过制作再布线层实现芯片与外部互连，所述再布线层为一层或多层；
利用旋涂或丝网印胶技术制作阻焊层，所述阻焊层完全包裹除截止层外的五个面，包裹厚度不小于0.5μm。
8.如权利要求1所述的硅基扇出型封装方法，其特征在于，在阻焊层开口处制作凸点之后，切割成单颗封装芯片之前，所述硅基扇出型封装方法还包括：
将玻璃载板使用激光解键合方式拆解下来，并将用于键合的临时键合胶清洗干净。
9.如权利要求1所述的硅基扇出型封装方法，其特征在于，所述截止层的材质为无机材料的一种或几种，或金属材料的一种或几种，其厚度不小于0.1μm，
所述无机材料包括SiO2、SiC和SiN；
所述金属材料包括Al、Cu、Ni、Sn和Au。
10.一种硅基扇出型封装结构，其特征在于，通过如权利要求1-9任一所述的硅基扇出型封装方法制备而成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910701985.3A CN110416091B (zh) | 2019-07-31 | 2019-07-31 | 一种硅基扇出型封装方法及结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910701985.3A CN110416091B (zh) | 2019-07-31 | 2019-07-31 | 一种硅基扇出型封装方法及结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110416091A true CN110416091A (zh) | 2019-11-05 |
| CN110416091B CN110416091B (zh) | 2024-08-23 |
Family
ID=68364881
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910701985.3A Active CN110416091B (zh) | 2019-07-31 | 2019-07-31 | 一种硅基扇出型封装方法及结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110416091B (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110911291A (zh) * | 2019-12-17 | 2020-03-24 | 中国电子科技集团公司第五十八研究所 | 一种树脂型晶圆级扇出集成封装方法及结构 |
| CN114551258A (zh) * | 2022-02-21 | 2022-05-27 | 江苏卓胜微电子股份有限公司 | 扇出型晶圆级封装方法及封装结构 |
| CN114551257A (zh) * | 2022-02-21 | 2022-05-27 | 江苏卓胜微电子股份有限公司 | 扇出型晶圆级封装方法及封装结构 |
| WO2023087847A1 (zh) * | 2021-11-19 | 2023-05-25 | 华天科技（昆山）电子有限公司 | 芯片的扇出型超薄封装结构及其制作方法 |
| CN117747601A (zh) * | 2024-02-21 | 2024-03-22 | 北京大学 | 基于埋入式硅基的大阵列apd基板及制备方法、功能芯片 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1416595A (zh) * | 2000-02-28 | 2003-05-07 | 日立化成工业株式会社 | 布线基片、半导体器件和布线基片的制造方法 |
| CN101221936A (zh) * | 2007-01-03 | 2008-07-16 | 育霈科技股份有限公司 | 具有晶粒置入通孔之晶圆级封装及其方法 |
| JP2009224742A (ja) * | 2008-03-18 | 2009-10-01 | Lingsen Precision Industries Ltd | 半導体のパッケージング方法 |
| CN106684061A (zh) * | 2016-12-14 | 2017-05-17 | 中国电子科技集团公司第五十五研究所 | 一种磷化铟背孔的制作方法 |
| US20170243841A1 (en) * | 2016-02-24 | 2017-08-24 | Daeduck Electronics Co., Ltd. | Method of manufacturing printed circuit board |
| CN210296343U (zh) * | 2019-07-31 | 2020-04-10 | 中国电子科技集团公司第五十八研究所 | 一种硅基扇出型封装结构 |
-
2019
- 2019-07-31 CN CN201910701985.3A patent/CN110416091B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1416595A (zh) * | 2000-02-28 | 2003-05-07 | 日立化成工业株式会社 | 布线基片、半导体器件和布线基片的制造方法 |
| CN101221936A (zh) * | 2007-01-03 | 2008-07-16 | 育霈科技股份有限公司 | 具有晶粒置入通孔之晶圆级封装及其方法 |
| JP2009224742A (ja) * | 2008-03-18 | 2009-10-01 | Lingsen Precision Industries Ltd | 半導体のパッケージング方法 |
| US20170243841A1 (en) * | 2016-02-24 | 2017-08-24 | Daeduck Electronics Co., Ltd. | Method of manufacturing printed circuit board |
| CN106684061A (zh) * | 2016-12-14 | 2017-05-17 | 中国电子科技集团公司第五十五研究所 | 一种磷化铟背孔的制作方法 |
| CN210296343U (zh) * | 2019-07-31 | 2020-04-10 | 中国电子科技集团公司第五十八研究所 | 一种硅基扇出型封装结构 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110911291A (zh) * | 2019-12-17 | 2020-03-24 | 中国电子科技集团公司第五十八研究所 | 一种树脂型晶圆级扇出集成封装方法及结构 |
| WO2023087847A1 (zh) * | 2021-11-19 | 2023-05-25 | 华天科技（昆山）电子有限公司 | 芯片的扇出型超薄封装结构及其制作方法 |
| CN114551258A (zh) * | 2022-02-21 | 2022-05-27 | 江苏卓胜微电子股份有限公司 | 扇出型晶圆级封装方法及封装结构 |
| CN114551257A (zh) * | 2022-02-21 | 2022-05-27 | 江苏卓胜微电子股份有限公司 | 扇出型晶圆级封装方法及封装结构 |
| CN114551257B (zh) * | 2022-02-21 | 2023-09-22 | 江苏卓胜微电子股份有限公司 | 扇出型晶圆级封装方法及封装结构 |
| CN117747601A (zh) * | 2024-02-21 | 2024-03-22 | 北京大学 | 基于埋入式硅基的大阵列apd基板及制备方法、功能芯片 |
| CN117747601B (zh) * | 2024-02-21 | 2024-05-28 | 北京大学 | 基于埋入式硅基的大阵列apd基板及制备方法、功能芯片 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110416091B (zh) | 2024-08-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110416091A (zh) | 一种硅基扇出型封装方法及结构 | |
| US11276645B2 (en) | Encapsulation of a substrate electrically connected to a plurality of pin arrays | |
| CN105575913B (zh) | 埋入硅基板扇出型3d封装结构 | |
| CN105374693B (zh) | 半导体封装件及其形成方法 | |
| CN105244307B (zh) | 扇出型封装结构的制作方法 | |
| CN110379780B (zh) | 一种硅基扇出型晶圆级封装方法及结构 | |
| CN104465418B (zh) | 一种扇出晶圆级封装方法 | |
| CN110491853B (zh) | 一种硅基三维扇出集成封装方法及结构 | |
| WO2022110935A1 (zh) | 一种半导体芯片的切割方法 | |
| CN103681372B (zh) | 扇出型圆片级三维半导体芯片的封装方法 | |
| CN113257778B (zh) | 一种3d堆叠且背部导出的扇出型封装结构及其制造方法 | |
| TW201101398A (en) | Package process and package structure | |
| CN103346097B (zh) | 基于tsv的三维封装方法和封装结构 | |
| WO2021196394A1 (zh) | 芯片内系统集成封装结构及其制作方法、立体堆叠器件 | |
| CN111341679A (zh) | 一种超薄堆叠封装方式 | |
| CN104157619B (zh) | 一种新型PoP堆叠封装结构及其制造方法 | |
| JP2001035998A (ja) | ウェーハレベルスタックパッケージ及びその製造方法 | |
| CN107275296A (zh) | 一种基于tsv技术的埋置型三维集成封装结构 | |
| CN104465581A (zh) | 一种低成本高可靠性芯片尺寸cis封装 | |
| CN209374446U (zh) | 多芯片堆叠封装体 | |
| CN212434614U (zh) | 一种硅基三维扇出集成封装结构 | |
| CN204011396U (zh) | 一种新型PoP堆叠封装结构 | |
| CN110010589A (zh) | 堆叠型半导体封装方法及封装结构 | |
| CN210223949U (zh) | 一种三维系统级集成硅基扇出型封装结构 | |
| CN210296343U (zh) | 一种硅基扇出型封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |