CN117747601B - 基于埋入式硅基的大阵列apd基板及制备方法、功能芯片 - Google Patents

Abstract

本申请提供一种基于埋入式硅基的大阵列APD基板及制备方法、功能芯片，涉及电子制造领域，包括：提供晶圆基底；对晶圆基底的第一侧进行刻蚀处理，在晶圆基底的第一侧形成第一数量的填埋槽；将多个APD单元填入多个填埋槽的中心区域内，以使APD单元与填埋槽的槽底键合，APD单元为APD芯片阵列或APD芯片，APD芯片阵列包含阵列排布的多个APD芯片；对晶圆基底的第一侧进行表面钝化处理，得到大阵列APD基板。本申请通过在晶圆基底上形成填埋槽，并将数量较少APD芯片阵列或APD芯片填充在填埋槽内构成大阵列APD基板，该制备方法在保证较高良率的同时，简化生成工艺流程，降低成本，实现高密度、大规模、高性能的大阵列APD基板的制备。

Description

基于埋入式硅基的大阵列APD基板及制备方法、功能芯片

技术领域

本申请实施例涉及电子制造领域，具体而言，涉及一种基于埋入式硅基的大阵列APD基板及制备方法、功能芯片。

背景技术

APD（Avalanche Photo Diode，雪崩光电二极管）是一种半导体器件，它利用雪崩效应放大光电流。当光子入射到APD上时，它们在半导体材料中产生光生电荷载流子（电子和空穴）。在APD中，这些载流子被应用在半导体上的高电压所加速，从而在材料中撞击更多的原子，产生更多的载流子。这个过程被称为雪崩效应，它可以显著放大初始的光信号。它在光通信、激光雷达、医学成像等领域有广泛的应用。由于它们的高灵敏度和快速响应特性，APD特别适合于需要高性能光电检测的场合。

然而，现在的功能芯片上组装的APD阵列的阵列规模和密度较小，无法满足日益提升的探测性能，现有的制备大阵列APD基板的方法因成本较高、生成工艺流程较为复杂、材料选择受到限制等各种问题，无法实现良率较高的搭载大阵列APD基板的功能芯片的制备。因此，如何实现高密度、大规模、高性能的大阵列APD基板的制备，成为本领域当前亟待解决的问题。

发明内容

本申请实施例在于提供一种基于埋入式硅基的大阵列APD基板及制备方法、功能芯片，旨在解决如何实现高密度、大规模、高性能的大阵列APD基板的制备的问题。

本申请实施例第一方面提供一种基于埋入式硅基的大阵列APD基板的制备方法，所述制备方法包括：

提供晶圆基底；

对所述晶圆基底的第一侧进行刻蚀处理，在所述晶圆基底的所述第一侧形成第一数量的填埋槽，所述填埋槽包括中心区域，以及位于所述中心区域与所述填埋槽内壁之间的第一间隙；

将多个APD单元填入多个所述填埋槽的所述中心区域内，以使所述APD单元与所述填埋槽的槽底键合，其中，所述填埋槽与所述APD单元一一对应，所述APD单元为APD芯片阵列或APD芯片，所述APD芯片阵列包含阵列排布的多个APD芯片；

对所述晶圆基底的所述第一侧进行表面钝化处理，得到所述大阵列APD基板。

在一种可选的实施方式中，所述将多个所述APD单元填入多个所述填埋槽的所述中心区域内，包括：

在所述填埋槽的所述中心区域内形成粘结层，所述粘结层在所述中心区域内覆盖所述填埋槽的槽底背离所述晶圆基底一侧的表面；

将所述APD单元填入所述填埋槽的所述中心区域内，所述APD单元设置在所述粘结层背离所述晶圆基底的一侧，所述APD单元在所述晶圆基底上的正投影形状与所述中心区域的形状相同；

对所述填埋槽内的所述APD单元进行热压处理，以使所述APD单元基于所述粘结层与所述填埋槽的槽底键合。

在一种可选的实施方式中，所述第一间隙沿第一方向的宽度大于或等于5μm，且小于或等于25μm，所述第一方向为所述填埋槽中心指向所述填埋槽内壁的方向。

在一种可选的实施方式中，所述填埋槽与所述APD单元沿第二方向的厚度相同，所述第二方向为所述填埋槽的槽深方向。

在一种可选的实施方式中，所述APD单元沿所述第二方向的厚度大于或等于40μm，且小于或等于120μm。

在一种可选的实施方式中，所述对所述晶圆基底的所述第一侧进行表面钝化处理，包括：

在所述晶圆基底的所述第一侧淀积第一有机材料，形成第一钝化层，所述第一钝化层填充所述第一间隙；

在所述APD单元背离所述晶圆基底的一侧旋涂第二有机材料，形成第二钝化层，所述第二钝化层整面覆盖所述APD单元以及所述晶圆基底的所述第一侧表面。

在一种可选的实施方式中，所述第一有机材料为聚对二甲苯。

在一种可选的实施方式中，所述第二有机材料为聚酰亚胺。

本申请实施例第二方面提供一种基于埋入式硅基的大阵列APD基板，所述大阵列APD基板为基于本申请实施例第一方面中任意一项所述的基于埋入式硅基的大阵列APD基板的制备方法制备得到的。

本申请实施例第三方面提供功能芯片，所述功能芯片包括：

数字层；

阵列层，所述阵列层设置在所述数字层的一侧，所述阵列层为本申请实施例第二方面中所述的基于埋入式硅基的大阵列APD基板；

布线层，所述布线层设置在所述阵列层背离所述数字层的一侧，包括多条金属走线，所述金属走线与所述大阵列APD基板中的APD单元连接。

有益效果：

本申请提供一种基于埋入式硅基的大阵列APD基板及制备方法、功能芯片，所述制备方法包括：提供晶圆基底；对所述晶圆基底的第一侧进行刻蚀处理，在所述晶圆基底的所述第一侧形成第一数量的填埋槽，所述填埋槽包括中心区域，以及位于所述中心区域与所述填埋槽内壁之间的第一间隙；将多个APD单元填入多个所述填埋槽的所述中心区域内，以使所述APD单元与所述填埋槽的槽底键合，其中，所述填埋槽与所述APD单元一一对应，所述APD单元为APD芯片阵列或APD芯片，所述APD芯片阵列包含阵列排布的多个APD芯片；对所述晶圆基底的所述第一侧进行表面钝化处理，得到所述大阵列APD基板。本申请通过在晶圆基底上形成填埋槽，并将数量较少APD芯片阵列或APD芯片填充在填埋槽内构成大阵列APD基板，该制备方法在保证较高良率的同时，简化生成工艺流程，降低成本，实现高密度、大规模、高性能的大阵列APD基板的制备。

上述说明仅是本申请技术方案的概述，为了能够更清楚了解本申请的技术手段，而可依照说明书的内容予以实施，并且为了让本申请的上述和其它目的、特征和优点能够更明显易懂，以下特举本申请的具体实施方式。

附图说明

为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例的描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1是本申请一实施例提出的一种基于埋入式硅基的大阵列APD基板制备方法的流程图；

图2是本申请一实施例提出的一种基于埋入式硅基的大阵列APD基板制备方法中形成晶圆基底的结构示意图；

图3是本申请一实施例提出的一种基于埋入式硅基的大阵列APD基板制备方法中形成填埋槽的结构示意图；

图4是本申请一实施例提出的一种基于埋入式硅基的大阵列APD基板制备方法中A0区域结构放大示意图；

图5是本申请一实施例提出的一种基于埋入式硅基的大阵列APD基板制备方法中键合APD单元的结构示意图；

图6是本申请一实施例提出的一种基于埋入式硅基的大阵列APD基板制备方法中形成钝化层的结构示意图；

图7是本申请一实施例提出的一种基于埋入式硅基的大阵列APD基板上填埋槽的排布示例图。

附图标记说明：101、晶圆基底；102、填埋槽；A1、中心区域；A2、第一间隙；103、APD单元；104、第一钝化层；105、第二钝化层；106、粘结层。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

在附图中，有时为了明确起见，可能夸大表示了构成要素的大小、层的厚度或区域，因此，本公开的任意一个实现方式并不一定限定与图中所示的尺寸，附图中部件的形状和大小不反映真实比例。此外，附图示意性地示出了理想的例子，本公开的任意一个实现方式不局限于附图所示的形状或数值等。

APD（Avalanche Photo Diode，雪崩光电二极管）是一种半导体器件，它利用雪崩效应放大光电流。当光子入射到APD上时，它们在半导体材料中产生光生电荷载流子（电子和空穴）。在APD中，这些载流子被应用在半导体上的高电压所加速，从而在材料中撞击更多的原子，产生更多的载流子。这个过程被称为雪崩效应，它可以显著放大初始的光信号。它在光通信、激光雷达、医学成像等领域有广泛的应用。由于它们的高灵敏度和快速响应特性，APD特别适合于需要高性能光电检测的场合。

然而，现在的功能芯片上组装的APD阵列的阵列规模和密度较小，无法满足日益提升的探测性能，现有的制备大阵列APD基板的方法因成本较高、生成工艺流程较为复杂、材料选择受到限制等各种问题，无法实现良率较高的搭载大阵列APD基板的功能芯片的制备。

有鉴于此，本申请实施例提出一种基于埋入式硅基的大阵列APD基板制备方法，图1示出了本申请一实施例提出的一种基于埋入式硅基的大阵列APD基板制备方法的流程图，如图1所示，所述制备方法包括如下步骤：

S11、提供晶圆基底。

具体实施步骤S11时，图2示出了本申请一实施例提出的一种基于埋入式硅基的大阵列APD基板制备方法中形成晶圆基底的结构示意图，如图2所示，本申请实施例采用硅晶片的晶圆作为所述大阵列APD基板的衬底材料，其中，所述晶圆基底101的厚度大于所述大阵列APD基板中的其他层级材料的厚度，需要说明的是，本申请实施例中提供的大阵列APD基板中，涉及的各部分结构的“厚度”，是指各部分结构垂直于所述晶圆基底101的上下扁平面的方向的尺寸，也即所述晶圆基底101指向所述大阵列APD基板上其他层级结构的方向的尺寸。

S12、对所述晶圆基底的第一侧进行刻蚀处理，在所述晶圆基底的所述第一侧形成第一数量的填埋槽。

对所述晶圆基底的第一侧进行刻蚀处理，在所述晶圆基底的所述第一侧形成第一数量的填埋槽，所述填埋槽包括中心区域，以及位于所述中心区域与所述填埋槽内壁之间的第一间隙。

具体实施步骤S12时，图3示出了本申请一实施例提出的一种基于埋入式硅基的大阵列APD基板制备方法中形成填埋槽的结构示意图，如图3所示，首先获取多个APD单元，基于每个所述APD单元的尺寸和形状，对所述晶圆基底101的第一侧进行刻蚀处理，在所述晶圆基底101的所述第一侧形成第一数量的填埋槽102，其中，所述第一数量与所述待填充的APD单元的数量相同，每个所述填埋槽102与每个所述APD单元一一对应。

具体而言，对获取的多个待填充的APD单元进行减薄和切割，将所述APD单元的加工处理为预设形状和尺寸；对所述晶圆基底101的第一侧进行刻蚀处理，形成与所述APD单元数量相同的多个填埋槽102，每个所述填埋槽102在所述晶圆基底101上的正投影形状，与待填充的APD单元的预设形状相同。

在一些可选的实施方式中，所述填埋槽102与所述APD单元沿第二方向的厚度相同，所述第二方向为所述填埋槽102的槽深方向。进一步地，所述填埋槽102沿所述第二方向的深度大于或等于40μm，且小于或等于120μm。

本申请实施例中，图4示出了本申请一实施例提出的一种基于埋入式硅基的大阵列APD基板制备方法中A0区域结构放大示意图，如图4所示，每个所述填埋槽102包括中心区域A1，以及位于所述中心区域A1与所述填埋槽102内壁之间的第一间隙A2，所述中心区域A1与待填充的所述APD单元的尺寸相同，所述第一间隙A2沿第一方向的宽度小于所述填埋槽102沿所述第一方向的宽度，所述第一方向为所述填埋槽中心指向所述填埋槽102内壁的方向。

在一些可选的实施方式中，所述第一间隙A2沿所述第一方向的宽度大于或等于5μm，且小于或等于25μm。

在一些可选的实施方式中，所述填埋槽102在所述晶圆基底101上的正投影形状为直线、弧线或直线以及弧线组成的封闭图形，可选地，所述填埋槽102在所述晶圆基底101上的正投影形状可以为矩形、圆形或其他不规则图形等。本申请实施例中，所述填埋槽102在所述晶圆基底101上的正投影形状与对应的APD单元的形状相同，所述填埋槽102中的第一区域A1的形状与所述填埋槽102在所述晶圆基底101上的正投影形状相同。

S13、将多个雪崩光电二极管单元填入多个所述填埋槽的所述中心区域内，以使所述雪崩光电二极管单元与所述填埋槽的槽底键合。

将多个APD单元（雪崩光电二极管单元）填入多个所述填埋槽的所述中心区域内，以使所述APD单元与所述填埋槽的槽底键合，其中，所述填埋槽与所述APD单元一一对应，所述APD单元为APD芯片阵列或APD芯片，所述APD芯片阵列包含阵列排布的多个APD芯片。

具体实施步骤S13时，图5示出了本申请一实施例提出的一种基于埋入式硅基的大阵列APD基板制备方法中键合APD单元的结构示意图，如图5所示，首先在所述填埋槽102的所述中心区域A1内形成粘结层106，所述粘结层106在所述中心区域A1内覆盖所述填埋槽102的槽底背离所述晶圆基底101一侧的表面，所述粘结层106沿所述第二方向的厚度小于所述APD单元沿所述第二方向的厚度，可选地，所述粘结层106在所述晶圆基底101上的正投影与所述中心区域A1重合，并与所述第一间隙A2无交叠。随后，将每个所述APD单元103填入与之对应的所述填埋槽102的所述中心区域A1内，所述APD单元103设置在所述粘结层106背离所述晶圆基底101的一侧，由于所述APD单元103在所述晶圆基底101上的正投影形状与所述中心区域A1的形状（即所述填埋槽102在所述晶圆基底101上的正投影形状）相同，且所述填埋槽102与所述APD单元沿所述第二方向的厚度相同，因此所述APD单元103填入所述填埋槽102时，可以与所述第一区域A1匹配，使每个所述填埋槽102内填入的所述APD单元103，并与所述填埋槽102的槽内壁之间不直接接触。

随后，利用亚微米键合设备对在所述填埋槽102的中心区域A1中填入的所述APD单元103进行热压处理，使所述APD单元103在所述中心区域A1内基于所述粘结层106的粘结作用，完成与所述填埋槽102的槽底键合。

在一些可选的实施方式中，所述APD单元为APD芯片阵列或APD芯片，其中，所述APD芯片阵列包含阵列排布的多个APD芯片，每个所述APD芯片阵列包含的所述APD芯片的数量可以相同，也可以不同。在所述晶圆基底101上的每个所述填埋槽102内填充的APD单元，可以全部为APD芯片阵列，也可以为全部为单独的APD芯片，也可以其中一部分为APD芯片阵列，另一部分为APD芯片。

在一些可选的实施方式中，所述APD芯片阵列包含的APD芯片沿行方向和列方向阵列排布，所述APD芯片阵列沿所述行方向的APD芯片数量与沿所述列方向的APD芯片数量相同。可选地，所述APD芯片阵列包含的APD芯片数量小于或等于64（行方向数量×列方向数量为8×8）。

在一些可选的实施方式中，填充在所述填埋槽102内的所有APD单元103所包含的所述APD芯片数量之和，大于任意一个APD单元103包含的APD芯片数量。为了保证所述大阵列APD基板的高性能，所述晶圆基底101上的填埋槽102沿行方向和列方向阵列排布，所述晶圆基底101上的填埋槽102的阵列排布方式与每个APD芯片阵列中APD芯片的阵列排布方式相同；所述晶圆基底101相邻两个填埋槽102之间的间隙距离，与每个APD芯片阵列中相邻两个芯片之间的间隙距离相等。可选地，所述填充在所述填埋槽102内的所有APD单元103所包含的所述APD芯片数量之和大于或等于1024×1024（行方向数量×列方向数量）。

本申请实施例通过将具有不同APD芯片数量的APD单元填充至阵列排布的填埋槽102中，使原本具有较小APD芯片数量的APD单元，在所述晶圆基底101上重组装为数量更大的阵列APD基板，从而实现高密度、大规模、高性能的大阵列APD基板的制备。本申请提供的制备方法通过重组装数量较小的APD芯片阵列或APD芯片，以较低的生产成本可以制备得到规模较大的阵列APD基板，同时保证大阵列APD基板的性能。

S14、对所述晶圆基底的所述第一侧进行表面钝化处理，得到所述大阵列雪崩光电二极管基板。

具体实施步骤S14时，图6示出了本申请一实施例提出的一种基于埋入式硅基的大阵列APD基板制备方法中形成钝化层的结构示意图，如图6所示，在键合APD单元103之后，需要对所述APD单元103进行表面钝化处理。具体而言，所述表面钝化处理至少包括对所述APD单元103的侧面进行钝化处理，以及对所述APD单元103背离所述晶圆基底101的一侧表面进行钝化处理。具体而言，由于所述APD单元103填充所述填埋槽102内的所述中心区域A1，所述APD单元101与所述填埋槽102还存在第一间隙A2，需要对所述第一间隙A2进行封装。在所述晶圆基底101的所述第一侧淀积第一有机材料，形成第一钝化层104，所述第一钝化层104填充所述第一间隙A2，其中，所述第一钝化层104沿所述第二方向的厚度与所述APD单元103沿所述第二方向的厚度相同。随后，在所述APD单元103背离所述晶圆基底101的一侧旋涂第二有机材料，形成第二钝化层105，所述第二钝化层105整面覆盖所述APD单元103以及所述晶圆基底101的所述第一侧表面，其中，所述第二钝化层105沿所述第二方向的厚度小于所述APD单元103沿所述第二方向的厚度。

在一些可选的实施方式中，所述第一有机材料为聚对二甲苯，所述第二有机材料为聚酰亚胺。

在形成所述第二钝化层105之后，对所述第二钝化层105背离所述晶圆基底101的一侧进行研磨、抛光处理，以使所述第二钝化层105背离所述晶圆基底101的一侧呈现平坦化表面，形成所述大阵列APD基板（雪崩光电二极管基板）。

示例性地，图7示出了本申请一实施例提出的一种基于埋入式硅基的大阵列APD基板上填埋槽的排布示例图，图7所示的填埋槽的排布示例图为图6沿F-F’的剖面线的截面图，如图7所示，所述填埋槽102在所述晶圆基底101上的正投影形状为矩形，所述填埋槽102沿行方向和列方向阵列排布。需要说明的是，上述示例只是示出了一种可选的填埋槽102的形状和排布方式，具体的填埋槽102的形状和排布方式可根据实际情况选择，本申请在此不作限制。

本申请提供一种基于埋入式硅基的大阵列APD基板制备方法，所述制备方法包括：提供晶圆基底；对所述晶圆基底的第一侧进行刻蚀处理，在所述晶圆基底的所述第一侧形成第一数量的填埋槽，所述填埋槽包括中心区域，以及位于所述中心区域与所述填埋槽内壁之间的第一间隙；将多个APD单元填入多个所述填埋槽的所述中心区域内，以使所述APD单元与所述填埋槽的槽底键合，其中，所述填埋槽与所述APD单元一一对应，所述APD单元为APD芯片阵列或APD芯片，所述APD芯片阵列包含阵列排布的多个APD芯片；对所述晶圆基底的所述第一侧进行表面钝化处理，得到所述大阵列APD基板。本申请通过在晶圆基底上形成填埋槽，并将数量较少APD芯片阵列或APD芯片填充在填埋槽内构成大阵列APD基板，该制备方法在保证较高良率的同时，简化生成工艺流程，降低成本，实现高密度、大规模、高性能的大阵列APD基板的制备。

基于同一发明构思，本申请实施例公开一种基于埋入式硅基的大阵列APD基板，所述大阵列APD基板为基于本申请实施例提供的所述的基于埋入式硅基的大阵列APD基板的制备方法制备得到的。

如图6所示，所述基于埋入式硅基的大阵列APD基板包括：晶圆基底101，所述晶圆基底101的第一侧设置有第一数量的填埋槽102，所述填埋槽102包括中心区域A1，以及位于所述中心区域A1与所述填埋槽102内壁之间的第一间隙A2；多个APD单元103，所述多个APD单元103位于每个填埋槽102的所述中心区域A1中，所述填埋槽102与所述APD单元103一一对应，所述APD单元103为APD芯片阵列或APD芯片，所述APD芯片阵列包含阵列排布的多个APD芯片；粘结层106，所述粘结层106设置在所述APD单元103与所述填埋槽102的槽底之间，所述粘结层106在所述晶圆基底101上的正投影与所述中心区域A1重合，并与所述第一间隙A2无交叠；第一钝化层104，所述第一钝化层104与所述APD单元103同层设置，并填充所述第一间隙A2；第二钝化层105，所述第二钝化层105设置在所述APD单元103背离所述晶圆基底101的一侧，并整面覆盖所述APD单元103以及所述晶圆基底101的所述第一侧表面。

基于同一发明构思，本申请实施例公开一种功能芯片，所述功能芯片包括：数字层，所述数字层用于搭载数字处理电路，为功能芯片的APD芯片提供数字信号；

阵列层，所述阵列层设置在所述数字层的一侧，所述阵列层为权利要求9所述的基于埋入式硅基的大阵列APD基板；

布线层，所述布线层设置在所述阵列层背离所述数字层的一侧，包括多条金属走线，所述金属走线与所述大阵列APD基板中的APD单元连接。

本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。

在本说明书的描述中，需要理解的是，术语“中心”、“厚度”、“上”、“下”、“前”、“后”、“水平”、“顶”、“底”、“内”、“外”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。

在本申请中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接，还可以是通信；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。

在本申请中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度小于第二特征。

上文的申请提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请，上文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本申请。此外，本申请可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。

本文中所称的“一个实施例”、“实施例”或者“一个或者多个实施例”意味着，结合实施例描述的特定特征、结构或者特性包括在本申请的至少一个实施例中。此外，请注意，这里“在一个实施例中”的词语例子不一定全指同一个实施例。

在此处所提供的说明书中，说明了大量具体细节。然而，能够理解，本申请的实施例可以在没有这些具体细节的情况下被实践。在一些实例中，并未详细示出公知的方法、结构和技术，以便不模糊对本说明书的理解。

最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的相同要素。

以上对本申请所提供的一种基于埋入式硅基的大阵列APD基板及制备方法、功能芯片，进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的一般技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (9)

1.一种基于埋入式硅基的大阵列APD基板的制备方法，其特征在于，所述制备方法包括：

提供晶圆基底；

对所述晶圆基底的第一侧进行刻蚀处理，在所述晶圆基底的所述第一侧形成第一数量的填埋槽，所述填埋槽包括中心区域，以及位于所述中心区域与所述填埋槽内壁之间的第一间隙，所述填埋槽呈阵列排布，且所述填埋槽的阵列排布方式与APD芯片阵列的阵列排布方式相同；

将多个APD单元填入多个所述填埋槽的所述中心区域内，以使所述APD单元与所述填埋槽的槽底键合，其中，所述填埋槽与所述APD单元一一对应，所述APD单元为所述APD芯片阵列或APD芯片，所述APD芯片阵列包含阵列排布的多个APD芯片；

在所述晶圆基底的所述第一侧淀积第一有机材料，形成第一钝化层，所述第一钝化层填充所述第一间隙；

在所述APD单元背离所述晶圆基底的一侧旋涂第二有机材料，形成第二钝化层，所述第二钝化层整面覆盖所述APD单元以及所述晶圆基底的所述第一侧表面，得到所述大阵列APD基板，其中，所述第一有机材料与所述第二有机材料不同。

2.根据权利要求1所述的基于埋入式硅基的大阵列APD基板的制备方法，其特征在于，所述将多个所述APD单元填入多个所述填埋槽的所述中心区域内，包括：

在所述填埋槽的所述中心区域内形成粘结层，所述粘结层在所述中心区域内覆盖所述填埋槽的槽底背离所述晶圆基底一侧的表面；

将所述APD单元填入所述填埋槽的所述中心区域内，所述APD单元设置在所述粘结层背离所述晶圆基底的一侧，所述APD单元在所述晶圆基底上的正投影形状与所述中心区域的形状相同；

对所述填埋槽内的所述APD单元进行热压处理，以使所述APD单元基于所述粘结层与所述填埋槽的槽底键合。

3.根据权利要求1所述的基于埋入式硅基的大阵列APD基板的制备方法，其特征在于，所述第一间隙沿第一方向的宽度大于或等于5μm，且小于或等于25μm，所述第一方向为所述填埋槽中心指向所述填埋槽内壁的方向。

4.根据权利要求1所述的基于埋入式硅基的大阵列APD基板的制备方法，其特征在于，所述填埋槽与所述APD单元沿第二方向的厚度相同，所述第二方向为所述填埋槽的槽深方向。

5.根据权利要求4所述的基于埋入式硅基的大阵列APD基板的制备方法，其特征在于，所述APD单元沿所述第二方向的厚度大于或等于40μm，且小于或等于120μm。

6.根据权利要求1所述的基于埋入式硅基的大阵列APD基板的制备方法，其特征在于，所述第一有机材料为聚对二甲苯。

7.根据权利要求1所述的基于埋入式硅基的大阵列APD基板的制备方法，其特征在于，所述第二有机材料为聚酰亚胺。

8.一种基于埋入式硅基的大阵列APD基板，其特征在于，所述大阵列APD基板为基于权利要求1至7任意一项所述的基于埋入式硅基的大阵列APD基板的制备方法制备得到的。

9.一种功能芯片，其特征在于，所述功能芯片包括：

数字层；

阵列层，所述阵列层设置在所述数字层的一侧，所述阵列层为权利要求8所述的基于埋入式硅基的大阵列APD基板；

布线层，所述布线层设置在所述阵列层背离所述数字层的一侧，包括多条金属走线，所述金属走线与所述大阵列APD基板中的APD单元连接。