CN109728132A - 倒装型可见光增敏硅基雪崩光电二极管阵列的制备方法 - Google Patents
倒装型可见光增敏硅基雪崩光电二极管阵列的制备方法 Download PDFInfo
- Publication number
- CN109728132A CN109728132A CN201811554959.4A CN201811554959A CN109728132A CN 109728132 A CN109728132 A CN 109728132A CN 201811554959 A CN201811554959 A CN 201811554959A CN 109728132 A CN109728132 A CN 109728132A
- Authority
- CN
- China
- Prior art keywords
- layer
- silicon
- photoresist
- visible light
- enhanced sensitivity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Light Receiving Elements (AREA)
Abstract
本发明公开了一种倒装型可见光增敏硅基雪崩光电二极管阵列的制备方法,具体步骤包括在硅基衬底下表面制备器件的阳极;在所述硅基衬底上表面刻蚀出阵列排布的隔离沟道并进行填充;在硅基衬底上腐蚀出阵列排布的凹槽,在所述凹槽内分别制备绝缘层、阴极、非耗尽层、倍增层和场控层;在场控层表面和硅基衬底表面同时沉积吸收层;在吸收层表面制备增透膜。本发明提出的通过MOEMS工艺和半导体材料生长相结合的方法制备倒装型可见光增敏硅基雪崩光电二极管阵列,可以提高器件的集成度和可靠性,以及改善电极的欧姆接触。
Description
技术领域
本发明涉及光电领域,尤其是涉及一种倒装型可见光增敏硅基雪崩光电二极管阵列的制备方法。
背景技术
传统SACM型硅基APD通过减小耗尽层的厚度增强可见光的量子效率,但是在实际工艺中吸收层的厚度只能达到0.01μm,量子效率提升有限。倒装型可见光增敏硅基APD阵列的电极在器件耗尽层的底部,而且阴极处于耗尽层与衬底层之间。通过传统的半导体材料生长技术可完成芯片的生长和中间夹层电极的制作,但是后续阵列的分割会对芯片结构及电极造成损伤,产量也会下降,不利于批量生产。利用传统的半导体材料生长技术无法同时实现中间夹层电极和阵列的制作。
发明内容
针对利用传统半导体材料生长工艺无法同时实现倒装型可见光增敏硅基APD阵列的夹层电极制作和阵列分割的问题,本发明提出一种倒装结构的可见光增敏硅基雪崩光电二极管的制备方法。
为实现本发明的目的,采用以下技术方案予以实现:
一种倒装型可见光增敏硅基雪崩光电二极管阵列,所述雪崩光电二极管为SACM型APD,包括衬底以及设于衬底底部的阳极,所述衬底上表面设有凹槽,所述凹槽中自下而上依次包括:阴极、非耗尽层、倍增层和场控层,且阴极、非耗尽层、倍增层和场控层侧面与所述部分衬底之间绝缘,阴极底部与所述衬底之间绝缘;所述场控层上覆有吸收层,且所述吸收层与所述部分衬底相接;所述衬底为p+型硅片;所述非耗尽层为n+型硅外延层;所述倍增层为π型的硅外延层;所述场控层为p型的硅外延层;所述吸收层为π型硅外延层。
传统硅基APD的结构依次由n型非耗尽层,p型倍增层,p型场控层,p型吸收层和p型衬底层构成。然而在可见光波段,硅材料的吸收率高,可见光的光子在硅材料中的传播距离短,光子入射到APD光敏面后,在耗尽层与倍增层基本被完全吸收,很难到达吸收层,所以传统可见光APD的量子效率非常低。
本发明提出的倒装型可见光增敏硅基雪崩光电二极管(APD)阵列的结构,将吸收层设计在器件的表层,从而使入射的可见光全波段在表层被充分的吸收,同时器件的阳极和阴极均位于器件的底部,增加了器件的光敏面,从而提高器件的量子效率及对可见光的灵敏度。其工作过程是,在反向偏压的作用下,光照射在硅基APD表面,入射光透过增透膜直接照射吸收层,硅材料对可见光的吸收系数大,可见光在硅材料中传播距离很短,在吸收层直接被吸收,而其它长波段的光将透过吸收层向下传播,当入射光的光子能量大于硅的禁带宽度时,在吸收层中入射的可见光光子能量被吸收产生电子-空穴对,电子沿着电场方向向n型扩散,空穴向p型扩散,当反向偏压足够大时将引起载流子的雪崩倍增,形成大的反向电流,进而实现光电转换。
优选地,所述衬底的掺杂浓度为1015~1030cm-3;所述非耗尽层的掺杂浓度为1015~1030cm-3;所述倍增层的掺杂浓度为1012~1015cm-3;所述场控层的掺杂浓度为1016~1018cm-3;所述吸收层的掺杂浓度为1012~1015cm-3。
进一步地,所述吸收层上还覆有增透膜。优选增透膜厚度为0.1~20μm。
优选阴极和阳极采用Au、Ag、Cu、Al、Cr、Ni、Ti中的一种或几种的合金层。
进一步地,所述阴极、非耗尽层、倍增层和场控层侧面与所述部分衬底之间绝缘具体为:所述阴极、非耗尽层、倍增层和场控层与所述衬底之间填充有绝缘填充物;所述绝缘填充物包括设于凹槽底部的第一绝缘层;所述绝缘填充物还包括设于凹槽侧面的隔离沟道内,将阴极、非耗尽层、倍增层和场控层的侧面与衬底隔离的第二绝缘层。
优选地,所述第一绝缘层为聚二甲基硅氧烷、聚酰亚胺或者SiO2等有机或者无机绝缘材料,所述第二绝缘层为空气、聚二甲基硅氧烷、聚酰亚胺或者SiO2等绝缘物质。优选所述第一绝缘层为SiO2。
进一步地,所述非耗尽层的面积小于所述倍增层的面积。优选地,所述非耗尽层的面积略小于倍增层的面积,从而形成保护环减小漏电流。进一步优选地,所述非耗尽层的面积为倍增层的面积50%~99%。
进一步地,所述衬底上表面设有多个阵列的凹槽;各所述凹槽覆有相对应的吸收层,且所述吸收层分别与所述场控层和衬底相接,同时各所述凹槽所对应的吸收层之间设有隔离沟道,隔离沟道内有绝缘填充物,使吸收层之间相互断开。
进一步地,所述凹槽的深度为0.1~20μm,所述隔离沟道的深度为1~20μm,宽度为0.1~1000μm。其中,凹槽的面积取决于所设计的阵列的大小,凹槽的深度与隔离沟道的深度不同。隔离沟道的长度也是取决于所设计的APD阵列的总长度。
为进一步提高上述倒装型可见光增敏硅基雪崩光电二极管的增益和响应速度,阵列设置多个上述的倒装型可见光增敏硅基雪崩光电二极管。
本技术方案将上述的倒装型可见光增敏硅基雪崩光电二极管进行阵列化处理,使得阵列单元的光敏面减小,进而器件的结电容减小,APD的响应速度得到提高,总的光敏面积不变,所以器件的灵敏度不受影响,同时在光入射时,会同时触发多个单元APD,从而使APD具有高的增益,因此称为一种高速高效可见光增敏硅基雪崩光电二极管(APD)阵列。
具体地,上述的高速高效可见光增敏硅基雪崩光电二极管包括衬底以及设于衬底底部的阳极,所述衬底上表面设有多个阵列的凹槽,所述凹槽中自下而上依次包括:阴极、非耗尽层、倍增层和场控层,且阴极、非耗尽层、倍增层和场控层与所述衬底之间绝缘;各所述凹槽的场控层上覆有吸收层,且所述吸收层与所述衬底相接,同时各所述凹槽所对应的吸收层之间是通过隔离沟道内的绝缘填充物断开的。
一种倒装型可见光增敏硅基雪崩光电二极管阵列的制备方法,具体包括以下步骤:
S1:先选取p+型厚度为2~500μm的硅片作为衬底材料,对硅片进行清洁处理,在硅片背面制备一层10nm~5000nm厚的金属作为器件的阳极,所述金属为Au、Ag、Cu、Al、Cr、Ni、Ti等一种或几种的合金;
S2:对硅片表面进行清洁处理,然后烘干,在硅片表面涂覆光刻胶,通过光刻工艺制备掩膜图形;
S3:制备SiO2掩膜层,然后去除硅片表面的光刻胶,去除部分硅片形成0.1~5μm深的凹槽;
S4:对硅片进行表面清洁处理,然后烘干,在硅片表面涂覆光刻胶,通过光刻工艺制备出阴极的掩膜图形;
S5:制备SiO2掩膜层,然后在硅片表面制备一层10nm~5000nm厚的金属作为器件的阴极,所述金属为Au、Ag、Cu、Al、Cr、Ni、Ti中的一种或几种的合金;
S6:去除硅片表面的光刻胶和SiO2层,并进行表面清洁处理,再次在硅片表面涂覆光刻胶,通过光刻工艺制备掩膜图形;
S7:在阴极表面依次沉积非耗尽层、倍增层和场控层(此处优选非耗尽层的面积小于倍增层的面积,从而形成保护环减小漏电流);去除表面光刻胶,然后对外延片表面做清洁处理,烘干;再次在外延片表面涂覆光刻胶,通过光刻工艺制备出吸收层的掩膜图形;
S8:在外延片表面沉积一层π型硅外延层作为吸收层,吸收层制备完成后,去除光刻胶。
其中,由于步骤7中,在硅片上面做了外延(非耗尽层、倍增层和场控层为硅外延层),因此做外延后的硅片则称之为外延片。
进一步地,在步骤S1之后、步骤S2之前,还包括以下步骤:
S9:对硅片进行表面清洁处理,烘干,再在硅片表面涂覆光刻胶,通过曝光、显影后得到掩膜图形,制备SiO2掩膜层,然后去除硅片表面的光刻胶;
S10:在SiO2掩膜层上面涂覆光刻胶,通过光刻工艺制备掩膜图形,然后制备1~20μm深、0.1~700μm宽的隔离沟道;
S11:选取绝缘填充物对隔离沟道进行填充,再去除硅片表面的光刻胶和SiO2层。
进一步地,步骤S7具体为:
(1)首先在阴极表面沉积非耗尽层;
(2)然后去除外延片表面的光刻胶,对外延片进行表面清洁处理,再在外延片表面涂覆光刻胶,通过光刻工艺制备出倍增层的掩膜图形,然后沉积倍增层;之后再沉积场控层;
(3)去除表面光刻胶,然后对外延片表面做清洁处理,烘干;再次在外延片表面涂覆光刻胶,通过光刻工艺制备出吸收层的掩膜图形。
进一步地,步骤S8中,最后在吸收层表面镀一层0.1~20μm厚的增透膜作为APD的透光层。
与现有技术比较,本发明提供了一种倒装型可见光增敏硅基雪崩光电二极管阵列结构的制备方法,通过MOEMS工艺和半导体材料生长技术相结合的方法制作倒装型可见光增敏硅基雪崩光电二极管阵列,可以满足同时制作倒装型可见光增敏APD的夹层电极和阵列化分割,并且可以提高器件的集成度和可靠性,以及改善电极的欧姆接触。
附图说明
图1为本发明所述的倒装型可见光增敏硅基雪崩光电二极管阵列的立体图;
图2为本发明所述的倒装型可见光增敏硅基雪崩光电二极管阵列的纵向剖面图;
图3为本发明所述的倒装型可见光增敏硅基雪崩光电二极管阵列的制作流程;
图4为隔离沟道填充装置的示意图。
附图标记:
1.增透膜;2.吸收层;3.场控层;4.倍增层;5.非耗尽层;6.阴极;7.SiO2氧化层;8.沟道填充物;9.衬底;10.阳极。
A1.容器的门;A2.储物管的阀门;A3.储物管;A4.芯片放置台;A5.真空阀门;A6.控制面板。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面结合附图对本发明实施方式作进一步详细地说明。
实施例
本实施例提供了一种可以提高可见光全波段的量子效率和具有高增益的硅基APD阵列的制备方法。
一种倒装型可见光增敏硅基雪崩光电二极管阵列,包括衬底9以及设于衬底底部的阳极10,所述衬底9上表面设有凹槽,所述凹槽中自下而上依次包括:SiO2氧化层7、阴极6、非耗尽层5、倍增层4和场控层3,且阴极6、非耗尽层5、倍增层4和场控层3与所述衬底9之间绝缘;所述场控层3上覆有吸收层2,且所述吸收层2与所述衬底9相接,所述吸收层2上还覆有增透膜1。
作为另一种优选的实施方案,SiO2氧化层7还可以是其他绝缘物质,满足既能将阴极6和衬底隔开,又能方便后续非耗尽层的生长即可。
其中,所述衬底9为高掺杂(杂质为B等三价态元素)的p+型硅片,掺杂浓度为1015~1030cm-3;所述非耗尽层5为n+型高掺杂浓度和高缺陷的多晶硅,掺杂浓度为1015~1030cm-3;所述倍增层4为π型的硅外延层,掺杂浓度为1012~1015cm-3;所述场控层3为p型的硅外延层,掺杂浓度为1016~1018cm-3;所述吸收层2为π型硅外延层,掺杂浓度为1012~1015cm-3。
本实施例还提出了一种倒装型高增益可见光增敏硅基雪崩光电二极管(APD)阵列的结构,可以提高硅基APD对可见光的灵敏度,并且具有高的增益。具体的,如图1~2所示,所述的高增益倒装型可见光增敏硅基雪崩光电二极管,包括衬底以及设于衬底底部的阳极,所述衬底上表面设有多个阵列的凹槽,所述凹槽中自下而上依次包括:SiO2氧化层、阴极、非耗尽层、倍增层和场控层;各所述凹槽的场控层上覆有吸收层,且所述吸收层与所述衬底相接,同时各所述凹槽所对应的吸收层之间是断开的,吸收层之间的隔离沟道内填有绝缘物质。
本实施例所提供的是一种SACM型雪崩光电二极管。在本实施例中,硅基APD的吸收层位于器件的表层,形成倒装结构,从而实现可见光增敏。同时阵列化的APD在光入射时,会同时触发多个单元APD,从而使APD具有高的增益,因此称为一种倒装型高增益可见光增敏硅基雪崩光电二极管(APD)阵列。其工作过程是,在反向偏压的作用下,光照射在APD表面,入射光通过器件表面的增透膜到达吸收层,当入射光的光子能量大于硅的禁带宽度时,在吸收层中入射的光子能量被吸收产生电子-空穴对,电子沿着电场方向向n型扩散,空穴向p型扩散,当反向偏压足够大时将引起载流子的雪崩倍增,形成大的反向电流。
作为一种较优的实施方式,所述凹槽两侧设有隔离沟道,隔离沟道内设有沟道填充物8,沟道填充物8将沟槽中的阴极、非耗尽层、倍增层以及场控层的侧面与衬底隔离。优选所述沟道填充物8为聚二甲基硅氧烷、聚酰亚胺或SiO2等绝缘物质。
如图3所示,本实施例提出的倒装型可见光增敏硅基雪崩光电二极管(APD)阵列的制作方法步骤如下(其中,图3中的图(1)~(17)与以下的步骤(1)~(17)相对应):
(1)先选取高掺杂(杂质为B等三价态元素)的p+型厚度为2~500μm的硅片作为衬底材料,掺杂浓度为1015~1030cm-3,对硅片通过热处理、活性离子束法、光学清洁处理或者是化学清洁处理的方法对硅片进行去蜡、去油和去除表面杂质。
(2)在硅片背面通过磁控溅射或者蒸发镀膜或电镀等方法制备一层10nm~5000nm厚的金属作为器件的阳极,该金属为Au、Ag、Cu、Al、Cr、Ni、Ti等一种或几种的合金。
(3)将硅片进行表面清洁处理,去蜡、去油和去除表面杂质,然后进行烘干处理,在硅片表面涂覆光刻胶,通过曝光、显影后得到掩膜图形。
(4)通过热氧化法或气相外延生长法或者分子束外延法或低温蒸镀法制备SiO2掩膜层,然后利用去胶液去除硅片表面的光刻胶。
(5)在SiO2层上面涂覆光刻胶,通过光刻工艺制备出掩膜图形,然后通过干法刻蚀或者湿法腐蚀或者机械法等方法制备出隔离沟道,沟道深度为1~20μm,宽度为0.1~1000μm。
(6)选取SiO2作为沟道的填充物进行隔离沟道的填充,其中,SiO2可以通过外延生长方法进行填充,有机物可以通过真空旋涂法进行填充。
(7)利用去胶液去除硅片表面的光刻胶,然后通过湿法腐蚀方法去除硅片表面的SiO2层。
(8)对硅片表面进行清洁处理,然后烘干,在硅片表面涂覆光刻胶,通过光刻工艺制备出掩膜图形。
(9)通过气相外延法或者分子束外延法制备SiO2掩膜层,然后去除硅片表面的光刻胶。
(10)利用湿法腐蚀或干法刻蚀等方法去除部分硅片形成0.1~20μm深的凹槽,以备后续阴极的制作及外延层的生长。
(11)对硅片进行表面清洁处理,然后烘干备用。在硅片表面涂覆光刻胶,通过光刻工艺制备阴极的掩膜图形。
(12)通过热氧化法或气相外延生长法或分子束外延法或低温蒸镀法制备SiO2掩膜层,通过磁控溅射或者蒸发镀膜及电镀等方法在外延片表面制备一层10nm~5000nm厚的金属薄膜作为器件的阴极,该金属为Au、Ag、Cu、Al、Cr、Ni、Ti等一种或几种的合金。
(13)去除硅片表面的光刻胶,然后通过湿法腐蚀方法去除硅片表面的SiO2层,再进行表面清洁处理,再次在硅片表面涂覆光刻胶,通过光刻工艺制备出非耗尽层的掩膜图形。
(14)通过气相外延(VPE)或分子束外延(MBE)等技术在阴极表面上沉积硅外延层作为APD的非耗尽层,生长的外延层为n+型高掺杂浓度和高缺陷的多晶硅,掺杂浓度为1015~1030cm-3;然后依次在非耗尽层上沉积倍增层和场控层,倍增层为π型的硅外延层,掺杂浓度为1012~1015cm-3,场控层为p型的硅外延层,掺杂浓度为1016~1018cm-3。
(15)去除表面光刻胶,然后对外延片表面做清洁处理,烘干,再次在外延片表面涂覆光刻胶,通过光刻工艺制备出吸收层的掩膜图形。
(16)利用气相外延或者分子束外延在硅片表面沉积一层π型硅外延层作为吸收层,掺杂浓度为1012~1015cm-3。
(17)去除光刻胶,然后在吸收层表面通过电子束蒸发蒸镀一层厚度约为0.1~20μm增透膜作为APD的透光层。
由于隔离沟道比较深,同时隔离沟道的宽度窄,深度大,深宽比高,在做ICP(Inductively Coupled Plasma)刻蚀时容易损坏硅表面,因此本制备方法采用了SiO2掩膜层+光刻胶掩膜层(双层)的方式(详见步骤(3)~(5));而凹槽的深度大概只有二十微米以内,而且凹槽的深宽比小,容易刻蚀,所以制作一层保护即可(见步骤(8)~(10))。
作为一种优选的实施方案,非耗尽层5的面积可以略小于倍增层4的面积,从而形成保护环减小漏电流。基于此,上述制备方案中,步骤(14)则修改为;通过气相外延(VPE)或分子束外延(MBE)等技术在阴极表面上沉积硅外延层作为APD的非耗尽层,生长的外延层为n+型高掺杂浓度和高缺陷的多晶硅,掺杂浓度为1015~1030cm-3;然后去除表面的光刻胶,再进行表面清洁处理,再次在外延片表面涂覆光刻胶,通过光刻工艺制备出倍增层的掩膜图形,然后沉积倍增层;之后再沉积场控层;倍增层为π型的硅外延层,掺杂浓度为1012~1015cm-3,场控层为p型的硅外延层,掺杂浓度为1016~1018cm-3。
其中,当步骤(6)采用有机材料进行沟道填充时,可通过利用自制的设备A(如图4所示)进行沟道填充。具体方法为:先将硅片放入设备A的可旋转芯片放置台A4上,然后关闭阀门A2,储备填充物(有机物),再进行抽真空处理,然后将真空阀门A5关闭,通过控制面板A6调整放置台A4的转速,转速范围在10~400rad/min,并同时打开放置台的真空泵,使芯片吸附在放置台上,打开储物管阀门A2,将填充物滴到硅片表面,然后关闭储物管阀门A2,同时打开抽真空阀门A5继续抽真空处理,然后通过控制面板A6调整放置台A4的转速为1000~3000rad/min,旋转10~60s,关闭所有阀门,通过控制面板A6调整放置台A4的温度和时间,使填充物固化。
上述实施例仅仅是为清楚地说明本发明所作的举例,而并非是对本发明的实施方式的限定。对于所属领域的普通技术人员来说,在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明权利要求的保护范围之内。
Claims (4)
1.一种倒装型可见光增敏硅基雪崩光电二极管阵列的制备方法,其特征在于,具体包括以下步骤:
S1:先选取p+型厚度为2~500μm的硅片作为衬底材料,对硅片进行清洁处理,在硅片背面制备一层10nm~5000nm厚的金属作为器件的阳极,所述金属为Au、Ag、Cu、Al、Cr、Ni、Ti中的一种或几种的合金;
S2:对硅片表面进行清洁处理,然后烘干,在硅片表面涂覆光刻胶,通过光刻工艺制备掩膜图形;
S3:制备SiO2掩膜层,然后去除硅片表面的光刻胶,去除部分硅片形成0.1~20μm深的凹槽;
S4:对硅片进行表面清洁处理,然后烘干,在硅片表面涂覆光刻胶,通过光刻工艺制备阴极的掩膜图形;
S5:制备SiO2掩膜层,然后在硅片表面制备一层10nm~5000nm厚的金属作为器件的阴极,所述金属为Au、Ag、Cu、Al、Cr、Ni、Ti中的一种或几种的合金;
S6:去除硅片表面的光刻胶和SiO2层,并进行表面清洁处理,再次在硅片表面涂覆光刻胶,通过光刻工艺制备出掩膜图形;
S7:在阴极表面依次沉积非耗尽层、倍增层和场控层;去除表面光刻胶,然后对外延片表面做清洁处理,烘干;再次在外延片表面涂覆光刻胶,通过光刻工艺制备出吸收层的掩膜图形;
S8:在外延片表面沉积一层π型硅外延层作为吸收层,然后去除光刻胶。
2.根据权利要求1所述的倒装型可见光增敏硅基雪崩光电二极管的制备方法,其特征在于,在步骤S1之后、步骤S2之前,还包括以下步骤:
S9:对硅片进行表面清洁处理,烘干,再在硅片表面涂覆光刻胶,通过曝光、显影后得到掩膜图形,制备SiO2掩膜层,然后去除硅片表面的光刻胶;
S10:在SiO2掩膜层上面涂覆光刻胶,通过光刻工艺制备掩膜图形,然后制备1~20μm深、0.1~1000μm宽的隔离沟道;
S11:选取绝缘填充物对隔离沟道进行填充,再去除硅片表面的光刻胶和SiO2层。
3.根据权利要求1所述的倒装型可见光增敏硅基雪崩光电二极管的制备方法,其特征在于,步骤S7具体为:
S71:首先在阴极表面沉积非耗尽层;
S72:然后去除外延片表面的光刻胶,对外延片进行表面清洁处理,再在外延片表面涂覆光刻胶,通过光刻工艺制备出倍增层的掩膜图形,然后沉积倍增层;之后再沉积场控层;
S73:去除表面光刻胶,然后对外延片表面做清洁处理,烘干;再次在外延片表面涂覆光刻胶,通过光刻工艺制备出吸收层的掩膜图形。
4.根据权利要求1~3任一项所述的倒装型可见光增敏硅基雪崩光电二极管的制备方法,其特征在于,步骤S8中,最后在吸收层表面镀一层0.1~20μm厚的增透膜作为APD的透光层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811554959.4A CN109728132B (zh) | 2018-12-18 | 2018-12-18 | 倒装型可见光增敏硅基雪崩光电二极管阵列的制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811554959.4A CN109728132B (zh) | 2018-12-18 | 2018-12-18 | 倒装型可见光增敏硅基雪崩光电二极管阵列的制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109728132A true CN109728132A (zh) | 2019-05-07 |
CN109728132B CN109728132B (zh) | 2020-10-16 |
Family
ID=66296848
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811554959.4A Active CN109728132B (zh) | 2018-12-18 | 2018-12-18 | 倒装型可见光增敏硅基雪崩光电二极管阵列的制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109728132B (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20220102571A1 (en) * | 2019-03-12 | 2022-03-31 | Dephan Llc | Avalanche photodetector (variants) and method for manufacturing the same (variants) |
WO2022133655A1 (zh) * | 2020-12-21 | 2022-06-30 | 华为技术有限公司 | 一种雪崩光电二极管 |
CN116154022A (zh) * | 2023-03-14 | 2023-05-23 | 江南大学 | 一种双层SiO2隔离的光电二极管结构、阵列及制造方法 |
CN117747601A (zh) * | 2024-02-21 | 2024-03-22 | 北京大学 | 基于埋入式硅基的大阵列apd基板及制备方法、功能芯片 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101436621A (zh) * | 2007-11-14 | 2009-05-20 | Jds尤尼弗思公司 | 前照式雪崩光电二极管 |
CN101484999A (zh) * | 2006-07-03 | 2009-07-15 | 浜松光子学株式会社 | 光电二极管阵列 |
CN101490856A (zh) * | 2006-07-17 | 2009-07-22 | 英特尔公司 | 倒平面雪崩光电二极管 |
US20140312448A1 (en) * | 2013-04-19 | 2014-10-23 | Lightspin Technologies, Inc. | Integrated Avalanche Photodiode Arrays |
CN104752340A (zh) * | 2013-12-31 | 2015-07-01 | 上海丽恒光微电子科技有限公司 | 雪崩光电二极管阵列装置及形成方法、激光三维成像装置 |
-
2018
- 2018-12-18 CN CN201811554959.4A patent/CN109728132B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101484999A (zh) * | 2006-07-03 | 2009-07-15 | 浜松光子学株式会社 | 光电二极管阵列 |
CN101490856A (zh) * | 2006-07-17 | 2009-07-22 | 英特尔公司 | 倒平面雪崩光电二极管 |
CN101436621A (zh) * | 2007-11-14 | 2009-05-20 | Jds尤尼弗思公司 | 前照式雪崩光电二极管 |
US20140312448A1 (en) * | 2013-04-19 | 2014-10-23 | Lightspin Technologies, Inc. | Integrated Avalanche Photodiode Arrays |
CN104752340A (zh) * | 2013-12-31 | 2015-07-01 | 上海丽恒光微电子科技有限公司 | 雪崩光电二极管阵列装置及形成方法、激光三维成像装置 |
Non-Patent Citations (1)
Title |
---|
KROGR, J ET AL.: "High intensity click statistics from a 10 x 10 avalanche photodiode array", 《JOURNAL OF PHYSICS B-ATOMIC MOLECULAR AND OPTICAL PHYSICS》 * |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20220102571A1 (en) * | 2019-03-12 | 2022-03-31 | Dephan Llc | Avalanche photodetector (variants) and method for manufacturing the same (variants) |
WO2022133655A1 (zh) * | 2020-12-21 | 2022-06-30 | 华为技术有限公司 | 一种雪崩光电二极管 |
CN116154022A (zh) * | 2023-03-14 | 2023-05-23 | 江南大学 | 一种双层SiO2隔离的光电二极管结构、阵列及制造方法 |
CN116154022B (zh) * | 2023-03-14 | 2024-03-22 | 江南大学 | 一种双层SiO2隔离的光电二极管结构、阵列及制造方法 |
CN117747601A (zh) * | 2024-02-21 | 2024-03-22 | 北京大学 | 基于埋入式硅基的大阵列apd基板及制备方法、功能芯片 |
CN117747601B (zh) * | 2024-02-21 | 2024-05-28 | 北京大学 | 基于埋入式硅基的大阵列apd基板及制备方法、功能芯片 |
Also Published As
Publication number | Publication date |
---|---|
CN109728132B (zh) | 2020-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109728132A (zh) | 倒装型可见光增敏硅基雪崩光电二极管阵列的制备方法 | |
US10944017B2 (en) | Stacked photoelectric conversion device and method for producing same | |
US20180019358A1 (en) | Tandem solar cell, tandem solar cell module comprising the same, and method for manufacturing thereof | |
WO2019200629A1 (zh) | 一种纳米层状横向同质pn二极管及其制备方法与应用 | |
US20100147378A1 (en) | Solar cell and method of manufacturing the same | |
CN106169516A (zh) | 一种基于石墨烯的硅基紫外光电探测器及其制备方法 | |
JP2015029126A (ja) | 太陽電池及びその製造方法 | |
WO2006117980A1 (ja) | 太陽電池の製造方法及び太陽電池並びに半導体装置の製造方法 | |
CN102306600B (zh) | 一种蓝延伸变带隙AlGaAs/GaAs光电阴极及其制备方法 | |
CN109698248B (zh) | 增强蓝光效率的硅探测器阵列器件的制作方法 | |
KR20190055616A (ko) | 태양전지의 제조 방법 | |
CN113224198B (zh) | 一种2DWS2/InGaN II型异质结自驱动蓝光探测器及其制备方法与应用 | |
CN113707748B (zh) | 外延片及光电探测器芯片 | |
CN209418524U (zh) | 一种增强蓝光型硅基雪崩光电二极管阵列 | |
CN109742093A (zh) | 一种增强蓝光型硅基雪崩光电二极管阵列及其制备方法 | |
CN109786480B (zh) | 一种纳米阵列结构太阳能电池及其制备方法 | |
US8927854B2 (en) | Solar cell and method for manufacturing the same | |
CN109638024B (zh) | 一种可见光短波段硅基雪崩光电二极管阵列及其制备方法 | |
CN110246913A (zh) | 一种InGaN纳米柱阵列基GSG型可调谐光电探测器及其制备方法 | |
CN209544353U (zh) | 一种可见光短波段硅基雪崩光电二极管阵列 | |
CN112909187A (zh) | 钙钛矿晶体硅两端叠层太阳电池结构及其制备方法 | |
CN107507882A (zh) | 一种台面式硅掺砷阻挡杂质带探测器及其制备方法 | |
CN209418523U (zh) | 一种倒装型可见光增敏硅基雪崩光电二极管阵列 | |
CN111540791A (zh) | 太阳电池及其制作方法 | |
WO2021042626A1 (zh) | 一种紫外探测器及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |