CN104752340A - 雪崩光电二极管阵列装置及形成方法、激光三维成像装置 - Google Patents

Abstract

一种雪崩光电二极管阵列装置及形成方法、激光三维成像装置，雪崩光电二极管阵列装置的形成方法，包括：提供衬底；在所述衬底正面形成雪崩光电二极管阵列；在相邻两雪崩光电二极管中，在至少其中一个雪崩光电二极管的周围形成环绕该雪崩光电二极管的隔离环，所述隔离环的深度大于所述雪崩光电二极管的深度，所述隔离环起到绝缘相邻两雪崩光电二极管的作用；先形成所述雪崩光电二极管阵列，再形成所述隔离环；或者，先形成隔离环，再形成所述雪崩光电二极管阵列。由于有该隔离环的存在，可以将雪崩光电二极管阵列贴合在具有CMOS控制电路的基底上，解决现有技术中在具有CMOS控制电路的基底上形成雪崩光电二极管阵列方法繁琐的问题。

Description

雪崩光电二极管阵列装置及形成方法、激光三维成像装置

技术领域

本发明涉及三维成像技术领域，特别涉及雪崩光电二极管阵列装置及其形成方法、激光三维成像装置及其形成方法。

背景技术

激光三维成像技术，是由激光雷达向探测目标发射出一系列扫描光束，从探测目标返回的回波信号的二维平面信息和激光雷达测距得到的距离信息来合成图像的技术。

激光三维成像装置通常包括：发射激光的激光雷达，接收从探测目标返回的回波信号的雪崩光电二极管阵列，处理由雪崩光电二极管阵列输出的电信号的数据处理装置。其中，雪崩光电二极管阵列为激光三维成像装置中的核心部件。PN结反向电压增大到一数值时，载流子倍增就像雪崩一样，增加得多而快，利用这个特性制作的二极管就是雪崩二极管。

由于雪崩光电二极管非常敏感，雪崩光电二极管阵列中相邻的两个雪崩光电二极管之间很容易发生串扰。因此，现有技术中，在具有CMOS控制电路的基底上形成雪崩光电二极管阵列的方法为：所有的雪崩光电二极管为分离的个体，将各个雪崩光电二极管一个个黏贴在具有CMOS控制电路的基底上，这样各个雪崩光电二极管之间彼此分离，不会出现串扰的现象。

另外，现有技术中，雪崩光电二极管的结构为：位于衬底正面的N型区、位于N型区下的P型区。雪崩光电二极管与基底上的CMOS控制电路的连接方式为：P型区在衬底的背面与CMOS控制电路电连接，衬底正面的N型区通过引出的引线与CMOS控制电路连接。从N型区引出引线的方式将N型区与CMOS控制电路连接，造成激光三维成像装置的布线非常繁琐。

发明内容

本发明解决的其中一个问题是具有CMOS控制电路的基底上形成雪崩光电二极管阵列形成方法比较繁琐；

本发明解决的另一个问题是雪崩光电二极管阵列与CMOS控制电路的连接方式比较繁琐。

为解决上述问题，本发明提供一种雪崩光电二极管阵列装置的形成方法，包括：

提供衬底；

在所述衬底正面形成雪崩光电二极管阵列；

在相邻两雪崩光电二极管中，在至少其中一个在雪崩光电二极管的周围形成环绕该雪崩光电二极管的隔离环，所述隔离环的深度大于所述雪崩光电二极管的深度，所述隔离环起到绝缘相邻两雪崩光电二极管的作用；先形成所述雪崩光电二极管阵列，再形成所述隔离环；或者，先形成隔离环，再形成所述雪崩光电二极管阵列。

可选的，形成隔离环的方法包括：

对所述衬底进行干法刻蚀形成环形沟槽；

在所述沟槽的侧壁和底部形成垫氧化层；

形成垫氧化层后，进行高温退火工艺，以修复所述干法刻蚀对硅衬底造成的晶格损伤；

高温退火后，在所述沟槽中填充绝缘材料形成隔离环。

可选的，所述雪崩光电二极管包括：P型区、位于所述P型区上的N型区；

所述方法还包括：

利用干法刻蚀在所述衬底中形成通孔，所述通孔的深度大于所述雪崩光电二极管的深度，所述通孔位于所述隔离环外侧；

在所述通孔的侧壁和底部形成垫氧化层，之后进行高温退火，以修复形成通孔的干法刻蚀对硅衬底造成的晶格损伤；在所述通孔中填充导电材料形成栓塞；

在所述衬底正面形成与所述N型区、所述栓塞电连接的N电极。

可选的，还包括：

将所述衬底的背面减薄至露出所述栓塞和隔离环；

减薄后，在所述衬底的背面、P型区对应的区域形成P电极；

在所述衬底背面上形成互连电极，所述互连电极与所述P电极、栓塞电连接。

本发明还提供一种雪崩光电二极管阵列装置，包括：

衬底；

位于所述衬底的雪崩光电二极管阵列；

在相邻两雪崩光电二极管中，在至少其中一个雪崩光电二极管的周围具有环绕该雪崩光电二极管的隔离环，所述隔离环的深度大于所述雪崩光电二极管的深度，所述隔离环起到绝缘相邻两雪崩光电二极管的作用。

可选的，所述隔离环包括：环形沟槽、位于所述环形沟槽内的绝缘材料、位于所述绝缘材料和所述沟槽侧壁和底部之间的垫氧化层。

可选的，所述雪崩光电二极管包括：P型区、位于所述P型区上的N型区；

位于所述衬底中的栓塞，所述栓塞的深度大于所述雪崩光电二极管的深度，所述栓塞位于所述隔离环外侧；

位于所述衬底正面与所述N型区、所述栓塞电连接的N电极。

可选的，所述栓塞包括：通孔、位于所述通孔内的导电材料、位于所述导电材料和通孔侧壁、底部之间的垫氧化层。

可选的，所述衬底的背面露出所述栓塞的底部和隔离环；

雪崩光电二极管阵列还包括：位于所述衬底背面、P型区对应的区域的P电极；

位于所述衬底背面、与所述P电极和栓塞电连接的互连电极。

本发明还提供一种激光三维成像装置，包括：

所述的雪崩光电二极管阵列装置；

具有CMOS控制电路的基底，所述具有CMOS控制电路的基底与所述雪崩光电二极管阵列装置的背面贴合在一起，所述互连电极与所述CMOS控制电路电连接。

与现有技术相比，本发明的技术方案具有以下优点：

本技术方案利用CMOS工艺形成雪崩光电二极管阵列后，在相邻的两个雪崩光电二极管之间形成深度大于雪崩光电二极管深度的隔离环，防止相邻两个雪崩光电二极管之间发生串扰现象。因此，由于有该隔离环的存在，就可以在衬底上形成雪崩光电二极管阵列，之后可以将雪崩光电二极管阵列贴合在具有CMOS控制电路的基底上，解决现有技术中在具有CMOS控制电路的基底上形成雪崩光电二极管阵列方法繁琐的问题。

进一步，在衬底的背面形成连接P型区的P电极，并在衬底中形成连接N型区的栓塞，衬底的背面暴露出栓塞，这样将N型区、P型区与CMOS控制电路的连接位置均布置在光电二极管阵列所在衬底的背面，因此可以将衬底的背面与具有CMOS控制电路的基底结合，来实现雪崩光电二极管阵列和CMOS控制电路的连接。无需像现有技术那样，通过引线的方式实现两者的电连接，克服现有技术中激光三维成像装置布线繁琐的问题。

附图说明

图1是本发明实施例提供的一种雪崩光电二极管阵列装置的形成方法的流程图；

图2-图15是本发明实施例提供的一种雪崩光电二极管阵列装置的形成方法在各个制备阶段的结构示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图1是本发明实施例提供的一种雪崩光电二极管阵列装置的形成方法，参考图1，本发明实施例的一种雪崩光电二极管阵列装置的形成方法包括：步骤S1，提供衬底；步骤S2，在所述衬底正面形成雪崩光电二极管阵列；步骤S3，在相邻两雪崩光电二极管中，在至少其中一个雪崩光电二极管的周围形成环绕该雪崩光电二极管的隔离环。所述隔离环的深度大于所述雪崩光电二极管的深度，所述隔离环起到绝缘相邻两雪崩光电二极管的作用。由于隔离环对相邻两个雪崩二极管的绝缘隔离作用，因此，可以将雪崩光电二极管阵列整体贴合在具有CMOS控制电路的基底上，不会出现相邻两雪崩光电二极管串扰的现象。

图2-图15是本发明实施例提供的一种雪崩光电二极管阵列装置的形成方法在各个制备阶段的示意图，下面参考图2-图15详细说明雪崩光电二极管阵列装置的形成方法。

参考图2，提供衬底10。该衬底10为P型掺杂的单晶硅衬底，且衬底10呈高阻。P型掺杂可以为B（硼），衬底10的掺杂浓度保证衬底的电阻值为小于12ohm-cm（欧姆-厘米）。

参考图3、图4和图5，在衬底10正面形成雪崩光电二极管阵列20。图5显示雪崩光电二极管阵列布局的平面示意图，图3、图4为图5中a-a方向的剖面结构示意图，图5中显示的雪崩光电二极管数量仅起示意作用，在图3、图4中仅示意出一个雪崩光电二极管。

具体的形成雪崩光电二极管阵列20的方法包括：

参考图3和图5，在衬底10正面形成第一图形化的掩膜层11，定义出雪崩光电二极管的P型区，以第一图形化的掩膜层11为掩膜，对衬底10进行离子注入之后进行扩散工艺形成P型区21。第一图形化的掩膜层11可以为图形化的光刻胶层，但不限于图形化的光刻胶层。P型区注入的离子可以为B，离子注入剂量为1E+11～2E+13/cm²，离子注入的能量为50～200KeV。离子注入后，进行扩散工艺，扩散温度为800～1200℃，扩散深度为0.6～1.5微米（包含两端点）。注入的能量剂量和扩散温度是组合起来调解的，目的是让P型雪崩区达到雪崩电离的理想掺杂浓度分布，P型区过浅，在近红光波段的响应率会变低，甚至不响应；P型区过深，电离区的电场变低，雪崩电离效应减弱，二极管的放大增益变低。

形成P型区21后，去除第一图形化的掩膜层。

之后，参考图4和图5，在衬底10上形成第二图形化的掩膜层12，定义出雪崩光电二极管的N型区，以第二图形化的掩膜层12为掩膜，对衬底10进行离子注入之后进行快速退火形成N型区22。P型区21和N型区22形成PN结，作为雪崩光电二极管。

第二图形化的掩膜层12可以为图形化的光刻胶层，但不限于图形化的光刻胶层。

N型区22注入的离子可以为P（磷），离子注入剂量为1E+12～2E+14/cm²，离子注入的能量为20～100KeV，然后进行快速退火，退火温度900～1100℃，时间10～50秒。进行离子注入形成N型区22后，进行快速退火（rapid thermalannealing，简称RTA），快速退火的目的为激活N型区和P型区中掺杂的杂质。温度过低，时间过短，不能激活离子，温度过高，时间过长扩散过多，对PN结浓度梯度造成影响，引起漏电等问题。

形成N型区22后，去除第二图形化的掩膜层12。

参考图6、图7和图8、图9，在雪崩光电二极管的周围形成环绕该雪崩光电二极管的隔离环30。所述隔离环30的深度大于所述雪崩光电二极管的深度，所述隔离环30起到绝缘相邻两雪崩光电二极管的作用。图9为隔离环和雪崩光电二极管的布局示意图，图6-图8为图9中b-b方向的剖面结构示意图。

隔离环30的具体形成方法包括：

参考图6，在衬底10正面形成具有窗口的硬掩膜层13，以具有窗口的硬掩膜层13为掩膜对所述衬底10进行干法刻蚀形成包围雪崩光电二极管的环形沟槽31。

本实施例中，硬掩膜层13的材料为氧化硅，或者氮化硅，或者氧化硅和氮化硅的叠层结构，氮化硅位于氧化硅层上。

形成环形沟槽31后，去除硬掩膜层13。

参考图7，在环形沟槽31的侧壁和底部形成垫氧化层（liner oxide）32。垫氧化层32的材料为氧化硅。形成垫氧化层32的方法为：利用热氧化工艺在衬底10和沟槽31的侧壁和底部形成氧化层，然后去除衬底上的氧化层，剩余沟槽31侧壁和底部的氧化层作为垫氧化层。垫氧化层厚度为200埃～5000埃。

在干法刻蚀形成环形沟槽31的过程中，等离子体会损伤环形沟槽31侧壁，使环形沟槽31侧壁处衬底的晶格遭到破坏；而且环形沟槽31的侧壁会出现锯齿，锯齿处应力集中，会加剧侧壁处晶格的破坏。破坏环形沟槽31侧壁晶格的破坏，容易使隔离环的绝缘隔离作用消弱，在相邻两雪崩光电二极管之间容易产生漏电现象。

在该实施例中，干法刻蚀后，利用热氧化在沟槽31的侧壁形成垫氧化层32时，由于高温的作用沟槽31侧壁的衬底会软化，锯齿的尖峰会变圆滑，有助于减弱集中的应力，修复晶格的损伤。

热氧化形成垫氧化层后，在炉管中对衬底10进行高温退火，进一步修复沟槽侧壁被破坏的晶格。高温退火温度800～1300℃，时间0.5～10小时。温度过低，时间过短，不能修复晶格损伤。

该实施例中，通过热氧化形成垫氧化层和高温退火两个步骤可以很好的修复沟槽31侧壁被损坏的晶格，防止隔离环的漏电现象。

高温退火之后，参考图8和图9，在环形沟槽31中填充绝缘材料33，形成环形的隔离环30。绝缘材料33可以为氧化硅等本领域技术人员公知的绝缘材料。在环形沟槽31中填充绝缘材料33的方法为：利用化学气相沉积的方法形成绝缘材料，该绝缘材料覆盖衬底10、填充环形沟槽，之后去除高出环形沟槽的绝缘材料。

在该实施例中，雪崩区域掺杂扩散深度为0.6微米～1.5微米（包含两端点），所述隔离环的深度为8微米～200微米（包含两端点）。

需要说明的是，该实施例中，在每一个雪崩光电二极管的周围均形成了隔离环，本发明中不限于在每一个雪崩光电二极管的周围均形成隔离环，只要相邻的两个雪崩光电二极管中，其中一个雪崩光电二极管周围形成了隔离环，就可以起到绝缘隔离相邻两雪崩光电二极管的作用。

为了将雪崩光电二极管阵列与具有CMOS控制电路的基底进行键合，使雪崩光电二极管阵列与CMOS控制电路电连接。该具体实施例的雪崩光电二极管阵列装置的形成方法还包括：

参考图10，利用干法刻蚀在所述衬底10中形成通孔，所述通孔的深度大于所述雪崩光电二极管的深度，所述通孔位于雪崩光电二极管20一侧且位于所述隔离环30外侧；在所述通孔中填充导电材料形成栓塞41。该栓塞41用于与后续提供的基底上的CMOS控制电路电连接。

其中，通孔的深度可以大于隔离环的深度，也可以小于隔离环的深度，也可以等于隔离环的深度。但需要满足，后续对衬底背面进行减薄后，衬底背面要漏出隔离环和通孔。

在干法刻蚀形成通孔的过程中，等离子体会损伤通孔侧壁，使通孔侧壁处衬底的晶格遭到破坏；而且通孔的侧壁会出现锯齿，锯齿处应力集中，会加剧侧壁处晶格的破坏。通孔侧壁晶格的破坏，容易使栓塞处有漏电现象。

因此，在形成通孔后，填充导电材料之前，在通孔的侧壁和底部形成垫氧化层（图中未示出）。垫氧化层的材料为氧化硅。形成垫氧化层的方法为：利用热氧化积工艺在衬底和通孔的侧壁和底部形成氧化层，然后去除衬底上的氧化层，剩余通孔侧壁和底部的氧化层作为垫氧化层。

在该实施例中，干法刻蚀后，利用热氧化在通孔的侧壁形成垫氧化层时，由于高温的作用通孔侧壁的衬底会软化，锯齿的尖峰会变圆滑，有助于减弱集中的应力，修复晶格的损伤。

热氧化形成垫氧化层后，在炉管中对衬底10进行高温退火，进一步修复通孔侧壁被破坏的晶格。

在该实施例中，栓塞41的材料为铜等金属导电材料。由于，铜等金属材料不耐高温，如果先形成栓塞再形成隔离环，那么在形成隔离环的高温退火工艺会对铜等导电材料产生影响，使形成的栓塞失效。因此，当栓塞41的材料为铜等金属导电材料时，先形成隔离环，然后再形成栓塞。

在其他实施例中，如果栓塞41的材料为耐高温的材料，比如为掺杂的多晶硅，则可以先形成栓塞，再形成隔离环，也可以先形成隔离环，再形成栓塞。

参考图11，在所述衬底10正面形成与所述N型区22、所述栓塞41电连接的N电极42。

形成N电极42的方法为：利用沉积工艺在衬底10表面上沉积导电层，之后利用刻蚀工艺对导电层进行图形化形成N电极42。N电极42的材料可以为铝等本领域技术人员熟知的导电材料。

参考图12，在衬底10正面形成钝化层14、位于钝化层14上的增透膜15，钝化层14和增透膜15覆盖N电极42。钝化层14保护其下方的器件结构不受外界环境比如氧化、腐蚀等的影响。钝化层14的材料可以为氧化硅等本领域技术人员熟知的材料。增透膜15对射入雪崩光电二极管的光线进行增透，降低光线被反射的量，提高光线的利用率。

参考图13，对衬底10的背面进行减薄至露出栓塞41和隔离环。

参考图14，对衬底10的背面进行离子注入，在衬底10背面、P型区对应的区域即隔离环30内形成P电极43。离子注入后，进行激光退火工艺，激活P电极中的掺杂的杂质，并且使P电极中的离子分布至预定的区域。

该实施例中离子注入剂量为1E+12～5E+15/cm²，离子注入的能量为3～50KeV。

激光退火的工艺参数为：激光能量0.1～5J/cm²。激光能量过低，不能激活，能量过高，离子扩散过多，造成漏电能问题。

参考图15，在衬底10背面形成互连电极44，互连电极44与P电极43以及栓塞41的底部电连接。互连电极44的材料可以为铝、铜等导电材料。形成互连电极的方法包括：在衬底10背面形成导电层，对导电层进行图形化形成互连电极44。之后，在衬底背面形成覆盖互连电极的介质层，对介质层进行平坦化至露出互连电极44。

本实施例形成的雪崩光电二极管阵列，可以感测可见光波段的激光。而且，雪崩光电二极管利用CMOS工艺形成，相邻的雪崩光电二极管之间通过隔离环绝缘，不会出现串扰的现象。

并且，在衬底的背面形成连接P型区的P电极，并在衬底中形成连接N型区的栓塞，衬底的背面暴露出栓塞底部，这样将N型区、P型区与CMOS控制电路的连接位置均布置在衬底的背面，因此可以将衬底的背面与具有CMOS控制电路的基底结合，来实现雪崩光电二极管阵列和CMOS控制电路的连接。无需像现有技术那样，通过引线的方式实现两者的电连接，克服现有技术中激光三维成像装置布线繁琐的问题。

以上实施例中，先形成所述雪崩光电二极管阵列，再形成所述隔离环；在该实施例的变化例中，也可以先形成隔离环，再形成所述雪崩光电二极管阵列，则在衬底中形成栓塞的步骤，可以在形成隔离环之前形成；也可以在形成重掺杂P型硅区、本征锗区、重掺杂N型锗区之后形成；也可以在形成重掺杂P型硅区、本征锗区、重掺杂N型锗区之前，形成隔离环之后形成。具体可以根据栓塞的材料做调整。

参考图15和图9，本发明实施例还提供一种雪崩光电二极管阵列装置，包括：

衬底10；

位于所述衬底10的光电二极管阵列20；

在雪崩光电二极管的周围具有环绕该雪崩光电二极管的隔离环30，在每一个所述雪崩光电二极管的周围均具有隔离环。所述隔离环30的深度大于所述雪崩光电二极管的深度，所述隔离环起到绝缘相邻两雪崩光电二极管的作用。

所述隔离环30包括：环形沟槽、位于所述环形沟槽内的绝缘材料33、位于所述绝缘材料和所述沟槽侧壁、底部之间的垫氧化层32。

所述雪崩光电二极管包括：P型区21、位于所述P型区21上的N型区22；所述雪崩光电二极管阵列装置还包括：位于所述衬底中的栓塞41，所述栓塞41的深度大于所述雪崩光电二极管的深度，所述栓塞位于雪崩光电二极管一侧且位于所述隔离环30外侧；位于所述衬底10正面与所述N型区22、所述栓塞41电连接的N电极42。

所述栓塞41包括：通孔、位于所述通孔内的导电材料、位于所述导电材料和通孔侧壁、底部之间的垫氧化层。衬底的背面露出所述栓塞的底部和隔离环。

所述雪崩光电二极管阵列装置还包括：位于所述衬底10背面、P型区对应的区域即隔离环30内的P电极43；位于所述衬底10背面、与所述P电极43和栓塞41底部电连接的互连电极44。

所述雪崩光电二极管阵列装置还包括：位于所述隔离环30、栓塞41、N电极42上的钝化层14，位于所述钝化层14上的增透膜15。

雪崩光电二极管阵列装置形成方法中关于结构和材料的内容可以援引于此，在此不做赘述。

本发明实施例的激光三维成像装置，包括：以上实施例所述的雪崩光电二极管阵列装置；

具有CMOS控制电路的基底，所述具有CMOS控制电路的基底与所述雪崩光电二极管阵列装置的背面贴合在一起，所述互连电极与所述CMOS控制电路电连接。

本发明的激光三维成像装置，光电二极管中的N型区、P型区与CMOS控制电路的连接位置均布置在光电二极管阵列的背面，因此可以将光电二极管阵列装置的背面与具有CMOS控制电路的基底结合，来实现雪崩光电二极管阵列和CMOS控制电路的连接。无需像现有技术那样，通过引线的方式实现两者的电连接，克服现有技术中激光三维成像装置布线繁琐的问题。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (10)

1.一种雪崩光电二极管阵列装置的形成方法，其特征在于，包括：

提供衬底；

在所述衬底正面形成雪崩光电二极管阵列；

在相邻两雪崩光电二极管中，在至少其中一个雪崩光电二极管的周围形成环绕该雪崩光电二极管的隔离环，所述隔离环的深度大于所述雪崩光电二极管的深度，所述隔离环起到绝缘相邻两雪崩光电二极管的作用；

先形成所述雪崩光电二极管阵列，再形成所述隔离环；或者，先形成隔离环，再形成所述雪崩光电二极管阵列。

2.如权利要求1所述的雪崩光电二极管阵列装置的形成方法，其特征在于，形成隔离环的方法包括：

对所述衬底进行干法刻蚀形成环形沟槽；

在所述沟槽的侧壁和底部形成垫氧化层；

形成垫氧化层后，进行高温退火工艺，以修复所述干法刻蚀对硅衬底造成的晶格损伤；

高温退火后，在所述沟槽中填充绝缘材料形成隔离环。

3.如权利要求1所述的雪崩光电二极管阵列装置的形成方法，其特征在于，所述雪崩光电二极管包括：P型区、位于所述P型区上的N型区；

所述方法还包括：

利用干法刻蚀在所述衬底中形成通孔，所述通孔的深度大于所述雪崩光电二极管的深度，所述通孔位于所述隔离环外侧；

在所述通孔的侧壁和底部形成垫氧化层，之后进行高温退火，以修复形成通孔的干法刻蚀对硅衬底造成的晶格损伤；

在所述通孔中填充导电材料形成栓塞；

在所述衬底正面形成与所述N型区、所述栓塞电连接的N电极。

4.如权利要求3所述的雪崩光电二极管阵列装置的形成方法，其特征在于，还包括：

将所述衬底的背面减薄至露出所述栓塞和隔离环；

减薄后，在所述衬底的背面、P型区对应的区域内形成P电极；

在所述衬底背面上形成互连电极，所述互连电极与所述P电极、栓塞电连接。

5.一种雪崩光电二极管阵列装置，其特征在于，包括：

衬底；

位于所述衬底的雪崩光电二极管阵列；

在相邻两雪崩光电二极管中，在至少其中一个雪崩光电二极管的周围具有环绕该雪崩光电二极管的隔离环，所述隔离环的深度大于所述雪崩光电二极管的深度，所述隔离环起到绝缘相邻两雪崩光电二极管的作用。

6.如权利要求5所述的雪崩光电二极管阵列装置，其特征在于，所述隔离环包括：环形沟槽、位于所述环形沟槽内的绝缘材料、位于所述绝缘材料和所述沟槽侧壁和底部之间的垫氧化层。

7.如权利要求5所述的雪崩光电二极管阵列装置，其特征在于，所述雪崩光电二极管包括：P型区、位于所述P型区上的N型区；

位于所述衬底中的栓塞，所述栓塞的深度大于所述雪崩光电二极管的深度，所述栓塞位于所述隔离环外侧；

位于所述衬底正面与所述N型区、所述栓塞电连接的N电极。

8.如权利要求7所述的雪崩光电二极管阵列装置，其特征在于，所述栓塞包括：通孔、位于所述通孔内的导电材料、位于所述导电材料和通孔侧壁、底部之间的垫氧化层。

9.如权利要求7所述的雪崩光电二极管阵列装置，其特征在于，所述衬底的背面露出所述栓塞的底部和隔离环；

雪崩光电二极管阵列还包括：位于所述衬底背面、P型区对应区域的P电极；

位于所述衬底背面、与所述P电极和栓塞电连接的互连电极。

10.一种激光三维成像装置，其特征在于，包括：

权利要求5-9任一项所述的雪崩光电二极管阵列装置；

具有CMOS控制电路的基底，所述具有CMOS控制电路的基底与所述雪崩光电二极管阵列装置的背面贴合在一起，所述互连电极与所述CMOS控制电路电连接。