CN104752341B - 红外雪崩二极管阵列装置及形成方法、激光三维成像装置 - Google Patents
红外雪崩二极管阵列装置及形成方法、激光三维成像装置 Download PDFInfo
- Publication number
- CN104752341B CN104752341B CN201310754522.6A CN201310754522A CN104752341B CN 104752341 B CN104752341 B CN 104752341B CN 201310754522 A CN201310754522 A CN 201310754522A CN 104752341 B CN104752341 B CN 104752341B
- Authority
- CN
- China
- Prior art keywords
- area
- heavily doped
- type
- silicon substrate
- shading ring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 60
- 238000003491 array Methods 0.000 title claims abstract description 19
- 238000003384 imaging method Methods 0.000 title claims abstract description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 195
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 195
- 239000010703 silicon Substances 0.000 claims abstract description 195
- 229910052732 germanium Inorganic materials 0.000 claims abstract description 149
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims abstract description 149
- 239000000758 substrate Substances 0.000 claims abstract description 141
- 208000005189 Embolism Diseases 0.000 claims description 49
- 238000000137 annealing Methods 0.000 claims description 15
- 230000006378 damage Effects 0.000 claims description 14
- 230000005693 optoelectronics Effects 0.000 claims description 14
- 230000015572 biosynthetic process Effects 0.000 claims description 12
- 239000011810 insulating material Substances 0.000 claims description 11
- 230000008439 repair process Effects 0.000 claims description 11
- 238000001312 dry etching Methods 0.000 claims description 10
- 239000004020 conductor Substances 0.000 claims description 9
- 230000000694 effects Effects 0.000 claims description 8
- 238000009413 insulation Methods 0.000 claims description 6
- 230000008569 process Effects 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 2
- 238000005516 engineering process Methods 0.000 abstract description 15
- 150000002500 ions Chemical class 0.000 description 19
- 239000000463 material Substances 0.000 description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 11
- 230000008859 change Effects 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 238000002161 passivation Methods 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 238000005224 laser annealing Methods 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- LUVHQTUYWUPFAS-UHFFFAOYSA-N [Cr].[Hg] Chemical compound [Cr].[Hg] LUVHQTUYWUPFAS-UHFFFAOYSA-N 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910003978 SiClx Inorganic materials 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical group [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000008358 core component Substances 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004043 responsiveness Effects 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
Landscapes
- Light Receiving Elements (AREA)
Abstract
一种红外雪崩二极管阵列装置及形成方法、激光三维成像装置，红外雪崩二极管阵列装置的形成方法包括：提供硅衬底；在所述硅衬底正面形成呈阵列排列的重掺杂P型硅区、位于P型硅区上的本征锗区、位于本征锗区上的重掺杂N型锗区；红外雪崩光电二极管包括所述P型硅区、所述本征锗区和所述N型锗区。重掺杂P型硅区、本征锗区以及重掺杂N型锗区都可以利用CMOS工艺形成，因此形成红外雪崩二极管阵列装置的方法可以和CMOS工艺兼容。
Description
技术领域
本发明涉及三维成像技术领域，特别涉及红外雪崩光电二极管阵列装置及其形成方法、激光三维成像装置及其形成方法。
背景技术
激光三维成像技术，是由激光雷达向探测目标发射出一系列扫描光束，从探测目标返回的回波信号的二维平面信息和激光雷达测距得到的距离信息来合成图像的技术。
激光三维成像装置通常包括：发射激光的激光雷达，接收从探测目标返回的回波信号的雪崩光电二极管阵列，处理由雪崩光电二极管阵列输出的电信号的数据处理装置。其中，雪崩光电二极管阵列为激光三维成像装置中的核心部件。PN结反向电压增大到一数值时，载流子倍增就像雪崩一样，增加得多而快，利用这个特性制作的二极管就是雪崩二极管。
现有技术中利用CMOS工艺制造的雪崩二极管通常只能感应可见波段的激光，对红外波段的激光进行感测的雪崩二极管普遍采用的材料为低铬汞，由于低铬汞的制备和CMOS工艺不兼容，因此，感测红外波段激光的雪崩二极管的制造工艺和CMOS工艺不兼容。
由于雪崩光电二极管非常敏感，雪崩光电二极管阵列中相邻的两个雪崩光电二极管之间很容易发生串扰。因此，现有技术中，在具有CMOS控制电路的基底上形成雪崩光电二极管阵列的方法为：所有的雪崩光电二极管为分离的个体，将各个雪崩光电二极管一个个黏贴在具有CMOS控制电路的基底上，这样各个雪崩光电二极管之间彼此分离，不会出现串扰的现象。对于红外雪崩光电二极管阵列，也采用同样的方法将红外雪崩光电二极管阵列黏贴在具有CMOS控制电路的基底上。
另外，现有技术中，雪崩光电二极管与基底上的CMOS控制电路的连接方式为：雪崩光电二极管的P型区在衬底的背面与CMOS控制电路电连接，衬底正面的N型区通过引出的引线与CMOS控制电路连接，从N型区引出引线的方式将N型区与CMOS控制电路连接，造成激光三维成像装置的布线非常繁琐。红外雪崩光电二极管阵列采用同样的方式与基底上的CMOS控制电路连接。
发明内容
本发明解决的其中一个问题现有技术的红外雪崩光电二极管的形成方法和CMOS工艺不兼容；
本发明解决的另一个问题是在具有CMOS控制电路的基底上形成红外雪崩光电二极管阵列形成方法比较繁琐；
本发明解决的又一个问题是红外雪崩光电二极管阵列与CMOS控制电路的连接方式比较繁琐。
为解决上述问题，本发明提供一种红外雪崩二极管阵列装置的形成方法，包括：
提供硅衬底；
在所述硅衬底正面形成呈阵列排列的重掺杂P型硅区、位于P型硅区上的本征锗区、位于本征锗区上的重掺杂N型锗区；
红外雪崩光电二极管包括所述P型硅区、所述本征锗区和所述N型锗区。
可选的，还包括在所述硅衬底中形成隔离环，相邻的两个红外雪崩光电二极管中，至少其中一个周围形成有环绕该红外雪崩光电二极管的所述隔离环，所述隔离环的深度大于所述重掺杂P型区的深度，所述隔离环起到绝缘相邻两红外雪崩光电二极管的作用。
可选的，形成隔离环和阵列排列的重掺杂P型硅区、本征锗区、重掺杂N型锗区的方法包括：
在所述硅衬底正面形成重掺杂P型硅层；
在所述重掺杂P型硅层上形成本征锗层；
在所述本征锗层上形成重掺杂N型锗层；
在所述硅衬底中形成多个呈阵列排布的隔离环，阵列排列的隔离环将所述P型硅层、本征锗层、重掺杂N型锗层分割成阵列排列的重掺杂P型硅区、本征锗区、重掺杂N型锗区；
或者，
在所述硅衬底中形成呈阵列排列的隔离环；
在所述硅衬底上形成图形化的掩膜层，覆盖所述隔离环，暴露出需要形成红外雪崩光电二极管阵列的区域；
以所述图形化的掩膜层为掩膜，进行离子注入形成呈排列的重掺杂P型区；
在所述重掺杂P型区上形成本征锗区；
在所述本征锗区上形成重掺杂N型锗区；
形成重掺杂N型锗区后，去除所述图形化的掩膜层；
或者，
在所述硅衬底正面形成重掺杂P型硅层；
在所述重掺杂P型硅层上形成本征锗层；
在所述本征锗层上形成重掺杂N型锗层；
对所述重掺杂P型硅层、本征锗层、重掺杂N型锗层进行图形化，形成阵列排列的重掺杂P型硅区、本征锗区、重掺杂N型锗区；
之后，在所述硅衬底中形成呈阵列排列的隔离环。
可选的，形成隔离环的方法包括：
对所述硅衬底进行干法刻蚀形成环形沟槽；
在所述沟槽的侧壁和底部形成垫氧化层；
形成垫氧化层后，进行高温退火工艺，以修复所述干法刻蚀对硅衬底造成的晶格损伤；
高温退火后，在所述沟槽中填充绝缘材料形成隔离环。
可选的，还包括：
利用干法刻蚀在所述硅衬底中形成通孔，所述通孔的深度大于所述红外雪崩光电二极管的深度，所述通孔位于所述隔离环外侧；
在所述通孔的侧壁和底部形成垫氧化层，之后进行高温退火，以修复形成通孔的干法刻蚀对硅衬底造成的晶格损伤；
在所述通孔中填充导电材料形成栓塞；
在所述硅衬底正面形成与所述重掺杂N型锗区、所述栓塞顶部电连接的N电极；
将所述硅衬底的背面减薄至露出所述栓塞、隔离环；
减薄后，在所述硅衬底的背面、重掺杂P型硅区对应区域形成P电极；
在所述硅衬底背面上形成互连电极，所述互连电极与所述P电极、栓塞底部电连接。
本发明还提供一种红外雪崩二极管阵列装置，包括：
硅衬底；
位于所述硅衬底的红外雪崩光电二极管阵列，红外雪崩光电二极管包括：重掺杂P型硅区、位于P型硅区上的本征锗区；
位于本征锗区上的重掺杂N型锗区。
可选的，相邻的两个红外雪崩光电二极管中，在至少其中一个红外雪崩光电二极管的周围具有环绕该红外雪崩光电二极管的隔离环；
所述隔离环与所述红外雪崩光电二极管在平行于硅衬底正面方向上接触或具有间隔；
所述隔离环的深度大于所述红外雪崩光电二极管的深度，所述隔离环起到绝缘相邻两红外雪崩光电二极管的作用。
可选的，所述隔离环包括：环形沟槽、位于所述环形沟槽内的绝缘材料、位于所述绝缘材料和所述沟槽侧壁和底部之间的垫氧化层。
可选的，还包括：位于所述硅衬底中的栓塞，所述栓塞的深度大于所述红外雪崩光电二极管的深度，所述栓塞位于所述隔离环外侧；
位于所述硅衬底正面与所述重掺杂N型锗区、所述栓塞顶部电连接的N电极；
位于所述硅衬底背面、重掺杂P型硅区对应区域的P电极，所述硅衬底背面露出所述隔离环、栓塞底部，所述P电极、栓塞底部通过位于硅衬底背面的互连电极电连接。
本发明还提供一种激光三维成像装置，包括：
所述的红外雪崩光电二极管阵列装置；
具有CMOS控制电路的基底，所述具有CMOS控制电路的基底与所述红外雪崩光电二极管阵列装置的背面贴合在一起，所述互连电极与所述CMOS控制电路电连接。
与现有技术相比，本发明的技术方案具有以下优点：
本技术方案中，利用重掺杂P型硅区、位于P型硅区上的本征锗区、位于本征锗区上的重掺杂N型锗区作为红外雪崩光电二极管。重掺杂P型硅区、本征锗区以及重掺杂N型锗区都可以利用CMOS工艺形成，因此形成红外雪崩二极管阵列装置的方法可以和CMOS工艺兼容。
进一步，在相邻的两个红外雪崩光电二极管之间形成深度大于红外雪崩光电二极管深度的隔离环，防止相邻两个红外雪崩光电二极管之间发生串扰现象。因此，由于有该隔离环的存在，就可以在衬底上形成红外雪崩光电二极管阵列，之后可以将红外雪崩光电二极管阵列贴合在具有CMOS控制电路的基底上，解决现有技术中在具有CMOS控制电路的基底上形成红外雪崩光电二极管阵列方法繁琐的问题。
进一步，在硅衬底的背面形成连接重掺杂P型硅区的P电极，并在硅衬底中形成连接重掺杂N型锗区的栓塞，硅衬底的背面暴露出栓塞，这样将重掺杂N型锗区、重掺杂P型硅区与CMOS控制电路的连接位置均布置在硅衬底的背面，因此可以将硅衬底的背面与具有CMOS控制电路的基底结合，来实现红外雪崩光电二极管阵列和CMOS控制电路的连接。无需像现有技术那样，通过引线的方式实现两者的电连接，克服现有技术中激光三维成像装置布线繁琐的问题。
附图说明
图1是本发明实施例提供的一种红外雪崩二极管阵列装置的形成方法的流程图；
图2-图12是本发明实施例提供的一种红外雪崩二极管阵列装置的形成方法在各个制备阶段的结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1是本发明实施例提供的一种红外雪崩二极管阵列装置的形成方法，参考图1，本发明实施例的雪崩光电二极管阵列装置的形成方法包括：步骤S1，提供硅衬底；步骤S2，在所述硅衬底正面形成呈阵列排列的重掺杂P型硅区、位于P型硅区上的本征锗区、位于本征锗区上的重掺杂N型锗区。
下面结合图2-图12详细说明本发明实施例中红外雪崩二极管阵列装置的形成方法。
参考图2，提供硅衬底10。该硅衬底10为P型掺杂的单晶硅衬底，且硅衬底10呈高阻。P型掺杂可以为B（硼），硅衬底10的掺杂浓度保证衬底的电阻值为小于12ohm-cm（欧姆-厘米）。
图7显示红外雪崩光电二极管阵列布局的平面示意图，图3-图6为图7中b-b方向的剖面结构示意图，图7中显示的红外雪崩光电二极管数量仅起示意作用，在图3-图6中仅示意出一个红外雪崩光电二极管。
参考图3-图7，在硅衬底10正面形成呈阵列排列的重掺杂P型硅区21a、位于P型硅区21a上的本征锗区22a、位于本征锗区22a上的重掺杂N型锗区23a。红外雪崩光电二极管包括：所述重掺杂P型硅区21a、所述本征锗区22a、重掺杂N型锗区23a。多个红外雪崩光电二极管阵列排列构成红外雪崩光电二极管阵列20。
具体的形成红外雪崩光电二极管阵列20方法，即阵列排列的重掺杂P型硅区、本征锗区、重掺杂N型锗区的方法包括：
参考图3，在所述硅衬底10正面形成重掺杂P型硅层21；在所述重掺杂P型硅层21上形成本征锗层22；在所述本征锗层22上形成重掺杂N型锗层23。
其中，重掺杂P型硅层21的形成方法为：利用离子注入对硅衬底10的正面进行P型重掺杂。注入的离子可以为B，离子注入剂量为1E+11～2E+13/cm2，离子注入的能量为50～200KeV。离子注入后，进行扩散工艺，扩散温度为800～1200℃，扩散深度为0.6～1.5微米（包含两端点）。P型硅层在后续工艺中会被分割成阵列排列的多个P型硅区，该P型硅区作为红外雪崩光电二极管的P型区，因此，离子注入的能量剂量和扩散温度均要满足一定的范围，红外雪崩光电二极管才可以有效的工作。本实施例中，离子注入的能量剂量和扩散温度是组合起来调解的，目的是让P型雪崩区达到雪崩电离的理想掺杂浓度分布，P型硅区过浅，在近红光波段的响应率会变低，甚至不响应；P型硅区过深，电离区的电场变低，雪崩电离效应减弱，二极管的放大增益变低。
在重掺杂P型硅层21上形成本征锗层22的方法为外延生长工艺。本征锗层22的厚度为0.6微米-1.5微米。
在所述本征锗层22上形成重掺杂N型锗层23的方法为：利用离子注入方法对所述本征锗层22进行N型重掺杂。N型锗层23的厚度为：0.05微米-0.5微米（包含两个端点）。注入的离子可以为P（磷），离子注入剂量为1E+12～2E+14/cm2，离子注入的能量为20～100KeV，然后进行快速退火，退火温度900～1100℃，时间10～50秒。进行离子注入形成N型锗层23后，进行快速退火（rapid thermal annealing，简称RTA），快速退火的目的为激活N型锗和P型硅层中掺杂的杂质。温度过低，时间过短，不能激活离子，温度过高，时间过长扩散过多，对PN结浓度梯度造成影响，引起漏电等问题。
参考图4-图7，在所述硅衬底10中形成多个呈阵列排布的隔离环30，阵列排列的隔离环30将所述P型硅层21、本征锗层22、重掺杂N型锗层23分割成位于隔离环30内、阵列排列的重掺杂P型硅区21a、本征锗区22a、重掺杂N型锗区23a。所述隔离环30的深度大于所述重掺杂P型层的深度，所述隔离环30起到绝缘相邻两红外雪崩光电二极管的作用。
具体的形成隔离环30的方法包括：
参考图4和图7，对所述硅衬底10进行干法刻蚀形成环形沟槽31。具体方法可以为：在所述硅衬底10正面上形成图形化的硬掩膜层；然后，以图形化的硬掩膜为掩膜对硅衬底10进行干法可以形成环形沟槽31；形成环形沟槽31后，去除硬掩膜层。硬掩膜层的材料为氧化硅，或者氮化硅，或者氧化硅和氮化硅的叠层结构，氮化硅位于氧化硅层上。
呈阵列排布的多个环形沟槽31将重掺杂N型锗层23、本征锗层22以及重掺杂P型硅层21分割成多个位于环形沟槽31内、呈阵列排列的区域，分别为重掺杂P型硅区21a、本征锗区22a、重掺杂N型锗区23a，一个区域对应一个红外雪崩光电二极管。
参考图5，在环形沟槽31的侧壁和底部形成垫氧化层（liner oxide）32。垫氧化层32的材料为氧化硅。形成垫氧化层32的方法为：利用热氧化工艺在硅衬底10和沟槽31的侧壁和底部形成氧化层，然后去除硅衬底上的氧化层，剩余环形沟槽31侧壁和底部的氧化层作为垫氧化层。垫氧化层厚度为200埃～5000埃。
在干法刻蚀形成环形沟槽31的过程中，等离子体会损伤环形沟槽31侧壁，使环形沟槽31侧壁处硅衬底10、本征锗层、重掺杂P型硅层、重掺杂N型锗层的晶格遭到破坏；而且环形沟槽31的侧壁会出现锯齿，锯齿处应力集中，会加剧侧壁处晶格的破坏。环形沟槽31侧壁晶格的破坏，容易使隔离环的绝缘隔离作用消弱，在相邻两红外雪崩光电二极管之间容易产生漏电现象。
在该实施例中，干法刻蚀后，利用热氧化在环形沟槽31的侧壁形成垫氧化层32时，由于高温的作用沟槽31侧壁的衬底会软化，锯齿的尖峰会变圆滑，有助于减弱集中的应力，修复晶格的损伤。
热氧化形成垫氧化层后，在炉管中对硅衬底10进行高温退火，进一步修复沟槽侧壁被破坏的晶格。高温退火温度800～1300℃，时间0.5～10小时。温度过低，时间过短，不能修复晶格损伤。
该实施例中，通过热氧化形成垫氧化层和高温退火两个步骤可以很好的修复环形沟槽31侧壁被损坏的晶格，防止隔离环的漏电现象。
高温退火之后，参考图6和图7，在环形沟槽31中填充绝缘材料33，形成环形的隔离环30。绝缘材料33可以为氧化硅等本领域技术人员公知的绝缘材料。在环形沟槽31中填充绝缘材料33的方法为：利用化学气相沉积的方法形成绝缘材料，该绝缘材料覆盖硅衬底10、填充环形沟槽，之后去除高出环形沟槽的绝缘材料。
在该实施例中，所述隔离环的深度为8微米～200微米。
需要说明的是，该实施例中，在每一个红外雪崩光电二极管的周围均形成了隔离环，本发明中不限于在每一个红外雪崩光电二极管的周围均形成隔离环，只要相邻的两个红外雪崩光电二极管中，其中一个红外雪崩光电二极管周围形成了隔离环，就可以起到绝缘隔离相邻两红外雪崩光电二极管的作用；而且，同样也可以将重掺杂P型硅层、本征锗层、重掺杂N型锗层分割成阵列排列，只是此处的阵列不是严格意义上的阵列，相应的隔离环的阵列也不是严格意义上的阵列。
为了将红外雪崩光电二极管阵列与具有CMOS控制电路的基底进行键合，使红外雪崩光电二极管阵列与CMOS控制电路电连接。该具体实施例的红外雪崩二极管阵列装置的形成方法还包括：
参考图8，利用干法刻蚀在所述硅衬底10中形成通孔，所述通孔的深度大于所述红外雪崩光电二极管的深度，所述通孔位于红外雪崩光电二极管一侧且位于所述隔离环30外侧；在所述通孔中填充导电材料形成栓塞41。该栓塞41用于与后续提供的基底上的CMOS控制电路电连接。
其中，通孔的深度可以大于隔离环的深度，也可以小于隔离环的深度，也可以等于隔离环的深度。但需要满足，后续对硅衬底背面进行减薄后，硅衬底背面要漏出隔离环和栓塞。
在干法刻蚀形成通孔的过程中，等离子体会损伤通孔侧壁，使通孔侧壁处硅衬底的晶格、重掺杂P型硅层的晶格、本征锗层、重掺杂N型锗层的晶格遭到破坏；而且通孔的侧壁会出现锯齿，锯齿处应力集中，会加剧侧壁处晶格的破坏。通孔侧壁晶格的破坏，容易使栓塞处有漏电现象。
因此，在形成通孔后，填充导电材料之前，在通孔的侧壁和底部形成垫氧化层（图中未示出）。垫氧化层的材料为氧化硅。形成垫氧化层的方法为：利用热氧化积工艺在衬底和通孔的侧壁和底部形成氧化层，然后去除衬底上的氧化层，剩余通孔侧壁和底部的氧化层作为垫氧化层。
在该实施例中，干法刻蚀后，利用热氧化在通孔的侧壁形成垫氧化层时，由于高温的作用通孔侧壁的衬底会软化，锯齿的尖峰会变圆滑，有助于减弱集中的应力，修复晶格的损伤。
热氧化形成垫氧化层后，在炉管中对硅衬底10进行高温退火，进一步修复通孔侧壁被破坏的晶格。
在该实施例中，栓塞41的材料为铜等金属导电材料。由于，铜等金属材料不耐高温，如果先形成栓塞再形成隔离环，那么形成隔离环的高温退火工艺会对铜等导电材料产生影响，使形成的栓塞失效。因此，当栓塞41的材料为铜等金属导电材料时，先形成隔离环，然后再形成栓塞。
在其他实施例中，如果栓塞41的材料为耐高温的材料，比如为掺杂的多晶硅，则可以先形成栓塞，再形成隔离环，也可以先形成隔离环，再形成栓塞。
参考图9，在所述硅衬底10正面形成与所述重掺杂N型锗区23a、所述栓塞41顶部电连接的N电极42。
形成N电极42的方法为：利用沉积工艺在硅衬底10正面上沉积导电层，之后利用刻蚀工艺对导电层进行图形化形成N电极42。N电极42的材料可以为铝等本领域技术人员熟知的导电材料。
参考图10，在硅衬底10正面形成钝化层51、位于钝化层51上的增透膜52，钝化层51和增透膜52覆盖N电极42、重掺杂N型锗层。钝化层51保护其下方的器件结构不受外界环境比如氧化、腐蚀等的影响。钝化层51的材料可以为氧化硅等本领域技术人员熟知的材料。增透膜52对射入红外雪崩光电二极管的光线进行增透，降低光线被反射的量，提高光线的利用率。
参考图11，对硅衬底10的背面进行减薄至露出栓塞41和隔离环30。
减薄后，对硅衬底10的背面进行离子注入，在硅衬底10背面、与所述N型硅区对应的区域形成P电极43，也就是在隔离环内形成P电极43。离子注入后，进行激光退火工艺，激活P电极中的掺杂的杂质，并且使P电极中的离子分布至预定的区域。
该实施例中离子注入剂量为1E+12～5E+15/cm2，离子注入的能量为3～50KeV。
激光退火的工艺参数为：激光能量0.1～5J/cm2。激光能量过低，不能激活，能量过高，离子扩散过多，造成漏电能问题。
参考图12，在硅衬底10背面形成互连电极44，互连电极44与P电极43以及栓塞41的底部电连接。互连电极44的材料可以为铝、铜等导电材料。形成互连电极的方法包括：在硅衬底10背面形成导电层，对导电层进行图形化形成互连电极44。之后，在衬底背面形成覆盖互连电极的介质层，对介质层进行平坦化至露出互连电极44。
本实施例形成的红外雪崩光电二极管阵列，可以感测红外波段的激光。而且，红外雪崩光电二极管利用CMOS工艺形成，相邻的雪崩光电二极管之间通过隔离环绝缘，不会出现串扰的现象。
并且，在硅衬底的背面形成连接P型硅区的P电极，并在硅衬底中形成连接重掺杂N型锗区的栓塞，硅衬底的背面暴露出栓塞底部，这样将重掺杂N型锗区、P型硅区与CMOS控制电路的连接位置均布置在硅衬底的背面，因此可以将硅衬底的背面与具有CMOS控制电路的基底结合，来实现红外雪崩光电二极管阵列和CMOS控制电路的连接。无需像现有技术那样，通过引线的方式实现两者的电连接，克服现有技术中激光三维成像装置布线繁琐的问题。
第一变化例
在该第一变化例中，形成隔离环、重掺杂P型硅区、本征锗区、重掺杂N型锗区的顺序和上述实施例不同。具体为：
在所述硅衬底正面形成重掺杂P型硅层；在所述重掺杂P型硅层上形成本征锗层；在所述本征锗层上形成重掺杂N型锗层；之后，对所述重掺杂P型硅层、本征锗层、重掺杂N型锗层进行图形化，形成阵列排列的重掺杂P型硅区、本征锗区、重掺杂N型锗区。
形成阵列排列的重掺杂P型硅区、本征锗区、重掺杂N型锗区之后，在红外雪崩光电二极管的周围形成包括该红外雪崩光电二极管的隔离环，所述隔离环和所述红外雪崩光电二极管在平行于硅衬底正面方向具有间隔或接触。形成隔离环的方法同上一实施例。
当隔离环和红外雪崩光电二极管在平行于硅衬底正面方向具有间隔，即隔离环和红外雪崩光电二极管不接触时，在形成隔离环的过程中，不会刻蚀到重掺杂N型锗区、本征锗区和重掺杂P型硅区，重掺杂N型锗区、本征锗区和重掺杂P型硅区不会出现晶格破坏的问题，在环形沟槽内形成垫氧化层、形成垫氧化层后进行激光退火修复环形沟槽侧壁处破坏的晶格时，只需要修复环形沟槽侧壁处硅衬底的晶格。
在该第一变化例中，在衬底中形成栓塞的步骤，可以在形成隔离环之后形成；也可以在形成重掺杂P型硅层、本征锗层、重掺杂N型锗层之前形成；也可以在形成重掺杂P型硅区、本征锗区、重掺杂N型锗区之后，形成隔离环之前形成。具体需要根据栓塞中的导电材料进行确定。
第二变化例
在该第二变化例中，形成隔离环、重掺杂P型硅区、本征锗区、重掺杂N型锗区的顺序和上述实施例不同。具体为：
先在硅衬底中形成呈阵列排列的隔离环，该隔离环的形成方法和上述实施例相同；
之后，在所述硅衬底上形成图形化的掩膜层，覆盖所述隔离环，暴露出需要形成红外雪崩光电二极管阵列的区域；以所述图形化的掩膜层为掩膜，进行离子注入形成呈排列的重掺杂P型区；
在所述重掺杂P型区上形成本征锗区，形成该本征锗区的方法为外延生长工艺，但不限于外延生长工艺；
在所述本征锗区上形成重掺杂N型锗区，可以利用离子注入工艺，对本征锗区进行离子注入形成重掺杂N型锗区，但不限于该方法；
形成重掺杂N型锗区后，去除所述图形化的掩膜层。该图形化的掩膜层可以为光刻胶。
该图形化的掩膜层可以仅覆盖隔离环，也可以覆盖隔离环周围的衬底部分；当图形化的掩膜层仅覆盖隔离环时，形成的隔离环和红外雪崩光电二极管接触；当图形化的掩膜层除了覆盖隔离环，还覆盖隔离环周围的衬底部分时，形成的隔离环和红外雪崩光电二极管之间具有间隔。
在该第二变化例中，在衬底中形成栓塞的步骤，可以在形成隔离环之前形成；也可以在形成重掺杂P型硅区、本征锗区、重掺杂N型锗区之后形成；也可以在形成重掺杂P型硅区、本征锗区、重掺杂N型锗区之前，形成隔离环之后形成。具体需要根据栓塞中的导电材料进行确定，并根据具体情况对工艺步骤进行调整。
本发明中，形成隔离环和红外雪崩光电二极管的方法不限于以上各个实施例描述的内容。
参考图7和图12，本发明实施例还提供一种红外雪崩二极管阵列装置，包括：
硅衬底10；
位于所述硅衬底10的红外雪崩光电二极管阵列20，红外雪崩光电二极管包括：重掺杂P型硅区21a、位于P型硅区21a上的本征锗区22a，位于本征锗区22a上的重掺杂N型锗区23a。
在红外雪崩光电二极管的周围具有环绕该红外雪崩光电二极管的隔离环30；所述隔离环30与所述红外雪崩光电二极管在平行于硅衬底10正面方向上接触，即隔离环30与重掺杂P型硅区21a、本征锗区22a、重掺杂N型锗区23a在平行于硅衬底10正面方向上接触。
在其他实施例中，隔离环与所述红外雪崩光电二极管在平行于硅衬底正面方向上也可以具有间隔。所述隔离环的深度大于所述红外雪崩光电二极管的深度，所述隔离环起到绝缘相邻两红外雪崩光电二极管的作用。
需要说明的是，该实施例中，在每一个红外雪崩光电二极管的周围均形成了隔离环，本发明中不限于在每一个红外雪崩光电二极管的周围均形成隔离环，只要相邻的两个红外雪崩光电二极管中，其中一个红外雪崩光电二极管周围形成了隔离环，就可以起到绝缘隔离相邻两红外雪崩光电二极管的作用。
所述隔离环30包括：环形沟槽、位于所述环形沟槽内的绝缘材料33、位于所述绝缘材料和所述沟槽侧壁和底部之间的垫氧化层32。
该装置还包括：位于所述硅衬底10中的栓塞41，所述栓塞41位于所述隔离环30外侧。所述栓塞41的深度大于所述红外雪崩光电二极管的深度，即栓塞41的深度大于重掺杂P型硅区21a、本征锗区22a、重掺杂N型锗区23a的厚度之和。
该装置还包括位于所述硅衬底10正面与所述重掺杂N型锗区23a、所述栓塞41顶部电连接的N电极42；位于所述硅衬底10背面、所述P型硅区21a对应区域即隔离环30内的P电极43，所述硅衬底10背面露出所述隔离环30、栓塞41底部，所述P电极43、栓塞41底部通过位于硅衬底10背面的互连电极44电连接。
上述形成方法中关于结构和材料的内容可以援引于此，在此不做详述。
本发明实施例还提供一种激光三维成像装置，包括：
以上实施例描述的红外雪崩光电二极管阵列装置；
具有CMOS控制电路的基底，所述具有CMOS控制电路的基底与所述红外雪崩光电二极管阵列装置的背面贴合在一起，所述互连电极与所述CMOS控制电路电连接。
本发明的激光三维成像装置，光电二极管中的重掺杂N型锗区、P型硅区与CMOS控制电路的连接位置均布置在光电二极管阵列的背面，因此可以将光电二极管阵列装置的背面与具有CMOS控制电路的基底结合，来实现雪崩光电二极管阵列和CMOS控制电路的连接。无需像现有技术那样，通过引线的方式实现两者的电连接，克服现有技术中激光三维成像装置布线繁琐的问题。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (6)
1.一种红外雪崩二极管阵列装置的形成方法，其特征在于，包括：
提供硅衬底；
在所述硅衬底正面形成呈阵列排列的重掺杂P型硅区、位于P型硅区上的本征锗区、位于本征锗区上的重掺杂N型锗区；
红外雪崩光电二极管包括所述P型硅区、所述本征锗区和所述N型锗区；
其中，在所述硅衬底中形成隔离环，相邻的两个红外雪崩光电二极管中，至少其中一个周围形成有环绕该红外雪崩光电二极管的所述隔离环，所述隔离环的深度大于所述重掺杂P型区的深度，所述隔离环起到绝缘相邻两红外雪崩光电二极管的作用；
形成隔离环和阵列排列的重掺杂P型硅区、本征锗区、重掺杂N型锗区的方法包括：
在所述硅衬底正面形成重掺杂P型硅层；
在所述重掺杂P型硅层上形成本征锗层；
在所述本征锗层上形成重掺杂N型锗层；
在所述硅衬底中形成多个呈阵列排布的隔离环，阵列排列的隔离环将所述P型硅层、本征锗层、重掺杂N型锗层分割成阵列排列的重掺杂P型硅区、本征锗区、重掺杂N型锗区；
或者，
在所述硅衬底中形成呈阵列排列的隔离环；
在所述硅衬底上形成图形化的掩膜层，覆盖所述隔离环，暴露出需要形成红外雪崩光电二极管阵列的区域；
以所述图形化的掩膜层为掩膜，进行离子注入形成呈排列的重掺杂P型区；
在所述重掺杂P型区上形成本征锗区；
在所述本征锗区上形成重掺杂N型锗区；
形成重掺杂N型锗区后，去除所述图形化的掩膜层；
或者，
在所述硅衬底正面形成重掺杂P型硅层；
在所述重掺杂P型硅层上形成本征锗层；
在所述本征锗层上形成重掺杂N型锗层；
对所述重掺杂P型硅层、本征锗层、重掺杂N型锗层进行图形化，形成阵列排列的重掺杂P型硅区、本征锗区、重掺杂N型锗区；
之后，在所述硅衬底中形成呈阵列排列的隔离环。
2.如权利要求1所述的红外雪崩二极管阵列装置的形成方法，其特征在于，形成隔离环的方法包括：
对所述硅衬底进行干法刻蚀形成环形沟槽；
在所述沟槽的侧壁和底部形成垫氧化层；
形成垫氧化层后，进行高温退火工艺，以修复所述干法刻蚀对硅衬底造成的晶格损伤；
高温退火后，在所述沟槽中填充绝缘材料形成隔离环。
3.如权利要求1所述的红外雪崩二极管阵列装置的形成方法，其特征在于，还包括：
利用干法刻蚀在所述硅衬底中形成通孔，所述通孔的深度大于所述红外雪崩光电二极管的深度，所述通孔位于所述隔离环外侧；
在所述通孔的侧壁和底部形成垫氧化层，之后进行高温退火，以修复形成通孔的干法刻蚀对硅衬底造成的晶格损伤；
在所述通孔中填充导电材料形成栓塞；
在所述硅衬底正面形成与所述重掺杂N型锗区、所述栓塞顶部电连接的N电极；
将所述硅衬底的背面减薄至露出所述栓塞、隔离环；
减薄后，在所述硅衬底的背面、重掺杂P型硅区对应区域形成P电极；
在所述硅衬底背面上形成互连电极，所述互连电极与所述P电极、栓塞底部电连接。
4.一种红外雪崩二极管阵列装置，其特征在于，包括：
硅衬底；
位于所述硅衬底的红外雪崩光电二极管阵列，红外雪崩光电二极管包括：重掺杂P型硅区、位于P型硅区上的本征锗区，位于本征锗区上的重掺杂N型锗区；
其中，相邻的两个红外雪崩光电二极管中，在至少其中一个红外雪崩光电二极管的周围具有环绕该红外雪崩光电二极管的隔离环；
所述隔离环与所述红外雪崩光电二极管在平行于硅衬底正面方向上接触或具有间隔；
所述隔离环的深度大于所述红外雪崩光电二极管的深度，所述隔离环起到绝缘相邻两红外雪崩光电二极管的作用；
所述隔离环包括：环形沟槽、位于所述环形沟槽内的绝缘材料、位于所述绝缘材料和所述沟槽侧壁和底部之间的垫氧化层。
5.如权利要求4所述的红外雪崩二极管阵列装置，其特征在于，还包括：位于所述硅衬底中的栓塞，所述栓塞的深度大于所述红外雪崩光电二极管的深度，所述栓塞位于所述隔离环外侧；
位于所述硅衬底正面与所述重掺杂N型锗区、所述栓塞顶部电连接的N电极；
位于所述硅衬底背面、重掺杂P型硅区对应区域的P电极，所述硅衬底背面露出所述隔离环、栓塞底部，所述P电极、栓塞底部通过位于硅衬底背面的互连电极电连接。
6.一种激光三维成像装置，其特征在于，包括：
权利要求5所述的红外雪崩光电二极管阵列装置；
具有CMOS控制电路的基底，所述具有CMOS控制电路的基底与所述红外雪崩光电二极管阵列装置的背面贴合在一起，所述互连电极与所述CMOS控制电路电连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310754522.6A CN104752341B (zh) | 2013-12-31 | 2013-12-31 | 红外雪崩二极管阵列装置及形成方法、激光三维成像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310754522.6A CN104752341B (zh) | 2013-12-31 | 2013-12-31 | 红外雪崩二极管阵列装置及形成方法、激光三维成像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104752341A CN104752341A (zh) | 2015-07-01 |
| CN104752341B true CN104752341B (zh) | 2018-01-30 |
Family
ID=53591820
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310754522.6A Active CN104752341B (zh) | 2013-12-31 | 2013-12-31 | 红外雪崩二极管阵列装置及形成方法、激光三维成像装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104752341B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016142588A1 (fr) * | 2015-03-06 | 2016-09-15 | Stmicroelectronics (Crolles 2) Sas | Laser germanium sur silicium en technologie cmos |
| CN109713063B (zh) * | 2018-12-24 | 2020-08-18 | 华中科技大学 | 一种三维半导体雪崩光电探测芯片及其制备方法 |
| CN111710751A (zh) * | 2020-06-24 | 2020-09-25 | 中国电子科技集团公司第二十四研究所 | 硅基锗雪崩光电探测器阵列及其制备方法 |
| WO2022061817A1 (zh) * | 2020-09-27 | 2022-03-31 | 深圳市大疆创新科技有限公司 | 芯片及制备方法、接收芯片、测距装置、可移动平台 |
| CN112289882B (zh) * | 2020-10-30 | 2024-06-11 | 无锡中微晶园电子有限公司 | 一种雪崩光电二极管的制造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101770084A (zh) * | 2008-12-31 | 2010-07-07 | 三星电子株式会社 | 具有像素化图案的光学调制器 |
| CN102956630A (zh) * | 2011-08-09 | 2013-03-06 | 索泰克公司 | 三维集成半导体系统和形成该三维集成半导体系统的方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7361528B2 (en) * | 2005-02-28 | 2008-04-22 | Sharp Laboratories Of America, Inc. | Germanium infrared sensor for CMOS imagers |
-
2013
- 2013-12-31 CN CN201310754522.6A patent/CN104752341B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101770084A (zh) * | 2008-12-31 | 2010-07-07 | 三星电子株式会社 | 具有像素化图案的光学调制器 |
| CN102956630A (zh) * | 2011-08-09 | 2013-03-06 | 索泰克公司 | 三维集成半导体系统和形成该三维集成半导体系统的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104752341A (zh) | 2015-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102213406B1 (ko) | Spad 이미지 센서 및 관련 제조 방법 | |
| CN205789974U (zh) | 成像电路与成像系统 | |
| CN104752341B (zh) | 红外雪崩二极管阵列装置及形成方法、激光三维成像装置 | |
| CN104752340B (zh) | 雪崩光电二极管阵列装置及形成方法、激光三维成像装置 | |
| US8110886B2 (en) | Photodiode with integrated semiconductor circuit and method for the production thereof | |
| CN101211939A (zh) | Cmos器件及该器件的制造方法 | |
| US9379159B2 (en) | Method of fabricating multi-wafer image sensor | |
| JP2010536187A (ja) | トレンチ分離した背面照射式薄型フォトダイオード・アレイ | |
| TWI308795B (en) | Pixel with transfer gate with no isolation edge | |
| CN104617119B (zh) | 兼容测距的高速cmos图像传感器像素单元及制作方法 | |
| CN206907769U (zh) | 具有由掺杂半导体材料制成的互连的堆叠图像传感器 | |
| US20210020675A1 (en) | Image sensor | |
| US9520435B2 (en) | Image sensor illuminated and connected on its back side | |
| CN101211940B (zh) | Cmos图像传感器及其制造方法 | |
| CN101546777A (zh) | Soi cmos图像传感器结构及其制作方法 | |
| CN103337507B (zh) | 图像传感器及其形成方法 | |
| JP2011249461A (ja) | 固体撮像装置 | |
| US20120261784A1 (en) | Method for forming a back-side illuminated image sensor | |
| CN104716150A (zh) | 半导体装置制造方法以及半导体装置 | |
| US9450074B1 (en) | LDMOS with field plate connected to gate | |
| CN104934450B (zh) | 图像传感器及其制作方法 | |
| US10199413B2 (en) | Methods of manufacturing a color image sensor having an array of pixels with color filters | |
| CN108807440A (zh) | Cmos图像传感器及其制作方法 | |
| CN103579261B (zh) | 一种cmos图像传感器及其制备方法 | |
| CN104637959B (zh) | 半导体感光器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20201202 Address after: 323000 Room 307, Block B, 268 Shiniu Road, Nanmingshan Street, Liandu District, Lishui City, Zhejiang Province Patentee after: Zhejiang Core Microelectronics Co.,Ltd. Address before: 201203 Shanghai City, Pudong New Area Zhangjiang hi tech park long East Road No. 3000 Building No. 5 room 501B Patentee before: Lexvu Opto Microelectronics Technology (Shanghai) Ltd. |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20230307 Address after: 501B, Building 5, No. 3000, East Avenue, Pudong New Area, Shanghai, March 2012 Patentee after: LEXVU OPTO MICROELECTRONICS TECHNOLOGY (SHANGHAI) Ltd. Address before: 323000 room 307, block B, building 1, No.268 Shiniu Road, nanmingshan street, Liandu District, Lishui City, Zhejiang Province Patentee before: Zhejiang Core Microelectronics Co.,Ltd. |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20230525 Address after: 323000 room 307, block B, building 1, No.268 Shiniu Road, nanmingshan street, Liandu District, Lishui City, Zhejiang Province Patentee after: Zhejiang Core Microelectronics Co.,Ltd. Address before: 501B, Building 5, No. 3000, East Avenue, Pudong New Area, Shanghai, March 2012 Patentee before: LEXVU OPTO MICROELECTRONICS TECHNOLOGY (SHANGHAI) Ltd. |
|
| TR01 | Transfer of patent right | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: Infrared avalanche diode array device and its formation method, laser three-dimensional imaging device Granted publication date: 20180130 Pledgee: Lishui Economic Development Zone Sub branch of Bank of China Ltd. Pledgor: Zhejiang Core Microelectronics Co.,Ltd. Registration number: Y2024980019317 |
|
| PE01 | Entry into force of the registration of the contract for pledge of patent right |