CN104617119B - 兼容测距的高速cmos图像传感器像素单元及制作方法 - Google Patents
兼容测距的高速cmos图像传感器像素单元及制作方法 Download PDFInfo
- Publication number
- CN104617119B CN104617119B CN201410754322.5A CN201410754322A CN104617119B CN 104617119 B CN104617119 B CN 104617119B CN 201410754322 A CN201410754322 A CN 201410754322A CN 104617119 B CN104617119 B CN 104617119B
- Authority
- CN
- China
- Prior art keywords
- region
- transistor
- ion implanted
- symmetry axis
- implanted region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
本发明公开了一种兼容测距的高速CMOS图像传感器像素单元，包括：单晶硅衬底、在单晶硅衬底内沿对称轴对称设置的浅槽隔离区、在浅槽隔离区之间设置的感光单元和信号读出电路；其中，所述感光单元包括在浅槽隔离区之间沿对称轴对称设置的掩埋型感光二极管；信号读出电路包括在浅槽隔离区之间的两个边缘转移晶体管和两个中心转移晶体管，其中两个边缘转移晶体管沿对称轴对称设置且位于掩埋型光电二极管边缘处靠近浅槽隔离区，而两个中心转移晶体管沿对称轴对称设置且靠近对称轴；所述掩埋型感光二极管包括埋层掺杂区，且所述埋层掺杂区通过采用两次位于不同区域的离子注入实现。本发明可以提高感光区域光生电荷转移的速度。
Description
技术领域
本发明涉及一种互补型金属氧化物半导体(Complementary Metal-Oxide-Semiconductor,CMOS)技术领域，尤其涉及一种兼容测距的高速CMOS图像传感器像素单元及其制造方法。
背景技术
图像传感器通过将光学信号转换为电学信号，完成获取影像信息的功能。根据所采用的技术实现方式，图像传感器可以分为电荷耦合型器件(Charge Coupled Device,CCD)和CMOS图像传感器两大类。相比于CCD图像传感器，CMOS图像传感器不仅具有低功耗、低成本的优势，而且可以与超大规模数模混合CMOS集成电路相集成，因此近些年取得迅速发展。
飞行时间(Time-of-flight,TOF)测距原理与图像传感器技术相结合，产生了一种并行获取二维深度图像的方法，用于实现一种兼容测距功能的图像传感器，也被称为TOF图像传感器或者TOF相机。兼容测距的图像传感器相比于传统基于双目视觉成像系统，具有低成本、高度集成的优势，因此受到了广泛的重视。
在基于飞行时间测距的图像传感器设计中，像素单元是核心部件。根据现有基于相位采样方法的飞行时间测距原理，像素曝光产生的光生电荷需要在几纳秒的时间内完成电荷转移。目前已有多种基于CCD或CMOS技术方案实现的距离图像传感器像素结构被提出，在CCD或CMOS距离图像传感器构成的距离成像系统中，通常包含波长范围在850nm～950nm的近红外LED或激光光源，光源通常由频率为5～30MHz的周期脉冲信号调制，CCD或CMOS距离传感器通过采样反射信号，计算发射光与反射光之间的相位差或延时，进而推测出反射点与像素之间的距离。现有技术中已有单抽头、两抽头、四抽头和分割化像素结构被提出，可用于实现光生电荷的快速导出，满足测距成像原理对电荷导出速度的要求。
现有技术虽然已可以实现兼容测距的图像成像，但是在兼容测距功能的基础上仍有待于提高普通成像模式的成像速率。具有兼容深度图像探测功能的高速图像传感器在高速目标识别和高速目标跟踪等特殊应用领域具有重要应用价值，因此设计一种兼容测距的高速图像传感器像素单元具有重要意义。
发明内容
本发明的主要目的是在掩埋型CMOS图像传感器技术基础上，提供一种支持快速转移光电二极管感光区域中光生电荷的图像传感器像素单元，进而实现兼容测距与普通高速成像的功能。
为达到上述目的，本发明的技术方案是这样实现的。
本发明提供了一种兼容测距的高速CMOS图像传感器像素单元，包括：单晶硅衬底(101)、在单晶硅衬底(101)内沿对称轴对称设置的浅槽隔离区(102)、在浅槽隔离区(102)之间设置的感光单元和信号读出电路；
其中，所述感光单元包括在浅槽隔离区(102)之间沿对称轴(120)对称设置的掩埋型感光二极管；
信号读出电路包括在浅槽隔离区(102)之间的两个边缘转移晶体管和两个中心转移晶体管，其中两个边缘转移晶体管沿对称轴(120)对称设置且位于掩埋型光电二极管边缘处靠近浅槽隔离区(102)，而两个中心转移晶体管沿对称轴(120)对称设置且靠近对称轴(120)；
所述掩埋型感光二极管包括埋层掺杂区，且所述埋层掺杂区通过采用两次位于不同区域的离子注入实现。
本发明还提供了一种兼容测距的CMOS图像传感器像素单元的制作方法，其包括：
步骤1：在衬底内形成沿对称轴对称分布的两个浅槽隔离区；所述对称轴位于像素结构中心；
步骤2：在衬底内两个浅槽隔离区之间形成掩埋型感光二极管埋层掺杂第一次离子注入区；所述埋层掺杂第一次离子注入区包括四部分，其中每两部分为一组沿所述对称轴对称设置，且所述四部分埋层掺杂第一次离子注入区之间具有一定间隔；
步骤3：在衬底内形成转移晶体管的阈值电压调节区，所述阈值电压调节区包括四部分，其中两部分沿所述对称轴对称且分别位于所述埋层掺杂第一次离子注入区与浅槽隔离区之间，另外两部分沿所述对称轴对称且分别位于所述埋层掺杂第一次离子注入区与所述对称轴之间；所述四部分阈值电压调节区与所述埋层掺杂第一次离子注入区之一部分重叠；
步骤4：分别在所述四部分阈值电压调节区上方形成转移晶体管的栅介质层，在栅介质层上形成栅极；
步骤5：在衬底内形成转移晶体管漏极轻掺杂区，所述漏极轻掺杂区包括三部分，其中两部分沿对称轴对称设置在浅槽隔离区与靠近浅槽隔离区的阈值电压调节区之间，另外一部分位于像素结构中心且与靠近对称轴的两阈值电压调节区相连接；
步骤6：在衬底内形成掩埋型感光二极管埋层掺杂第二次离子注入区，所述埋层掺杂第二次离子注入区包括两部分，分别位于阈值电压调节区之间并且沿对称轴对称设置，且与所述埋层掺杂第一次离子注入区部分重叠；
步骤8：形成转移晶体管栅极及栅介质层两侧的侧壁，所述侧壁覆盖转移晶体管栅极及栅介质层的侧面，并且所述转移晶体管栅极及栅介质层一侧的所述侧壁与下方的阈值电压调节区相连接，而另一侧的所述侧壁与转移晶体管漏极轻掺杂区相连接；
步骤9：在衬底内形成转移晶体管漏极扩散区和中心浮空扩散区，所述漏极扩散区包括沿中心对称轴对称设置的两部分，其一边与浅槽隔离区相连接，另一边与转移晶体管漏极轻掺杂区相连接；所述中心浮空扩散区位于像素结构中心；
步骤10：形成掩埋型感光二极管表面P型掺杂区，所述掩埋型光电二极管表面P型掺杂区完全覆盖在掩埋型光电二极管埋层掺杂第一次离子注入区和埋层掺杂第二次离子注入区位于像素结构表面的部分。
上述技术方案具有以下有益效果：
1、本发明提供的兼容测距的高速CMOS图像传感器像素单元，通过对于掩埋型感光二极管的埋层掺杂区进行两次位于不同区域的离子注入，在掩埋型感光二极管埋层掺杂区内部形成杂质浓度梯度分布，形成横向和纵向的内建电场，从而提高了光生电荷的转移速度，使图像传感器像素在兼容测距功能的同时可实现高速成像。
附图说明
图1所示为本发明提供的兼容测距的高速CMOS图像传感器像素单元的结构示意图；
图2～图10所示为本发明提供的制造兼容测距的高速CMOS图像传感器像素单元的工艺流程示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明作进一步的详细说明。
如图1所示，在本发明实施例中，本发明提供的兼容测距的高速CMOS图像传感器像素单元至少包括：单晶硅衬底101、在单晶硅衬底101内沿对称轴120对称设置的两个浅槽隔离区102、在浅槽隔离区102之间设置的感光单元和信号读出电路，所述对称轴120位于所述像素单元结构中心；其中，所述感光单元包括在浅槽隔离区102之间沿对称轴120对称设置的掩埋型感光二极管，信号读出电路包括沿对称轴120对称设置的两个边缘转移晶体管和两个中心转移晶体管，所述两个边缘转移晶体管位于掩埋型感光二极管边缘处靠近浅槽隔离区102处，所述两个中心转移晶体管靠近对称轴120，其中边缘转移晶体管的漏极扩散区110连接固定电平，中心转移晶体管的漏极扩散区复用形成中心浮空扩散区111；
所述掩埋型感光二极管包括埋层掺杂第一次离子注入区103、第二次离子注入区108，以及掩埋型感光二极管表面P型掺杂区112；所述边缘转移晶体管包括：栅极1061、栅介质层105、栅介质层以及栅极两侧的侧壁109、阈值电压调节区104、转移晶体管漏极轻掺杂区107和边缘转移晶体管的漏极扩散区110，其中边缘转移晶体管漏极扩散区110与固定电平相连；所述中心转移晶体管包括：栅极1062、栅介质层105、栅介质层以及栅极两侧的侧壁109、阈值电压调节区104、转移晶体管漏极轻掺杂区107和中心浮空扩散区111；所述两个中心转移晶体管的中心浮空扩散区111通过漏极扩散区复用形成；所述第一次离子注入区103由两个区域组成，分别在第二次离子注入区108的两侧，其中每个区域的一部分与所述转移晶体管的栅极1061、1062及其栅介质层105下方部分重叠，每个区域的另一部分与所述第二次离子注入区108部分重叠，所述第二次离子注入区108完全覆盖所述掩埋型感光二极管下方；
所述第一次离子注入区103采用低注入能量、高注入剂量的杂质注入，所述第二次离子注入区108采用高注入能量、低注入剂量的杂质注入。
所述第一次离子注入区103在栅介质层105及栅极1061、1062形成之前进行离子注入，与所述转移晶体管的栅极1061、1062及其栅介质层105下方部分重叠，重叠部分的长度为小于或等于0.35μm；
所述第一次离子注入区103的注入剂量范围是1.0E12～1.0E13/cm2，采用注入能量为对应于砷的50～170keV或对应磷的30～120keV；
所述第二次离子注入区108在栅介质层105及栅极1061、1062形成之后、栅极两侧侧壁109形成之前进行注入，与所述转移晶体管的栅极1061、1062及其栅介质层105下方部分重叠，重叠部分的长度为小于或等于0.35μm
所述第二次离子注入区108的注入剂量范围是5.0E11～5.0E12/cm2，采用注入能量为对应于砷的100～350keV或对应磷的50～250keV。
所述单晶硅衬底采用P型衬底或P型外延薄膜硅片；
所述掩埋型感光二极管埋层掺杂区的导电类型为N型；
所述阈值电压调节区的导电类型为P型。
在本发明实施例中，图1所示P型单晶硅衬底101掺杂浓度为5E14～5E15/cm2，浅槽隔离区102位于P型单晶硅衬底101内部，采用浅沟槽隔离(STI)技术使用SiO2材料或SiO2与SiN的复合材料隔离。
在本发明实施例中，所述掩埋型感光二极管埋层掺杂的第一次离子注入区103的一部分与转移晶体管的栅极1061或1062及其栅介质层105下方部分重叠，重叠区域沿沟道长度方向的长度为小于或等于0.35μm，所述掩埋型感光二极管埋层掺杂的第一次离子注入区103的另一部分与所述掩埋型感光二极管埋层掺杂的第二次离子注入区108部分重叠，重叠部分沿沟道长度方向的长度为小于或等于7.5μm；所述掩埋型感光二极管埋层掺杂的第二次离子注入区108完全覆盖掩埋型感光二极管下方；通过优化所述掩埋型感光二极管埋层掺杂的第一次离子注入区103的结构和工艺，可以减少感光二极管与转移晶体管之间的电荷势垒，从而减少残像，通过优化所述掩埋型感光二极管埋层掺杂的第二次离子注入区108的结构和工艺，可以在感光二极管的感光单元形成方向指向埋层掺杂的第一次离子注入区103的内建电场，从而达到提高光生电荷转移速度的目的。
在本发明实施例中，所述掩埋型感光二极管表面P型掺杂区112与边缘转移晶体管和中心转移晶体管的栅极侧壁109相连接，所述掩埋型感光二极管表面P型掺杂区112的长度需保证完全覆盖掩埋型感光二极管埋层掺杂离子注入区103和108位于像素结构表面的部分，使得感光二极管内的光生电荷避免与P型单晶硅衬底101表面接触，具有钉扎P型单晶硅衬底101表面电荷的作用，从而减少感光二极管的漏电，减小暗电流。
在本发明实施例中，图1所示的转移晶体管的栅介质层105采用热氧化的方法形成，采用材料为SiO2或SiON；所述栅介质层105上方的栅极1061和1062采用化学气相淀积的方法形成，采用材料为多晶硅；所述栅介质层105及栅极1061和1062两侧的侧壁109采用淀积和回刻蚀的方法形成，采用材料为SiO2和SiN复合层。
在本发明实施例中，所述边缘转移晶体管和中心转移晶体管的所述阈值电压调节区104完全覆盖所述边缘转移晶体和中心转移晶体管下方；所述转移晶体管的阈值电压调节区内含有杂质，该杂质在沿沟道长度方向上具有不同的浓度分布，具体为：在靠近掩埋型感光二极管一侧的阈值电压调节区104内的杂质浓度高于在靠近转移晶体管漏极扩散区一侧的阈值电压调节区104的浓度。这种方法通过在转移晶体管下方沟道处形成一定杂质浓度梯度，形成了一定的电势梯度，这样，在转移晶体管关断时，转移晶体管沟道内的电荷就不再平均地向沟道两侧转移，而是绝大部分流向漏极扩散区，这样就减少了转移晶体管栅极下方沟道内的电荷向掩埋型感光二极管的反弹，减少了掩埋型感光二极管内的电荷残余，因此减少了残像，提高了成像质量。所述转移晶体管漏极轻掺杂区107与栅介质层105及栅极1061或1062的下方区域相连接，所述转移晶体管漏极扩散区110与栅极侧壁109相连接，所述轻掺杂区107具有防止MOS晶体管热载流子效应的作用，所述中心转移晶体管漏极扩散区的面积和掺杂浓度决定了中心浮空扩散区111的电容，对图像传感器的转换增益有影响。
基于图1所示的兼容测距的高速CMOS图像传感器像素单元，下面给出制造该像素单元的工艺流程，如图2～图10所示，具体包括步骤：
步骤1：如图2所示，首先提供P型单晶硅衬底101，P型单晶硅衬底101厚度为1～10μm，掺杂浓度为5E14～5E15/cm2，然后在P型单晶硅衬底内形成沿对称轴120对称设置的长条形浅槽隔离区102，浅槽隔离区102采用浅沟槽隔离(STI)技术形成，所采用的材料为SiO2或SiN。如图2所示，虚线部分是版图设计时设置转移晶体管栅极1061、1062及栅介质层105的区域，为了接下来几个步骤的表述方便，在栅极1061、1062及栅介质层105形成之前以虚线框的形式给定了转移晶体管栅极1061、1062及栅介质层105的位置。
步骤2：如图3所示，采用掩膜板和离子注入技术形成掩埋型感光二极管埋层掺杂第一次离子注入区103，每个掩埋型感光二极管包括两个第一次离子注入区103，分布在掩埋型感光二极管下方的两侧；所述掩埋型感光二极管埋层掺杂第一次离子注入区103采用离子注入技术注入N型杂质，注入剂量为1.0E12～1.0E13/cm2，可以用注入能量为30～120keV的磷，也可以用注入能量为50～170keV的砷；版图设计时，所述掩埋型感光二极管埋层掺杂第一次离子注入区103与栅极1061、1062及栅介质层105下方的重叠部分沿沟道长度方向的长度为小于或等于0.35μm，所述沟道长度方向为图示中垂直于所述对称轴120的水平方向。
步骤3：如图4所示，采用掩膜板和离子注入技术形成转移晶体管的阈值电压调节区104，其完全覆盖转移晶体管的下方区域，且覆盖部分第一次离子注入区103；阈值电压调节区104采用离子注入技术注入P型杂质形成，剂量为5.0E11～1.0E13/cm2，可以用注入能量为2～30keV的硼，也可以用注入能量为10～55keV的BF2；版图设计时，阈值电压调节区104的长度需保证考虑工艺制作偏差量后仍能完全覆盖转移晶体管栅极1061、1062及栅介质层105下方。
步骤4：如图5所示，在所述阈值电压调节区104上方形成转移晶体管的栅介质层105和栅极1061、1062，所述栅介质层105采用热氧化方法形成，材料为SiO2或SiON；所述栅极1061、1062在栅介质层105上方，采用淀积多晶硅形成，最后采用掩膜板和刻蚀技术形成栅极。
步骤5：如图6所示，用CMOS标准光刻和离子注入技术形成转移晶体管漏极轻掺杂区107，其中每个边缘转移晶体管形成一个漏极轻掺杂区107，而两个中心转移晶体管共用一个漏极轻掺杂区107，所述边缘转移晶体管漏极轻掺杂区107的一侧与所述阈值电压调节区104部分重叠，且重叠部分位于所述栅介质层及栅极一侧的侧壁下方，另一侧与所述浅槽隔离区102连接，中心转移晶体管共用的漏极轻掺杂区107位于两阈值电压调节区104之间的像素结构中心，且分别与所述两阈值电压调节区104部分重叠，重叠部分位于所述栅介质层及栅极一侧的侧壁下方；版图设计时，漏极轻掺杂区107完全覆盖转移晶体管漏极区，所述漏极轻掺杂区107与标准CMOS工艺漏极轻掺杂兼容，这里不再详述。
步骤6：如图7所示，采用掩膜板和离子注入技术形成掩埋型感光二极管埋层掺杂第二次离子注入区108，埋层掺杂第二次离子注入区108完全覆盖所述掩埋型感光二极管下方，且与两侧的第一次离子注入区103部分重叠；所述掩埋型感光二极管埋层掺杂第二次离子注入区108采用离子注入技术注入N型杂质，注入剂量为5.0E11～5.0E12/cm2，可以用能量为50～250keV的磷，也可以用100～350keV的砷；版图设计时，所述埋层掺杂第二次离子注入区108与埋层掺杂第一次离子注入区103部分重叠，重叠部分沿沟道长度方向的长度为小于或等于7.5μm。
步骤7：如图8所示，用标准CMOS工艺中的淀积和回刻蚀的方法形成转移晶体管多晶硅栅极1061、1062及栅介质层105两侧的侧壁109，所述侧壁109可以采用ONO(SiO2-SiN-SiO2)的复合层结构。
步骤8：如图9所示，用CMOS标准光刻和离子注入技术形成边缘转移晶体管漏极扩散区110和中心转移晶体管中心浮空扩散区111，所述边缘转移晶体管漏极扩散区110一侧与浅槽隔离区102连接，另一侧与所述边缘转移晶体管漏极轻掺杂区107部分重叠；所述中心浮空扩散区111在所述中心转移晶体管漏极轻掺杂区107的中间位置；版图设计时，边缘转移晶体管漏极扩散区110和中心浮空扩散区111完全覆盖转移晶体管漏极，所述边缘转移晶体管漏极扩散区110和中心浮空扩散区与标准CMOS工艺漏极重掺杂兼容，这里不再详述。
步骤9：如图10所示，采用掩膜板和离子注入技术形成掩埋型感光二极管表面P型掺杂区112，所述掩埋型感光二极管表面P型掺杂区112采用离子注入技术注入P型杂质，注入剂量为5.0E12～1.0E14/cm2，可以用注入能量为2～25keV的硼，也可以用注入能量为10～55keV的BF2，还可以用15～60keV的铟；它的目的是使得掩埋型感光二极管光生电荷避免与P型单晶硅衬底101表面接触，减小掩埋型感光二极管漏电。版图设计时所述掩埋型感光二极管表面P型掺杂区112一部分与边缘转移晶体管栅极1061及栅介质层105下方的阈值电压调节区104相连接，另一部分与中心转移晶体管栅极1062及栅介质层105下方的阈值电压调节区104相连接，完全覆盖掩埋型感光二极管的埋层掺杂注入区103和108位于像素结构表面的部分。
可选地，步骤1中的单晶硅衬底101可以采用外延技术在硅片上外延P型薄膜硅片实现，所述外延薄膜硅片厚度为1～10μm、掺杂浓度为5E14～5E15/cm2。
通过以上步骤可以制造出一种兼容测距的高速CMOS图像传感器像素单元，通过对于掩埋型光电二极管的埋层掺杂区进行两次离子注入，在所述掩埋型感光二极管内部形成了横向和纵向内建电场，从而加快了掩埋型感光二极管内部光生电荷向中心浮空扩散区111和边缘转移晶体管漏极扩散区110转移的速度，从而实现兼容测距的高速CMOS成像功能。
本发明提出的上述图像传感器像素单元按照一维或二维的方式可排列形成光感测阵列，通过在所述中心浮空扩散区111收集光生电荷获得距离成像和/或普通高速成像。
在距离成像模式下，需要配合使用受周期脉冲信号调制的LED或激光光源，典型的光波长范围为850nm～950nm，典型的调制脉冲信号频率为5～30MHz，同时需要对所述图像传感器像素单元边缘转移晶体管的栅极1061和中心转移晶体管的栅极1062施加具有和调制脉冲信号相同频率的同步选通信号，其中施加在中心转移晶体管栅极1062的信号分别具有0°、90°、180°、270°或者0°、180°相位偏移，施加在边缘转移晶体管栅极1061的信号和施加在中心转移晶体管栅极1062的信号相互反向。基于现有TOF测距原理，可以根据采样信号计算出图像传感器像素单元距离成像目标的距离。在普通成像模式下，在边缘转移晶体管栅极1061施加的选通信号用于复位掩埋型感光二极管的感光区域，经过一段曝光时间之后，在中心转移晶体管栅极1062施加的选通信号用于快速导出掩埋型感光二极管感光区域内的光生电荷，从而实现高速成像，其中，控制图像传感器像素单元实现曝光成像的时序模式为滚动曝光模式。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (8)
1.一种兼容测距的高速CMOS图像传感器像素单元，包括：单晶硅衬底(101)、在单晶硅衬底(101)内沿对称轴对称设置的浅槽隔离区(102)、在浅槽隔离区(102)之间设置的感光单元和信号读出电路；
其中，所述感光单元包括在浅槽隔离区(102)之间沿对称轴(120)对称设置的掩埋型感光二极管；
信号读出电路包括在浅槽隔离区(102)之间的两个边缘转移晶体管和两个中心转移晶体管，其中两个边缘转移晶体管沿对称轴(120)对称设置且位于掩埋型光电二极管边缘处靠近浅槽隔离区(102)，而两个中心转移晶体管沿对称轴(120)对称设置且靠近对称轴(120)；
所述掩埋型感光二极管包括埋层掺杂区，且所述埋层掺杂区通过采用两次位于不同区域的离子注入实现；
其中，所述埋层掺杂区包括第一次离子注入区(103)和第二次离子注入区(108)，所述第一次离子注入区(103)由两个区域组成，分别在第二次离子注入区(108)的两侧，其中所述第一次离子注入区(103)每个区域的一部分与所述边缘转移晶体管或中心转移晶体管的下方部分重叠，而所述第一次离子注入区(103)每个区域的另一部分与所述第二次离子注入区(108)部分重叠，所述第二次离子注入区(108)完全覆盖所述掩埋型感光二极管下方；
所述第一次离子注入区(103)的注入剂量范围是1.0E12～1.0E13/cm2，采用注入能量为对应于砷的50～170keV或对应磷的30～120keV；所述第二次离子注入区(108)的注入剂量范围是5.0E11～5.0E12/cm2，采用注入能量为对应于砷的100～350keV或对应磷的50～250keV；
其中，在距离成像模式下，对所述图像传感器像素单元边缘转移晶体管的栅极(1061)和中心转移晶体管的栅极(1062)施加具有和调制脉冲信号相同频率的同步选通信号，其中施加在中心转移晶体管栅极(1062)的信号分别具有0°、180°相位偏移，施加在边缘转移晶体管栅极(1061)的信号和施加在中心转移晶体管栅极(1062)的信号相互反向。
2.如权利要求1所述的高速CMOS图像传感器像素单元，其中，所述第一次离子注入区(103)采用低注入能量、高注入剂量的杂质注入，所述第二次离子注入区(108)采用高注入能量、低注入剂量的杂质注入。
3.如权利要求1所述的高速CMOS图像传感器像素单元，其中，所述第一次离子注入区(103)在边缘转移晶体管和中心转移晶体管形成之前进行离子注入，与所述边缘转移晶体管或中心转移晶体管下方重叠部分的长度为小于或等于0.35μm。
4.如权利要求1所述的高速CMOS图像传感器像素单元，其中，所述中心转移晶体管分别包括栅介质层、栅极、栅介质层以及栅极两侧的侧壁、阈值电压调节区、漏极轻掺杂区和中心浮空扩散区，所述边缘转移晶体管分别包括栅介质层、栅极、栅介质层以及栅极两侧的侧壁、阈值电压调节区、漏极轻掺杂区和漏极扩散区。
5.如权利要求4所述的高速CMOS图像传感器像素单元，其中，所述第二次离子注入区(108)在边缘转移晶体管和中心转移晶体管的栅介质层和栅极形成之后、栅介质层及栅极两侧的侧壁形成之前进行注入，与所述边缘转移晶体管和中心转移晶体管下方重叠部分的长度为小于或等于0.35μm。
6.如权利要求4所述的图像传感器像素单元，其中所述阈值电压调节区完全覆盖所述边缘转移晶体管和所述中心转移晶体管的下方，所述阈值电压调节区内含有杂质，该杂质在沿沟道长度方向上具有不同的浓度分布，具体为：在靠近掩埋型感光二极管一侧的阈值电压调节区内的杂质浓度高于在靠近边缘转移晶体管或中心转移晶体管漏极轻掺杂区一侧的阈值电压调节区的浓度。
7.如权利要求5至6任一项所述的高速CMOS图像传感器像素单元，其中，所述图像传感器像素单元按照一维或二维的方式排列成光感测阵列，通过在所述中心浮空扩散区收集光生电荷获得距离成像和/或普通高速成像。
8.一种如权利要求1-6任一项中所述的兼容测距的CMOS图像传感器像素单元的制作方法，其包括：
步骤1：在衬底内形成沿对称轴对称分布的两个浅槽隔离区；所述对称轴位于像素结构中心；
步骤2：在衬底内两个浅槽隔离区之间形成掩埋型感光二极管埋层掺杂第一次离子注入区；所述埋层掺杂第一次离子注入区包括四部分，其中每两部分为一组沿所述对称轴对称设置，且所述四部分埋层掺杂第一次离子注入区之间具有一定间隔；
步骤3：在衬底内形成转移晶体管的阈值电压调节区，所述阈值电压调节区包括四部分，其中两部分沿所述对称轴对称且分别位于所述埋层掺杂第一次离子注入区与浅槽隔离区之间，另外两部分沿所述对称轴对称且分别位于所述埋层掺杂第一次离子注入区与所述对称轴之间；所述四部分阈值电压调节区与所述埋层掺杂第一次离子注入区之一部分重叠；
步骤4：分别在所述四部分阈值电压调节区上方形成转移晶体管的栅介质层，在栅介质层上形成栅极；
步骤5：在衬底内形成转移晶体管漏极轻掺杂区，所述漏极轻掺杂区包括三部分，其中两部分沿对称轴对称设置在浅槽隔离区与靠近浅槽隔离区的阈值电压调节区之间，另外一部分位于像素结构中心且与靠近对称轴的两阈值电压调节区相连接；
步骤6：在衬底内形成掩埋型感光二极管埋层掺杂第二次离子注入区，所述埋层掺杂第二次离子注入区包括两部分，分别位于阈值电压调节区之间并且沿对称轴对称设置，且与所述埋层掺杂第一次离子注入区部分重叠；
步骤8：形成转移晶体管栅极及栅介质层两侧的侧壁，所述侧壁覆盖转移晶体管栅极及栅介质层的侧面，并且所述转移晶体管栅极及栅介质层一侧的所述侧壁与下方的阈值电压调节区相连接，而另一侧的所述侧壁与转移晶体管漏极轻掺杂区相连接；
步骤9：在衬底内形成转移晶体管漏极扩散区和中心浮空扩散区，所述漏极扩散区包括沿中心对称轴对称设置的两部分，其一边与浅槽隔离区相连接，另一边与转移晶体管漏极轻掺杂区相连接；所述中心浮空扩散区位于像素结构中心；
步骤10：形成掩埋型感光二极管表面P型掺杂区，所述掩埋型光电二极管表面P型掺杂区完全覆盖在掩埋型光电二极管埋层掺杂第一次离子注入区和埋层掺杂第二次离子注入区位于像素结构表面的部分；
其中，所述第一次离子注入区(103)的注入剂量范围是1.0E12～1.0E13/cm2，采用注入能量为对应于砷的50～170keV或对应磷的30～120keV；所述第二次离子注入区(108)的注入剂量范围是5.0E11～5.0E12/cm2，采用注入能量为对应于砷的100～350keV或对应磷的50～250keV。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410754322.5A CN104617119B (zh) | 2014-12-10 | 2014-12-10 | 兼容测距的高速cmos图像传感器像素单元及制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410754322.5A CN104617119B (zh) | 2014-12-10 | 2014-12-10 | 兼容测距的高速cmos图像传感器像素单元及制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104617119A CN104617119A (zh) | 2015-05-13 |
| CN104617119B true CN104617119B (zh) | 2017-12-22 |
Family
ID=53151485
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410754322.5A Active CN104617119B (zh) | 2014-12-10 | 2014-12-10 | 兼容测距的高速cmos图像传感器像素单元及制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104617119B (zh) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106328663A (zh) * | 2015-07-10 | 2017-01-11 | 中芯国际集成电路制造(上海)有限公司 | 一种cmos图像传感器及其制作方法 |
| US10254389B2 (en) | 2015-11-06 | 2019-04-09 | Artilux Corporation | High-speed light sensing apparatus |
| US10418407B2 (en) | 2015-11-06 | 2019-09-17 | Artilux, Inc. | High-speed light sensing apparatus III |
| US10886309B2 (en) | 2015-11-06 | 2021-01-05 | Artilux, Inc. | High-speed light sensing apparatus II |
| US11105928B2 (en) | 2018-02-23 | 2021-08-31 | Artilux, Inc. | Light-sensing apparatus and light-sensing method thereof |
| CN110557582B (zh) * | 2018-06-19 | 2021-09-17 | 思特威(上海)电子科技股份有限公司 | 基于tof的3d成像图像传感器像素电路及测距系统 |
| CN112292761A (zh) * | 2018-08-20 | 2021-01-29 | 宁波飞芯电子科技有限公司 | 光电二极管以及制造方法、传感器、传感阵列 |
| US11574942B2 (en) | 2018-12-12 | 2023-02-07 | Artilux, Inc. | Semiconductor device with low dark noise |
| CN116504856A (zh) | 2019-08-28 | 2023-07-28 | 光程研创股份有限公司 | 具有低暗电流的光侦测装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102544041A (zh) * | 2012-01-17 | 2012-07-04 | 中国科学院半导体研究所 | Cmos图像传感器的像素单元及其制作方法 |
| CN102544042A (zh) * | 2012-01-17 | 2012-07-04 | 中国科学院半导体研究所 | 高速cmos图像传感器的像素单元及其制作方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4832541B2 (ja) * | 2009-03-17 | 2011-12-07 | シャープ株式会社 | 固体撮像素子および電子情報機器 |
-
2014
- 2014-12-10 CN CN201410754322.5A patent/CN104617119B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102544041A (zh) * | 2012-01-17 | 2012-07-04 | 中国科学院半导体研究所 | Cmos图像传感器的像素单元及其制作方法 |
| CN102544042A (zh) * | 2012-01-17 | 2012-07-04 | 中国科学院半导体研究所 | 高速cmos图像传感器的像素单元及其制作方法 |
Non-Patent Citations (1)
| Title |
|---|
| A reconfigurable 256×256 image sensor controller that is compatible for depth measurement;陈哲等;《Journal of Semiconductors》;20141031;第35卷(第10期);第105007-1至105007-5页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104617119A (zh) | 2015-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104617119B (zh) | 兼容测距的高速cmos图像传感器像素单元及制作方法 | |
| CN104505394B (zh) | 兼容测距的cmos图像传感器像素单元及其制作方法 | |
| US6894265B2 (en) | Vertical color filter sensor group and semiconductor integrated circuit fabrication method for fabricating same | |
| US6841816B2 (en) | Vertical color filter sensor group with non-sensor filter and method for fabricating such a sensor group | |
| US20040178463A1 (en) | Vertical color filter sensor group with carrier-collection elements of different size and method for fabricating such a sensor group | |
| EP2866260B1 (en) | Solid-state imaging apparatus, method for manufacturing the same, and imaging system | |
| US6914314B2 (en) | Vertical color filter sensor group including semiconductor other than crystalline silicon and method for fabricating same | |
| CN102544041B (zh) | Cmos图像传感器的像素单元及其制作方法 | |
| US7964928B2 (en) | Photodetector with an improved resolution | |
| CN102544042B (zh) | 高速cmos图像传感器的像素单元及其制作方法 | |
| CN100517651C (zh) | Cmos图像传感器的像素单元的形成方法 | |
| CN104659040A (zh) | 一种全隔离背照式图像传感器及其制造方法 | |
| CN104112782A (zh) | 一种抗串扰倒u型埋层光电二极管及生成方法 | |
| CN104752341B (zh) | 红外雪崩二极管阵列装置及形成方法、激光三维成像装置 | |
| CN100573907C (zh) | 垂直滤色片传感器组及其制造所用的半导体集成电路制造方法 | |
| WO2005119791A1 (en) | Vertical color filter sensor group with carrier-collector elements | |
| CN100505321C (zh) | 含非晶硅半导体的垂直滤色片传感器组及其制造方法 | |
| CN1943041B (zh) | 垂直的滤色片传感器组 | |
| CN104269419B (zh) | 图像传感器及其形成方法 | |
| CN103268880A (zh) | 像素单元的制作方法和图像传感器的制作方法 | |
| CN104332481B (zh) | 图像传感器及其形成方法 | |
| US20120153422A1 (en) | Imaging Device with Filtering of the Infrared Radiation | |
| US20220367532A1 (en) | INDIRECT TIME-OF-FLIGHT (ToF) PIXEL STRUCTURE | |
| JP5369168B2 (ja) | 垂直に積層したセンサーを含む感光性センサー群 | |
| CN116666481A (zh) | Spad图像传感器件及制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |