CN103268880A

CN103268880A - 像素单元的制作方法和图像传感器的制作方法

Info

Publication number: CN103268880A
Application number: CN2013101997709A
Authority: CN
Inventors: 饶金华; 孙玉红; 张克云
Original assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Current assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date: 2013-05-24
Filing date: 2013-05-24
Publication date: 2013-08-28

Abstract

像素单元的制作方法和图像传感器的制作方法。像素单元的制作方法包括：提供包括光电二极管区域和晶体管区域的第一导电类型的半导体基体，光电二极管区域包括第一区域以及位于晶体管区域和第一区域之间的第二区域，晶体管区域上形成有栅极结构；在半导体基体和栅极结构上形成光刻胶层；图形化光刻胶层，至暴露第二区域，剩余的光刻胶层作为第一光刻图形；以第一光刻图形为掩模，进行第一离子注入；图形化第一光刻图形，至完全暴露出光电二极管区域，剩余的第一光刻图形作为第二光刻图形；以第二光刻图形为掩模，进行第二离子注入；去除第二光刻图形。本发明在消除图像残留现象的同时简化像素单元和图像传感器的制作工艺。

Description

像素单元的制作方法和图像传感器的制作方法

技术领域

本发明涉及图像传感器领域，尤其涉及一种像素单元的制作方法和图像传感器的制作方法。

背景技术

图像传感器分为互补金属氧化物(CMOS)图像传感器和电荷耦合器件（CCD）图像传感器，通常用于将光学信号转化为相应的电信号。CCD图像传感器的优点是对光线敏感度较高，噪声小，但是CCD图像传感器与其他器件的集成比较困难，而且CCD图像传感器的功耗较高。相比之下，CMOS图像传感器具有工艺简单、易与其他器件集成、体积小、重量轻、功耗小、成本低等优点。目前CMOS图像传感器已经广泛应用于静态数码相机、照相手机、数码摄像机、医疗用摄像装置（例如胃镜）、车用摄像装置等。

CMOS图像传感器的基本感光单元被称为像素单元，所述像素单元包含光电二极管（Photodiode，简称为PD）和与所述光电二极管相连的晶体管。其中，可在P型阱区中形成N型掺杂区，N型掺杂区与P型阱区形成一PN结作为一光电二极管；所述晶体管可包括一用作传输管的NMOS晶体管。

然而，现有图像传感器容易产生图像残留（image lag）的现象。图像残留的现象是：上一次成像的信号没有完全传输出去，残留在像素单元中，并叠加到下一次的图像中，造成成像失真。造成图像残留的一个重要因素是电势分布。成像过程中，需要将电子从光电二极管传输到浮置扩散区（FloatingDiffusion，简称为FD），如果从光电二极管到浮置扩散区方向上电势成梯度分布，电子能顺畅地传输到浮置扩散区，然后作为信号被读出。如果在这个方向上电势不是成梯度分布，即传输方向上存在势垒，则电子不能完全传输出去，会有部分电子残留在光电二极管中，造成图像残留。

如图1所示，为了消除上述原因导致的图像传感器的图像残留现象，现有工艺提供了一种图像传感器中像素单元的形成方法，包括：

提供P型的半导体基体100，并在所述半导体基体100中形成有用于分割不同像素单元的隔离结构102，相邻隔离结构102之间的半导体基体100用于形成一像素单元，相邻隔离结构102之间的半导体基体100包括光电二极管区域I和晶体管区域II，所述光电二极管区域I包括第一区域I₁以及位于所述晶体管区域II和第一区域I₁之间的第二区域I₂；

在所述晶体管区域II上形成栅极结构108，所述栅极结构108包括位于半导体基体100上的栅介质层108a和位于栅介质层108a上的栅极108b；

在所述半导体基体100和栅极结构108上形成暴露出所述第二区域I₂的第一光刻图形（图未示）；

以所述第一光刻图形为掩模，进行第一离子注入；

去除所述第一光刻图形；

在所述半导体基体100和栅极结构108上形成暴露出光电二极管区域II的第二光刻图形（图未示）；

以所述第二光刻图形为掩模，进行第二离子注入，在所述第一区域I₁中形成N型的第一掺杂区104且在所述第二区域I₂中形成N型的第二掺杂区106；

去除所述第二光刻图形。

上述工艺形成的像素单元包括：P型的半导体基体100；形成于半导体基体100中的隔离结构102；位于相邻隔离结构102之间半导体基体100中N型的第一掺杂区104和N型的第二掺杂区106，所述第一掺杂区104中N型掺杂离子的浓度小于第二掺杂区106中N型掺杂离子的浓度；栅极结构108，位于靠近第二掺杂区106一侧的半导体基体100上，所述栅极结构108包括位于半导体基体100上的栅介质层108a和位于所述栅介质层108a上的栅极108b。其中，所述第一掺杂区104和第二掺杂区106与半导体基体100形成PN结作为一个光电二极管；所述栅极结构108作为与所述光电二极管相连的传输管的栅极结构。

图1中像素单元沿图1中NN方向各区域的电势示意图如图2所示，与第一掺杂区104各位置对应的电势为第一电势线11，与第二掺杂区106各位置对应的电势为第二电势线12，晶体管区域II各位置对应的电势为第三电势线13。由于第一掺杂区104中N型掺杂离子的浓度小于第二掺杂区106中N型掺杂离子的浓度，图2中第二掺杂区106各位置对应的电势高于第一掺杂区104各位置对应的电势，第一掺杂区104与第二掺杂区106之间形成梯度电势，使电子在第一掺杂区104和第二掺杂区106中传输时的速度较快。

图2同时还示出了光电二极管中第一掺杂区104和第二掺杂区106中掺杂离子浓度相等（即省略上述工艺中第一离子注入的步骤）时，第一掺杂区104和第二掺杂区106各位置的电势。此时，与第一掺杂区104各位置对应的电势为第一电势线11，与第二掺杂区106各位置对应的电势为第四电势线14，晶体管区域II各位置对应的电势为第三电势线13。此时，第一掺杂区104与第二掺杂区106之间无法形成梯度电势，电子在第一掺杂区104和第二掺杂区106中传输时速度较慢。由此可知，图1中像素单元在完成一次光信号的采集与传输时，提高了电子传输效率，消除了图像传感器的图像残留现象。

更多关于图像传感器的技术可以参考公告号为CN1812112C的中国专利。

然而，通过上述工艺制作像素单元时工艺复杂，需进行多次光刻图形的形成和去除工艺，图像传感器的制作成本高，制作周期长。

发明内容

本发明解决的问题是提供一种像素单元的制作方法和图像传感器的制作方法，在消除图像传感器图像残留现象的前提下，简化像素单元和图像传感器的制作工艺，降低像素单元和图像传感器的制作成本。

为解决上述问题，本发明提供一种像素单元的制作方法，包括：

提供半导体基体，所述半导体基体包括光电二极管区域和晶体管区域，所述光电二极管区域包括第一区域以及位于所述晶体管区域和第一区域之间的第二区域，所述晶体管区域上形成有栅极结构，所述半导体基体的导电类型为第一导电类型；

在所述半导体基体和所述栅极结构上形成光刻胶层；

图形化所述光刻胶层，至暴露所述第二区域，剩余的所述光刻胶层作为第一光刻图形；

以所述第一光刻图形为掩模，进行第一离子注入；

图形化所述第一光刻图形，至完全暴露出所述光电二极管区域，剩余的所述第一光刻图形作为第二光刻图形；

以所述第二光刻图形为掩模，进行第二离子注入，在所述第一区域中形成第一掺杂区且在所述第二区域中形成第二掺杂区，进行第二离子注入和第一离子注入的掺杂离子的导电类型为第二导电类型，所述第一导电类型与所述第二导电类型不同；

去除所述第二光刻图形。

可选的，图形化所述光刻胶层的方法为曝光和显影工艺。

可选的，图形化所述第一光刻图形的方法为灰化工艺。

可选的，所述第一区域和第二区域的面积比为1:3～3:1。

可选的，进行所述第一离子注入时掺杂离子的浓度为1.0E11atom/cm²～5.0E13atom/cm²，进行所述第二离子注入时掺杂离子的浓度为1.0E11atom/cm²～5.0E13atom/cm²。

可选的，所述第一导电类型为P型；所述第二导电类型为N型。

可选的，所述第一离子注入和第二离子注入的掺杂离子为磷离子，进行第一离子注入的能量小于200KeV，进行第二离子注入的能量小于200KeV。

可选的，所述第一离子注入和第二离子注入的掺杂离子为砷离子，进行第一离子注入和第二离子注入的能量小于300KeV，进行第二离子注入的能量小于300KeV。

可选的，所述第一导电类型为N型；所述第二导电类型为P型。

本发明还提供了一种图像传感器的制作方法，所述图像传感器包括像素单元，采用上述的像素单元的制作方法制作所述像素单元。

与现有技术相比，本发明的技术方案具有以下优点：

在形成暴露出第二区域的第一光刻图形，以及以第一光刻图形为掩模，进行第一离子注入之后，图形化所述第一光刻图形，形成暴露出光电传感器区域的第二光刻图形；然后，以第二光刻图形为掩模，进行第二离子注入，在第一区域中形成第一掺杂区且在第二区域中形成第二掺杂区，进而形成了像素单元中的光电二极管。由于对第一区域只进行第二离子注入，对第二区域进行第一离子注入和第二离子注入，第二掺杂区的电势要高于第一掺杂区。因此，在光电二极管到浮置扩散区方向上形成明显的电势梯度，消除势垒，电子能完全、快速地传输到浮置扩散区，然后作为信号被读出，因此不会有图像残留现象。并且，通过图形化所述第一光刻图形，将剩余的第一光刻图形作为进行第二离子注入掩模的第二光刻图形，节约了像素单元的制作成本，缩短了像素单元的制作周期，制作效率高。

附图说明

图1是现有技术图像传感器一像素单元实施例的示意图；

图2是图1中像素单元沿图1中NN方向各区域的电势示意图；

图3～图7是本发明像素单元的制作方法一个实施例的示意图。

具体实施方式

正如背景部分所述，为了提高电子在光电二极管区域中的传输速度，消除图像传感器的图像残留现象，现有工艺在第一导电类型的半导体基体中形成两个第二导电类型的掺杂区，即第一掺杂区和位于第一掺杂区和晶体管区域之间的第二掺杂区，并使第二掺杂区中掺杂离子浓度大于第一掺杂区中掺杂离子的浓度，以使第一掺杂区和第二掺杂区之间形成梯度电势，达到提高电子在第一掺杂区和第二掺杂区中传输速度的目的。然而，现有工艺在形成上述图像单元中的第一掺杂区和第二掺杂区时，需进行两次光刻图形的形成和去除工艺，像素单元的制作成本高、制作周期长。

发明人经过研究发现，在形成上述导电类型相同、掺杂离子浓度不同的第一掺杂区和第二掺杂区时，可在半导体基体和栅极结构上形成光刻胶层之后，先形成暴露出第二区域的第一光刻图形，并以第一光刻图形为掩模，进行第一离子注入；再图形化所述第一光刻图形，形成暴露出第一区域和第二区域的第二光刻图形，并以第二光刻图形为掩模，进行第二离子注入，在第一区域中形成第一掺杂区且在第二区域中形成第二掺杂区。由于对第二区域进行了两次离子注入，而对第一区域仅进行了一次离子注入，且两次离子注入的掺杂离子的导电类型相同，使所形成第一掺杂区和第二掺杂区的导电类型相同，且第二掺杂区中掺杂离子的浓度大于第一掺杂区中离子注入的浓度，在光电二极管到浮置扩散区方向上形成明显的电势梯度，消除势垒，电子能完全、快速地传输到浮置扩散区，然后作为信号被读出，避免图像残留现象。同时，由于在像素单元制作过程中仅需进行一次光刻胶层的形成工艺，达到简化制作工艺，提高制作效率的目的。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

需要说明的是，图像传感器的像素单元包含3T或4T结构的图像传感器，本实施例仅以4T结构为例进行说明。4T结构的CMOS图像传感器包含4个晶体管，本实施例又仅以光电二极管和与光电二极管相连的传输晶体管为例进行说明，其他3个晶体管的制造方法与现有CMOS晶体管的制造方法相同。另外，现有工艺中为了简化制作像素单元的工艺，降低像素单元的制作成本，通常在同一半导体基体上制作多个相同的像素单元，且使相邻两列（或两行）像素单元的光电二极管区域相对于该两行（或两列）像素单元之间的隔离结构对称设置。下面以相对隔离结构对称的两个像素单元为例，对像素单元的制作方法进行说明。

还需要说明的是，本实施例仅以电子为载流子（即在P型的半导体基体中形成N型的掺杂区，N型的掺杂区与P型的半导体基体之间形成的PN结作为像素单元中的光电二极管）的像素单元为例，对像素单元的制作方法进行说明，而以空穴作为载流子（即在N型的半导体基体中形成P型的掺杂区，P型的掺杂区与N型的半导体基体之间形成的PN结作为像素单元中的光电二极管）的像素单元的制作方法类似，在此不再赘述。

参考图3，提供P型的半导体基体200，所述半导体基体200中形成有用于分割不同像素单元的隔离结构202，相邻隔离结构202之间的半导体基体200用于形成一个像素单元。相邻隔离结构202之间的半导体基体200包括光电二极管区域A和晶体管区域B，所述光电二极管区域A包括第一区域A₁以及位于所述晶体管区域B和第一区域A₁之间的第二区域A₂。

本实施例中，所述半导体基体200的材料为单晶硅或者锗硅，也可以是绝缘体上硅（Silicon on insulator，简称为SOI）。所述隔离结构202可为浅沟槽隔离（STI）。所述第一区域A₁与第二区域A₂的面积比为1:3～3:1。在后续工艺中，通过向第一区域A₁和第二区域A₂进行离子注入，使第一区域A₁中N型离子的浓度小于第二区域A₂中N型离子的浓度，进而使第二区域A₂中电势大于第一区域A₁中电势且小于晶体管区域B中电势，在第一区域A₁和第二区域A₂之间形成梯度电势，最终达到提高电子在第一区域A₁和第二区域A₂中传输速度的目的。具体的，可使所述第一区域A₁和第二区域A₂的长度（沿栅极结构208的长度方向L）的比值为1:3、2:3、1:1、2:1或3:1，所述第一区域A₁和第二区域A₂的宽度（与栅极结构208的长度方向L垂直）相等。

在其他实施例中，还可在晶圆上形成一P型外延层，以晶圆和P型外延层共同作为形成像素单元的半导体基体200。

继续参考图3，在所述晶体管区域B上形成传输晶体管的栅极结构208，所述栅极结构208包括位于晶体管区域B上的栅介质层208a和位于所述栅介质层208a上的栅极208b。

本实施例中，所述栅介质层208a的材料可为氧化硅。所述栅极208b的材料可为多晶硅。所述栅介质层208a和栅极208b的形成工艺为本领域技术人员所熟知，在此不再赘述。

参考图4，在所述半导体基体200和栅极结构208上形成光刻胶层210a。

本实施例中，形成光刻胶层210a的方法可为旋涂工艺，但本发明不限于此。

参考图5，图形化图4中光刻胶层210a，至暴露所述第二区域A₂，剩余的光刻胶层作为第一光刻图形210b。

本实施例中，图形化图4中光刻胶层210a的方法为曝光和显影工艺，其具体工艺为本领域技术人员所熟知，在此不再赘述。所述第一光刻图形210b的厚度等于或者略小于所述光刻胶层210a的厚度。所述第一光刻图形210b的厚度需保证在后续第一离子注入过程中不被掺杂离子穿透，避免掺杂离子通过光刻胶层的厚度而进入半导体基体200中。

继续参考图5，以所述第一光刻图形210b为掩模，进行第一离子注入，形成在第二区域A₂中形成N型掺杂区212。

本实施例中，所述第一离子注入的掺杂离子的导电类型为N型，如磷离子和砷离子的一种或其组合，掺杂离子的浓度为1.0E11atom/cm²～5.0E13atom/cm²。进行第一离子注入的能量需根据掺杂离子的种类以及第一光刻图形210b的厚度来确定，以确保掺杂离子不会穿透第一光刻图形210b，避免掺杂离子进入被第一光刻图形210b覆盖的半导体基体200内。当第一离子注入的掺杂离子为磷离子时，进行第一离子注入的能量小于200KeV。当第一离子注入的掺杂离子为砷离子时，进行第一离子注入的能量小于300KeV。由于在第一光刻图形210b中磷离子的穿透能力大于砷离子的穿透能力，因此，对于给定厚度的第一光刻图形210b，以磷离子作为掺杂离子比以砷离子作为掺杂离子进行第一离子注入时的能量小。

参考图6，对图5中所述第一光刻图形210b进行图形化，至完全暴露出所述光电二极管区域A，剩余的第一光刻图形作为第二光刻图形210c。

本实施例中，对所述第一光刻图形210b进行图形化的方法为灰化工艺。

由于光刻胶层灰化是各向同性的，能够在垂直和水平方向上同时对第一光刻图形210b进行灰化，进而可通过控制灰化工艺之前第一光刻图形210b的厚度、栅极结构208的长度L以及第一区域A₁的尺寸（长度和宽度），使通过灰化工艺完全去除第一区域A₁上方的第一光刻图形210b时，保证相邻两个光电二极管区域A之间的隔离结构202仍被第二光刻图形210c覆盖，以及保证晶体管区域B仍被栅极结构208和第二光刻图形210c覆盖。

本实施例中，在栅极结构208长度L方向上，位于图5中第一区域A₁和第一区域A₁之间隔离结构202上的第一光刻图形210b的长度（隔离结构202和两个第一区域A₁的长度之和）远小于位于晶体管区域B和相邻晶体管区域B之间隔离结构202上的第一光刻图形210b的长度（在栅极结构208长度L方向上，隔离结构202和两个晶体管区域B的长度之和），因此，可通过对图5中第一光刻图形210b进行灰化工艺，暴露出第一区域A₁上表面的同时，保证晶体管区域B仍被栅极结构208和第二光刻图形210c覆盖。

需要说明的是，由于灰化工艺能够在垂直方向上均匀去除所述第一光刻图形210b，灰化工艺之后位于半导体基体200各位置上第二光刻图形210c的厚度小于灰化工艺之前相同位置上第一光刻图形210b的厚度。

需要说明的是，由于栅极结构208上方第一光刻图形210b的厚度小于第一区域A₁和晶体管区域B上第一光刻图形210b的厚度，在灰化工艺之后，部分栅极结构208未被所形成的第二光刻图形210c覆盖，导致后续进行第二离子注入时，掺杂离子进入栅极结构208内部，但只要保证掺杂离子不穿透栅极结构208，所形成像素单元的性能便不受影响。

继续参考图6，以所述第二光刻图形210c为掩模，进行第二离子注入，在所述第一区域A₁中形成第一掺杂区216且在所述第二区域A₂中形成第二掺杂区214，所述第二离子注入的掺杂离子的导电类型为N型，所形成第一掺杂区216和第二掺杂区214的导电类型均为N型。第一掺杂区216和第二掺杂区214共同构成的Ｎ型掺杂区域与P型的半导体基体200形成PN结，作为像素单元中的光电二极管。

本实施例中，所述第二离子注入的掺杂离子为磷离子和砷离子的一种或其组合，掺杂离子的浓度为1.0E11atom/cm²～5.0E13atom/cm²。进行第二离子注入的能量需根据掺杂离子的种类以及第二光刻图形210c的厚度来确定，以确保掺杂离子不会穿透第二光刻图形210c，避免掺杂离子进入被第二光刻图形210c覆盖的半导体基体200内。当第二离子注入的掺杂离子为磷离子时，进行第二离子注入的能量小于200KeV。当第二离子注入的掺杂离子为砷离子时，进行第二离子注入的能量小于300KeV。

由于灰化工艺之后位于半导体基体200各位置上第二光刻图形210c的厚度小于灰化工艺之前相同位置上第一光刻图形210b的厚度，较佳的，当第二离子注入的掺杂离子与第一离子注入的掺杂离子相同时，进行第二离子注入的能量小于进行第一离子注入的能量，以确保掺杂离子无法进入被第二光刻图形210c覆盖的半导体基体200内。

由于对第二区域A₂进行了第一离子注入和第二离子注入，且两次离子注入的掺杂离子的导电类型均为N型，而对第一区域A₁仅进行第二离子注入，因此，第二区域A₂中N型掺杂离子的浓度大于第一区域A₁中N型掺杂离子的浓度。

参考图7，去除图6中所述第二光刻图形210c。

本实施例中，去除所述第二光刻图形210c的方法可为灰化工艺，所述灰化工艺的气体可为氧气。

在其他实施例中，还可采用曝光和显影工艺去除所述第二光刻图形210c。

本实施例中，在去除所述第二光刻图形210c之后，还可包括：对栅极结构208远离光电二极管区域A一侧的晶体管区域B进行离子注入，形成N型掺杂区，以作为传输晶体管的漏极区域，而第一掺杂区216和第二掺杂区214共同作为传输晶体管的源极区域。

在光电二极管接受光照，并根据光照产生电子后，电子在第一掺杂区216和第二掺杂区214中传输。由于第二掺杂区214中N型掺杂离子的浓度大于第一掺杂区216中N型掺杂离子的浓度，第二掺杂区214的电势高于第一掺杂区216的电势，在光电二极管区A到浮置扩散区方向上形成明显的电势梯度，消除势垒，电子能完全、快速地传输到浮置扩散区，然后作为信号被读出，因此不会有图像残留现象。同时，由于第二光刻图形210c是第一光刻图形210b的一部分，通过图形化所述第一光刻图形210b，形成作为进行第二离子注入掩模的第二光刻图形210c，省略了一步光刻胶的涂覆步骤，节约了像素单元的制作成本，缩短了像素单元的制作周期，提高了制作效率。

本实施方式中，还提供了一种图像传感器的制作方法，其基本感光单元为通过上工艺所制作的像素单元，图像传感器中像素单元的排列方式和各像素单元的连接方式可参考现有工艺，在此不做赘述。由于图像传感器中像素单元的制作成本低、周期短，相应的，缩短了包括像素单元的图像传感器制作成本，提高了制作效率。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims

1.一种像素单元的制作方法，其特征在于，包括：

在所述半导体基体和所述栅极结构上形成光刻胶层；

以所述第一光刻图形为掩模，进行第一离子注入；

去除所述第二光刻图形。

2.如权利要求1所述的像素单元的制作方法，其特征在于，图形化所述光刻胶层的方法为曝光和显影工艺。

3.如权利要求1所述的像素单元的制作方法，其特征在于，图形化所述第一光刻图形的方法为灰化工艺。

4.如权利要求1所述的像素单元的制作方法，其特征在于，所述第一区域和第二区域的面积比为1:3～3:1。

5.如权利要求1所述的像素单元的制作方法，其特征在于，进行所述第一离子注入时掺杂离子的浓度为1.0E11atom/cm²～5.0E13atom/cm²，进行所述第二离子注入时掺杂离子的浓度为1.0E11atom/cm²～5.0E13atom/cm²。

6.如权利要求1所述的像素单元的制作方法，其特征在于，所述第一导电类型为P型；所述第二导电类型为N型。

7.如权利要求6所述的像素单元的制作方法，其特征在于，所述第一离子注入和第二离子注入的掺杂离子为磷离子，进行第一离子注入的能量小于200KeV，进行第二离子注入的能量小于200KeV。

8.如权利要求6所述的像素单元的制作方法，其特征在于，所述第一离子注入和第二离子注入的掺杂离子为砷离子，进行第一离子注入的能量小于300KeV，进行第二离子注入的能量小于300KeV。

9.如权利要求1所述的像素单元的制作方法，其特征在于，所述第一导电类型为N型；所述第二导电类型为P型。

10.一种图像传感器的制作方法，其特征在于，所述图像传感器包括像素单元，采用如权利要求1至9中任一所述的像素单元的制作方法制作所述像素单元。