JP2015233122A - 固体撮像素子および固体撮像素子の製造方法、並びに電子機器 - Google Patents

固体撮像素子および固体撮像素子の製造方法、並びに電子機器 Download PDF

Info

Publication number
JP2015233122A
JP2015233122A JP2015048488A JP2015048488A JP2015233122A JP 2015233122 A JP2015233122 A JP 2015233122A JP 2015048488 A JP2015048488 A JP 2015048488A JP 2015048488 A JP2015048488 A JP 2015048488A JP 2015233122 A JP2015233122 A JP 2015233122A
Authority
JP
Japan
Prior art keywords
layer
imaging device
floating diffusion
state imaging
photodiode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015048488A
Other languages
English (en)
Other versions
JP6215246B2 (ja
Inventor
拓也 佐野
Takuya Sano
拓也 佐野
隆誠 内藤
Ryusei NAITO
隆誠 内藤
太田 和伸
Kazunobu Ota
和伸 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2015048488A priority Critical patent/JP6215246B2/ja
Priority to TW104111475A priority patent/TWI671893B/zh
Priority to PCT/JP2015/063057 priority patent/WO2015174296A1/ja
Priority to US15/309,300 priority patent/US9887219B2/en
Priority to CN201580024415.5A priority patent/CN106663687B/zh
Priority to KR1020167030910A priority patent/KR102404288B1/ko
Publication of JP2015233122A publication Critical patent/JP2015233122A/ja
Application granted granted Critical
Publication of JP6215246B2 publication Critical patent/JP6215246B2/ja
Priority to US15/873,698 priority patent/US10192912B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14609Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14609Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14609Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/1462Coatings
    • H01L27/14621Colour filter arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/1462Coatings
    • H01L27/14623Optical shielding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14625Optical elements or arrangements associated with the device
    • H01L27/14627Microlenses
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/1463Pixel isolation structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14636Interconnect structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14638Structures specially adapted for transferring the charges across the imager perpendicular to the imaging plane
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/1464Back illuminated imager structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14641Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14643Photodiode arrays; MOS imagers
    • H01L27/14645Colour imagers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689MOS based technologies
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50Constructional details
    • H04N23/54Mounting of pick-up tubes, electronic image sensors, deviation or focusing coils
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】フォトダイオードの転送特性の低減を抑制できるようにする。【解決手段】シリコン基板25に形成されるフォトダイオード42の層と、同一の深さに到達するように、フローティングディフュージョン56を形成し、それらの間に転送トランジスタのゲート55を形成する。このとき、転送トランジスタのゲート55により開閉が制御されるチャンネル44は、フォトダイオード42が形成されるシリコン基板25に形成される構成とする。このような構成により、フォトダイオード42に蓄積された電荷は、深さ方向に対して垂直な方向にフローティングディフュージョンに転送させることが可能となり、深さ方向に転送経路を設定することで転送経路がなくなることで生じる転送特性の低減が抑制される。本技術は、固体撮像素子に適用することができる。【選択図】図1

Description

本技術は、固体撮像素子および固体撮像素子の製造方法、並びに電子機器に関し、特に、フォトダイオードからの電荷転送特性の低下を抑制できるようにした固体撮像素子および固体撮像素子の製造方法、並びに電子機器に関する。
従来、CMOS(Complementary Metal Oxide Semiconductor)イメージセンサでは、画素サイズの微細化が進むにつれ、フォトダイオード(PD)の開口率を最大化するために、画素を共有する技術(画素共有技術)が採用されることが多くなっている。この画素共有技術は、複数の画素間でトランジスタを共有して、画素部におけるフォトダイオード以外の素子の占有面積を最小化することにより、フォトダイオードの開口面積を確保する技術である。この画素共有技術を用いることにより、フォトダイオードの例えば飽和信号量や感度などの特性を改善することが可能になる(特許文献1乃至4参照)。
上記の構造においてトランジスタが形成される層はフォトダイオードが形成される層の上にエピタキシャル層として形成される。またフォトダイオードからフローティングディフュージョンへの電荷転送方法としては縦型トランジスタを用いる方法やII(Ion Implant)で繋ぐII plug方法などが採用されている。
特開2010−147965号公報 特開2010−212288号公報 特開2007−115994号公報 特開2011−049446号公報
ところで、上述した技術を利用して、従来の埋め込みフォトダイオードを有する裏面照射型CMOSイメージセンサを構成すると、フォトダイオードとフローティングディフュージョンとが画素平面に対して垂直方向に積層された構造となる。このため、フォトダイオードからフローティングディフュージョンへと電荷を転送する経路は、縦型トランジスタやIIで接続するII plugなど画素平面に対して垂直方向の転送経路を構成する必要があった。
しかしながら、垂直方向に転送経路が構成されると、全体として転送経路が長くなるので、画素信号となる電荷の転送特性が低下してしまうことがあった。また、転送経路確保のためのII plugを形成する領域を確保した上で埋め込みフォトダイオードを形成する必要があり、フォトダイオードを形成する層におけるレイアウトパターンが制約されてしまうことがあった。さらに、転送ゲートが形成される前に、埋め込みフォトダイオードを形成する必要があるので、セルフアラインII(Ion Implant)を使うことができず、垂直方向に積層されるフォトダイオードとフローティングディフュージョンとの合わせに対するロバスト性が低下してしまうことがあった。
本技術は、このような状況に鑑みてなされたものであり、特に、フローティングディフュージョンをフォトダイオードと同一の深さに形成することで、転送経路を画素平面に対して平行となる方向(水平方向)に構成できるようにして、転送特性の低下を抑制するものである。
本技術の一側面の裏面照射型の固体撮像素子は、第1の層に形成される画素トランジスタと、前記第1の層と深さ方向に分離された第2の層に形成されるフォトダイオードと、前記フォトダイオードの電荷の転送を制御する転送トランジスタとを含み、前記転送トランジスタは、前記第1の層に埋め込んで形成される。
前記転送トランジスタのゲートは、前記第2の層に形成されるようにすることができる。
前記フォトダイオードより転送された電荷を検出するフローティングディフュージョンをさらに含ませるようにすることができ、前記フローティングディフュージョンは、前記第2の層を含む位置に形成されるようにすることができる。
前記フローティングディフュージョンは、その一部が、前記フォトダイオードの一部と光の入射方向に対して同一の深さとなるように構成され、前記同一の深さの前記フローティングディフュージョンの一部と、前記フォトダイオードの一部との間に、前記転送トランジスタにより開閉が制御されるチャンネルが形成されるようにすることができる。
前記フローティングディフュージョンは、全体が一体とした構成とされ、前記第1の層を貫通して、前記第2の層を含む位置に形成されるようにすることができる。
前記フローティングディフュージョンは、前記第1の層と、前記第2の層との、それぞれに分離して形成されるようにすることができる。
前記フローティングディフュージョンは、前記第2の層に形成され、前記フローティングディフュージョンを電気的に接続するコンタクトが、前記第1の層を貫通するように彫り込んで形成されるようにすることができる。
前記第1の層において、前記画素トランジスタを挟むように、前記画素トランジスタのドレインおよびソースのそれぞれに隣接する位置に酸化膜が形成されるようにすることができる。
前記第2の層に、前記第1の層の前記酸化膜と対応する位置に、連続的な構成として、埋め込み酸化膜が形成されるようにすることができる。
前記第1の層、および前記第2の層との境界面であって、前記第2の層上の、前記フォトダイオードの表面側ピニング層は、p型のエピタキシャル成長により形成されるようにすることができる。
前記表面ピニング層は、in-site doped Epi成長により形成されるようにすることができる。
前記フローティングディフュージョンと、前記転送トランジスタのゲートとの間にゲート酸化膜以上の厚さの酸化膜が形成されるようにすることができる。
前記フローティングディフュージョンは、前記第2の層に形成され、前記フローティングディフュージョンを電気的に接続するメタル配線が、前記第1の層を貫通するように彫り込んで形成されるようにすることができる。
前記転送トランジスタのゲートを取り囲むようにゲート酸化膜以上の厚さの酸化膜が形成されるようにすることができる。
前記転送トランジスタのゲートのボトム部のみが前記フローティングディフュージョンと、前記フォトダイオードとを跨ぐように形成されるようにすることができ、その他の部位は、前記ボトム部よりも径が小さく形成されるようにすることができる。
本技術の一側面の裏面照射型の固体撮像素子の製造方法は、第1の層に形成される画素トランジスタと、前記第1の層と深さ方向に分離された第2の層に形成されるフォトダイオードと、前記フォトダイオードの電荷の転送を制御する転送トランジスタとを含み、前記転送トランジスタが、前記第1の層に埋め込んで形成される裏面照射型の固体撮像素子の製造方法において、前記第1の層が形成された後、前記第1の層に、前記転送トランジスタのゲートが、前記第2の層に形成されるように彫り込みを形成し、前記ゲートが、前記第2の層に形成されるように、前記彫り込みに前記転送トランジスタを形成する。
本技術の一側面の裏面照射型の固体撮像素子を備えた電子機器は、第1の層に形成される画素トランジスタと、前記第1の層と深さ方向に分離された第2の層に形成されるフォトダイオードと、前記フォトダイオードの電荷の転送を制御する転送トランジスタとを含み、前記転送トランジスタは、前記第1の層に埋め込んで形成される。
本技術の一側面においては、画素トランジスタが第1の層に形成され、フォトダイオードが前記第1の層と深さ方向に分離された第2の層に形成され、転送トランジスタにより前記フォトダイオードの電荷の転送が制御され、前記転送トランジスタが、前記第1の層に埋め込んで形成される。
本技術の一側面によれば、フォトダイオードに蓄積された電荷の転送特性の低下を抑制することが可能となる。また、転送経路を確保するためにフォトダイオードが形成される層のパターンの制約を低減させることが可能となる。さらに、画素トランジスタと、フォトダイオードが形成される層同士の合わせに対するロバスト性の低下を抑制することが可能となる。
本技術の第1の実施の形態である固体撮像素子の構成例を説明する図である。 図1の固体撮像素子の製造方法を説明するフローチャートである。 図1の固体撮像素子の製造方法を説明する図である。 図1の固体撮像素子の製造方法を説明する図である。 図1の固体撮像素子の製造方法を説明する図である。 図1の固体撮像素子の製造方法を説明する図である。 図1の固体撮像素子の製造方法を説明する図である。 図1の固体撮像素子の製造方法を説明する図である。 本技術の第2の実施の形態である固体撮像素子の構成例を説明する図である。 本技術の第3の実施の形態である固体撮像素子の構成例を説明する図である。 本技術の第4の実施の形態である固体撮像素子の構成例を説明する図である。 本技術の第5の実施の形態である固体撮像素子の構成例を説明する図である。 本技術の第6の実施の形態である固体撮像素子の構成例を説明する図である。 本技術の第7の実施の形態である固体撮像素子の構成例を説明する図である。 図14の固体撮像素子の製造方法を説明する図である。 本技術の第8の実施の形態である固体撮像素子の構成例を説明する図である。 図16の固体撮像素子の製造方法を説明する図である。 本技術の第9の実施の形態である固体撮像素子の構成例を説明する図である。 図18の固体撮像素子の製造方法を説明する図である。 本技術の第10の実施の形態である固体撮像素子の構成例を説明する図である。 図20の固体撮像素子の製造方法を説明する図である。 本技術の第11の実施の形態である固体撮像素子を備えた撮像装置を含む電子機器の構成例を説明する図である。
なお、説明は以下の順序で行う。
1.第1の実施の形態(フローティングディフュージョンをフォトダイオードが形成される層まで彫り込んで形成する例)
2.第2の実施の形態(フローティングディフュージョンをフォトダイオードが形成される層と、画素トランジスタが形成される層とのそれぞれに分離して形成する例)
3.第3の実施の形態(フローティングディフュージョンをフォトダイオードが形成される層に形成し、エピタキシャル層にコンタクトを彫り込んで形成する例)
4.第4の実施の形態(画素トランジスタを挟むように酸化膜を形成する例)
5.第5の実施の形態(画素トランジスタを挟むように酸化膜を形成し、さらに、フォトトランジスタが形成されるシリコン基板にも接続して彫り込み酸化膜を形成する例)
6.第6の実施の形態(表面ピニング層をin-site doped成長により形成する例)
7.第7の実施の形態(転送トランジスタのゲートとフローティングディフュージョンとの間に酸化膜を形成する例)
8.第8の実施の形態(転送トランジスタのゲートとフローティングディフュージョンとの間に酸化膜を形成し、FDコンタクトをメタル配線とする例)
9.第9の実施の形態(転送トランジスタのゲートとフローティングディフュージョンとの間に加えて、ゲートを囲むように酸化膜を形成する例)
10.第10の実施の形態(転送トランジスタのゲートとフローティングディフュージョンとの間に加えて、ゲートを囲むように酸化膜を形成し、ゲートのボトム部だけを実行幅として、それ以外を細くする例)
11.第11の実施の形態(本技術の固体撮像素子を有する撮像装置を備えた電子機器の構成例)
<1.第1の実施の形態>
図1は、本技術を適用した固体撮像素子の第1の実施の形態の構成例を示した図である。尚、図1の固体撮像素子は、裏面照射型の固体撮像素子である。図1においては、固体撮像素子に対する入射光の進行方向(深さ方向)は、図中の下方向から上方向であり、以降においては、図中の各層における上方の面が表面であり、下方の面が裏面であるものとする。従って、図中の下部が深い位置であり、これに対して、図中の上部が浅い位置である。また、図1は、固体撮像素子の1画素分の側面断面図である。
図中の下から、入射光の進行方向の先頭位置にオンチップレンズ(On chip lens)21が設けられており、入射光をフォトダイオード42で受光されるように集光する。
図中のオンチップレンズ21の上には、カラーフィルタ(Color Filter)22が設けられており、オンチップレンズ21を介して入射する光のうち、特定の波長の光をフォトダイオード42に透過させる。
カラーフィルタ22の周囲には、遮光金属23が設けられており、遮光金属23がオンチップレンズ21、およびカラーフィルタ22を透過した光を、隣接する他の画素のフォトダイオード42に入射しないように遮光している。
カラーフィルタ22の図中の上には、裏面ピニング(pinning)層24が設けられており、シリコン(Si)基板25と、カラーフィルタ22との素子分離層として形成されている。
シリコン基板25には、図中の中央部にN型領域からなるフォトダイオード(Photo Diode:PD)42が設けられており、その周囲に分離層41が設けられている。フォトダイオード42は、このように埋め込み式の構成とされ、光電効果により入射光の光量に応じた電荷を発生し、転送トランジスタのゲート55により開閉が制御されるチャンネル44を介してフローティングディフュージョン56に出力する。
シリコン基板25の図中の上には、P型領域からなる表面ピニング(pinning)層43が設けられており、シリコン(Si)基板25と、エピタキシャル層(P-Epi)26との素子分離層として形成されている。
シリコン基板25の上に、エピタキシャル層(P-Epi)26が形成されており、その上には、増幅トランジスタ(AMP)、リセットトランジスタ(RST)、または、選択トランジスタ(SEL)といった画素トランジスタのゲート(AMP or RST or SEL)51が設けられている。さらに、そのゲート51の下には、ゲート51により開閉が制御され、ドレイン(Drain)53およびソース(Source)54を繋ぐチャンネル(Channel)52が設けられている。尚、画素トランジスタの構成としては、必要に応じて、選択トランジスタ(SEL)を設けない構成にしても良い。
また、エピタキシャル層26には、シリコン基板25におけるチャンネル44の上部に、チャンネル44の開閉を制御する転送トランジスタのゲート(TRG)55がエキタピシャル層26を貫通するように埋め込まれて形成されている。さらに、チャンネル44の側面部に接するようにフローティングディフュージョン56がエピタキシャル層26を貫通するように設けられている。
すなわち、図1で示されるように、フローティングディフュージョン56の図中の底部が、フォトダイオード42の図中の上部と、入射光の進行方向(深さ方向)に対して同一の位置となるように、エピタキシャル層26を貫通して設けられるような構成とされている。
このような構成により、チャンネル44が、フォトダイオード42により蓄積された電荷をフローティングディフュージョン56に転送する転送経路として構成され、転送トランジスタのゲート55によりその開閉が制御される。これにより、チャンネル44を介して、入射光の進行方向(深さ方向)に対して垂直方向(画素平面に対して平行な方向)に転送経路が形成されることにより、転送距離が長くならないように構成されている。結果として、転送距離が長くならないので、転送特性の低下を低減させることが可能となる。また、埋め込み式のフォトダイオード42に転送経路確保のために必要とされるII plugを設ける必要がないので、シリコン基板25上にII plugのための領域を確保するといったパターンの制約を無くすことが可能となる。
<図1の固体撮像素子の製造方法>
次に、図2のフローチャートを参照して、図1の固体撮像素子の製造方法について説明する。
ステップS11において、n型のシリコン基板(n-Si)25に、分離層41、フォトダイオード42、および表面ピニング層43が形成される。すなわち、図3の上部で示されるような、シリコン基板(n-Si)25に、図3の下部で示されるように、分離層(p)41、フォトダイオード42、および表面ピニング層(p+)43が形成される。尚、図3の下部で示されるように、フォトダイオード42は、n+層(n+)42aおよびn層(n)42bとから構成される。
ステップS12において、シリコン基板25の図中の上部にp型のエピタキシャル層(P-Epi)26が形成される。すなわち、図4で示されるように、ステップS11の処理により、分離層(p)41、フォトダイオード42、および表面ピニング層(p+)43が形成されたシリコン基板25の図中の上部にエピタキシャル層(P-Epi)26が形成される。図4で示されるように、フォトダイオード42は、分離層41とエピタキシャル層26に囲まれた状態で埋め込み式に形成される。
ステップS13において、埋め込み型の転送トランジスタ(TRG)のゲート55およびチャンネル44を構成するための彫り込みが形成される。すなわち、図5で示されるように、エピタキシャル層26における転送トランジスタのゲート(TRG)55およびチャンネル44が形成される位置に、エピタキシャル層26を貫通してシリコン基板25に到達する深さまでの彫り込み61が形成される。このとき、この彫り込み61は、少なくともフォトダイオード42の上部となるn+層42aに接触する位置で、かつ、その深さのものとされる。
ステップS14において、増幅トランジスタ(AMP)、リセットトランジスタ(RST)、または、選択トランジスタ(SEL)といった画素トランジスタのn型のチャンネル(n)52、および転送トランジスタのゲート55の下に設けられるn型のチャンネル(n)44が形成される。さらに、図中における、エピタキシャル層26の上に酸化膜71が形成される。すなわち、図6で示されるように、n型のチャンネル(n)52がエピタキシャル層26の上部に形成され、チャンネル(n)44が、彫り込み61の底部にそれぞれ形成される。さらに、チャンネル(n)52およびチャンネル(n)44の全体に図中の上部から酸化膜71が形成される。尚、図1において、この酸化膜71は図示されていないが、形成されている。
ステップS15において、増幅トランジスタ(AMP)、リセットトランジスタ(RST)、または、選択トランジスタ(SEL)といった画素トランジスタのゲート51、および転送トランジスタのゲート(TRG)55が形成される。すなわち、図7で示されるように、ゲート(AMP/RST/SEL)51が、チャンネル(n)52上に形成され、転送トランジスタのゲート55が、彫り込み61に対応する位置に形成される。
ステップS16において、増幅トランジスタ(AMP)、リセットトランジスタ(RST)、または、選択トランジスタ(SEL)といった画素トランジスタのドレイン(N++)53、および、ソース(N++)54、並びに、フローティングディフュージョン(N++)56が形成される。すなわち、図8で示されるように、ドレイン(N++)53、および、ソース(N++)54は、チャンネル52の両端部に形成される。また、図8で示されるように、フローティングディフュージョン(N++)は、少なくともチャンネル44に接するように形成される。
以降において、裏面ピニング層24、遮光金属23、カラーフィルタ22、およびオンチップレンズ21が、シリコン基板25の図中の下部に設けられることにより、図1で示されるような、固体撮像素子が製造される。
このような製造方法で固体撮像素子が製造されることにより、フォトダイオード42の上部に達する深さまでのフローティングディフュージョン56が形成され、また、それらを結ぶチャンネル44が形成されるので、フォトダイオード42からの電荷の転送経路を深さ方向(図中の垂直方向)に対して垂直な方向(図中の水平方向)に確保することが可能となる。
結果として、深さ方向(縦方向)に転送経路が形成されることで転送距離が長くなることにより生じる転送特性の低下を低減させることが可能となる。また、埋め込み式であるフォトダイオード42を形成する際に、転送経路確保のためにII plugを形成する必要がなくなるので、このためのパターンの制約を無くすことが可能となる。
尚、エピタキシャル層26と、シリコン基板25との素子分離層としての表面ピニング層43については、不純物注入によって形成されるものとする。しかしながら、エピタキシャル層26を、図1で示されるようなP型(P-Epi)のものとした場合、エピタキシャル層のP型濃度が、フォトダイオード42と、(ゲート51、チャンネル52、ドレイン53、およびソース54とからなる)画素トランジスタとを十分に分離可能な濃度であれば、P型の不純物を注入して、表面ピニング層43を構成する必要は無く、この場合、表面ピニング層43を形成する工程を削減することも可能となる。
すなわち、エピタキシャル層26がn型、または、p型でも濃度が薄い場合、P型の不純物を注入することにより、フォトダイオード42と、(ゲート51、チャンネル52、ドレイン53、およびソース54とからなる)トランジスタとを分離する表面ピニング層(ウェル)43を形成する必要がある。
また、転送トランジスタのゲート55はエピタキシャル層26を形成した後に掘り込んで形成しても、エピタキシャル層26を形成する前に形成しエピタキシャル層26を選択成長により形成するようにしてもよい。後者においてエピタキシャル層26が形成される前に、転送トランジスタのゲート55が加工された後は転送トランジスタのゲート55を用いたセルフアラインによりII(Ion Implant)注入してフォトダイオード42を形成することが可能となり、フォトダイオード42と転送トランジスタのゲート55との合わせに対するロバスト性の低下を抑制することが可能となる。このため、転送トランジスタのゲート55の周辺の設計を従来の同一平面状に配置された構造に近い状態とすることが可能となり、縦方向への転送経路を確保するためのパターンの制約を緩和することができる。
また、フローティングディフュージョン56に関しても、エピタキシャル層26が形成される工程に対して前後するような場合でも、それぞれII注入を行って、接続することで形成するようにしても、エピタキシャル層26が形成された後、多段打ちで形成されるようにしても良い。
さらに、フォトダイオードと画素トランジスタとが形成される層を入射光の入射方向(深さ方向)に分割して形成することで、フォトダイオードの面積を拡大することができるため、感度および画素容量Qsを向上させることが可能となる。また、各画素を完全に対称的に配置することができるため、画素間差を改善させることが可能となる。さらに、シリコン基板25上に、エピタキシャル層26に埋め込まれた転送トランジスタのゲート55を用いて、入射光の入射方向に対して垂直方向(深さ方向に対して垂直方向)の転送経路を確保することで縦方向転送特有の転送特性悪化を改善することができる。
また、画素トランジスタを配置できる面積が大きくなるため、各画素を構成するフォトダイオードの大きさについて十分な長さと幅を確保することができるので、画素トランジスタに起因するランダムノイズにより影響を低減することが可能となる。
<2.第2の実施の形態>
以上においては、フローティングディフュージョン56の底部をフォトダイオード42の上部の深さと一致するように、エピタキシャル層26を形成する例について説明してきた。しかしながら、フォトダイオード42からの電荷の転送経路が深さ方向に対して垂直方向(図1における水平方向)に確保できればよいので、サブフローティングディフュージョンを、フォトダイオード42に接続されたチャンネル44に接する位置となるように、フローティングディフュージョン56とは別に設けて、相互に電気的に接続するような構成にしてもよい。
図9は、サブフローティングディフュージョン(SubFD)91を、フォトダイオード42に接続されたチャンネル44に接する位置、および深さとなるように設け、チャンネル101を介してフローティングディフュージョン(FD)56と接続する構成とされた固体撮像素子の構成例を示している。尚、図1の固体撮像素子における構成と同一の機能を備える構成については、同一の名称、および同一の符号を付しており、その説明は適宜省略するものとする。
すなわち、図9の固体撮像素子においては、サブフローティングディフュージョン91が、フォトダイオード42の上部とほぼ同じ深さであって、チャンネル44と接続する位置に設けられているので、フォトダイオード42からの電荷の転送経路を深さ方向に対して垂直な方向(図9中の水平方向)とすることが可能となる。このような構成により、図1における固体撮像素子と同様の効果を奏することが可能となる。
また、図2の固体撮像素子の場合、転送時以外は、サブフローティングディフュージョン91とフローティングディフュージョン56とが物理的に分離された構造となるため、フローティングディフュージョン56の容量増加に伴う変換効率の低下を低減することが可能となる。
さらに、サブフローティングディフュージョン91とフローティングディフュージョン56との間には、チャンネル101を介して電位差を持つように構成することで、残像や汲み上げ悪化に対する影響を低減することが可能となる。
<3.第3の実施の形態>
フォトダイオード42からの電荷の転送経路を深さ方向に対して垂直方向(図中の水平方向)に確保できればよいので、フローティングディフュージョン56を、フォトダイオード42に接続されたチャンネル44に接する位置、および深さとなるように、シリコン基板25上に設けるようにしてもよい。この場合、シリコン基板25上にエピタキシャル層26が形成されてから、フローティングディフュージョン56に接触するように彫り込みを生成して、この彫り込みにコンタクトを設けるようにしても良い。
図10は、シリコン基板25上にフローティングディフュージョン56を形成し、その後、エピタキシャル層26を設けて、フローティングディフュージョン56に到達するようにエピタキシャル層26に彫り込みを設けて、フローティングディフュージョン56に接触するようにコンタクト121を設けるようにした固体撮像素子の構成例である。
図10の固体撮像素子においては、エピタキシャル層26を薄くすることにより、コンタクト121を垂直方向に短くすることができるので、転送特性の低下を抑制することが可能となる。すなわち、図10におけるエピタキシャル層26の厚さT2は、図1のエピタキシャル層26の厚さT1(>T2)よりも薄くさせることが可能となる。また、フローティングディフュージョン56は、シリコン基板25上に形成されるので、フォトダイオード42との水平方向の位置関係については、従来の構造および設計に近づけることが可能となる。
尚、コンタクト121を用いる場合、フローティングディフュージョン56は、図10で示されるように、シリコン基板25にのみ形成するようにしてもよいし、図1の固体撮像素子のようにエピタキシャル層26の形成前後に複数回数のIIにより形成するようにしてもよく、そのいずれかを選択することが可能となる。尚、フローティングディフュージョン56を、エピタキシャル層26の形成前後に複数回数のIIにより形成するようにすることで、エピタキシャル層26を薄型化することが可能となり、コンタクト121の長さをより短くすることが可能となる。
<4.第4の実施の形態>
増幅トランジスタ(AMP)、リセットトランジスタ(RST)、または、選択トランジスタ(SEL)といった(ゲート51、チャンネル52、ドレイン53、およびソース54とからなる)画素トランジスタ、転送トランジスタのゲート55、およびフローティングディフュージョン56の分離に酸化膜を用いるようにしても良い。
図11は、増幅トランジスタ(AMP)、リセットトランジスタ(RST)、または、選択トランジスタ(SEL)といった(ゲート51、チャンネル52、ドレイン53、およびソース54とからなる)画素トランジスタ、転送トランジスタのゲート55、およびフローティングディフュージョン56の分離に酸化膜を用いるようにした固体撮像素子の構成例を示している。
すなわち、図11におけるエピタキシャル層26上のドレイン53の左端部、およびソース54の右端部にそれぞれ素子分離層として酸化膜141が設けられている。
これにより、隣接画素間の混色やブルーミングを抑制することができ、さらに、II分離に比べ酸化膜分離を使うことで容量低減につながるので変換効率を向上させることが可能となる。
<5.第5の実施の形態>
第4の実施の形態においては、エピタキシャル層26上にドレイン53の左端部、およびソース54の右端部にそれぞれ素子分離層として酸化膜141が設けられる例について説明してきた。しかしながら、ドレイン53の左端部に設けられた酸化膜141をさらにシリコン基板25側に延ばして、シリコン基板25内にも埋め込み酸化膜を形成して隣接画素間を完全に分離する構成とするようにしても良い。
図12は、酸化膜141をシリコン基板25側に延ばし、その位置のシリコン基板25内に埋め込み酸化膜を形成するようにした固体撮像素子の構成例を示している。
すなわち、図12の固体撮像素子においては、ドレイン(D)53の左端部から酸化膜141をシリコン基板25に延ばした酸化膜171が設けられており、さらに、酸化膜171に接続されるように、シリコン基板25内に埋め込み酸化膜181が設けられている。また、埋め込み酸化膜181は、遮光金属23と接触する構成とされている。さらに、フォトダイオード42の右端部にも、埋め込み酸化膜181が設けられており、同様に、遮光金属23と接触する構成とされている。また、ソース(S)54の右端部にも酸化膜171が設けられている。
このような構成により、隣接画素間のシリコン基板25内での混色およびブルーミングを抑制することが可能となる。また、埋め込み酸化膜181は、エピタキシャル層26の酸化膜171と接続されることにより、隣接画素間を完全に分離することが可能となる。さらに、埋め込み酸化膜181は、遮光金属23と同じ材質(例えば、W(タングステン)のような金属)を埋め込んでも良い。
また、埋め込み酸化膜181は、遮光金属23と接続されることにより、オンチップレンズ21により集光された光が隣接画素に透過されることを抑制するので、シリコン基板25内のフォトダイオード42に入射されるようにすることができる。結果として、フォトダイオード42の感度を向上させることが可能となる。
<6.第6の実施の形態>
シリコン基板25とエピタキシャル層(P-Epi)26との界面付近の表面ピニング層(不純物拡散層)は、In-situ doped Epi成長により形成するようにしてもよい。
図13は、表面ピニング層(不純物拡散層)を、In-situ doped Epi成長により形成したものとした固体撮像素子の構成例を示している。すなわち、図13においては、表面ピニング層(p+-Epi)191が、In-situ doped Epi成長により形成されたものであるときの固体撮像素子の構成例が示されている。
すなわち、シリコン基板25内に不純物注入によってフォトダイオード42を形成した後、エピタキシャル層26を形成するためにエピタキシャル層の成長を開始すると、エピタキシャル層の成長中の熱(例えば、良質なエピタキシャル成長が可能な1000℃程度の熱)によって、界面付近の不純物は拡散をする。
この場合、界面付近のPN接合は急峻なプロファイルで作成することが困難であり、PN接合の容量が減りフォトダイオード42の容量Qsが減少することが知られている。そこで、エピタキシャル層26の成長状態に応じて、不純部の注入量を制御しながらエピタキシャル層26を成長させるIn-situ doped Epi成長であれば、所望の急峻なプロファイルを保ったままエピタキシャル層を形成していくことが可能となる。
結果として、フォトダイオード42の容量Qsが減少してしまうといったことが抑制される。
<7.第7の実施の形態>
ゲート55とフローティングディフュージョン56との間にゲート酸化膜以上の厚さの酸化膜を配置するようにしてフローティングディフュージョン56の容量増加に伴う変換効率低下を抑制すると共に、ゲート55とフローティングディフュージョン56との間の電界を緩和させるようにしてもよい。
図14は、ゲート55とフローティングディフュージョン56との間に酸化膜として、例えば、SiO2を配置するようにした固体撮像素子の構成例を示している。尚、図14の左部は、一点鎖線のマス状で示される2画素×2画素の4画素で、その中心に配置されたフローティングディフュージョン56を共有するときの上面図である。また、図14の右部は、図14の左部における2画素×2画素の点線で示されるab間における断面図である。
図14の左部で示されるように、2画素×2画素の中心に設けられた、4画素で共有するフローティングディフュージョン56に対して接する、各画素(フォトダイオード42)の角部に転送トランジスタのゲート55が設けられている。そして、このフローティングディフュージョン56とゲート55との間にSiO2からなる酸化膜211が設けられている。また、2画素×2画素の図中の上下に画素トランジスタのゲート51が設けられている。
図14の右部で示されるように、フローティングディフュージョン56とゲート55との間にSiO2からなる酸化膜211が設けられている。
ゲート55とフローティングディフュージョン56との間にゲート酸化膜以上の厚さの酸化膜(SiO2)を配置する構成とすることにより、フローティングディフュージョン56の容量増加に伴う変換効率低下を抑制することが可能となる。また、ゲート55とフローティングディフュージョン56との間の電界を緩和させるようにすることができるので、転送トランジスタのゲートの信頼性を向上させることが可能となる。
<図14の固体撮像素子の製造方法>
次に、図15を参照して、図14の固体撮像素子の製造方法について説明する。尚、ここでは、埋込式のフォトダイオード42とフローティングディフュージョン56は、形成されている状態であるものとする。
第1の工程において、図15の左上部で示されるように、エピタキシャル層26の酸化膜211が形成される領域にトレンチが形成され、引き続き、トレンチに酸化膜211を形成するSiO2が充填される。尚、トレンチは、エアギャップでもよい。
第2の工程において、図15の左下部で示されるように、フォトダイオード42とフローティングディフュージョン56を跨ぐように、転送トランジスタのゲート55が形成されると共に、その他の画素トランジスタのゲート51が形成される。
第3の工程において、図15の右上部で示されるように、フローティングディフュージョン56の不純物を注入後、FDコンタクト212を形成し、完成する。尚、以上の製造方法においては、エピタキシャル層26のボトム部におけるフローティングディフュージョン56の不純物注入が済んだ状態から製造が開始される例について説明したが、第3の工程において、FDコンタクト212を形成する直前の処理において、不純物注入するようにしてもよい。
以上の製造方法により、ゲート55とフローティングディフュージョン56との間にゲート酸化膜以上の厚さの酸化膜(SiO2)を配置する構成を備えた固体撮像素子を製造することが可能となる。
結果として、フローティングディフュージョン56の容量増加に伴う変換効率低下を抑制することが可能となる。また、ゲート55とフローティングディフュージョン56との間の電界を緩和させるようにすることができるので、転送トランジスタのゲートの信頼性を向上させることが可能となる。
<8.第8の実施の形態>
以上においては、ゲート55とフローティングディフュージョン56との間にゲート酸化膜以上の厚さの酸化膜(SiO2)を配置するようにした固体撮像素子について説明してきたが、さらに、フローティングディフュージョンに対しては、メタル配線で接続し、埋め込み式のフローティングディフュージョンを実現するようにしてもよい。
図16は、ゲート55とフローティングディフュージョン56との間に酸化膜としてSiO2を配置するようにし、さらに、フローティングディフュージョン56に対しては、メタル配線で接続し、埋め込み式のフローティングディフュージョン56を実現するようにした固体撮像素子の構成例を示している。図16の左部は、図14における場合と同様である。また、図16の右部は、図16の左部における2画素×2画素の点線で示されるab間における断面図である。
図16の右部で示されるように、フローティングディフュージョン56とゲート55との間にSiO2などからなる酸化膜211が設けられている。さらに、フローティングディフュージョン56は、メタル配線221によりエピタキシャル層26のボトム部において接続されており、埋め込み式のフローティングディフュージョン56とされている。
図16で示されるような構成により、フローティングディフュージョン56の容量増加に伴う変換効率低下を抑制することが可能となる。また、ゲート55とフローティングディフュージョン56との間の電界を緩和させるようにすることができるので、転送トランジスタのゲートの信頼性を向上させることが可能となる。さらに、メタル配線221により、画素の、さらなる微細化を実現することが可能となる。
<図16の固体撮像素子の製造方法>
次に、図17を参照して、図16の固体撮像素子の製造方法について説明する。第1の工程において、図17の左上部で示されるように、エピタキシャル層26の酸化膜211が形成される領域とメタル配線221が形成される領域にトレンチが形成され、引き続き、トレンチに酸化膜211を形成するSiO2が充填される。第2の工程は上述の内容と同様の処理であるので、その説明は省略するものとする。
第3の工程において、図17の右上部で示されるように、エピタキシャル層26の底部に設けられているフローティングディフュージョン56と電気的に接続されるようにトレンチを形成し、メタル配線221をフローティングディフュージョン56と接続するように形成し、完成する。なお、フローティングディフュージョン56とメタル配線221のコンタクトは、薄い絶縁膜を挟むことにより形成してもよい。
以上の製造方法により、ゲート55とフローティングディフュージョン56との間にゲート酸化膜以上の厚さの酸化膜(SiO2)を配置し、さらに、フローティングディフュージョン56に接続するメタル配線221を備えた固体撮像素子を製造することが可能となる。
結果として、フローティングディフュージョン56の容量増加に伴う変換効率低下を抑制することが可能となる。また、ゲート55とフローティングディフュージョン56との間の電界を緩和させるようにすることができるので、転送トランジスタのゲートの信頼性を向上させることが可能となる。さらに、酸化膜211を形成するためのトレンチ幅の拡大、並びに、メタル配線221を使用することにより、画素の微細化を実現することが可能となる。
<9.第9の実施の形態>
以上においては、フォローティングディフュージョン56とゲート55との間にゲート酸化膜以上の厚さの酸化膜SiO2を配置するようにする例について説明してきたが、さらに、ゲート55を取り囲むようにゲート酸化膜以上の厚さの酸化膜SiO2を充填するようにしてもよい。
図18は、ゲート55とフローティングディフュージョン56との間にゲート酸化膜以上の厚さの酸化膜SiO2を配置し、さらに、ゲート酸化膜以上の厚さの酸化膜SiO2を、ゲート55を取り囲むように配置させるようにした固体撮像素子の構成例を示している。
図18の左部で示されるように、2画素×2画素の中心に設けられた、4画素で共有するフローティングディフュージョン56に対して接する、各画素(フォトダイオード42)の角部に転送トランジスタのゲート55が設けられている。そして、ゲート55を取り囲むようにSiO2からなる酸化膜が設けられている。また、2画素×2画素の図中の上下に画素トランジスタのゲート51が設けられている。
図18の右部で示されるように、フローティングディフュージョン56とゲート55との間にSiO2などからなる酸化膜211が設けられ、さらに、ゲート55を取り囲むように設けられている。
ゲート55とフローティングディフュージョン56との間に加えて、ゲート55の周囲にゲート酸化膜以上の厚さの酸化膜(SiO2)が配置される構成とすることにより、転送トランジスタのゲート55のボトム部のみが電荷転送に寄与することになる。結果として、フローティングディフュージョン56の容量増加を低減することができるので、変換効率低下を抑制することが可能となる。また、ゲート55とフローティングディフュージョン56との間の電界を緩和させるようにすることができるので、転送トランジスタのゲートの信頼性を向上させることが可能となる。
<図18の固体撮像素子の製造方法>
次に、図19を参照して、図18の固体撮像素子の製造方法について説明する。
第1の工程において、図19の左上部で示されるように、エピタキシャル層26にトレンチが形成され、不純物が注入されて、フローティングディフュージョン56が形成された後、トレンチに酸化膜211を形成するSiO2が充填される。
第2の工程において、図19の左下部で示されるように、酸化膜211のボトム部で、フォトダイオード42とフローティングディフュージョン56を跨ぐように、転送トランジスタのゲート55が形成されると共に、その他の画素トランジスタのゲート51が形成される。
第3の工程において、図19の右上部で示されるように、フローティングディフュージョン56が埋め込み式となるように、メタル配線221が接続されて、完成する。
以上の製造方法により、ゲート55とフローティングディフュージョン56との間に加えて、ゲート55を取り囲むようにゲート酸化膜以上の厚さの酸化膜(SiO2)を配置する構成を備えた固体撮像素子を製造することが可能となる。
結果として、フローティングディフュージョン56の容量増加に伴う変換効率低下を、より高い精度で抑制することが可能となる。また、ゲート55とフローティングディフュージョン56との間の電界を、より高い精度で緩和させるようにすることができるので、転送トランジスタのゲートの信頼性をより向上させることが可能となる。さらに、画素サイズの微細化を実現することが可能となる。
<10.第10の実施の形態>
以上においては、フローティングディフュージョン56とゲート55との間に加えて、ゲート55を取り囲むようにゲート酸化膜以上の厚さの酸化膜SiO2を配置するようにする例について説明してきたが、さらに、転送トランジスタのゲート55を、フォトダイオード42とフローティングディフュージョン56とを跨ぐ実行幅が必要な部位以外を細くするようにすることで、より画素の微細化を実現できるようにしてもよい。
図20は、転送トランジスタのゲート55を、フォトダイオード42とフローティングディフュージョン56とを跨ぐ実行幅が必要な部位以外を細くするようにした固体撮像素子の構成例を示している。
図20の左部における上面図における構成は、図18の場合と同様である。また、図20の右下部で示されるように、フローティングディフュージョン56とゲート55との間にSiO2などからなる酸化膜211が設けられ、さらに、ゲート55を取り囲むように設けられている。尚、図20の右上部は、図18の右部における構成と同様のものである。
さらに、図20の右下部で示されるように、ゲート55のトップ部が、図18の右部で示されるゲート55よりも小さな構成とされている。また、図20の右下部の点線で囲まれたゲート55のボトム部の実行幅(径)は、フローティングディフュージョン56とフォトダイオード42とを跨ぐことができる最小幅(径)とされている。図20のゲート55で示されるような構成とすることで、トップ部、およびボトム部以外においては、細く小さくすることができる。
このような構成により、フローティングディフュージョン56の容量増加に伴う変換効率低下を抑制することが可能となる。また、ゲート55とフローティングディフュージョン56との間の電界を緩和させるようにすることができるので、転送トランジスタのゲートの信頼性を向上させることが可能となる。さらに、より高い精度での画素の微細化を実現することが可能となる。
<図20の固体撮像素子の製造方法>
次に、図21を参照して、図20の固体撮像素子の製造方法について説明する。
第1の工程において、図21の左上部で示されるように、エピタキシャル層26の酸化膜211が形成される領域にトレンチが形成され、トレンチに酸化膜211を形成するSiO2が充填される。
第2の工程において、図21の左下部で示されるように、酸化膜211のボトム部で、フォトダイオード42とフローティングディフュージョン56を、後続の処理で跨げる幅のトレンチ231が形成される。
第3の工程において、図21の右上部で示されるように、トレンチ231のボトム部に対して、等方エッチングによりトレンチ231の径よりも大きな径であって、フォトダイオード42とフローティングディフュージョン56を跨ぐ最小幅となる径のボトム部231r,231nにより形成される。このボトム部231r,231nが形成されることにより、フォトダイオード42とフローティングディフュージョン56を、最小幅からなる実行幅で跨ぐことができる構成となる。
第4の工程において、図21の右下部で示されるように、トレンチ231にゲート55が形成されて、ボトム部231r,231nのみが電荷転送に寄与する状態でフォトダイオード42とフローティングディフュージョン56を跨ぐ形状にされる。
第5の工程において、図20の右下部で示されるように、メタル配線221がフローティングディフュージョンを埋め込み式のものとするように電気的に接続されて完成する。
このような製造方法により、図20の右下部で示されるように、ゲート55の径をボトム部231r,231nでフォトダイオード42とフローティングディフュージョン56とを跨ぐように構成される。結果として、図20の右下部の固体撮像素子においては、(図18の右部と同様の)図20の右上部の構成と比較すると、ゲート55のトップ部を小さくすることができるので、画素を、より微細化することが可能となる。
<11.第11の実施の形態>
第1乃至第10の実施の形態で示される固体撮像素子は、例えば、スマートフォンや携帯電話機などの電子機器に搭載される撮像装置に適用するようにしてもよい。
図22は、第1乃至第10の実施の形態の固体撮像素子を有し、電子機器に搭載される撮像装置の構成例を示すブロック図である。
図22に示すように、撮像装置301は、光学系311、固体撮像素子312、信号処理回路313、モニタ314、駆動回路315、およびユーザインタフェイス316を備えて構成され、静止画像および動画像を撮像可能である。
光学系311は、1枚または複数枚のレンズを有して構成され、被写体からの像光(入射光)を固体撮像素子312に導き、固体撮像素子312の撮像面上に結像させる。
固体撮像素子312は、上述した各実施の形態の固体撮像素子のいずれかである。固体撮像素子312には、光学系311を介して受光面に結像される像に応じて、一定期間、電子が蓄積される。そして、固体撮像素子312に蓄積された電子に応じた信号が信号処理回路313に供給される。また、固体撮像素子312は、駆動回路315から供給される駆動信号(タイミング信号)に従って信号転送を行う。
信号処理回路313は、固体撮像素子312から出力された画素信号に対して各種の信号処理を施す。信号処理回路313が信号処理を施すことにより得られた画像信号は、図示しないメモリに供給されて記憶(記録)される。
モニタ314は、LCD(Liquid Crystal Display)などにより構成され、信号処理回路313から出力される画像信号を表示する。
駆動回路315は、光学系311および固体撮像素子312を駆動する。
ユーザインタフェイス316は、ボタンやタッチパネルなどにより構成され、ユーザの操作を受け付けて、その操作に応じた信号をモニタ314または駆動回路315に供給する。
図22で示されるような撮像装置として電子機器に搭載される固体撮像素子により、フォトダイオード42により蓄積された電荷の転送特性を向上させた撮像装置を実現することができる。
尚、本技術は、以下のような構成も取ることができる。
(1) 第1の層に形成される画素トランジスタと、
前記第1の層と深さ方向に分離された第2の層に形成されるフォトダイオードと、
前記フォトダイオードの電荷の転送を制御する転送トランジスタとを含み、
前記転送トランジスタは、前記第1の層に埋め込んで形成される
裏面照射型の固体撮像素子。
(2) 前記転送トランジスタのゲートは、前記第2の層に形成される
(1)に記載の裏面照射型の固体撮像素子。
(3) 前記フォトダイオードより転送された電荷を検出するフローティングディフュージョンをさらに含み、
前記フローティングディフュージョンは、前記第2の層を含む位置に形成される
(1)または(2)に記載の裏面照射型の固体撮像素子。
(4) 前記フローティングディフュージョンは、その一部が、前記フォトダイオードの一部と光の入射方向に対して同一の深さとなるように構成され、前記同一の深さの前記フローティングディフュージョンの一部と、前記フォトダイオードの一部との間に、前記転送トランジスタにより開閉が制御されるチャンネルが形成される
(3)に記載の裏面照射型の固体撮像素子。
(5) 前記フローティングディフュージョンは、全体が一体とした構成とされ、前記第1の層を貫通して、前記第2の層を含む位置に形成される
(3)に記載の裏面照射型の固体撮像素子。
(6) 前記フローティングディフュージョンは、前記第1の層と、前記第2の層との、それぞれに分離して形成される
(3)に記載の裏面照射型の固体撮像素子。
(7) 前記フローティングディフュージョンは、前記第2の層に形成され、前記フローティングディフュージョンを電気的に接続するコンタクトが、前記第1の層を貫通するように彫り込んで形成される
(3)に記載の裏面照射型の固体撮像素子。
(8) 前記第1の層において、前記画素トランジスタを挟むように、前記画素トランジスタのドレインおよびソースのそれぞれに隣接する位置に酸化膜が形成される
(3)に記載の裏面照射型の固体撮像素子。
(9) 前記第2の層に、前記第1の層の前記酸化膜と対応する位置に、連続的な構成として、埋め込み酸化膜が形成される
(8)に記載の裏面照射型の固体撮像素子。
(10) 前記第1の層、および前記第2の層との境界面であって、前記第2の層上の、前記フォトダイオードの表面側ピニング層は、p型のエピタキシャル成長により形成される
(1)乃至(9)に記載の裏面照射型の固体撮像素子。
(11) 前記表面ピニング層は、in-site doped Epi成長により形成される
(10)に記載の裏面照射型の固体撮像素子。
(12) 前記フローティングディフュージョンと、前記転送トランジスタのゲートとの間にゲート酸化膜以上の厚さの酸化膜が形成される
(3)に記載の裏面照射型の固体撮像素子。
(13) 前記フローティングディフュージョンは、前記第2の層に形成され、前記フローティングディフュージョンを電気的に接続するメタル配線が、前記第1の層を貫通するように彫り込んで形成される
(12)に記載の裏面照射型の固体撮像素子。
(14) 前記転送トランジスタのゲートを取り囲むようにゲート酸化膜以上の厚さの酸化膜が形成される
(12)に記載の裏面照射型の固体撮像素子。
(15) 前記転送トランジスタのゲートのボトム部のみが前記フローティングディフュージョンと、前記フォトダイオードとを跨ぐように形成され、その他の部位は、前記ボトム部よりも径が小さく形成される
(12)に記載の裏面照射型の固体撮像素子。
(16) 第1の層に形成される画素トランジスタと、
前記第1の層と深さ方向に分離された第2の層に形成されるフォトダイオードと、
前記フォトダイオードの電荷の転送を制御する転送トランジスタとを含み、
前記転送トランジスタが、前記第1の層に埋め込んで形成される
裏面照射型の固体撮像素子の製造方法において、
前記第1の層が形成された後、前記第1の層に、前記転送トランジスタのゲートが、前記第2の層に形成されるように彫り込みを形成し、
前記ゲートが、前記第2の層に形成されるように、前記彫り込みに前記転送トランジスタを形成する
裏面照射型の固体撮像素子の製造方法。
(17) 第1の層に形成される画素トランジスタと、
前記第1の層と深さ方向に分離された第2の層に形成されるフォトダイオードと、
前記フォトダイオードの電荷の転送を制御する転送トランジスタとを含み、
前記転送トランジスタは、前記第1の層に埋め込んで形成される
裏面照射型の固体撮像素子を備えた電子機器。
21 オンチップレンズ, 22 カラーフィルタ, 23 遮光金属, 24 裏面ピニング層, 25 シリコン基板, 26 エピタキシャル層, 41 分離層, 42 フォトダイオード, 43 表面ピニング層, 51 ゲート, 52 チャンネル, 53 ドレイン, 54 ソース, 55 ゲート, 56 フローティングディフュージョン, 61 彫り込み, 71 ゲート酸化膜, 91 サブフローティングディシュージョン, 101 チャンネル, 121 コンタクト, 141 酸化膜, 171 酸化膜, 181 埋め込み酸化膜, 191 p+-Epi層, 211 酸化膜, 221 メタル配線

Claims (17)

  1. 第1の層に形成される画素トランジスタと、
    前記第1の層と深さ方向に分離された第2の層に形成されるフォトダイオードと、
    前記フォトダイオードの電荷の転送を制御する転送トランジスタとを含み、
    前記転送トランジスタは、前記第1の層に埋め込んで形成される
    裏面照射型の固体撮像素子。
  2. 前記転送トランジスタのゲートは、前記第2の層に形成される
    請求項1に記載の裏面照射型の固体撮像素子。
  3. 前記フォトダイオードより転送された電荷を検出するフローティングディフュージョンをさらに含み、
    前記フローティングディフュージョンは、前記第2の層を含む位置に形成される
    請求項1に記載の裏面照射型の固体撮像素子。
  4. 前記フローティングディフュージョンは、その一部が、前記フォトダイオードの一部と光の入射方向に対して同一の深さとなるように構成され、前記同一の深さの前記フローティングディフュージョンの一部と、前記フォトダイオードの一部との間に、前記転送トランジスタにより開閉が制御されるチャンネルが形成される
    請求項3に記載の裏面照射型の固体撮像素子。
  5. 前記フローティングディフュージョンは、全体が一体とした構成とされ、前記第1の層を貫通して、前記第2の層を含む位置に形成される
    請求項3に記載の裏面照射型の固体撮像素子。
  6. 前記フローティングディフュージョンは、前記第1の層と、前記第2の層との、それぞれに分離して形成される
    請求項3に記載の裏面照射型の固体撮像素子。
  7. 前記フローティングディフュージョンは、前記第2の層に形成され、前記フローティングディフュージョンを電気的に接続するコンタクトが、前記第1の層を貫通するように彫り込んで形成される
    請求項3に記載の裏面照射型の固体撮像素子。
  8. 前記第1の層において、前記画素トランジスタを挟むように、前記画素トランジスタのドレインおよびソースのそれぞれに隣接する位置に酸化膜が形成される
    請求項3に記載の裏面照射型の固体撮像素子。
  9. 前記第2の層に、前記第1の層の前記酸化膜と対応する位置に、連続的な構成として、埋め込み酸化膜が形成される
    請求項8に記載の裏面照射型の固体撮像素子。
  10. 前記第1の層、および前記第2の層との境界面であって、前記第2の層上の、前記フォトダイオードの表面側ピニング層は、p型のエピタキシャル成長により形成される
    請求項1に記載の裏面照射型の固体撮像素子。
  11. 前記表面ピニング層は、in-site doped Epi成長により形成される
    請求項10に記載の裏面照射型の固体撮像素子。
  12. 前記フローティングディフュージョンと、前記転送トランジスタのゲートとの間にゲート酸化膜以上の厚さの酸化膜が形成される
    請求項3に記載の裏面照射型の固体撮像素子。
  13. 前記フローティングディフュージョンは、前記第2の層に形成され、前記フローティングディフュージョンを電気的に接続するメタル配線が、前記第1の層を貫通するように彫り込んで形成される
    請求項12に記載の裏面照射型の固体撮像素子。
  14. 前記転送トランジスタのゲートを取り囲むようにゲート酸化膜以上の厚さの酸化膜が形成される
    請求項12に記載の裏面照射型の固体撮像素子。
  15. 前記転送トランジスタのゲートのボトム部のみが前記フローティングディフュージョンと、前記フォトダイオードとを跨ぐように形成され、その他の部位は、前記ボトム部よりも径が小さく形成される
    請求項12に記載の裏面照射型の固体撮像素子。
  16. 第1の層に形成される画素トランジスタと、
    前記第1の層と深さ方向に分離された第2の層に形成されるフォトダイオードと、
    前記フォトダイオードの電荷の転送を制御する転送トランジスタとを含み、
    前記転送トランジスタが、前記第1の層に埋め込んで形成される
    裏面照射型の固体撮像素子の製造方法において、
    前記第1の層が形成された後、前記第1の層に、前記転送トランジスタのゲートが、前記第2の層に形成されるように彫り込みを形成し、
    前記ゲートが、前記第2の層に形成されるように、前記彫り込みに前記転送トランジスタを形成する
    裏面照射型の固体撮像素子の製造方法。
  17. 第1の層に形成される画素トランジスタと、
    前記第1の層と深さ方向に分離された第2の層に形成されるフォトダイオードと、
    前記フォトダイオードの電荷の転送を制御する転送トランジスタとを含み、
    前記転送トランジスタは、前記第1の層に埋め込んで形成される
    裏面照射型の固体撮像素子を備えた電子機器。
JP2015048488A 2014-05-16 2015-03-11 固体撮像素子および固体撮像素子の製造方法、並びに電子機器 Active JP6215246B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2015048488A JP6215246B2 (ja) 2014-05-16 2015-03-11 固体撮像素子および固体撮像素子の製造方法、並びに電子機器
TW104111475A TWI671893B (zh) 2014-05-16 2015-04-09 固體攝像元件及固體攝像元件之製造方法、及電子機器
US15/309,300 US9887219B2 (en) 2014-05-16 2015-05-01 Solid-state imaging device, manufacturing method of solid-state imaging device, and electronic device
CN201580024415.5A CN106663687B (zh) 2014-05-16 2015-05-01 固体摄像器件、固体摄像器件制造方法和电子设备
PCT/JP2015/063057 WO2015174296A1 (ja) 2014-05-16 2015-05-01 固体撮像素子および固体撮像素子の製造方法、並びに電子機器
KR1020167030910A KR102404288B1 (ko) 2014-05-16 2015-05-01 고체 촬상 소자 및 고체 촬상 소자의 제조 방법, 및 전자 기기
US15/873,698 US10192912B2 (en) 2014-05-16 2018-01-17 Solid-state imaging device, manufacturing method of solid-state imaging device, and electronic device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014102181 2014-05-16
JP2014102181 2014-05-16
JP2015048488A JP6215246B2 (ja) 2014-05-16 2015-03-11 固体撮像素子および固体撮像素子の製造方法、並びに電子機器

Publications (2)

Publication Number Publication Date
JP2015233122A true JP2015233122A (ja) 2015-12-24
JP6215246B2 JP6215246B2 (ja) 2017-10-18

Family

ID=54479837

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015048488A Active JP6215246B2 (ja) 2014-05-16 2015-03-11 固体撮像素子および固体撮像素子の製造方法、並びに電子機器

Country Status (6)

Country Link
US (2) US9887219B2 (ja)
JP (1) JP6215246B2 (ja)
KR (1) KR102404288B1 (ja)
CN (1) CN106663687B (ja)
TW (1) TWI671893B (ja)
WO (1) WO2015174296A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019107083A1 (ja) 2017-11-30 2019-06-06 パナソニックIpマネジメント株式会社 撮像装置
WO2019220945A1 (ja) * 2018-05-18 2019-11-21 ソニーセミコンダクタソリューションズ株式会社 撮像素子、電子機器
WO2023249116A1 (ja) * 2022-06-24 2023-12-28 ソニーセミコンダクタソリューションズ株式会社 撮像素子及び電子機器

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10490596B2 (en) 2016-11-30 2019-11-26 Taiwan Semiconductor Manufacturing Co., Ltd. Method for fabricating an image sensor
KR102424772B1 (ko) * 2017-07-11 2022-07-25 주식회사 디비하이텍 후면 조사형 이미지 센서 및 그 제조 방법
TWI679755B (zh) * 2018-10-23 2019-12-11 力晶積成電子製造股份有限公司 用於全局式快門的互補式金屬氧化物半導體影像感測器
US10756129B2 (en) * 2019-01-10 2020-08-25 Semiconductor Components Industries, Llc Image sensors having imaging pixels with ring-shaped gates
TW202044335A (zh) * 2019-03-15 2020-12-01 日商索尼半導體解決方案公司 攝像元件及半導體元件
CN109950263A (zh) * 2019-03-20 2019-06-28 德淮半导体有限公司 图像传感器及其形成方法
JP2021040048A (ja) * 2019-09-03 2021-03-11 ソニーセミコンダクタソリューションズ株式会社 撮像装置
US11309348B2 (en) * 2019-09-11 2022-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. High density image sensor
JP2021068788A (ja) 2019-10-21 2021-04-30 キヤノン株式会社 光電変換装置、光電変換装置の製造方法、および撮像システム
US11984526B2 (en) 2019-12-12 2024-05-14 Brolis Sensor Technology, Uab Optical device having an out-of-plane arrangement for light emission and detection
US11462579B2 (en) * 2020-02-28 2022-10-04 Omnivision Technologies, Inc. Pixel and associated transfer-gate fabrication method
US20220093667A1 (en) * 2020-09-23 2022-03-24 Semiconductor Components Industries, Llc Global shutter sensor systems and related methods
CN112782913B (zh) * 2020-12-30 2022-04-22 深圳市火乐科技发展有限公司 动态扩散片组件及控制方法、激光消散斑装置、投影仪

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08316450A (ja) * 1995-05-17 1996-11-29 Hitachi Ltd 積層型固体撮像素子及びその製造方法
JP2002314061A (ja) * 2001-04-18 2002-10-25 Sharp Corp 固体撮像装置及びその製造方法
JP2005223084A (ja) * 2004-02-04 2005-08-18 Sony Corp 固体撮像装置
JP2010114323A (ja) * 2008-11-07 2010-05-20 Sony Corp 固体撮像装置、及び電子機器
JP2011029453A (ja) * 2009-07-27 2011-02-10 Sony Corp 固体撮像装置とその製造方法、及び電子機器
JP2011138841A (ja) * 2009-12-26 2011-07-14 Canon Inc 固体撮像装置および撮像システム
JP2014199898A (ja) * 2013-03-11 2014-10-23 ソニー株式会社 固体撮像素子および製造方法、並びに、電子機器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2594992B2 (ja) 1987-12-04 1997-03-26 株式会社日立製作所 固体撮像装置
JP4752447B2 (ja) 2005-10-21 2011-08-17 ソニー株式会社 固体撮像装置およびカメラ
US8101978B2 (en) * 2008-02-08 2012-01-24 Omnivision Technologies, Inc. Circuit and photo sensor overlap for backside illumination image sensor
US7800147B2 (en) * 2008-03-27 2010-09-21 International Business Machines Corporation CMOS image sensor with reduced dark current
TWI445166B (zh) * 2008-11-07 2014-07-11 Sony Corp 固態成像裝置,製造固態成像裝置之方法、及電子設備
JP5109962B2 (ja) 2008-12-22 2012-12-26 ソニー株式会社 固体撮像装置および電子機器
JP2010212288A (ja) 2009-03-06 2010-09-24 Renesas Electronics Corp 撮像装置
JP5471174B2 (ja) 2009-08-28 2014-04-16 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP2011159756A (ja) * 2010-01-29 2011-08-18 Sony Corp 固体撮像装置とその製造方法、及び電子機器

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08316450A (ja) * 1995-05-17 1996-11-29 Hitachi Ltd 積層型固体撮像素子及びその製造方法
JP2002314061A (ja) * 2001-04-18 2002-10-25 Sharp Corp 固体撮像装置及びその製造方法
JP2005223084A (ja) * 2004-02-04 2005-08-18 Sony Corp 固体撮像装置
JP2010114323A (ja) * 2008-11-07 2010-05-20 Sony Corp 固体撮像装置、及び電子機器
JP2011029453A (ja) * 2009-07-27 2011-02-10 Sony Corp 固体撮像装置とその製造方法、及び電子機器
JP2011138841A (ja) * 2009-12-26 2011-07-14 Canon Inc 固体撮像装置および撮像システム
JP2014199898A (ja) * 2013-03-11 2014-10-23 ソニー株式会社 固体撮像素子および製造方法、並びに、電子機器

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019107083A1 (ja) 2017-11-30 2019-06-06 パナソニックIpマネジメント株式会社 撮像装置
US11393858B2 (en) 2017-11-30 2022-07-19 Panasonic Intellectual Property Management Co., Ltd. Imaging device
WO2019220945A1 (ja) * 2018-05-18 2019-11-21 ソニーセミコンダクタソリューションズ株式会社 撮像素子、電子機器
JPWO2019220945A1 (ja) * 2018-05-18 2021-06-17 ソニーセミコンダクタソリューションズ株式会社 撮像素子、電子機器
WO2023249116A1 (ja) * 2022-06-24 2023-12-28 ソニーセミコンダクタソリューションズ株式会社 撮像素子及び電子機器

Also Published As

Publication number Publication date
KR102404288B1 (ko) 2022-06-02
US20170077155A1 (en) 2017-03-16
WO2015174296A1 (ja) 2015-11-19
US20180145101A1 (en) 2018-05-24
TW201545329A (zh) 2015-12-01
CN106663687B (zh) 2019-10-22
CN106663687A (zh) 2017-05-10
TWI671893B (zh) 2019-09-11
JP6215246B2 (ja) 2017-10-18
US9887219B2 (en) 2018-02-06
KR20170008733A (ko) 2017-01-24
US10192912B2 (en) 2019-01-29

Similar Documents

Publication Publication Date Title
JP6215246B2 (ja) 固体撮像素子および固体撮像素子の製造方法、並びに電子機器
US20220328546A1 (en) Solid-state imaging device, solid-state imaging device manufacturing method, and electronic device
KR102214822B1 (ko) 고체 촬상 소자 및 그의 제조 방법, 및 전자 기기
JP4224036B2 (ja) フォトダイオード領域を埋め込んだイメージセンサ及びその製造方法
CN102376730B (zh) 嵌入传送栅
US9659987B2 (en) Approach for reducing pixel pitch using vertical transfer gates and implant isolation regions
TW201630173A (zh) 固體攝像裝置及固體攝像裝置之製造方法
US8018016B2 (en) Back-illuminated image sensors having both frontside and backside photodetectors
US20100327388A1 (en) Back-illuminated image sensors having both frontside and a backside photodetectors
KR102575458B1 (ko) 이미지 센서 및 그 제조방법
JP2012028459A (ja) 半導体装置、固体撮像装置、半導体装置の製造方法、固体撮像装置の製造方法、電子機器
JPWO2013094430A1 (ja) 固体撮像装置、固体撮像装置の製造方法、および電子機器
KR102513483B1 (ko) 이미지 센서 및 그 제조방법
KR102162123B1 (ko) 고체 촬상 소자, 제조 방법, 및 전자 기기
US20100148230A1 (en) Trench isolation regions in image sensors
US20100327389A1 (en) Back-illuminated image sensors having both frontside and backside photodetectors
US9466636B2 (en) Image sensors including well regions of different concentrations and methods of fabricating the same
JP2014123771A (ja) 固体撮像装置および撮像システム
JP2017054890A (ja) 固体撮像装置および固体撮像装置の製造方法
JP2013162077A (ja) 固体撮像装置
JP2014053431A (ja) 固体撮像装置の製造方法
KR20100076413A (ko) 이미지센서의 단위픽셀 및 그 제조방법
JP2012209416A (ja) 固体撮像素子およびその製造方法、電子情報機器

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20160720

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170613

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170807

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170824

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170920

R150 Certificate of patent or registration of utility model

Ref document number: 6215246

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250