WO2015174296A1 - 固体撮像素子および固体撮像素子の製造方法、並びに電子機器 - Google Patents

固体撮像素子および固体撮像素子の製造方法、並びに電子機器 Download PDF

Info

Publication number
WO2015174296A1
WO2015174296A1 PCT/JP2015/063057 JP2015063057W WO2015174296A1 WO 2015174296 A1 WO2015174296 A1 WO 2015174296A1 JP 2015063057 W JP2015063057 W JP 2015063057W WO 2015174296 A1 WO2015174296 A1 WO 2015174296A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
state imaging
floating diffusion
solid
imaging device
Prior art date
Application number
PCT/JP2015/063057
Other languages
English (en)
French (fr)
Inventor
拓也 佐野
隆誠 内藤
太田　和伸
Original Assignee
ソニー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニー株式会社 filed Critical ソニー株式会社
Priority to CN201580024415.5A priority Critical patent/CN106663687B/zh
Priority to US15/309,300 priority patent/US9887219B2/en
Priority to KR1020167030910A priority patent/KR102404288B1/ko
Publication of WO2015174296A1 publication Critical patent/WO2015174296A1/ja
Priority to US15/873,698 priority patent/US10192912B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14638—Structures specially adapted for transferring the charges across the imager perpendicular to the imaging plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H04N23/54—Mounting of pick-up tubes, electronic image sensors, deviation or focusing coils
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors

Definitions

  • the present technology relates to a solid-state imaging device, a manufacturing method of the solid-state imaging device, and an electronic device, and in particular, a solid-state imaging device and a manufacturing method of the solid-state imaging device that can suppress a decrease in charge transfer characteristics from a photodiode, and an electronic device Regarding equipment.
  • CMOS Complementary Metal Oxide Semiconductor
  • pixel sharing technology pixel sharing technology
  • This pixel sharing technique is a technique for securing an opening area of a photodiode by sharing a transistor between a plurality of pixels and minimizing the area occupied by elements other than the photodiode in the pixel portion.
  • This pixel sharing technique it is possible to improve characteristics such as saturation signal amount and sensitivity of the photodiode (see Patent Documents 1 to 4).
  • the layer in which the transistor is formed is formed as an epitaxial layer on the layer in which the photodiode is formed.
  • a charge transfer method from the photodiode to the floating diffusion a method using a vertical transistor or a II plug method using II (Ion Implant) is adopted.
  • the photodiode and the floating diffusion are stacked in a direction perpendicular to the pixel plane.
  • the path for transferring charges from the photodiode to the floating diffusion needs to form a transfer path in the direction perpendicular to the pixel plane, such as a vertical transistor or II ⁇ plug connected by II.
  • the transfer path becomes longer as a whole, and the transfer characteristics of the charge that becomes the pixel signal may deteriorate.
  • it is necessary to form a buried photodiode after securing a region for forming a II plug for securing a transfer path which may restrict the layout pattern in a layer for forming the photodiode.
  • self-alignment II Ion Implant
  • the vertically stacked photodiode and floating diffusion are aligned. In some cases, the robustness with respect to the resistance is lowered.
  • the present technology has been made in view of such a situation, and in particular, by forming the floating diffusion at the same depth as the photodiode, the direction in which the transfer path is parallel to the pixel plane (horizontal direction). ) To suppress a decrease in transfer characteristics.
  • a back-illuminated solid-state imaging device includes a pixel transistor formed in a first layer, and a photodiode formed in a second layer separated from the first layer in a depth direction. And a transfer transistor for controlling charge transfer of the photodiode, and the transfer transistor is formed to be embedded in the first layer.
  • the gate of the transfer transistor can be formed in the second layer.
  • a floating diffusion for detecting the charge transferred from the photodiode can be further included, and the floating diffusion can be formed at a position including the second layer.
  • a part of the floating diffusion is configured to have the same depth as that of a part of the photodiode with respect to an incident direction of light, a part of the floating diffusion having the same depth, and the photo diffusion.
  • a channel whose opening / closing is controlled by the transfer transistor may be formed between a part of the diodes.
  • the floating diffusion may be integrated as a whole, and may be formed at a position including the second layer through the first layer.
  • the floating diffusion may be formed separately for each of the first layer and the second layer.
  • the floating diffusion may be formed in the second layer, and a contact for electrically connecting the floating diffusion may be formed by being engraved so as to penetrate the first layer.
  • an oxide film can be formed at positions adjacent to the drain and source of the pixel transistor so as to sandwich the pixel transistor.
  • a buried oxide film can be formed as a continuous structure at a position corresponding to the oxide film of the first layer.
  • the surface-side pinning layer of the photodiode which is an interface between the first layer and the second layer and on the second layer, is formed by p-type epitaxial growth. Can do.
  • the surface pinning layer can be formed by in-site doped Eu growth.
  • An oxide film having a thickness greater than or equal to a gate oxide film can be formed between the floating diffusion and the gate of the transfer transistor.
  • the floating diffusion may be formed in the second layer, and a metal wiring that electrically connects the floating diffusion may be formed by being engraved so as to penetrate the first layer.
  • An oxide film having a thickness greater than that of the gate oxide film can be formed so as to surround the gate of the transfer transistor.
  • Only the bottom part of the gate of the transfer transistor may be formed so as to straddle the floating diffusion and the photodiode, and the other part may be formed to have a smaller diameter than the bottom part. Can be.
  • a backside illumination type solid-state imaging device includes a pixel transistor formed in a first layer and a second layer separated from the first layer in a depth direction.
  • a back-illuminated solid-state imaging device wherein the transfer transistor is embedded in the first layer, and the transfer transistor controls the charge transfer of the photodiode.
  • an engraving is formed in the first layer such that the gate of the transfer transistor is formed in the second layer, and the gate is formed in the second layer.
  • the transfer transistor is formed in the engraving to be formed.
  • An electronic apparatus including a back-illuminated solid-state imaging device includes a pixel transistor formed in a first layer and a second layer separated from the first layer in a depth direction.
  • a pixel transistor is formed in a first layer, a photodiode is formed in a second layer that is separated from the first layer in a depth direction, and the photodiode is formed by a transfer transistor. Charge transfer is controlled, and the transfer transistor is formed to be embedded in the first layer.
  • First Embodiment Example in which floating diffusion is formed by engraving up to a layer where a photodiode is formed
  • Second Embodiment Example in which floating diffusion is formed separately in a layer in which a photodiode is formed and a layer in which a pixel transistor is formed
  • Third Embodiment Example in which a floating diffusion is formed in a layer where a photodiode is formed and a contact is engraved in the epitaxial layer
  • Fourth Embodiment Example in which an oxide film is formed so as to sandwich a pixel transistor
  • FIG. 1 is a diagram illustrating a configuration example of a first embodiment of a solid-state imaging device to which the present technology is applied.
  • the solid-state imaging device in FIG. 1 is a back-illuminated solid-state imaging device.
  • the traveling direction (depth direction) of incident light with respect to the solid-state imaging element is from the lower direction to the upper direction in the figure, and thereafter, the upper surface in each layer in the figure is the surface, and the lower side. Is the back side. Therefore, the lower part in the figure is a deep position, while the upper part in the figure is a shallow position.
  • FIG. 1 is a side sectional view of one pixel of the solid-state imaging device.
  • an on-chip lens 21 is provided at the head position in the traveling direction of the incident light, and the incident light is condensed so as to be received by the photodiode 42.
  • a color filter (Color Filter) 22 is provided, and light having a specific wavelength out of light incident through the on-chip lens 21 is transmitted to the photodiode 42. .
  • a light shielding metal 23 is provided around the color filter 22 so that the light transmitted through the on-chip lens 21 and the color filter 22 does not enter the photodiode 42 of another adjacent pixel. Shaded.
  • a backside pinning layer 24 is provided above the color filter 22 in the figure, and is formed as an element isolation layer between the silicon (Si) substrate 25 and the color filter 22.
  • the silicon substrate 25 is provided with a photodiode (photo-diode: PD) 42 formed of an N-type region in the center of the figure, and a separation layer 41 is provided around the photodiode.
  • the photodiode 42 is thus configured to be embedded, generates charges according to the amount of incident light by the photoelectric effect, and enters the floating diffusion 56 via the channel 44 whose opening / closing is controlled by the gate 55 of the transfer transistor. Output.
  • a surface pinning layer 43 composed of a P-type region is provided above the silicon substrate 25 in the figure, and an element isolation layer between the silicon (Si) substrate 25 and the epitaxial layer (P-Epi) 26 is provided. It is formed as.
  • An epitaxial layer (P-Epi) 26 is formed on a silicon substrate 25, on which a gate of a pixel transistor such as an amplification transistor (AMP), a reset transistor (RST), or a selection transistor (SEL).
  • AMP amplification transistor
  • RST reset transistor
  • SEL selection transistor
  • AMP or RST or SEL 51 is provided below the gate 51. Further, below the gate 51, opening and closing is controlled by the gate 51, and a channel 52 that connects the drain 53 and the source 54 is provided.
  • SEL selection transistor
  • a transfer transistor gate (TRG) 55 for controlling the opening and closing of the channel 44 is formed so as to penetrate the epitaxial layer 26 above the channel 44 in the silicon substrate 25. Further, a floating diffusion 56 is provided so as to penetrate the epitaxial layer 26 so as to be in contact with the side surface of the channel 44.
  • the bottom of the floating diffusion 56 in the drawing is positioned at the same position as the top of the photodiode 42 in the drawing in the incident light traveling direction (depth direction).
  • the structure is provided so as to penetrate through the epitaxial layer 26.
  • the channel 44 is configured as a transfer path for transferring the charge accumulated by the photodiode 42 to the floating diffusion 56, and its opening / closing is controlled by the gate 55 of the transfer transistor.
  • a transfer path is formed in the direction perpendicular to the traveling direction (depth direction) of incident light (the direction parallel to the pixel plane) via the channel 44 so that the transfer distance is not increased. It is configured.
  • the transfer distance does not become long, it is possible to reduce the deterioration of transfer characteristics.
  • it is not necessary to provide the II type plug required for securing the transfer path in the embedded photodiode 42 it is possible to eliminate the pattern restriction such as securing an area for the II type plug on the silicon substrate 25. It becomes possible.
  • the separation layer 41, the photodiode 42, and the surface pinning layer 43 are formed on the n-type silicon substrate (n-Si) 25. That is, a silicon substrate (n-Si) 25 as shown in the upper part of FIG. 3 is applied to a separation layer (p) 41, a photodiode 42, and a surface pinning layer (p +) as shown in the lower part of FIG. 43 is formed. As shown in the lower part of FIG. 3, the photodiode 42 includes an n + layer (n +) 42a and an n layer (n) 42b.
  • a p-type epitaxial layer (P-Epi) 26 is formed on the silicon substrate 25 in the drawing. That is, as shown in FIG. 4, the epitaxial layer is formed on the upper portion of the silicon substrate 25 in which the separation layer (p) 41, the photodiode 42, and the surface pinning layer (p +) 43 are formed by the process of step S11. (P-Epi) 26 is formed. As shown in FIG. 4, the photodiode 42 is formed in a buried manner in a state surrounded by the isolation layer 41 and the epitaxial layer 26.
  • step S13 engravings for forming the gate 55 and the channel 44 of the embedded transfer transistor (TRG) are formed. That is, as shown in FIG. 5, the engraving 61 to the depth at which the gate (TRG) 55 and the channel 44 of the transfer transistor in the epitaxial layer 26 are formed to reach the silicon substrate 25 through the epitaxial layer 26. Is formed. At this time, the engraving 61 is at a position at least in contact with the n + layer 42a which is the upper portion of the photodiode 42 and has a depth thereof.
  • an n-type channel (n) 52 of a pixel transistor such as an amplification transistor (AMP), a reset transistor (RST), or a selection transistor (SEL), and an n-type transistor provided below the gate 55 of the transfer transistor.
  • a channel (n) 44 is formed.
  • an oxide film 71 is formed on the epitaxial layer 26 in the drawing. That is, as shown in FIG. 6, an n-type channel (n) 52 is formed in the upper portion of the epitaxial layer 26, and a channel (n) 44 is formed in the bottom portion of the engraving 61. Further, an oxide film 71 is formed on the entire channel (n) 52 and channel (n) 44 from the top in the drawing. In FIG. 1, the oxide film 71 is formed although not shown.
  • a gate 51 of a pixel transistor such as an amplification transistor (AMP), a reset transistor (RST), or a selection transistor (SEL), and a gate (TRG) 55 of a transfer transistor are formed. That is, as shown in FIG. 7, the gate (AMP / RST / SEL) 51 is formed on the channel (n) 52, and the gate 55 of the transfer transistor is formed at a position corresponding to the engraving 61.
  • step S16 the drain (N ++) 53, the source (N ++) 54, and the floating diffusion (N ++) 56 of the pixel transistor such as the amplification transistor (AMP), the reset transistor (RST), or the selection transistor (SEL) are It is formed. That is, as shown in FIG. 8, the drain (N ++) 53 and the source (N ++) 54 are formed at both ends of the channel 52. Further, as shown in FIG. 8, the floating diffusion (N ++) is formed so as to be in contact with at least the channel 44.
  • the drain (N ++) 53 and the source (N ++) 54 are formed at both ends of the channel 52.
  • the floating diffusion (N ++) is formed so as to be in contact with at least the channel 44.
  • the back surface pinning layer 24, the light shielding metal 23, the color filter 22, and the on-chip lens 21 are provided in the lower part of the figure of the silicon substrate 25, so that a solid-state imaging device as shown in FIG. Is done.
  • the floating diffusion 56 up to the depth reaching the upper part of the photodiode 42 is formed, and the channel 44 connecting them is formed. It is possible to secure the charge transfer path in the direction (horizontal direction in the figure) perpendicular to the depth direction (vertical direction in the figure).
  • the surface pinning layer 43 as an element isolation layer between the epitaxial layer 26 and the silicon substrate 25 is formed by impurity implantation.
  • the epitaxial layer 26 is of a P-type (P-Epi) as shown in FIG. 1
  • the P-type concentration of the epitaxial layer is such that the photodiode 42 and (gate 51, channel 52, drain 53, If the concentration is sufficiently separable from the pixel transistor (consisting of the source 54 and the source 54), it is not necessary to implant the P-type impurity to form the surface pinning layer 43. In this case, the surface pinning layer 43 is formed. It is also possible to reduce the number of processes.
  • a P-type impurity is implanted to form the photodiode 42 (the gate 51, the channel 52, the drain 53, and the source 54). It is necessary to form a surface pinning layer (well) 43 that separates the transistor.
  • the gate 55 of the transfer transistor may be dug after the epitaxial layer 26 is formed, or may be formed before the epitaxial layer 26 is formed, and the epitaxial layer 26 may be formed by selective growth.
  • II Ion Implant
  • II is implanted by self-alignment using the gate 55 of the transfer transistor to form the photodiode 42. Therefore, it is possible to suppress a decrease in robustness with respect to the alignment of the photodiode 42 and the gate 55 of the transfer transistor. For this reason, it is possible to make the design around the gate 55 of the transfer transistor close to the conventional structure arranged on the same plane, and the restriction on the pattern for securing the transfer path in the vertical direction is relaxed. be able to.
  • the epitaxial layer 26 is formed even if the floating diffusion 56 is formed by performing II implantation and connecting them. After that, it may be formed in multiple steps.
  • the area of the photodiode can be increased by dividing the layer in which the photodiode and the pixel transistor are formed in the incident light incident direction (depth direction), so that sensitivity and pixel capacitance Qs Can be improved.
  • each pixel can be arranged completely symmetrically, it is possible to improve the difference between pixels.
  • a transfer path in a direction perpendicular to the incident direction of incident light is secured on the silicon substrate 25 using the gate 55 of the transfer transistor embedded in the epitaxial layer 26. As a result, it is possible to improve the transfer characteristic deterioration peculiar to the vertical transfer.
  • the area where the pixel transistor can be arranged becomes large, a sufficient length and width can be secured for the size of the photodiode constituting each pixel, so that the influence is reduced by random noise caused by the pixel transistor. Is possible.
  • Second Embodiment> In the above, the example in which the epitaxial layer 26 is formed so that the bottom of the floating diffusion 56 coincides with the depth of the upper portion of the photodiode 42 has been described. However, since it is only necessary to secure a charge transfer path from the photodiode 42 in a direction perpendicular to the depth direction (horizontal direction in FIG. 1), the position where the sub-floating diffusion is in contact with the channel 44 connected to the photodiode 42. As such, it may be provided separately from the floating diffusion 56 and electrically connected to each other.
  • FIG. 9 shows a configuration in which the sub-floating diffusion (SubFD) 91 is provided at a position and a depth in contact with the channel 44 connected to the photodiode 42 and connected to the floating diffusion (FD) 56 through the channel 101.
  • 2 shows a configuration example of a solid-state imaging device.
  • symbol are attached
  • the sub-floating diffusion 91 is provided at a position that is substantially the same depth as the upper portion of the photodiode 42 and is connected to the channel 44, the charge from the photodiode 42 is increased.
  • This transfer path can be set to a direction perpendicular to the depth direction (horizontal direction in FIG. 9). With such a configuration, it is possible to achieve the same effect as the solid-state imaging device in FIG.
  • the sub-floating diffusion 91 and the floating diffusion 56 are configured to have a potential difference via the channel 101, it is possible to reduce the influence on afterimages and pumping deterioration.
  • the floating diffusion 56 is formed on the silicon substrate 25, and then the epitaxial layer 26 is provided.
  • the epitaxial layer 26 is engraved so as to reach the floating diffusion 56, so as to contact the floating diffusion 56.
  • 2 is a configuration example of a solid-state imaging device in which a contact 121 is provided.
  • the contact 121 can be shortened in the vertical direction, so that deterioration of transfer characteristics can be suppressed. That is, the thickness T2 of the epitaxial layer 26 in FIG. 10 can be made thinner than the thickness T1 (> T2) of the epitaxial layer 26 in FIG.
  • the floating diffusion 56 is formed on the silicon substrate 25, the horizontal positional relationship with the photodiode 42 can be brought close to the conventional structure and design.
  • the floating diffusion 56 may be formed only on the silicon substrate 25 as shown in FIG. 10, or before and after the formation of the epitaxial layer 26 as in the solid-state imaging device of FIG. It may be formed by a plurality of times II, and one of them can be selected. Incidentally, by forming the floating diffusion 56 by a plurality of times II before and after the formation of the epitaxial layer 26, the epitaxial layer 26 can be made thinner and the length of the contact 121 can be made shorter. It becomes possible.
  • a pixel transistor (consisting of a gate 51, a channel 52, a drain 53, and a source 54) such as an amplification transistor (AMP), a reset transistor (RST), or a selection transistor (SEL), a transfer transistor gate 55, and a floating diffusion 56
  • AMP amplification transistor
  • RST reset transistor
  • SEL selection transistor
  • a transfer transistor gate 55 a floating diffusion 56
  • An oxide film may be used for the separation.
  • FIG. 11 shows a pixel transistor (consisting of a gate 51, a channel 52, a drain 53, and a source 54) such as an amplification transistor (AMP), a reset transistor (RST), or a selection transistor (SEL), a gate 55 of a transfer transistor,
  • a pixel transistor consisting of a gate 51, a channel 52, a drain 53, and a source 54
  • AMP amplification transistor
  • RST reset transistor
  • SEL selection transistor
  • the oxide film 141 is provided as an element isolation layer on the left end portion of the drain 53 and the right end portion of the source 54 on the epitaxial layer 26 in FIG.
  • the oxide film 141 is provided as the element isolation layer on the left end portion of the drain 53 and the right end portion of the source 54 on the epitaxial layer 26 has been described.
  • the oxide film 141 provided at the left end of the drain 53 is further extended to the silicon substrate 25 side, and a buried oxide film is formed in the silicon substrate 25 to completely separate adjacent pixels. May be.
  • FIG. 12 shows a configuration example of the solid-state imaging device in which the oxide film 141 is extended to the silicon substrate 25 side and a buried oxide film is formed in the silicon substrate 25 at that position.
  • an oxide film 171 is provided in which the oxide film 141 is extended from the left end of the drain (D) 53 to the silicon substrate 25, and is further connected to the oxide film 171.
  • a buried oxide film 181 is provided in the silicon substrate 25. Further, the buried oxide film 181 is in contact with the light shielding metal 23. Further, a buried oxide film 181 is also provided at the right end portion of the photodiode 42, and similarly, is configured to be in contact with the light shielding metal 23.
  • An oxide film 171 is also provided at the right end of the source (S) 54.
  • the buried oxide film 181 is connected to the oxide film 171 of the epitaxial layer 26, so that adjacent pixels can be completely separated. Further, the buried oxide film 181 may be filled with the same material as the light shielding metal 23 (for example, a metal such as W (tungsten)).
  • the buried oxide film 181 is connected to the light shielding metal 23 to suppress the light collected by the on-chip lens 21 from being transmitted to the adjacent pixels, the buried oxide film 181 is formed on the photodiode 42 in the silicon substrate 25. It can be made incident. As a result, the sensitivity of the photodiode 42 can be improved.
  • the surface pinning layer (impurity diffusion layer) near the interface between the silicon substrate 25 and the epitaxial layer (P-Epi) 26 may be formed by In-situ doped Epi growth.
  • FIG. 13 shows a configuration example of a solid-state imaging device in which a surface pinning layer (impurity diffusion layer) is formed by in-situ doped Epi growth. That is, FIG. 13 shows a configuration example of the solid-state imaging device when the surface pinning layer (p + -Epi) 191 is formed by In-situ doped Epi growth.
  • a surface pinning layer impurity diffusion layer
  • An oxide film having a thickness equal to or greater than that of the gate oxide film is disposed between the gate 55 and the floating diffusion 56 to suppress a decrease in conversion efficiency due to an increase in capacity of the floating diffusion 56, and between the gate 55 and the floating diffusion 56. The electric field between them may be relaxed.
  • FIG. 14 shows a configuration example of a solid-state imaging device in which, for example, SiO 2 is disposed as an oxide film between the gate 55 and the floating diffusion 56.
  • the left part of FIG. 14 is a top view when the floating diffusion 56 arranged at the center is shared by 4 pixels of 2 pixels ⁇ 2 pixels indicated by a dashed line.
  • the right part of FIG. 14 is a cross-sectional view between ab indicated by a dotted line of 2 pixels ⁇ 2 pixels in the left part of FIG.
  • the transfer transistor is provided at the corner of each pixel (photodiode 42) in contact with the floating diffusion 56 shared by the four pixels provided at the center of the two pixels ⁇ two pixels.
  • a gate 55 is provided.
  • An oxide film 211 made of SiO 2 is provided between the floating diffusion 56 and the gate 55.
  • pixel transistor gates 51 are provided above and below the 2 ⁇ 2 pixel diagram.
  • an oxide film 211 made of SiO 2 is provided between the floating diffusion 56 and the gate 55.
  • a trench is formed in the region of the epitaxial layer 26 where the oxide film 211 is formed, and subsequently, the trench is filled with SiO 2 that forms the oxide film 211.
  • the trench may be an air gap.
  • the transfer transistor gate 55 and the other pixel transistor gates 51 are formed so as to straddle the photodiode 42 and the floating diffusion 56.
  • the FD contact 212 is formed and completed.
  • the example in which the manufacturing is started from the state where the impurity implantation of the floating diffusion 56 at the bottom portion of the epitaxial layer 26 is completed has been described.
  • the FD contact 212 is formed. Impurities may be implanted in the immediately preceding process.
  • SiO2 is disposed as an oxide film between the gate 55 and the floating diffusion 56, and the floating diffusion 56 is connected with a metal wiring so as to realize an embedded floating diffusion 56.
  • 2 shows a configuration example of the solid-state imaging device.
  • the left part of FIG. 16 is the same as that in FIG. Further, the right part of FIG. 16 is a cross-sectional view between ab indicated by a dotted line of 2 pixels ⁇ 2 pixels in the left part of FIG.
  • an oxide film 211 made of SiO 2 or the like is provided between the floating diffusion 56 and the gate 55. Further, the floating diffusion 56 is connected to the bottom portion of the epitaxial layer 26 by the metal wiring 221, thereby forming a buried floating diffusion 56.
  • the metal wiring 221 can realize further miniaturization of the pixel.
  • a trench is formed so as to be electrically connected to the floating diffusion 56 provided at the bottom of the epitaxial layer 26, and the metal wiring 221 is connected to the floating diffusion. 56 to complete the connection.
  • the contact between the floating diffusion 56 and the metal wiring 221 may be formed by sandwiching a thin insulating film.
  • an oxide film (SiO 2) having a thickness equal to or larger than the gate oxide film is disposed between the gate 55 and the floating diffusion 56, and further, a solid-state imaging device including the metal wiring 221 connected to the floating diffusion 56 Can be manufactured.
  • an oxide film SiO 2 having a thickness greater than that of the gate oxide film is disposed between the gate 55 and the floating diffusion 56, and further, an oxide film SiO 2 having a thickness greater than that of the gate oxide film is surrounded by the gate 55.
  • 2 shows an example of the configuration of a solid-state imaging device arranged.
  • the transfer transistor is provided at the corner of each pixel (photodiode 42) that is in contact with the floating diffusion 56 shared by the four pixels provided in the center of 2 pixels ⁇ 2 pixels.
  • a gate 55 is provided.
  • An oxide film made of SiO 2 is provided so as to surround the gate 55.
  • pixel transistor gates 51 are provided above and below the 2 ⁇ 2 pixel diagram.
  • an oxide film 211 made of SiO 2 or the like is provided between the floating diffusion 56 and the gate 55, and further provided so as to surround the gate 55.
  • an oxide film (SiO2) having a thickness greater than or equal to the gate oxide film is arranged around the gate 55, so that only the bottom part of the gate 55 of the transfer transistor is provided. Will contribute to charge transfer. As a result, an increase in the capacity of the floating diffusion 56 can be reduced, and a reduction in conversion efficiency can be suppressed. Further, since the electric field between the gate 55 and the floating diffusion 56 can be relaxed, the reliability of the gate of the transfer transistor can be improved.
  • a trench is formed in the epitaxial layer 26, an impurity is implanted, and a floating diffusion 56 is formed. Is filled.
  • the gate 55 of the transfer transistor is formed so as to straddle the photodiode 42 and the floating diffusion 56 at the bottom of the oxide film 211.
  • a gate 51 of the pixel transistor is formed.
  • the metal wiring 221 is connected and completed so that the floating diffusion 56 is embedded.
  • FIG. 20 shows a configuration example of a solid-state imaging device in which the gate 55 of the transfer transistor is thinned except for a portion that requires an execution width across the photodiode 42 and the floating diffusion 56.
  • the configuration in the top view in the left part of FIG. 20 is the same as in the case of FIG.
  • an oxide film 211 made of SiO 2 or the like is provided between the floating diffusion 56 and the gate 55, and further provided so as to surround the gate 55.
  • the upper right portion in FIG. 20 is the same as the configuration in the right portion in FIG.
  • the top part of the gate 55 is configured to be smaller than the gate 55 shown in the right part of FIG.
  • the effective width (diameter) of the bottom portion of the gate 55 surrounded by the dotted line at the lower right in FIG. 20 is the minimum width (diameter) that can straddle the floating diffusion 56 and the photodiode 42.
  • Such a configuration makes it possible to suppress a decrease in conversion efficiency due to an increase in the capacity of the floating diffusion 56. Further, since the electric field between the gate 55 and the floating diffusion 56 can be relaxed, the reliability of the gate of the transfer transistor can be improved. Furthermore, it is possible to realize pixel miniaturization with higher accuracy.
  • a trench is formed in a region of the epitaxial layer 26 where the oxide film 211 is formed, and the trench is filled with SiO 2 that forms the oxide film 211.
  • a trench 231 having a width that spans the photodiode 42 and the floating diffusion 56 in the subsequent process is formed at the bottom of the oxide film 211.
  • the bottom part of the trench 231 has a diameter larger than the diameter of the trench 231 by isotropic etching, and the photodiode 42 and the floating diffusion 56 are formed. It is formed by bottom portions 231r and 231n having a diameter that is the minimum width to straddle. By forming the bottom portions 231r and 231n, the photodiode 42 and the floating diffusion 56 can be straddled with an execution width having a minimum width.
  • a gate 55 is formed in the trench 231 and only the bottom portions 231r and 231n straddle the photodiode 42 and the floating diffusion 56 in a state that contributes to charge transfer. Shaped.
  • the metal wiring 221 is electrically connected to complete the floating diffusion and is completed.
  • the diameter of the gate 55 is configured to straddle the photodiode 42 and the floating diffusion 56 at the bottom portions 231r and 231n.
  • the top part of the gate 55 can be made smaller compared to the configuration of the upper right part of FIG. 20 (similar to the right part of FIG. 18). Can be further miniaturized.
  • the solid-state imaging device shown in the first to tenth embodiments may be applied to an imaging device mounted on an electronic device such as a smartphone or a mobile phone.
  • FIG. 22 is a block diagram illustrating a configuration example of an imaging apparatus that includes the solid-state imaging device according to the first to tenth embodiments and is mounted on an electronic apparatus.
  • the imaging apparatus 301 includes an optical system 311, a solid-state imaging device 312, a signal processing circuit 313, a monitor 314, a driving circuit 315, and a user interface 316, and displays still images and moving images. Imaging is possible.
  • the optical system 311 includes one or a plurality of lenses, guides image light (incident light) from a subject to the solid-state image sensor 312, and forms an image on the imaging surface of the solid-state image sensor 312.
  • the solid-state image sensor 312 is one of the solid-state image sensors of the above-described embodiments. Electrons are accumulated in the solid-state imaging device 312 for a certain period according to the image formed on the light receiving surface via the optical system 311. Then, a signal corresponding to the electrons accumulated in the solid-state image sensor 312 is supplied to the signal processing circuit 313. In addition, the solid-state imaging device 312 performs signal transfer according to a drive signal (timing signal) supplied from the drive circuit 315.
  • a drive signal timing signal
  • the signal processing circuit 313 performs various kinds of signal processing on the pixel signal output from the solid-state imaging device 312. An image signal obtained by the signal processing by the signal processing circuit 313 is supplied to a memory (not shown) and stored (recorded).
  • the monitor 314 includes an LCD (Liquid Crystal Display) or the like, and displays an image signal output from the signal processing circuit 313.
  • LCD Liquid Crystal Display
  • the drive circuit 315 drives the optical system 311 and the solid-state image sensor 312.
  • the user interface 316 includes buttons, a touch panel, and the like, receives a user operation, and supplies a signal corresponding to the operation to the monitor 314 or the drive circuit 315.
  • An imaging apparatus with improved transfer characteristics of charges accumulated by the photodiode 42 can be realized by a solid-state imaging element mounted on an electronic device as an imaging apparatus as shown in FIG.
  • this technique can also take the following structures.
  • a pixel transistor formed in the first layer A photodiode formed in a second layer separated from the first layer in the depth direction; A transfer transistor for controlling transfer of charge of the photodiode, The transfer transistor is a back-illuminated solid-state imaging device formed by being embedded in the first layer.
  • the back-illuminated solid-state imaging device according to (1) wherein a gate of the transfer transistor is formed in the second layer.
  • (3) further includes a floating diffusion for detecting the charge transferred from the photodiode; The back-illuminated solid-state imaging device according to (1) or (2), wherein the floating diffusion is formed at a position including the second layer.
  • a part of the floating diffusion is configured to have the same depth as a part of the photodiode with respect to a light incident direction, and the floating diffusion has a part of the floating diffusion having the same depth.
  • a back-illuminated solid-state imaging device according to (3), wherein a channel whose opening / closing is controlled by the transfer transistor is formed between a part of the photodiodes.
  • the floating diffusion is formed in the second layer, and a contact that electrically connects the floating diffusion is formed by engraving the first layer so as to penetrate the first diffusion layer.
  • Back-illuminated solid-state image sensor In the first layer, an oxide film is formed at a position adjacent to each of the drain and the source of the pixel transistor so as to sandwich the pixel transistor.
  • the surface-side pinning layer of the photodiode which is a boundary surface between the first layer and the second layer and on the second layer, is formed by p-type epitaxial growth.
  • the floating diffusion is formed in the second layer, and a metal wiring that electrically connects the floating diffusion is formed by being engraved so as to penetrate the first layer.
  • Back-illuminated solid-state image sensor (14) The back-illuminated solid-state imaging device according to (12), wherein an oxide film having a thickness greater than or equal to a gate oxide film is formed so as to surround the gate of the transfer transistor. (15) The bottom portion of the gate of the transfer transistor is formed so as to straddle the floating diffusion and the photodiode, and other portions are formed with a diameter smaller than that of the bottom portion. Back-illuminated solid-state image sensor.
  • a pixel transistor formed in the first layer A photodiode formed in a second layer separated from the first layer in the depth direction; A transfer transistor for controlling transfer of charge of the photodiode,
  • the transfer transistor is embedded in the first layer.
  • a pixel transistor formed in the first layer;
  • a photodiode formed in a second layer separated from the first layer in the depth direction;
  • the transfer transistor is an electronic device including a backside illumination type solid-state imaging device formed by being embedded in the first layer.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

　本技術は、フォトダイオードの転送特性の低減を抑制できるようにする固体撮像素子および固体撮像素子の製造方法、並びに電子機器に関する。 シリコン基板２５に形成されるフォトダイオード４２の層と、同一の深さに到達するように、フローティングディフュージョン５６を形成し、それらの間に転送トランジスタのゲート５５を形成する。このとき、転送トランジスタのゲート５５により開閉が制御されるチャンネル４４は、フォトダイオード４２が形成されるシリコン基板２５に形成される構成とする。このような構成により、フォトダイオード４２に蓄積された電荷は、深さ方向に対して垂直な方向にフローティングディフュージョンに転送させることが可能となり、深さ方向に転送経路を設定することで転送経路がなくなることで生じる転送特性の低減が抑制される。本技術は、固体撮像素子に適用することができる。

Description

固体撮像素子および固体撮像素子の製造方法、並びに電子機器
　本技術は、固体撮像素子および固体撮像素子の製造方法、並びに電子機器に関し、特に、フォトダイオードからの電荷転送特性の低下を抑制できるようにした固体撮像素子および固体撮像素子の製造方法、並びに電子機器に関する。
　従来、CMOS（Complementary Metal Oxide Semiconductor）イメージセンサでは、画素サイズの微細化が進むにつれ、フォトダイオード（PD）の開口率を最大化するために、画素を共有する技術（画素共有技術）が採用されることが多くなっている。この画素共有技術は、複数の画素間でトランジスタを共有して、画素部におけるフォトダイオード以外の素子の占有面積を最小化することにより、フォトダイオードの開口面積を確保する技術である。この画素共有技術を用いることにより、フォトダイオードの例えば飽和信号量や感度などの特性を改善することが可能になる（特許文献１乃至４参照）。
　上記の構造においてトランジスタが形成される層はフォトダイオードが形成される層の上にエピタキシャル層として形成される。またフォトダイオードからフローティングディフュージョンへの電荷転送方法としては縦型トランジスタを用いる方法やII（Ion Implant）で繋ぐII plug方法などが採用されている。
特開２０１０－１４７９６５号公報 特開２０１０－２１２２８８号公報 特開２００７－１１５９９４号公報 特開２０１１－０４９４４６号公報
　ところで、上述した技術を利用して、従来の埋め込みフォトダイオードを有する裏面照射型CMOSイメージセンサを構成すると、フォトダイオードとフローティングディフュージョンとが画素平面に対して垂直方向に積層された構造となる。このため、フォトダイオードからフローティングディフュージョンへと電荷を転送する経路は、縦型トランジスタやIIで接続するII plugなど画素平面に対して垂直方向の転送経路を構成する必要があった。
　しかしながら、垂直方向に転送経路が構成されると、全体として転送経路が長くなるので、画素信号となる電荷の転送特性が低下してしまうことがあった。また、転送経路確保のためのII plugを形成する領域を確保した上で埋め込みフォトダイオードを形成する必要があり、フォトダイオードを形成する層におけるレイアウトパターンが制約されてしまうことがあった。さらに、転送ゲートが形成される前に、埋め込みフォトダイオードを形成する必要があるので、セルフアラインII（Ion Implant）を使うことができず、垂直方向に積層されるフォトダイオードとフローティングディフュージョンとの合わせに対するロバスト性が低下してしまうことがあった。
　本技術は、このような状況に鑑みてなされたものであり、特に、フローティングディフュージョンをフォトダイオードと同一の深さに形成することで、転送経路を画素平面に対して平行となる方向（水平方向）に構成できるようにして、転送特性の低下を抑制するものである。
　本技術の一側面の裏面照射型の固体撮像素子は、第１の層に形成される画素トランジスタと、前記第１の層と深さ方向に分離された第２の層に形成されるフォトダイオードと、前記フォトダイオードの電荷の転送を制御する転送トランジスタとを含み、前記転送トランジスタは、前記第１の層に埋め込んで形成される。
　前記転送トランジスタのゲートは、前記第２の層に形成されるようにすることができる。
　前記フォトダイオードより転送された電荷を検出するフローティングディフュージョンをさらに含ませるようにすることができ、前記フローティングディフュージョンは、前記第２の層を含む位置に形成されるようにすることができる。
　前記フローティングディフュージョンは、その一部が、前記フォトダイオードの一部と光の入射方向に対して同一の深さとなるように構成され、前記同一の深さの前記フローティングディフュージョンの一部と、前記フォトダイオードの一部との間に、前記転送トランジスタにより開閉が制御されるチャンネルが形成されるようにすることができる。
　前記フローティングディフュージョンは、全体が一体とした構成とされ、前記第１の層を貫通して、前記第２の層を含む位置に形成されるようにすることができる。
　前記フローティングディフュージョンは、前記第１の層と、前記第２の層との、それぞれに分離して形成されるようにすることができる。
　前記フローティングディフュージョンは、前記第２の層に形成され、前記フローティングディフュージョンを電気的に接続するコンタクトが、前記第１の層を貫通するように彫り込んで形成されるようにすることができる。
　前記第１の層において、前記画素トランジスタを挟むように、前記画素トランジスタのドレインおよびソースのそれぞれに隣接する位置に酸化膜が形成されるようにすることができる。
　前記第２の層に、前記第１の層の前記酸化膜と対応する位置に、連続的な構成として、埋め込み酸化膜が形成されるようにすることができる。
　前記第１の層、および前記第２の層との境界面であって、前記第２の層上の、前記フォトダイオードの表面側ピニング層は、p型のエピタキシャル成長により形成されるようにすることができる。
　前記表面ピニング層は、in-site doped Epi成長により形成されるようにすることができる。
　前記フローティングディフュージョンと、前記転送トランジスタのゲートとの間にゲート酸化膜以上の厚さの酸化膜が形成されるようにすることができる。
　前記フローティングディフュージョンは、前記第２の層に形成され、前記フローティングディフュージョンを電気的に接続するメタル配線が、前記第１の層を貫通するように彫り込んで形成されるようにすることができる。
　前記転送トランジスタのゲートを取り囲むようにゲート酸化膜以上の厚さの酸化膜が形成されるようにすることができる。
　前記転送トランジスタのゲートのボトム部のみが前記フローティングディフュージョンと、前記フォトダイオードとを跨ぐように形成されるようにすることができ、その他の部位は、前記ボトム部よりも径が小さく形成されるようにすることができる。
　本技術の一側面の裏面照射型の固体撮像素子の製造方法は、第１の層に形成される画素トランジスタと、前記第１の層と深さ方向に分離された第２の層に形成されるフォトダイオードと、前記フォトダイオードの電荷の転送を制御する転送トランジスタとを含み、前記転送トランジスタが、前記第１の層に埋め込んで形成される裏面照射型の固体撮像素子の製造方法において、前記第１の層が形成された後、前記第１の層に、前記転送トランジスタのゲートが、前記第２の層に形成されるように彫り込みを形成し、前記ゲートが、前記第２の層に形成されるように、前記彫り込みに前記転送トランジスタを形成する。
　本技術の一側面の裏面照射型の固体撮像素子を備えた電子機器は、第１の層に形成される画素トランジスタと、前記第１の層と深さ方向に分離された第２の層に形成されるフォトダイオードと、前記フォトダイオードの電荷の転送を制御する転送トランジスタとを含み、前記転送トランジスタは、前記第１の層に埋め込んで形成される。
　本技術の一側面においては、画素トランジスタが第１の層に形成され、フォトダイオードが前記第１の層と深さ方向に分離された第２の層に形成され、転送トランジスタにより前記フォトダイオードの電荷の転送が制御され、前記転送トランジスタが、前記第１の層に埋め込んで形成される。
　本技術の一側面によれば、フォトダイオードに蓄積された電荷の転送特性の低下を抑制することが可能となる。また、転送経路を確保するためにフォトダイオードが形成される層のパターンの制約を低減させることが可能となる。さらに、画素トランジスタと、フォトダイオードが形成される層同士の合わせに対するロバスト性の低下を抑制することが可能となる。
本技術の第１の実施の形態である固体撮像素子の構成例を説明する図である。 図１の固体撮像素子の製造方法を説明するフローチャートである。 図１の固体撮像素子の製造方法を説明する図である。 図１の固体撮像素子の製造方法を説明する図である。 図１の固体撮像素子の製造方法を説明する図である。 図１の固体撮像素子の製造方法を説明する図である。 図１の固体撮像素子の製造方法を説明する図である。 図１の固体撮像素子の製造方法を説明する図である。 本技術の第２の実施の形態である固体撮像素子の構成例を説明する図である。 本技術の第３の実施の形態である固体撮像素子の構成例を説明する図である。 本技術の第４の実施の形態である固体撮像素子の構成例を説明する図である。 本技術の第５の実施の形態である固体撮像素子の構成例を説明する図である。 本技術の第６の実施の形態である固体撮像素子の構成例を説明する図である。 本技術の第７の実施の形態である固体撮像素子の構成例を説明する図である。 図１４の固体撮像素子の製造方法を説明する図である。 本技術の第８の実施の形態である固体撮像素子の構成例を説明する図である。 図１６の固体撮像素子の製造方法を説明する図である。 本技術の第９の実施の形態である固体撮像素子の構成例を説明する図である。 図１８の固体撮像素子の製造方法を説明する図である。 本技術の第１０の実施の形態である固体撮像素子の構成例を説明する図である。 図２０の固体撮像素子の製造方法を説明する図である。 本技術の第１１の実施の形態である固体撮像素子を備えた撮像装置を含む電子機器の構成例を説明する図である。
　なお、説明は以下の順序で行う。
１．第１の実施の形態（フローティングディフュージョンをフォトダイオードが形成される層まで彫り込んで形成する例）
２．第２の実施の形態（フローティングディフュージョンをフォトダイオードが形成される層と、画素トランジスタが形成される層とのそれぞれに分離して形成する例）
３．第３の実施の形態（フローティングディフュージョンをフォトダイオードが形成される層に形成し、エピタキシャル層にコンタクトを彫り込んで形成する例）
４．第４の実施の形態（画素トランジスタを挟むように酸化膜を形成する例）
５．第５の実施の形態（画素トランジスタを挟むように酸化膜を形成し、さらに、フォトトランジスタが形成されるシリコン基板にも接続して彫り込み酸化膜を形成する例）
６．第６の実施の形態（表面ピニング層をin-site doped成長により形成する例）
７．第７の実施の形態（転送トランジスタのゲートとフローティングディフュージョンとの間に酸化膜を形成する例）
８．第８の実施の形態（転送トランジスタのゲートとフローティングディフュージョンとの間に酸化膜を形成し、ＦＤコンタクトをメタル配線とする例）
９．第９の実施の形態（転送トランジスタのゲートとフローティングディフュージョンとの間に加えて、ゲートを囲むように酸化膜を形成する例）
１０．第１０の実施の形態（転送トランジスタのゲートとフローティングディフュージョンとの間に加えて、ゲートを囲むように酸化膜を形成し、ゲートのボトム部だけを実行幅として、それ以外を細くする例）
１１．第１１の実施の形態（本技術の固体撮像素子を有する撮像装置を備えた電子機器の構成例）
＜１．第１の実施の形態＞
　図１は、本技術を適用した固体撮像素子の第１の実施の形態の構成例を示した図である。尚、図１の固体撮像素子は、裏面照射型の固体撮像素子である。図１においては、固体撮像素子に対する入射光の進行方向（深さ方向）は、図中の下方向から上方向であり、以降においては、図中の各層における上方の面が表面であり、下方の面が裏面であるものとする。従って、図中の下部が深い位置であり、これに対して、図中の上部が浅い位置である。また、図１は、固体撮像素子の１画素分の側面断面図である。
　図中の下から、入射光の進行方向の先頭位置にオンチップレンズ（On chip lens）２１が設けられており、入射光をフォトダイオード４２で受光されるように集光する。
　図中のオンチップレンズ２１の上には、カラーフィルタ（Color Filter）２２が設けられており、オンチップレンズ２１を介して入射する光のうち、特定の波長の光をフォトダイオード４２に透過させる。
　カラーフィルタ２２の周囲には、遮光金属２３が設けられており、遮光金属２３がオンチップレンズ２１、およびカラーフィルタ２２を透過した光を、隣接する他の画素のフォトダイオード４２に入射しないように遮光している。
　カラーフィルタ２２の図中の上には、裏面ピニング（pinning）層２４が設けられており、シリコン（Si）基板２５と、カラーフィルタ２２との素子分離層として形成されている。
　シリコン基板２５には、図中の中央部にN型領域からなるフォトダイオード（Photo Diode：PD）４２が設けられており、その周囲に分離層４１が設けられている。フォトダイオード４２は、このように埋め込み式の構成とされ、光電効果により入射光の光量に応じた電荷を発生し、転送トランジスタのゲート５５により開閉が制御されるチャンネル４４を介してフローティングディフュージョン５６に出力する。
　シリコン基板２５の図中の上には、P型領域からなる表面ピニング（pinning）層４３が設けられており、シリコン（Si）基板２５と、エピタキシャル層（P-Epi）２６との素子分離層として形成されている。
　シリコン基板２５の上に、エピタキシャル層（P-Epi）２６が形成されており、その上には、増幅トランジスタ（AMP）、リセットトランジスタ（RST）、または、選択トランジスタ（SEL）といった画素トランジスタのゲート（AMP or RST or SEL）５１が設けられている。さらに、そのゲート５１の下には、ゲート５１により開閉が制御され、ドレイン（Drain）５３およびソース（Source）５４を繋ぐチャンネル（Channel）５２が設けられている。尚、画素トランジスタの構成としては、必要に応じて、選択トランジスタ（SEL）を設けない構成にしても良い。
　また、エピタキシャル層２６には、シリコン基板２５におけるチャンネル４４の上部に、チャンネル４４の開閉を制御する転送トランジスタのゲート（TRG）５５がエキタピシャル層２６を貫通するように埋め込まれて形成されている。さらに、チャンネル４４の側面部に接するようにフローティングディフュージョン５６がエピタキシャル層２６を貫通するように設けられている。
　すなわち、図１で示されるように、フローティングディフュージョン５６の図中の底部が、フォトダイオード４２の図中の上部と、入射光の進行方向（深さ方向）に対して同一の位置となるように、エピタキシャル層２６を貫通して設けられるような構成とされている。
　このような構成により、チャンネル４４が、フォトダイオード４２により蓄積された電荷をフローティングディフュージョン５６に転送する転送経路として構成され、転送トランジスタのゲート５５によりその開閉が制御される。これにより、チャンネル４４を介して、入射光の進行方向（深さ方向）に対して垂直方向（画素平面に対して平行な方向）に転送経路が形成されることにより、転送距離が長くならないように構成されている。結果として、転送距離が長くならないので、転送特性の低下を低減させることが可能となる。また、埋め込み式のフォトダイオード４２に転送経路確保のために必要とされるII plugを設ける必要がないので、シリコン基板２５上にII plugのための領域を確保するといったパターンの制約を無くすことが可能となる。
　＜図１の固体撮像素子の製造方法＞
　次に、図２のフローチャートを参照して、図１の固体撮像素子の製造方法について説明する。
　ステップＳ１１において、ｎ型のシリコン基板（n-Si）２５に、分離層４１、フォトダイオード４２、および表面ピニング層４３が形成される。すなわち、図３の上部で示されるような、シリコン基板（n-Si）２５に、図３の下部で示されるように、分離層（p）４１、フォトダイオード４２、および表面ピニング層（p+）４３が形成される。尚、図３の下部で示されるように、フォトダイオード４２は、n+層（n+）４２ａおよびn層（n）４２ｂとから構成される。
　ステップＳ１２において、シリコン基板２５の図中の上部にｐ型のエピタキシャル層（P-Epi）２６が形成される。すなわち、図４で示されるように、ステップＳ１１の処理により、分離層（p）４１、フォトダイオード４２、および表面ピニング層（p+）４３が形成されたシリコン基板２５の図中の上部にエピタキシャル層（P-Epi）２６が形成される。図４で示されるように、フォトダイオード４２は、分離層４１とエピタキシャル層２６に囲まれた状態で埋め込み式に形成される。
　ステップＳ１３において、埋め込み型の転送トランジスタ（TRG）のゲート５５およびチャンネル４４を構成するための彫り込みが形成される。すなわち、図５で示されるように、エピタキシャル層２６における転送トランジスタのゲート（TRG）５５およびチャンネル４４が形成される位置に、エピタキシャル層２６を貫通してシリコン基板２５に到達する深さまでの彫り込み６１が形成される。このとき、この彫り込み６１は、少なくともフォトダイオード４２の上部となるn+層４２ａに接触する位置で、かつ、その深さのものとされる。
　ステップＳ１４において、増幅トランジスタ（AMP）、リセットトランジスタ（RST）、または、選択トランジスタ（SEL）といった画素トランジスタのn型のチャンネル（n）５２、および転送トランジスタのゲート５５の下に設けられるn型のチャンネル（n）４４が形成される。さらに、図中における、エピタキシャル層２６の上に酸化膜７１が形成される。すなわち、図６で示されるように、n型のチャンネル（n）５２がエピタキシャル層２６の上部に形成され、チャンネル（n）４４が、彫り込み６１の底部にそれぞれ形成される。さらに、チャンネル（n）５２およびチャンネル（n）４４の全体に図中の上部から酸化膜７１が形成される。尚、図１において、この酸化膜７１は図示されていないが、形成されている。
　ステップＳ１５において、増幅トランジスタ（AMP）、リセットトランジスタ（RST）、または、選択トランジスタ（SEL）といった画素トランジスタのゲート５１、および転送トランジスタのゲート（TRG）５５が形成される。すなわち、図７で示されるように、ゲート（AMP/RST/SEL）５１が、チャンネル（n）５２上に形成され、転送トランジスタのゲート５５が、彫り込み６１に対応する位置に形成される。
　ステップＳ１６において、増幅トランジスタ（AMP）、リセットトランジスタ（RST）、または、選択トランジスタ（SEL）といった画素トランジスタのドレイン（N++）５３、および、ソース（N++）５４、並びに、フローティングディフュージョン（N++）５６が形成される。すなわち、図８で示されるように、ドレイン（N++）５３、および、ソース（N++）５４は、チャンネル５２の両端部に形成される。また、図８で示されるように、フローティングディフュージョン（N++）は、少なくともチャンネル４４に接するように形成される。
　以降において、裏面ピニング層２４、遮光金属２３、カラーフィルタ２２、およびオンチップレンズ２１が、シリコン基板２５の図中の下部に設けられることにより、図１で示されるような、固体撮像素子が製造される。
　このような製造方法で固体撮像素子が製造されることにより、フォトダイオード４２の上部に達する深さまでのフローティングディフュージョン５６が形成され、また、それらを結ぶチャンネル４４が形成されるので、フォトダイオード４２からの電荷の転送経路を深さ方向（図中の垂直方向）に対して垂直な方向（図中の水平方向）に確保することが可能となる。
　結果として、深さ方向（縦方向）に転送経路が形成されることで転送距離が長くなることにより生じる転送特性の低下を低減させることが可能となる。また、埋め込み式であるフォトダイオード４２を形成する際に、転送経路確保のためにII plugを形成する必要がなくなるので、このためのパターンの制約を無くすことが可能となる。
　尚、エピタキシャル層２６と、シリコン基板２５との素子分離層としての表面ピニング層４３については、不純物注入によって形成されるものとする。しかしながら、エピタキシャル層２６を、図１で示されるようなP型（P-Epi）のものとした場合、エピタキシャル層のP型濃度が、フォトダイオード４２と、（ゲート５１、チャンネル５２、ドレイン５３、およびソース５４とからなる）画素トランジスタとを十分に分離可能な濃度であれば、P型の不純物を注入して、表面ピニング層４３を構成する必要は無く、この場合、表面ピニング層４３を形成する工程を削減することも可能となる。
　すなわち、エピタキシャル層２６がn型、または、p型でも濃度が薄い場合、P型の不純物を注入することにより、フォトダイオード４２と、（ゲート５１、チャンネル５２、ドレイン５３、およびソース５４とからなる）トランジスタとを分離する表面ピニング層（ウェル）４３を形成する必要がある。
　また、転送トランジスタのゲート５５はエピタキシャル層２６を形成した後に掘り込んで形成しても、エピタキシャル層２６を形成する前に形成しエピタキシャル層２６を選択成長により形成するようにしてもよい。後者においてエピタキシャル層２６が形成される前に、転送トランジスタのゲート５５が加工された後は転送トランジスタのゲート５５を用いたセルフアラインによりII（Ion Implant）注入してフォトダイオード４２を形成することが可能となり、フォトダイオード４２と転送トランジスタのゲート５５との合わせに対するロバスト性の低下を抑制することが可能となる。このため、転送トランジスタのゲート５５の周辺の設計を従来の同一平面状に配置された構造に近い状態とすることが可能となり、縦方向への転送経路を確保するためのパターンの制約を緩和することができる。
　また、フローティングディフュージョン５６に関しても、エピタキシャル層２６が形成される工程に対して前後するような場合でも、それぞれII注入を行って、接続することで形成するようにしても、エピタキシャル層２６が形成された後、多段打ちで形成されるようにしても良い。
　さらに、フォトダイオードと画素トランジスタとが形成される層を入射光の入射方向（深さ方向）に分割して形成することで、フォトダイオードの面積を拡大することができるため、感度および画素容量Qsを向上させることが可能となる。また、各画素を完全に対称的に配置することができるため、画素間差を改善させることが可能となる。さらに、シリコン基板２５上に、エピタキシャル層２６に埋め込まれた転送トランジスタのゲート５５を用いて、入射光の入射方向に対して垂直方向（深さ方向に対して垂直方向）の転送経路を確保することで縦方向転送特有の転送特性悪化を改善することができる。
　また、画素トランジスタを配置できる面積が大きくなるため、各画素を構成するフォトダイオードの大きさについて十分な長さと幅を確保することができるので、画素トランジスタに起因するランダムノイズにより影響を低減することが可能となる。
＜２．第２の実施の形態＞
　以上においては、フローティングディフュージョン５６の底部をフォトダイオード４２の上部の深さと一致するように、エピタキシャル層２６を形成する例について説明してきた。しかしながら、フォトダイオード４２からの電荷の転送経路が深さ方向に対して垂直方向（図１における水平方向）に確保できればよいので、サブフローティングディフュージョンを、フォトダイオード４２に接続されたチャンネル４４に接する位置となるように、フローティングディフュージョン５６とは別に設けて、相互に電気的に接続するような構成にしてもよい。
　図９は、サブフローティングディフュージョン（SubFD）９１を、フォトダイオード４２に接続されたチャンネル４４に接する位置、および深さとなるように設け、チャンネル１０１を介してフローティングディフュージョン（FD）５６と接続する構成とされた固体撮像素子の構成例を示している。尚、図１の固体撮像素子における構成と同一の機能を備える構成については、同一の名称、および同一の符号を付しており、その説明は適宜省略するものとする。
　すなわち、図９の固体撮像素子においては、サブフローティングディフュージョン９１が、フォトダイオード４２の上部とほぼ同じ深さであって、チャンネル４４と接続する位置に設けられているので、フォトダイオード４２からの電荷の転送経路を深さ方向に対して垂直な方向（図９中の水平方向）とすることが可能となる。このような構成により、図１における固体撮像素子と同様の効果を奏することが可能となる。
　また、図２の固体撮像素子の場合、転送時以外は、サブフローティングディフュージョン９１とフローティングディフュージョン５６とが物理的に分離された構造となるため、フローティングディフュージョン５６の容量増加に伴う変換効率の低下を低減することが可能となる。
　さらに、サブフローティングディフュージョン９１とフローティングディフュージョン５６との間には、チャンネル１０１を介して電位差を持つように構成することで、残像や汲み上げ悪化に対する影響を低減することが可能となる。
＜３．第３の実施の形態＞
　フォトダイオード４２からの電荷の転送経路を深さ方向に対して垂直方向（図中の水平方向）に確保できればよいので、フローティングディフュージョン５６を、フォトダイオード４２に接続されたチャンネル４４に接する位置、および深さとなるように、シリコン基板２５上に設けるようにしてもよい。この場合、シリコン基板２５上にエピタキシャル層２６が形成されてから、フローティングディフュージョン５６に接触するように彫り込みを生成して、この彫り込みにコンタクトを設けるようにしても良い。
　図１０は、シリコン基板２５上にフローティングディフュージョン５６を形成し、その後、エピタキシャル層２６を設けて、フローティングディフュージョン５６に到達するようにエピタキシャル層２６に彫り込みを設けて、フローティングディフュージョン５６に接触するようにコンタクト１２１を設けるようにした固体撮像素子の構成例である。
　図１０の固体撮像素子においては、エピタキシャル層２６を薄くすることにより、コンタクト１２１を垂直方向に短くすることができるので、転送特性の低下を抑制することが可能となる。すなわち、図１０におけるエピタキシャル層２６の厚さＴ２は、図１のエピタキシャル層２６の厚さＴ１（＞Ｔ２）よりも薄くさせることが可能となる。また、フローティングディフュージョン５６は、シリコン基板２５上に形成されるので、フォトダイオード４２との水平方向の位置関係については、従来の構造および設計に近づけることが可能となる。
　尚、コンタクト１２１を用いる場合、フローティングディフュージョン５６は、図１０で示されるように、シリコン基板２５にのみ形成するようにしてもよいし、図１の固体撮像素子のようにエピタキシャル層２６の形成前後に複数回数のIIにより形成するようにしてもよく、そのいずれかを選択することが可能となる。尚、フローティングディフュージョン５６を、エピタキシャル層２６の形成前後に複数回数のIIにより形成するようにすることで、エピタキシャル層２６を薄型化することが可能となり、コンタクト１２１の長さをより短くすることが可能となる。
＜４．第４の実施の形態＞
　増幅トランジスタ（AMP）、リセットトランジスタ（RST）、または、選択トランジスタ（SEL）といった（ゲート５１、チャンネル５２、ドレイン５３、およびソース５４とからなる）画素トランジスタ、転送トランジスタのゲート５５、およびフローティングディフュージョン５６の分離に酸化膜を用いるようにしても良い。
　図１１は、増幅トランジスタ（AMP）、リセットトランジスタ（RST）、または、選択トランジスタ（SEL）といった（ゲート５１、チャンネル５２、ドレイン５３、およびソース５４とからなる）画素トランジスタ、転送トランジスタのゲート５５、およびフローティングディフュージョン５６の分離に酸化膜を用いるようにした固体撮像素子の構成例を示している。
　すなわち、図１１におけるエピタキシャル層２６上のドレイン５３の左端部、およびソース５４の右端部にそれぞれ素子分離層として酸化膜１４１が設けられている。
　これにより、隣接画素間の混色やブルーミングを抑制することができ、さらに、II分離に比べ酸化膜分離を使うことで容量低減につながるので変換効率を向上させることが可能となる。
＜５．第５の実施の形態＞
　第４の実施の形態においては、エピタキシャル層２６上にドレイン５３の左端部、およびソース５４の右端部にそれぞれ素子分離層として酸化膜１４１が設けられる例について説明してきた。しかしながら、ドレイン５３の左端部に設けられた酸化膜１４１をさらにシリコン基板２５側に延ばして、シリコン基板２５内にも埋め込み酸化膜を形成して隣接画素間を完全に分離する構成とするようにしても良い。
　図１２は、酸化膜１４１をシリコン基板２５側に延ばし、その位置のシリコン基板２５内に埋め込み酸化膜を形成するようにした固体撮像素子の構成例を示している。
　すなわち、図１２の固体撮像素子においては、ドレイン（D）５３の左端部から酸化膜１４１をシリコン基板２５に延ばした酸化膜１７１が設けられており、さらに、酸化膜１７１に接続されるように、シリコン基板２５内に埋め込み酸化膜１８１が設けられている。また、埋め込み酸化膜１８１は、遮光金属２３と接触する構成とされている。さらに、フォトダイオード４２の右端部にも、埋め込み酸化膜１８１が設けられており、同様に、遮光金属２３と接触する構成とされている。また、ソース（S）５４の右端部にも酸化膜１７１が設けられている。
　このような構成により、隣接画素間のシリコン基板２５内での混色およびブルーミングを抑制することが可能となる。また、埋め込み酸化膜１８１は、エピタキシャル層２６の酸化膜１７１と接続されることにより、隣接画素間を完全に分離することが可能となる。さらに、埋め込み酸化膜１８１は、遮光金属２３と同じ材質（例えば、W（タングステン）のような金属）を埋め込んでも良い。
　また、埋め込み酸化膜１８１は、遮光金属２３と接続されることにより、オンチップレンズ２１により集光された光が隣接画素に透過されることを抑制するので、シリコン基板２５内のフォトダイオード４２に入射されるようにすることができる。結果として、フォトダイオード４２の感度を向上させることが可能となる。
＜６．第６の実施の形態＞
　シリコン基板２５とエピタキシャル層（P-Epi）２６との界面付近の表面ピニング層（不純物拡散層）は、In-situ doped Epi成長により形成するようにしてもよい。
　図１３は、表面ピニング層（不純物拡散層）を、In-situ doped Epi成長により形成したものとした固体撮像素子の構成例を示している。すなわち、図１３においては、表面ピニング層（p+-Epi）１９１が、In-situ doped Epi成長により形成されたものであるときの固体撮像素子の構成例が示されている。
　すなわち、シリコン基板２５内に不純物注入によってフォトダイオード４２を形成した後、エピタキシャル層２６を形成するためにエピタキシャル層の成長を開始すると、エピタキシャル層の成長中の熱（例えば、良質なエピタキシャル成長が可能な1000℃程度の熱）によって、界面付近の不純物は拡散をする。
　この場合、界面付近のPN接合は急峻なプロファイルで作成することが困難であり、PN接合の容量が減りフォトダイオード４２の容量Qsが減少することが知られている。そこで、エピタキシャル層２６の成長状態に応じて、不純部の注入量を制御しながらエピタキシャル層２６を成長させるIn-situ doped Epi成長であれば、所望の急峻なプロファイルを保ったままエピタキシャル層を形成していくことが可能となる。
　結果として、フォトダイオード４２の容量Qsが減少してしまうといったことが抑制される。
＜７．第７の実施の形態＞
　ゲート５５とフローティングディフュージョン５６との間にゲート酸化膜以上の厚さの酸化膜を配置するようにしてフローティングディフュージョン５６の容量増加に伴う変換効率低下を抑制すると共に、ゲート５５とフローティングディフュージョン５６との間の電界を緩和させるようにしてもよい。
　図１４は、ゲート５５とフローティングディフュージョン５６との間に酸化膜として、例えば、SiO2を配置するようにした固体撮像素子の構成例を示している。尚、図１４の左部は、一点鎖線のマス状で示される２画素×２画素の４画素で、その中心に配置されたフローティングディフュージョン５６を共有するときの上面図である。また、図１４の右部は、図１４の左部における２画素×２画素の点線で示されるａｂ間における断面図である。
　図１４の左部で示されるように、２画素×２画素の中心に設けられた、４画素で共有するフローティングディフュージョン５６に対して接する、各画素（フォトダイオード４２）の角部に転送トランジスタのゲート５５が設けられている。そして、このフローティングディフュージョン５６とゲート５５との間にSiO2からなる酸化膜２１１が設けられている。また、２画素×２画素の図中の上下に画素トランジスタのゲート５１が設けられている。
　図１４の右部で示されるように、フローティングディフュージョン５６とゲート５５との間にSiO2からなる酸化膜２１１が設けられている。
　ゲート５５とフローティングディフュージョン５６との間にゲート酸化膜以上の厚さの酸化膜（SiO2）を配置する構成とすることにより、フローティングディフュージョン５６の容量増加に伴う変換効率低下を抑制することが可能となる。また、ゲート５５とフローティングディフュージョン５６との間の電界を緩和させるようにすることができるので、転送トランジスタのゲートの信頼性を向上させることが可能となる。
　＜図１４の固体撮像素子の製造方法＞
　次に、図１５を参照して、図１４の固体撮像素子の製造方法について説明する。尚、ここでは、埋込式のフォトダイオード４２とフローティングディフュージョン５６は、形成されている状態であるものとする。
　第１の工程において、図１５の左上部で示されるように、エピタキシャル層２６の酸化膜２１１が形成される領域にトレンチが形成され、引き続き、トレンチに酸化膜２１１を形成するSiO2が充填される。尚、トレンチは、エアギャップでもよい。
　第２の工程において、図１５の左下部で示されるように、フォトダイオード４２とフローティングディフュージョン５６を跨ぐように、転送トランジスタのゲート５５が形成されると共に、その他の画素トランジスタのゲート５１が形成される。
　第３の工程において、図１５の右上部で示されるように、フローティングディフュージョン５６の不純物を注入後、ＦＤコンタクト２１２を形成し、完成する。尚、以上の製造方法においては、エピタキシャル層２６のボトム部におけるフローティングディフュージョン５６の不純物注入が済んだ状態から製造が開始される例について説明したが、第３の工程において、ＦＤコンタクト２１２を形成する直前の処理において、不純物注入するようにしてもよい。
　以上の製造方法により、ゲート５５とフローティングディフュージョン５６との間にゲート酸化膜以上の厚さの酸化膜（SiO2）を配置する構成を備えた固体撮像素子を製造することが可能となる。
　結果として、フローティングディフュージョン５６の容量増加に伴う変換効率低下を抑制することが可能となる。また、ゲート５５とフローティングディフュージョン５６との間の電界を緩和させるようにすることができるので、転送トランジスタのゲートの信頼性を向上させることが可能となる。
＜８．第８の実施の形態＞
　以上においては、ゲート５５とフローティングディフュージョン５６との間にゲート酸化膜以上の厚さの酸化膜（SiO2）を配置するようにした固体撮像素子について説明してきたが、さらに、フローティングディフュージョンに対しては、メタル配線で接続し、埋め込み式のフローティングディフュージョンを実現するようにしてもよい。
　図１６は、ゲート５５とフローティングディフュージョン５６との間に酸化膜としてSiO2を配置するようにし、さらに、フローティングディフュージョン５６に対しては、メタル配線で接続し、埋め込み式のフローティングディフュージョン５６を実現するようにした固体撮像素子の構成例を示している。図１６の左部は、図１４における場合と同様である。また、図１６の右部は、図１６の左部における２画素×２画素の点線で示されるａｂ間における断面図である。
　図１６の右部で示されるように、フローティングディフュージョン５６とゲート５５との間にSiO2などからなる酸化膜２１１が設けられている。さらに、フローティングディフュージョン５６は、メタル配線２２１によりエピタキシャル層２６のボトム部において接続されており、埋め込み式のフローティングディフュージョン５６とされている。
　図１６で示されるような構成により、フローティングディフュージョン５６の容量増加に伴う変換効率低下を抑制することが可能となる。また、ゲート５５とフローティングディフュージョン５６との間の電界を緩和させるようにすることができるので、転送トランジスタのゲートの信頼性を向上させることが可能となる。さらに、メタル配線２２１により、画素の、さらなる微細化を実現することが可能となる。
　＜図１６の固体撮像素子の製造方法＞
　次に、図１７を参照して、図１６の固体撮像素子の製造方法について説明する。第１の工程において、図１７の左上部で示されるように、エピタキシャル層２６の酸化膜２１１が形成される領域とメタル配線２２１が形成される領域にトレンチが形成され、引き続き、トレンチに酸化膜２１１を形成するSiO2が充填される。第２の工程は上述の内容と同様の処理であるので、その説明は省略するものとする。
　第３の工程において、図１７の右上部で示されるように、エピタキシャル層２６の底部に設けられているフローティングディフュージョン５６と電気的に接続されるようにトレンチを形成し、メタル配線２２１をフローティングディフュージョン５６と接続するように形成し、完成する。なお、フローティングディフュージョン５６とメタル配線２２１のコンタクトは、薄い絶縁膜を挟むことにより形成してもよい。
　以上の製造方法により、ゲート５５とフローティングディフュージョン５６との間にゲート酸化膜以上の厚さの酸化膜（SiO2）を配置し、さらに、フローティングディフュージョン５６に接続するメタル配線２２１を備えた固体撮像素子を製造することが可能となる。
　結果として、フローティングディフュージョン５６の容量増加に伴う変換効率低下を抑制することが可能となる。また、ゲート５５とフローティングディフュージョン５６との間の電界を緩和させるようにすることができるので、転送トランジスタのゲートの信頼性を向上させることが可能となる。さらに、酸化膜２１１を形成するためのトレンチ幅の拡大、並びに、メタル配線２２１を使用することにより、画素の微細化を実現することが可能となる。
＜９．第９の実施の形態＞
　以上においては、フォローティングディフュージョン５６とゲート５５との間にゲート酸化膜以上の厚さの酸化膜SiO2を配置するようにする例について説明してきたが、さらに、ゲート５５を取り囲むようにゲート酸化膜以上の厚さの酸化膜SiO2を充填するようにしてもよい。
　図１８は、ゲート５５とフローティングディフュージョン５６との間にゲート酸化膜以上の厚さの酸化膜SiO2を配置し、さらに、ゲート酸化膜以上の厚さの酸化膜SiO2を、ゲート５５を取り囲むように配置させるようにした固体撮像素子の構成例を示している。
　図１８の左部で示されるように、２画素×２画素の中心に設けられた、４画素で共有するフローティングディフュージョン５６に対して接する、各画素（フォトダイオード４２）の角部に転送トランジスタのゲート５５が設けられている。そして、ゲート５５を取り囲むようにSiO2からなる酸化膜が設けられている。また、２画素×２画素の図中の上下に画素トランジスタのゲート５１が設けられている。
　図１８の右部で示されるように、フローティングディフュージョン５６とゲート５５との間にSiO2などからなる酸化膜２１１が設けられ、さらに、ゲート５５を取り囲むように設けられている。
　ゲート５５とフローティングディフュージョン５６との間に加えて、ゲート５５の周囲にゲート酸化膜以上の厚さの酸化膜（SiO2）が配置される構成とすることにより、転送トランジスタのゲート５５のボトム部のみが電荷転送に寄与することになる。結果として、フローティングディフュージョン５６の容量増加を低減することができるので、変換効率低下を抑制することが可能となる。また、ゲート５５とフローティングディフュージョン５６との間の電界を緩和させるようにすることができるので、転送トランジスタのゲートの信頼性を向上させることが可能となる。
　＜図１８の固体撮像素子の製造方法＞
　次に、図１９を参照して、図１８の固体撮像素子の製造方法について説明する。
　第１の工程において、図１９の左上部で示されるように、エピタキシャル層２６にトレンチが形成され、不純物が注入されて、フローティングディフュージョン５６が形成された後、トレンチに酸化膜２１１を形成するSiO2が充填される。
　第２の工程において、図１９の左下部で示されるように、酸化膜２１１のボトム部で、フォトダイオード４２とフローティングディフュージョン５６を跨ぐように、転送トランジスタのゲート５５が形成されると共に、その他の画素トランジスタのゲート５１が形成される。
　第３の工程において、図１９の右上部で示されるように、フローティングディフュージョン５６が埋め込み式となるように、メタル配線２２１が接続されて、完成する。
　以上の製造方法により、ゲート５５とフローティングディフュージョン５６との間に加えて、ゲート５５を取り囲むようにゲート酸化膜以上の厚さの酸化膜（SiO2）を配置する構成を備えた固体撮像素子を製造することが可能となる。
　結果として、フローティングディフュージョン５６の容量増加に伴う変換効率低下を、より高い精度で抑制することが可能となる。また、ゲート５５とフローティングディフュージョン５６との間の電界を、より高い精度で緩和させるようにすることができるので、転送トランジスタのゲートの信頼性をより向上させることが可能となる。さらに、画素サイズの微細化を実現することが可能となる。
＜１０．第１０の実施の形態＞
　以上においては、フローティングディフュージョン５６とゲート５５との間に加えて、ゲート５５を取り囲むようにゲート酸化膜以上の厚さの酸化膜SiO2を配置するようにする例について説明してきたが、さらに、転送トランジスタのゲート５５を、フォトダイオード４２とフローティングディフュージョン５６とを跨ぐ実行幅が必要な部位以外を細くするようにすることで、より画素の微細化を実現できるようにしてもよい。
　図２０は、転送トランジスタのゲート５５を、フォトダイオード４２とフローティングディフュージョン５６とを跨ぐ実行幅が必要な部位以外を細くするようにした固体撮像素子の構成例を示している。
　図２０の左部における上面図における構成は、図１８の場合と同様である。また、図２０の右下部で示されるように、フローティングディフュージョン５６とゲート５５との間にSiO2などからなる酸化膜２１１が設けられ、さらに、ゲート５５を取り囲むように設けられている。尚、図２０の右上部は、図１８の右部における構成と同様のものである。
　さらに、図２０の右下部で示されるように、ゲート５５のトップ部が、図１８の右部で示されるゲート５５よりも小さな構成とされている。また、図２０の右下部の点線で囲まれたゲート５５のボトム部の実行幅（径）は、フローティングディフュージョン５６とフォトダイオード４２とを跨ぐことができる最小幅（径）とされている。図２０のゲート５５で示されるような構成とすることで、トップ部、およびボトム部以外においては、細く小さくすることができる。
　このような構成により、フローティングディフュージョン５６の容量増加に伴う変換効率低下を抑制することが可能となる。また、ゲート５５とフローティングディフュージョン５６との間の電界を緩和させるようにすることができるので、転送トランジスタのゲートの信頼性を向上させることが可能となる。さらに、より高い精度での画素の微細化を実現することが可能となる。
　＜図２０の固体撮像素子の製造方法＞
　次に、図２１を参照して、図２０の固体撮像素子の製造方法について説明する。
　第１の工程において、図２１の左上部で示されるように、エピタキシャル層２６の酸化膜２１１が形成される領域にトレンチが形成され、トレンチに酸化膜２１１を形成するSiO2が充填される。
　第２の工程において、図２１の左下部で示されるように、酸化膜２１１のボトム部で、フォトダイオード４２とフローティングディフュージョン５６を、後続の処理で跨げる幅のトレンチ２３１が形成される。
　第３の工程において、図２１の右上部で示されるように、トレンチ２３１のボトム部に対して、等方エッチングによりトレンチ２３１の径よりも大きな径であって、フォトダイオード４２とフローティングディフュージョン５６を跨ぐ最小幅となる径のボトム部２３１ｒ，２３１ｎにより形成される。このボトム部２３１ｒ，２３１ｎが形成されることにより、フォトダイオード４２とフローティングディフュージョン５６を、最小幅からなる実行幅で跨ぐことができる構成となる。
　第４の工程において、図２１の右下部で示されるように、トレンチ２３１にゲート５５が形成されて、ボトム部２３１ｒ，２３１ｎのみが電荷転送に寄与する状態でフォトダイオード４２とフローティングディフュージョン５６を跨ぐ形状にされる。
　第５の工程において、図２０の右下部で示されるように、メタル配線２２１がフローティングディフュージョンを埋め込み式のものとするように電気的に接続されて完成する。
　このような製造方法により、図２０の右下部で示されるように、ゲート５５の径をボトム部２３１ｒ，２３１ｎでフォトダイオード４２とフローティングディフュージョン５６とを跨ぐように構成される。結果として、図２０の右下部の固体撮像素子においては、（図１８の右部と同様の）図２０の右上部の構成と比較すると、ゲート５５のトップ部を小さくすることができるので、画素を、より微細化することが可能となる。
＜１１．第１１の実施の形態＞
　第１乃至第１０の実施の形態で示される固体撮像素子は、例えば、スマートフォンや携帯電話機などの電子機器に搭載される撮像装置に適用するようにしてもよい。
　図２２は、第１乃至第１０の実施の形態の固体撮像素子を有し、電子機器に搭載される撮像装置の構成例を示すブロック図である。
　図２２に示すように、撮像装置３０１は、光学系３１１、固体撮像素子３１２、信号処理回路３１３、モニタ３１４、駆動回路３１５、およびユーザインタフェイス３１６を備えて構成され、静止画像および動画像を撮像可能である。
　光学系３１１は、１枚または複数枚のレンズを有して構成され、被写体からの像光（入射光）を固体撮像素子３１２に導き、固体撮像素子３１２の撮像面上に結像させる。
　固体撮像素子３１２は、上述した各実施の形態の固体撮像素子のいずれかである。固体撮像素子３１２には、光学系３１１を介して受光面に結像される像に応じて、一定期間、電子が蓄積される。そして、固体撮像素子３１２に蓄積された電子に応じた信号が信号処理回路３１３に供給される。また、固体撮像素子３１２は、駆動回路３１５から供給される駆動信号（タイミング信号）に従って信号転送を行う。
　信号処理回路３１３は、固体撮像素子３１２から出力された画素信号に対して各種の信号処理を施す。信号処理回路３１３が信号処理を施すことにより得られた画像信号は、図示しないメモリに供給されて記憶（記録）される。
　モニタ３１４は、LCD（Liquid Crystal Display）などにより構成され、信号処理回路３１３から出力される画像信号を表示する。
　駆動回路３１５は、光学系３１１および固体撮像素子３１２を駆動する。
　ユーザインタフェイス３１６は、ボタンやタッチパネルなどにより構成され、ユーザの操作を受け付けて、その操作に応じた信号をモニタ３１４または駆動回路３１５に供給する。
　図２２で示されるような撮像装置として電子機器に搭載される固体撮像素子により、フォトダイオード４２により蓄積された電荷の転送特性を向上させた撮像装置を実現することができる。
　尚、本技術は、以下のような構成も取ることができる。
（１）　第１の層に形成される画素トランジスタと、
　前記第１の層と深さ方向に分離された第２の層に形成されるフォトダイオードと、
　前記フォトダイオードの電荷の転送を制御する転送トランジスタとを含み、
　前記転送トランジスタは、前記第１の層に埋め込んで形成される
　裏面照射型の固体撮像素子。
（２）　前記転送トランジスタのゲートは、前記第２の層に形成される
　（１）に記載の裏面照射型の固体撮像素子。
（３）　前記フォトダイオードより転送された電荷を検出するフローティングディフュージョンをさらに含み、
　前記フローティングディフュージョンは、前記第２の層を含む位置に形成される
　（１）または（２）に記載の裏面照射型の固体撮像素子。
（４）　前記フローティングディフュージョンは、その一部が、前記フォトダイオードの一部と光の入射方向に対して同一の深さとなるように構成され、前記同一の深さの前記フローティングディフュージョンの一部と、前記フォトダイオードの一部との間に、前記転送トランジスタにより開閉が制御されるチャンネルが形成される
　（３）に記載の裏面照射型の固体撮像素子。
（５）　前記フローティングディフュージョンは、全体が一体とした構成とされ、前記第１の層を貫通して、前記第２の層を含む位置に形成される
　（３）に記載の裏面照射型の固体撮像素子。
（６）　前記フローティングディフュージョンは、前記第１の層と、前記第２の層との、それぞれに分離して形成される
　（３）に記載の裏面照射型の固体撮像素子。
（７）　前記フローティングディフュージョンは、前記第２の層に形成され、前記フローティングディフュージョンを電気的に接続するコンタクトが、前記第１の層を貫通するように彫り込んで形成される
　（３）に記載の裏面照射型の固体撮像素子。
（８）　前記第１の層において、前記画素トランジスタを挟むように、前記画素トランジスタのドレインおよびソースのそれぞれに隣接する位置に酸化膜が形成される
　（３）に記載の裏面照射型の固体撮像素子。
（９）　前記第２の層に、前記第１の層の前記酸化膜と対応する位置に、連続的な構成として、埋め込み酸化膜が形成される
　（８）に記載の裏面照射型の固体撮像素子。
（１０）　前記第１の層、および前記第２の層との境界面であって、前記第２の層上の、前記フォトダイオードの表面側ピニング層は、p型のエピタキシャル成長により形成される
　（１）乃至（９）に記載の裏面照射型の固体撮像素子。
（１１）　前記表面ピニング層は、in-site doped Epi成長により形成される
　（１０）に記載の裏面照射型の固体撮像素子。
（１２）　前記フローティングディフュージョンと、前記転送トランジスタのゲートとの間にゲート酸化膜以上の厚さの酸化膜が形成される
　（３）に記載の裏面照射型の固体撮像素子。
（１３）　前記フローティングディフュージョンは、前記第２の層に形成され、前記フローティングディフュージョンを電気的に接続するメタル配線が、前記第１の層を貫通するように彫り込んで形成される
　（１２）に記載の裏面照射型の固体撮像素子。
（１４）　前記転送トランジスタのゲートを取り囲むようにゲート酸化膜以上の厚さの酸化膜が形成される
　（１２）に記載の裏面照射型の固体撮像素子。
（１５）　前記転送トランジスタのゲートのボトム部のみが前記フローティングディフュージョンと、前記フォトダイオードとを跨ぐように形成され、その他の部位は、前記ボトム部よりも径が小さく形成される
　（１２）に記載の裏面照射型の固体撮像素子。
（１６）　第１の層に形成される画素トランジスタと、
　前記第１の層と深さ方向に分離された第２の層に形成されるフォトダイオードと、
　前記フォトダイオードの電荷の転送を制御する転送トランジスタとを含み、
　前記転送トランジスタが、前記第１の層に埋め込んで形成される
　裏面照射型の固体撮像素子の製造方法において、
　前記第１の層が形成された後、前記第１の層に、前記転送トランジスタのゲートが、前記第２の層に形成されるように彫り込みを形成し、
　前記ゲートが、前記第２の層に形成されるように、前記彫り込みに前記転送トランジスタを形成する
　裏面照射型の固体撮像素子の製造方法。
（１７）　第１の層に形成される画素トランジスタと、
　前記第１の層と深さ方向に分離された第２の層に形成されるフォトダイオードと、
　前記フォトダイオードの電荷の転送を制御する転送トランジスタとを含み、
　前記転送トランジスタは、前記第１の層に埋め込んで形成される
　裏面照射型の固体撮像素子を備えた電子機器。
　２１　オンチップレンズ，　２２　カラーフィルタ，　２３　遮光金属，　２４　裏面ピニング層，　２５　シリコン基板，　２６　エピタキシャル層，　４１　分離層，　４２　フォトダイオード，　４３　表面ピニング層，　５１　ゲート，　５２　チャンネル，　５３　ドレイン，　５４　ソース，　５５　ゲート，　５６　フローティングディフュージョン，　６１　彫り込み，　７１　ゲート酸化膜，　９１　サブフローティングディシュージョン，　１０１　チャンネル，　１２１　コンタクト，　１４１　酸化膜，　１７１　酸化膜，　１８１　埋め込み酸化膜，　１９１　p+-Epi層，　２１１　酸化膜，　２２１　メタル配線

Claims (17)

  1. 　第１の層に形成される画素トランジスタと、
    　前記第１の層と深さ方向に分離された第２の層に形成されるフォトダイオードと、
    　前記フォトダイオードの電荷の転送を制御する転送トランジスタとを含み、
    　前記転送トランジスタは、前記第１の層に埋め込んで形成される
    　裏面照射型の固体撮像素子。
  2. 　前記転送トランジスタのゲートは、前記第２の層に形成される
    　請求項１に記載の裏面照射型の固体撮像素子。
  3. 　前記フォトダイオードより転送された電荷を検出するフローティングディフュージョンをさらに含み、
    　前記フローティングディフュージョンは、前記第２の層を含む位置に形成される
    　請求項１に記載の裏面照射型の固体撮像素子。
  4. 　前記フローティングディフュージョンは、その一部が、前記フォトダイオードの一部と光の入射方向に対して同一の深さとなるように構成され、前記同一の深さの前記フローティングディフュージョンの一部と、前記フォトダイオードの一部との間に、前記転送トランジスタにより開閉が制御されるチャンネルが形成される
    　請求項３に記載の裏面照射型の固体撮像素子。
  5. 　前記フローティングディフュージョンは、全体が一体とした構成とされ、前記第１の層を貫通して、前記第２の層を含む位置に形成される
    　請求項３に記載の裏面照射型の固体撮像素子。
  6. 　前記フローティングディフュージョンは、前記第１の層と、前記第２の層との、それぞれに分離して形成される
    　請求項３に記載の裏面照射型の固体撮像素子。
  7. 　前記フローティングディフュージョンは、前記第２の層に形成され、前記フローティングディフュージョンを電気的に接続するコンタクトが、前記第１の層を貫通するように彫り込んで形成される
    　請求項３に記載の裏面照射型の固体撮像素子。
  8. 　前記第１の層において、前記画素トランジスタを挟むように、前記画素トランジスタのドレインおよびソースのそれぞれに隣接する位置に酸化膜が形成される
    　請求項３に記載の裏面照射型の固体撮像素子。
  9. 　前記第２の層に、前記第１の層の前記酸化膜と対応する位置に、連続的な構成として、埋め込み酸化膜が形成される
    　請求項８に記載の裏面照射型の固体撮像素子。
  10. 　前記第１の層、および前記第２の層との境界面であって、前記第２の層上の、前記フォトダイオードの表面側ピニング層は、p型のエピタキシャル成長により形成される
    　請求項１に記載の裏面照射型の固体撮像素子。
  11. 　前記表面ピニング層は、in-site doped Epi成長により形成される
    　請求項１０に記載の裏面照射型の固体撮像素子。
  12. 　前記フローティングディフュージョンと、前記転送トランジスタのゲートとの間にゲート酸化膜以上の厚さの酸化膜が形成される
    　請求項３に記載の裏面照射型の固体撮像素子。
  13. 　前記フローティングディフュージョンは、前記第２の層に形成され、前記フローティングディフュージョンを電気的に接続するメタル配線が、前記第１の層を貫通するように彫り込んで形成される
    　請求項１２に記載の裏面照射型の固体撮像素子。
  14. 　前記転送トランジスタのゲートを取り囲むようにゲート酸化膜以上の厚さの酸化膜が形成される
    　請求項１２に記載の裏面照射型の固体撮像素子。
  15. 　前記転送トランジスタのゲートのボトム部のみが前記フローティングディフュージョンと、前記フォトダイオードとを跨ぐように形成され、その他の部位は、前記ボトム部よりも径が小さく形成される
    　請求項１２に記載の裏面照射型の固体撮像素子。
  16. 　第１の層に形成される画素トランジスタと、
    　前記第１の層と深さ方向に分離された第２の層に形成されるフォトダイオードと、
    　前記フォトダイオードの電荷の転送を制御する転送トランジスタとを含み、
    　前記転送トランジスタが、前記第１の層に埋め込んで形成される
    　裏面照射型の固体撮像素子の製造方法において、
    　前記第１の層が形成された後、前記第１の層に、前記転送トランジスタのゲートが、前記第２の層に形成されるように彫り込みを形成し、
    　前記ゲートが、前記第２の層に形成されるように、前記彫り込みに前記転送トランジスタを形成する
    　裏面照射型の固体撮像素子の製造方法。
  17. 　第１の層に形成される画素トランジスタと、
    　前記第１の層と深さ方向に分離された第２の層に形成されるフォトダイオードと、
    　前記フォトダイオードの電荷の転送を制御する転送トランジスタとを含み、
    　前記転送トランジスタは、前記第１の層に埋め込んで形成される
    　裏面照射型の固体撮像素子を備えた電子機器。
PCT/JP2015/063057 2014-05-16 2015-05-01 固体撮像素子および固体撮像素子の製造方法、並びに電子機器 WO2015174296A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201580024415.5A CN106663687B (zh) 2014-05-16 2015-05-01 固体摄像器件、固体摄像器件制造方法和电子设备
US15/309,300 US9887219B2 (en) 2014-05-16 2015-05-01 Solid-state imaging device, manufacturing method of solid-state imaging device, and electronic device
KR1020167030910A KR102404288B1 (ko) 2014-05-16 2015-05-01 고체 촬상 소자 및 고체 촬상 소자의 제조 방법, 및 전자 기기
US15/873,698 US10192912B2 (en) 2014-05-16 2018-01-17 Solid-state imaging device, manufacturing method of solid-state imaging device, and electronic device

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2014-102181 2014-05-16
JP2014102181 2014-05-16
JP2015-048488 2015-03-11
JP2015048488A JP6215246B2 (ja) 2014-05-16 2015-03-11 固体撮像素子および固体撮像素子の製造方法、並びに電子機器

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US15/309,300 A-371-Of-International US9887219B2 (en) 2014-05-16 2015-05-01 Solid-state imaging device, manufacturing method of solid-state imaging device, and electronic device
US15/873,698 Continuation US10192912B2 (en) 2014-05-16 2018-01-17 Solid-state imaging device, manufacturing method of solid-state imaging device, and electronic device

Publications (1)

Publication Number Publication Date
WO2015174296A1 true WO2015174296A1 (ja) 2015-11-19

Family

ID=54479837

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/063057 WO2015174296A1 (ja) 2014-05-16 2015-05-01 固体撮像素子および固体撮像素子の製造方法、並びに電子機器

Country Status (6)

Country Link
US (2) US9887219B2 (ja)
JP (1) JP6215246B2 (ja)
KR (1) KR102404288B1 (ja)
CN (1) CN106663687B (ja)
TW (1) TWI671893B (ja)
WO (1) WO2015174296A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11462579B2 (en) * 2020-02-28 2022-10-04 Omnivision Technologies, Inc. Pixel and associated transfer-gate fabrication method

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10490596B2 (en) 2016-11-30 2019-11-26 Taiwan Semiconductor Manufacturing Co., Ltd. Method for fabricating an image sensor
KR102424772B1 (ko) * 2017-07-11 2022-07-25 주식회사 디비하이텍 후면 조사형 이미지 센서 및 그 제조 방법
WO2019107083A1 (ja) 2017-11-30 2019-06-06 パナソニックＩｐマネジメント株式会社 撮像装置
TWI834644B (zh) * 2018-05-18 2024-03-11 日商索尼半導體解決方案公司 攝像元件及電子機器
TWI679755B (zh) * 2018-10-23 2019-12-11 力晶積成電子製造股份有限公司 用於全局式快門的互補式金屬氧化物半導體影像感測器
US10756129B2 (en) * 2019-01-10 2020-08-25 Semiconductor Components Industries, Llc Image sensors having imaging pixels with ring-shaped gates
TW202044335A (zh) * 2019-03-15 2020-12-01 日商索尼半導體解決方案公司 攝像元件及半導體元件
CN109950263A (zh) * 2019-03-20 2019-06-28 德淮半导体有限公司 图像传感器及其形成方法
JP2021040048A (ja) * 2019-09-03 2021-03-11 ソニーセミコンダクタソリューションズ株式会社 撮像装置
US11309348B2 (en) * 2019-09-11 2022-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. High density image sensor
JP2021068788A (ja) 2019-10-21 2021-04-30 キヤノン株式会社 光電変換装置、光電変換装置の製造方法、および撮像システム
EP4073840A1 (en) 2019-12-12 2022-10-19 Brolis Sensor Technology, UAB Solid-state device
JP2021141262A (ja) * 2020-03-06 2021-09-16 Ｇｐｉｘｅｌ Ｊａｐａｎ株式会社 固体撮像装置用画素
US20220093667A1 (en) * 2020-09-23 2022-03-24 Semiconductor Components Industries, Llc Global shutter sensor systems and related methods
CN112782913B (zh) * 2020-12-30 2022-04-22 深圳市火乐科技发展有限公司 动态扩散片组件及控制方法、激光消散斑装置、投影仪
WO2023249116A1 (ja) * 2022-06-24 2023-12-28 ソニーセミコンダクタソリューションズ株式会社 撮像素子及び電子機器
WO2024127912A1 (en) * 2022-12-14 2024-06-20 Sony Semiconductor Solutions Corporation Solid-state imaging device and electronic apparatus

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08316450A (ja) * 1995-05-17 1996-11-29 Hitachi Ltd 積層型固体撮像素子及びその製造方法
JP2002314061A (ja) * 2001-04-18 2002-10-25 Sharp Corp 固体撮像装置及びその製造方法
JP2005223084A (ja) * 2004-02-04 2005-08-18 Sony Corp 固体撮像装置
JP2010114323A (ja) * 2008-11-07 2010-05-20 Sony Corp 固体撮像装置、及び電子機器
JP2011029453A (ja) * 2009-07-27 2011-02-10 Sony Corp 固体撮像装置とその製造方法、及び電子機器
JP2011138841A (ja) * 2009-12-26 2011-07-14 Canon Inc 固体撮像装置および撮像システム
JP2014199898A (ja) * 2013-03-11 2014-10-23 ソニー株式会社 固体撮像素子および製造方法、並びに、電子機器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2594992B2 (ja) * 1987-12-04 1997-03-26 株式会社日立製作所 固体撮像装置
JP4752447B2 (ja) 2005-10-21 2011-08-17 ソニー株式会社 固体撮像装置およびカメラ
US8101978B2 (en) * 2008-02-08 2012-01-24 Omnivision Technologies, Inc. Circuit and photo sensor overlap for backside illumination image sensor
US7800147B2 (en) * 2008-03-27 2010-09-21 International Business Machines Corporation CMOS image sensor with reduced dark current
TWI445166B (zh) * 2008-11-07 2014-07-11 Sony Corp 固態成像裝置，製造固態成像裝置之方法、及電子設備
JP5109962B2 (ja) 2008-12-22 2012-12-26 ソニー株式会社 固体撮像装置および電子機器
JP2010212288A (ja) 2009-03-06 2010-09-24 Renesas Electronics Corp 撮像装置
JP5471174B2 (ja) 2009-08-28 2014-04-16 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP2011159756A (ja) * 2010-01-29 2011-08-18 Sony Corp 固体撮像装置とその製造方法、及び電子機器

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08316450A (ja) * 1995-05-17 1996-11-29 Hitachi Ltd 積層型固体撮像素子及びその製造方法
JP2002314061A (ja) * 2001-04-18 2002-10-25 Sharp Corp 固体撮像装置及びその製造方法
JP2005223084A (ja) * 2004-02-04 2005-08-18 Sony Corp 固体撮像装置
JP2010114323A (ja) * 2008-11-07 2010-05-20 Sony Corp 固体撮像装置、及び電子機器
JP2011029453A (ja) * 2009-07-27 2011-02-10 Sony Corp 固体撮像装置とその製造方法、及び電子機器
JP2011138841A (ja) * 2009-12-26 2011-07-14 Canon Inc 固体撮像装置および撮像システム
JP2014199898A (ja) * 2013-03-11 2014-10-23 ソニー株式会社 固体撮像素子および製造方法、並びに、電子機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11462579B2 (en) * 2020-02-28 2022-10-04 Omnivision Technologies, Inc. Pixel and associated transfer-gate fabrication method

Also Published As

Publication number Publication date
TWI671893B (zh) 2019-09-11
US10192912B2 (en) 2019-01-29
TW201545329A (zh) 2015-12-01
KR20170008733A (ko) 2017-01-24
US9887219B2 (en) 2018-02-06
CN106663687A (zh) 2017-05-10
CN106663687B (zh) 2019-10-22
JP2015233122A (ja) 2015-12-24
KR102404288B1 (ko) 2022-06-02
JP6215246B2 (ja) 2017-10-18
US20170077155A1 (en) 2017-03-16
US20180145101A1 (en) 2018-05-24

Similar Documents

Publication Publication Date Title
JP6215246B2 (ja) 固体撮像素子および固体撮像素子の製造方法、並びに電子機器
KR102214822B1 (ko) 고체 촬상 소자 및 그의 제조 방법, 및 전자 기기
JP4224036B2 (ja) フォトダイオード領域を埋め込んだイメージセンサ及びその製造方法
US8076746B2 (en) Back-illuminated image sensors having both frontside and backside photodetectors
US8018016B2 (en) Back-illuminated image sensors having both frontside and backside photodetectors
US20100330728A1 (en) Method of aligning elements in a back-illuminated image sensor
US20160086984A1 (en) Approach for Reducing Pixel Pitch using Vertical Transfer Gates and Implant Isolation Regions
KR102575458B1 (ko) 이미지 센서 및 그 제조방법
JP2009038309A (ja) 固体撮像素子およびその製造方法、電子情報機器
JP2012028459A (ja) 半導体装置、固体撮像装置、半導体装置の製造方法、固体撮像装置の製造方法、電子機器
US20100148230A1 (en) Trench isolation regions in image sensors
US20100327389A1 (en) Back-illuminated image sensors having both frontside and backside photodetectors
JP2014123771A (ja) 固体撮像装置および撮像システム
US9117723B2 (en) Image sensors including well regions of different concentrations
US11183526B2 (en) Image sensor
US9564470B1 (en) Hard mask as contact etch stop layer in image sensors
JP4857773B2 (ja) 固体撮像素子及びその製造方法
JP2013162077A (ja) 固体撮像装置
JP5706212B2 (ja) 固体撮像素子およびその製造方法、電子情報機器
KR20100076413A (ko) 이미지센서의 단위픽셀 및 그 제조방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15792253

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20167030910

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 15309300

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15792253

Country of ref document: EP

Kind code of ref document: A1