JP2011029453A - 固体撮像装置とその製造方法、及び電子機器 - Google Patents

固体撮像装置とその製造方法、及び電子機器 Download PDF

Info

Publication number
JP2011029453A
JP2011029453A JP2009174578A JP2009174578A JP2011029453A JP 2011029453 A JP2011029453 A JP 2011029453A JP 2009174578 A JP2009174578 A JP 2009174578A JP 2009174578 A JP2009174578 A JP 2009174578A JP 2011029453 A JP2011029453 A JP 2011029453A
Authority
JP
Japan
Prior art keywords
embedded
imaging device
solid
state imaging
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009174578A
Other languages
English (en)
Other versions
JP5552768B2 (ja
Inventor
Yasuichiro Watabe
泰一郎 渡部
Kazufumi Watanabe
一史 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2009174578A priority Critical patent/JP5552768B2/ja
Priority to KR1020100067299A priority patent/KR101640260B1/ko
Priority to CN201110166191.5A priority patent/CN102244085B/zh
Priority to CN2010102301397A priority patent/CN101969065B/zh
Priority to US12/839,440 priority patent/US8564701B2/en
Publication of JP2011029453A publication Critical patent/JP2011029453A/ja
Application granted granted Critical
Publication of JP5552768B2 publication Critical patent/JP5552768B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H01L27/14647—Multicolour imagers having a stacked pixel-element structure, e.g. npn, npnpn or MQW elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】本発明は、高い飽和電荷量を保ちつつ、良好な信号電荷の転送が可能な固体撮像装置、及びその製造方法を提供する。また、その固体撮像装置を用いた電子機器を提供する。
【解決手段】埋め込み型フォトダイオード２３と、埋め込み型フローティングディフュージョン１６と、埋め込み型ゲート電極２２とから構成される画素を有する固体撮像装置を構成する。埋め込み型フォトダイオード２３は基板１４内部に形成されており、埋め込み型フローティングディフュージョン１６は、基板１４に形成されたトレンチ部２０底部に面する基板１４内であって、埋め込み型フォトダイオード２３と同等の深さに形成されている。埋め込み型ゲート電極２２は、埋め込み型フォトダイオード２３から埋め込み型フローティングディフュージョン１６に信号電荷を転送するために、トレンチ部２０内の底部に形成されている。
【選択図】図３

Description

本発明は、固体撮像装置、固体撮像装置の製造方法、及び当該固体撮像装置を備えた電子機器に関する。
ＣＭＯＳ型の固体撮像装置は、フォトダイオードと、複数のＭＯＳトランジスタとにより１画素を形成し、複数の画素を所要のパターンに配列して構成される。このフォトダイオードは、受光量に応じた信号電荷を生成し蓄積する光電変換素子であり、複数のＭＯＳトランジスタはフォトダイオードからの信号電荷を転送するための素子である。これらの画素においては、照射された光により信号電荷が得られ、得られた信号電荷は、画素毎の画素信号として出力される。このようにして出力された画素信号は、所定の信号処理回路によって処理され、映像信号として外部に出力される。
近年、固体撮像装置の特性向上の為に、画素サイズの縮小や、飽和電荷量（Ｑｓ）及び感度の向上が図られている。下記特許文献１には、飽和電荷量（Ｑｓ）や、感度を低下させることなく、画素サイズの微細化を可能にするため、半導体基板の深さ方向に形成された縦型ゲート電極を有する転送トランジスタが用いられた固体撮像装置について記載されている。
図３３に、特許文献１に記載された、従来の固体撮像装置の概略断面構成を示す。
図３３に示すように、特許文献１の固体撮像装置は１００、ｐ型の半導体基板１０１と、半導体基板１０１内に形成された各画素を構成するフォトダイオード１０４と、転送トランジスタＴｒａとから構成される。
フォトダイオード１０４は、半導体基板１０１の表面側に形成されたｐ型高濃度不純物領域（ｐ＋領域）１０５と、これに接して形成されたｎ型高濃度不純物領域（ｎ＋領域）１０３、ｎ型低濃度不純物領域（ｎ−領域）１０２とから構成される。フォトダイオードＰＤを構成する主たるｐｎ接合は、ｐ＋領域１０５と、ｎ＋領域１０３の接合面で形成される。
転送トランジスタＴｒａは、フォトダイオード１０４に蓄積された信号電荷を転送する為のｎチャネルＭＯＳトランジスタである。この転送トランジスタＴｒａは、半導体基板１０１の表面側に設けられたフローティングディフュージョン部１０７と、ゲート絶縁膜１０６を介して、半導体基板１０１の表面側から深さ方向に形成される縦型ゲート電極１０８とから構成される。縦型ゲート電極１０８は、フローティングディフュージョン部１０７に、ゲート絶縁膜１０６を介して接し、かつ、フォトダイオード１０４のｐｎ接合より深い位置まで形成されている。この縦型ゲート電極１０８は、半導体基板１０１の表面側から、フォトダイオード１０４のｐｎ接合に達する深さまで形成された溝部に、ゲート絶縁膜１０６を形成し、このゲート絶縁膜１０６上の溝部を埋め込むことにより形成される。
転送トランジスタＴｒａでは、転送チャネルは、縦型ゲート電極１０８に沿ってフォトダイオード１０４を構成するｐｎ接合から、フローティングディフュージョン部１０７に達するように、半導体基板１０１の深さ方向に形成される。
このような構成を有する固体撮像装置１００では、半導体基板１０１の裏面側から入射した光は、フォトダイオード１０４により光電変換され、フォトダイオード１０４に信号電荷が蓄積される。そして、転送トランジスタＴｒａの縦型ゲート電極１０８に正電圧を印加することにより、フォトダイオード１０４に蓄積された信号電荷は、図の破線ａで示す転送経路を通ってフローティングディフュージョン部１０７に読み出される。
このように、半導体基板１０１の深さ方向にフォトダイオード１０４を形成し、縦型ゲート電極１０８で、フォトダイオード１０４に蓄積された信号電荷を読み出す構成とされている。これにより、画素を微細化した場合でも、フォトダイオード１０４の飽和電荷量（Ｑｓ）や、感度を低下させることがない。また、裏面照射型とすることにより、光照射側には、ＭＯＳトランジスタや配線層が形成されないため、開口面積を大きくとることができる。
しかしながら、縦型ゲート電極１０８により半導体基板１０１に埋め込まれたフォトダイオード１０４に蓄積された信号電荷を半導体基板１０１内部から半導体基板１０１の表面側に読み出す場合、破線ａで示すように電荷転送経路が非常に長くなってしまう。このため、通常の固体撮像装置で用いられる平面型のゲート電極に比較し、信号電荷の完全転送が困難になる。
特開２００５−２２３０８４号公報
上述したように、飽和電荷量の向上を図るために半導体基板内部にフォトダイオードを形成する構成が提案されているが、その場合、転送経路が非常に長くなり、信号電荷の完全転送は困難である。
上述の点に鑑み、本発明は、高い飽和電荷量を保ちつつ、良好な信号電荷の転送が可能な固体撮像装置、及びその製造方法を提供する。また、その固体撮像装置を用いた電子機器を提供する。
上記課題を解決し、本発明の目的を達成するため、本発明の固体撮像装置は、埋め込み型フォトダイオードと、埋め込み型フローティングディフュージョンと、埋め込み型ゲート電極とから構成される画素を有して構成されている。
埋め込み型フォトダイオードは、基板内部に形成されている。埋め込み型フローティングディフュージョンは、基板に形成されたトレンチ部底部に面する基板内であって、埋め込み型フォトダイオードと同等の深さに形成されている。埋め込み型ゲート電極は、埋め込み型フォトダイオードから埋め込み型フローティングディフュージョンに信号電荷を転送するために、トレンチ部内の底部に形成されている。
本発明の固体撮像装置では、埋め込み型フォトフォトダイオードで生成、蓄積された信号電荷は、埋め込み型ゲート電極によって、埋め込み型フローティングディフュージョンに転送される。埋め込み型フローティングディフュージョンは、埋め込み型フォトダイオードと同等の深さに形成されるので、信号電荷は短い転送経路によって転送される。
また、本発明の固体撮像装置の製造方法は、以下の工程を有する。
まず、基板を準備する工程と、基板の所望の領域をエッチングすることにより、基板に所望の深さのトレンチ部を形成する工程を有する。次に、トレンチ部内の底部に、ゲート絶縁膜を介して埋め込み型ゲート電極を形成する工程と、トレンチ部内を酸化膜で埋め込む工程とを有する。次に、酸化膜上部に形成したレジストをマスクとして基板をエッチングすることにより、トレンチ部脇にさらに該トレンチ部と同等の深さのトレンチ部を形成する工程を有する。次に、トレンチ部脇にさらに形成されたトレンチ部底部に面する基板内に、酸化膜とレジストをマスクとして不純物をイオン注入することにより、埋め込み型フローティングディフュージョンを形成する工程とを有する。また、トレンチ部形成前又は後に、基板の埋め込み型フローティングディフュージョンと同等の深さに所望の不純物をイオン注入することによって埋め込み型フォトダイオードを形成する工程を有する。
本発明の固体撮像装置の製造方法は、以下の工程を有する。
まず、基板を準備する工程、次に、基板上部にゲート絶縁膜を介して、埋め込み型ゲート電極を形成する工程を有する。次に、埋め込み型ゲート電極脇の基板内に、所望の不純物をイオン注入することにより、埋め込み型フローティングディフュージョンを形成する工程を有する。次に、埋め込み型ゲート電極及び埋め込み型フローティングディフュージョンが形成された領域以外の基板を選択的にエピタキシャル成長することにより、トレンチ部を形成する工程を有する。また、埋め込み型ゲート電極を形成する前、又はトレンチ部を形成した後に、埋め込み型ゲート電極脇の基板内に、所望の不純物をイオン注入することにより、埋め込み型フォトダイオードを形成する工程を有する。
本発明の固体撮像装置の製造方法では、埋め込み型フォトダイオードと同等の深さに埋め込み型フローティングディフュージョンが形成される。そして、埋め込み型フォトダイオードから埋め込み型フローティングディフュージョンに信号電荷を転送するための埋め込み型ゲート電極がトレンチ部内の底部に形成される。これにより、埋め込み型フォトダイオードで生成、蓄積された信号電荷が埋め込み型フローティングディフュージョンに転送される。また、埋め込み型フローティングディフュージョンは、埋め込み型フォトダイオードと同等の深さに形成されるので、信号電荷は短い転送経路によって転送される。
本発明の電子機器は、光学レンズと、上述した本発明の固体撮像装置であって、光学レンズに集光された光が入射される固体撮像装置と、固体撮像装置から出力される出力信号を処理する信号処理回路とを有して構成されている。
本発明によれば、高い飽和電荷量を保ちつつ、良好な信号電荷の転送が可能とされた固体撮像装置が得られる。また、その固体撮像装置を用いて、画質の向上が図られた電子機器が得られる。
本発明の第１の実施形態に係るＣＭＯＳ型の固体撮像装置の全体を示す概略構成図である。 第１の実施形態の固体撮像装置の１画素分の平面構成図である。 図２のＡ−Ａ’線上に沿う断面構成図である。 第１の実施形態の固体撮像装置において、半導体基板表面側に転送トランジスタ以外の画素トランジスタ（例えば、リセットトランジスタ、増幅トランジスタ、等）を形成した場合の要部の概略断面構成図である。 本発明の第２の実施形態に係る固体撮像装置の要部の平面構成図である。 図５のＢ−Ｂ’線上に沿う断面構成図である。 本発明の第３の実施形態に係る固体撮像装置の要部の平面構成図である。 図７のＣ−Ｃ’線上に沿う断面構成図である。 Ａ，Ｂ，Ｃ 第３の実施形態例の固体撮像装置の製造方法（その１）に係る製造工程である。 Ｄ，Ｅ，Ｆ 第３の実施形態例の固体撮像装置の製造方法（その１）に係る製造工程である。 Ｇ，Ｈ 第３の実施形態例の固体撮像装置の製造方法（その１）に係る製造工程である。 Ｉ，Ｊ 第３の実施形態例の固体撮像装置の製造方法（その１）に係る製造工程である。 Ａ，Ｂ，Ｃ 第３の実施形態例の固体撮像装置の製造方法（その２）に係る製造工程である。 Ｄ，Ｅ，Ｆ 第３の実施形態例の固体撮像装置の製造方法（その２）に係る製造工程である。 本発明の第４の実施形態に係る固体撮像装置の要部の平面構成図である。 図１５のＤ−Ｄ’線上に沿う断面構成図である。 第４の実施形態に係る固体撮像装置の表面型ＦＤと埋め込み型ＦＤをフォトダイオード領域の隣接する角部に構成した場合の平面構成図である。 本発明の第５の実施形態に係る固体撮像装置の要部の概略断面構成図である。 本発明の第６の実施形態に係る固体撮像装置の要部の平面構成図である。 図１９のＥ−Ｅ’線上に沿う断面構成図である。 本発明の第７の実施形態に係る固体撮像装置の要部の概略平面構成図である。 図２１のＦ−Ｆ’線上に沿う断面構成図である。 本発明の第８の実施形態に係る固体撮像装置の要部の概略平面構成図である。 図２３のＧ−Ｇ’線上に沿う断面構成図である。 本発明の第９の実施形態に係る固体撮像装置の要部の概略平面構成図である。 図２５のＨ−Ｈ’線上に沿う断面構成図である。 第９の実施形態において、埋め込み型ＦＤを共有したときの概略平面構成図である。 本発明の第１０の実施形態に係る固体撮像装置の要部の概略平面構成図である。 図２８のＩ−Ｉ’線上に沿う断面構成図である。 固体撮像装置の平面レイアウトの他の例（その１）である。 固体撮像装置の平面レイアウトの他の例（その２）である。 本発明の第１１の実施形態に係る電子機器の概略構成図である。 従来例の固体撮像装置の概略断面構成図である。
以下に、本発明の実施形態に係る固体撮像装置とその製造方法、及び電子機器の一例を、図１〜図３２を参照しながら説明する。本発明の実施形態は以下の順で説明する。なお、本発明は以下の例に限定されるものではない。
１．第１の実施形態：固体撮像装置
１−１ 固体撮像装置全体の構成
１−２ 要部の構成
２．第２の実施形態：固体撮像装置
３．第３の実施形態：固体撮像装置
３−１ 要部の構成
３−２ 製造方法（その１）
３−３ 製造方法（その２）
４．第４の実施形態：固体撮像装置
５．第５の実施形態：固体撮像装置
６．第６の実施形態：固体撮像装置
７．第７の実施形態：固体撮像装置
８．第８の実施形態：固体撮像装置
９．第９の実施形態：固体撮像装置
１０．第１０の実施形態：固体撮像装置
１１．第１１の実施形態：電子機器
〈１．第１の実施形態：固体撮像装置〉
［１−１ 固体撮像装置の全体の構成］
図１は、本発明の第１の実施形態に係るＣＭＯＳ型の固体撮像装置１の全体を示す概略構成図である。
本実施形態例の固体撮像装置１は、シリコンからなる基板１１上に配列された複数の画素２から構成される画素部３と、垂直駆動回路４と、カラム信号処理回路５と、水平駆動回路６と、出力回路７と、制御回路８等を有して構成される。
画素２は、フォトダイオードからなる受光部と、複数のＭＯＳトランジスタとから構成され、基板１１上に、２次元アレイ状に規則的に複数配列される。画素２を構成するＭＯＳトランジスタは、転送トランジスタ、リセットトランジスタ、選択トランジスタ、アンプトランジスタで構成される４つのＭＯＳトランジスタであってもよく、また、選択トランジスタを除いた３つのトランジスタであってもよい。
画素部３は、２次元アレイ状に規則的に複数配列された画素２から構成される。画素部３は、実際に光を受光し光電変換によって生成された信号電荷を増幅してカラム信号処理回路５に読み出す有効画素領域と、黒レベルの基準になる光学的黒を出力するための黒基準画素領域（図示せず）とから構成されている。黒基準画素領域は、通常は、有効画素領域の外周部に形成されるものである。
制御回路８は、垂直同期信号、水平同期信号及びマスタクロックに基づいて、垂直駆動回路４、カラム信号処理回路５、及び水平駆動回路６等の動作の基準となるクロック信号や制御信号などを生成する。そして、制御回路８で生成されたクロック信号や制御信号などは、垂直駆動回路４、カラム信号処理回路５及び水平駆動回路６等に入力される。
垂直駆動回路４は、例えばシフトレジスタによって構成され、画素部３の各画素２を行単位で順次垂直方向に選択走査する。そして、各画素２のフォトダイオードにおいて受光量に応じて生成した信号電荷に基づく画素信号を、垂直信号線を通してカラム信号処理回路５に供給する。
カラム信号処理回路５は、例えば、画素２の列毎に配置されており、１行分の画素２から出力される信号を画素列毎に黒基準画素領域（図示しないが、有効画素領域の周囲に形成される）からの信号によって、ノイズ除去や信号増幅等の信号処理を行う。カラム信号処理回路５の出力段には、水平選択スイッチ（図示せず）が水平信号線１０とのあいだに設けられている。
水平駆動回路６は、例えばシフトレジスタによって構成され、水平走査パルスを順次出力することによって、カラム信号処理回路５の各々を順番に選択し、カラム信号処理回路５の各々から画素信号を水平信号線１０に出力させる。
出力回路７は、カラム信号処理回路５の各々から水平信号線１０を通して、順次に供給される信号に対し信号処理を行い出力する。
［１−２ 要部の構成］
図２は、本実施形態例の固体撮像装置１の１画素分の平面構成図であり、図３は、図２のＡ−Ａ’線上に沿う断面構成図である。
図２、図３に示すように、本実施形態例の固体撮像装置の画素２は、半導体基板１４の内部に形成された埋め込み型フォトダイオード（以下、ＰＤ）２３及び埋め込み型フローティングディフュージョン（以下、ＦＤ）１６を有して構成されている。さらに、半導体基板１４上部には埋め込み型ゲート電極２２を有して構成されている。また、これらの画素２が形成された半導体基板１４の表面側には配線層４４が形成されている。
半導体基板１４は、第１導電型（以下、ｐ型）のシリコン基板により構成されている。
配線層４４は、半導体基板１４の表面側に層間絶縁膜１５を介して形成されたアルミニウム（Ａｌ）、又は銅（Ｃｕ）からなる配線１９を有して構成されている。図３では、配線層４４に形成される配線１９を１層のみ図示したが、実際には、複数層積層された構造とされる。
埋め込み型ＰＤ２３は、半導体基板１４の所定の深さに形成されたｐ型高濃度不純物領域１８と、ｐ型高濃度不純物領域１８の下層に形成された第２導電型（以下、ｎ型）不純物領域１７とから構成されている。すなわち、埋め込み型ＰＤ２３は、主に、ｐ型高濃度不純物領域１８とｎ型不純物領域１７とのｐｎ接合によって構成されている。本実施形態例では、この埋め込み型ＰＤ２３を構成するｐｎ接合が、半導体基板１４の表面から約１μｍ程度の深さとなるように構成されている。図２の平面図では、画素２を平面視した際に、埋め込み型ＰＤ２３が形成されている領域を「フォトダイオード領域１２」として示す。
埋め込み型ＦＤ１６は、半導体基板１４に形成されたトレンチ部２０底部に相当する半導体基板１４内に形成されたｎ型高濃度不純物領域により構成されており、埋め込み型ＰＤ２３と同等の深さに形成されている。すなわち、トレンチ部２０は、半導体基板１４の表面から約１μｍ程度の深さに形成されている。そして、埋め込み型ＦＤ１６は、半導体基板１４の表面側に層間絶縁膜１５を介して形成されている所望の配線１９にタングステン（Ｗ）からなるコンタクト部２１を介して接続されている。
埋め込み型ゲート電極２２は、例えばポリシリコンで構成されており、半導体基板１４に形成されたトレンチ部２０内の底部を含む半導体基板１４上にゲート絶縁膜２４を介して形成されている。また、この埋め込み型ゲート電極２２は、コンタクト部２１を介して、半導体基板１４の表面側に形成された所望の配線１９に接続されている。この埋め込み型ゲート電極２２は、埋め込み型ＦＤ１６と埋め込み型ＰＤ２３との間の半導体基板１４上部に形成されており、埋め込み型ＰＤ２３で生成された信号電荷を埋め込み型ＦＤ１６に転送するための転送トランジスタＴｒ１を構成するものである。本実施形態例の転送トランジスタＴｒ１は、ｎチャネルＭＯＳトランジスタとされている。また、本実施形態例では、図２の平面図で示すように、埋め込み型ＦＤ１６に架からない範囲内において、埋め込み型ゲート電極２２がトレンチ部２０外部の半導体基板１４上部に一部張り出すように形成されている。このように、埋め込み型ゲート電極２２を一部トレンチ部２０外部に張り出すように形成してもよいため、ゲート電極製造時におけるマスク合わせが容易になる。また、埋め込み型ゲート電極２２自体を大きくすることができるので、コンタクト部２１の形成が容易になる。
そして、半導体基板１４では、埋め込み型ＰＤ２３、埋め込み型ＦＤ１６、及び埋め込み型ゲート電極２２を含んで構成される画素２は、図２に示すように素子分離領域１３で区画された領域内に形成されている。素子分離領域１３は、例えば、ｐ型の高濃度不純物領域に形成されるが、図３に示す断面図では図示を省略している。また、実際には、転送トランジスタＴｒ１の他に、リセットトランジスタ、増幅トランジスタ等の画素トランジスタも構成されるが、ここでは図示を省略する。
本実施形態例の固体撮像装置１は、半導体基板１４の表面側から光を照射する表面照射型の固体撮像装置としてもよく、また、半導体基板１４の裏面側から光を照射する裏面照射型の固体撮像装置として構成してもよい。表面照射型の固体撮像装置とする場合は、半導体基板上部に形成された配線層４４上部に、所望の光を透過する為のカラーフィルタ層と、入射された光を効率よく埋め込み型ＰＤ２３に集光するためのオンチップレンズとを順に形成する。また、裏面照射型の固体撮像装置とする場合は、半導体基板１４の配線層４４が形成される側とは反対側の面である裏面に、カラーフィルタ層とオンチップレンズとを順に形成する。
本実施形態例の固体撮像装置１では、半導体基板１４内に形成された埋め込み型ＰＤ２３において、光電変換により、入射光の光量に応じた信号電荷が生成、蓄積される。そして、配線層４４に形成された配線１９及びコンタクト部２１を介して埋め込み型ゲート電極２２に所望の転送電圧を印加することにより、埋め込み型ＰＤ２３に蓄積された信号電荷は矢印Ｒ１に示すように転送経路を通って埋め込み型ＦＤ１６に転送される。
本実施形態例の固体撮像装置１では、埋め込み型ＰＤ２３で生成・蓄積された信号電荷は、図３の矢印Ｒ１で示すように、その埋め込み型ＰＤ２３と同等の深さに形成された埋め込み型ＦＤ１６に転送されるため良好な電荷転送が可能となる。従来の固体撮像装置では、図２８，２９に示したように、半導体基板内部にフォトダイオードを形成した場合には、信号電荷を基板表面に読み出すため、転送経路が長くなってしまい電荷信号の転送残りが発生する問題があった。しかしながら、本実施形態例の固体撮像装置では、転送経路が短くなるので、転送残りなどの問題が解決される。
また、本実施形態例の固体撮像装置１では、埋め込み型ＰＤ２３とすることにより、半導体基板１４表面における構造物に制限されることなく、半導体基板１４内にフォトダイオード領域１２を広げることができる。
図４に、半導体基板１４表面側に転送トランジスタＴｒ１以外の画素トランジスタ２５（例えば、リセットトランジスタ、増幅トランジスタ、等）を形成した場合の概略断面構成図を示す。図４に示すように、画素トランジスタ２５は、半導体基板１４の表面側に形成されたソース・ドレイン領域２６と、半導体基板１４表面に、ゲート絶縁膜４２を介して形成されたゲート電極２７を有して構成される。この場合、図４に示すように、画素トランジスタ２５が、半導体基板１４のフォトダイオード領域１２内に形成されたとしても、埋め込み型ＰＤ２３の形成面積は広く採ることができるので、飽和電荷量（Ｑｓ）が減少することがない。また、図４に示すように、半導体基板１４の裏面側から光Ｌを照射する光照射型の固体撮像装置として構成した場合には、開口面積が減少することもない。このため、画素サイズが微細化された場合でも、高い飽和電荷量（Ｑｓ）を維持することが可能となる。
このように、本実施形態例の固体撮像装置１によれば、半導体基板１４内に高い飽和電荷量（Ｑｓ）を有する埋め込み型ＰＤ２３を形成した場合でも、転送効率を減少させることなく、埋め込み型ＦＤ１６に効率よく信号電荷を転送することが可能となる。すなわち、飽和電荷量（Ｑｓ）の増加と、信号電荷の完全転送との両立が可能となる。
〈２．第２の実施形態〉
次に、本発明の第２の実施形態に係る固体撮像装置について説明する。
図５は、本発明の第２の実施形態に係る固体撮像装置の要部の概略平面構成であり、図６は、図５のＢ−Ｂ’線上に沿う概略断面構成である。本実施形態例の固体撮像装置の全体構成は、図１と同様であるから重複説明を省略する。また、図５，６において、図２，３に対応する部分には同一符号を付し、重複説明を省略する。
本実施形態例の固体撮像装置は、図５に示すように、隣接する２つの画素２で、１つの埋め込み型ＦＤ１６を共有して構成されている。この場合、図６に示すように、隣接する２つのフォトダイオード領域１２の間の領域に、トレンチ部２０が形成され、そのトレンチ部２０底部に相当する半導体基板１４内に埋め込み型ＦＤ１６が形成されている。そして、埋め込み型ＦＤ１６と、その埋め込み型ＦＤ１６に隣接するそれぞれの埋め込み型ＰＤ２３との間のトレンチ部２０内底部には、それぞれの画素２の転送トランジスタＴｒ１を構成する埋め込み型ゲート電極２２が形成されている。
このような構成では、１つの埋め込み型ＦＤ１６を共有する２つの画素２において、各埋め込み型ＰＤ２３に蓄積された信号電荷は、順に共有されている埋め込み型ＦＤ１６に読み出される。
本実施形態例の固体撮像装置では、２つの画素２で、１つの埋め込み型ＦＤを共有することができるので、２つの画素２に対して１つのトレンチ部２０を形成すればよく、転送トランジスタＴｒ１に要する面積の減少が図られる。また、本実施形態例では、トレンチ部２０が、２画素に跨って形成されるため、１つの埋め込み型ＰＤ２３に対して１つのトレンチ部２０を形成する場合に比較し、トレンチ部２０を大きく形成することができ製造が容易になる。
〈３．第３の実施形態〉
次に、本発明の第３の実施形態に係る固体撮像装置について説明する。
［３−１ 要部の構成］
図７は、本発明の第３の実施形態に係る固体撮像装置の要部の概略平面構成であり、図８は、図７のＣ−Ｃ’線上に沿う概略断面構成である。本実施形態例の固体撮像装置の全体構成は、図１と同様であるから重複説明を省略する。また、図７，８において、図２，３に対応する部分には同一符号を付し、重複説明を省略する。
本実施形態例の固体撮像装置は、図７に示すように、第１の実施形態の固体撮像装置において、転送トランジスタＴｒ１を構成する埋め込み型ゲート電極２８がトレンチ部２０内にのみ形成された例である。
すなわち、埋め込み型ゲート電極２８は埋め込み型ＰＤ２３から埋め込み型ＦＤへの信号電荷の転送経路上部となるトレンチ部２０内の底部にのみに形成されており、トレンチ部２０側壁や、トレンチ部２０外の半導体基板１４表面には形成されていない。
以上の構成を有する本実施形態例の固体撮像装置においても、第１の実施形態と同様にして、埋め込み型ＰＤ２３からその埋め込み型ＰＤ２３と同等の深さに形成された埋め込み型ＦＤ１６に信号電荷が転送される。そして、本実施形態例においても、転送経路が短くなるので埋め込み型ＰＤ２３に蓄積された信号電荷の転送残りを低減することができる。
また、本実施形態例の固体撮像装置では、埋め込み型ゲート電極２８がトレンチ部２０内底部にのみ形成された構成とされているため、埋め込み型ゲート電極２８に転送電圧を印加した際に信号電荷の転送経路以外の半導体基板１４への電圧の印加がなされない。これにより、埋め込み型ＰＤ２３内に蓄積された信号電荷を効率よく埋め込み型ＦＤ１６に転送することが可能となる。
［３−２ 製造方法（１）］
図９Ａ〜図１２Ｊに、本実施形態例の固体撮像装置の製造方法（１）に係る製造工程図を示す。
まず、半導体基板１４を準備し、図９Ａに示すように半導体基板１４の所望の深さにｐ型不純物及びｎ型不純物をイオン注入することにより、ｐ型高濃度不純物領域１８とｎ型不純物領域１７を形成し、埋め込み型ＰＤ２３を形成する。この埋め込み型ＰＤ２３は、半導体基板１４の所望の領域に複数形成する。その後、埋め込み型ＰＤ２３に隣接する領域の半導体基板１４を表面からエッチング除去することにより、埋め込み型ＰＤ２３に達する深さにトレンチ部２０を形成する。
その後、図９Ｂに示すように、トレンチ部２０の底部及び側壁を含む半導体基板１４表面にシリコン酸化膜からなる酸化膜２９を成膜する。
そして、全面エッチバックすることにより、図９Ｃに示すようにトレンチ部２０の側壁に形成された酸化膜２９のみを残す。
次に、図１０Ｄに示すように、トレンチ部２０底部を含む半導体基板１４全面にシリコン酸化膜からなるゲート絶縁膜２４を成膜する。
次に、図１０Ｅに示すように、トレンチ部２０を埋め込むように半導体基板１４全面にポリシリコン層２８ａを堆積する。この場合、ポリシリコン層２８ａの上面の平坦度を向上させるため、ＣＭＰ（Chemical Mechanical Polishing）を行ってもよい。
次に、図１０Ｆに示すように、ポリシリコン層２８ａをエッチバックすることにより、トレンチ部２０底部にのみポリシリコン層２８ａからなる埋め込み型ゲート電極２８を形成する。
次に、図１１Ｇに示すように、トレンチ部２０底部に形成された埋め込み型ゲート電極２８を被覆して、半導体基板１４全面にシリコン酸化膜からなる酸化膜３０を形成する。その後、酸化膜３０上面をＣＭＰにより平坦化する。
次に、図１１Ｈに示すように、酸化膜３０上部に、所望の領域が開口されたレジスト３１を形成し、前記レジスト３１をマスクとしてレジスト３１の下層の酸化膜３０及び半導体基板１４をエッチング除去することにより、さらにトレンチ部３２を形成する。このトレンチ部３２はトレンチ部２０をさらに広げるように形成されるものであり、トレンチ部２０と同等の深さに形成される。
次に、図１１Ｉに示すように、前記レジスト３１と前記酸化膜３０をマスクとして、トレンチ部３２底部に面する半導体基板１４にｎ型の不純物をイオン注入することにより、埋め込み型ＦＤ１６を形成する。
これにより、埋め込み型ＰＤと同等の深さに形成された埋め込み型ＦＤ１６が形成される。
次に、図１２Ｊに示すように、半導体基板１４表面に層間絶縁膜１５、コンタクト部２１、配線１９を通常行われる方法で形成することにより、図７、及び図８に示す固体撮像装置が完成される。
本実施形態例の製造方法（その１）では、埋め込み型ＰＤ２３をトレンチ部２０形成の前に行ったが、トレンチ部２０を形成した後に行ってもよい。
本実施形態例の固体撮像装置の製造方法はこれに限られるものではない。次に、本実施形態例の固体撮像装置の製造方法（その２）について説明する。
［３−３ 製造方法（その２）］
図１３Ａ〜図１４Ｆに、本実施形態例の固体撮像装置の製造方法（その２）に係る製造工程図を示す。
まず、図１３Ａに示すように、半導体基板１４上部に、シリコン酸化膜からなるゲート絶縁膜２４を形成する。
次に、図１３Ｂに示すように、ゲート絶縁膜２４上部の所望の領域にポリシリコンからなる埋め込み型ゲート電極２８を形成する。その後、埋め込み型ゲート電極２８を被覆するようにさらに、シリコン酸化膜からなる酸化膜３３を形成する。
次に、図１３Ｃに示すように、半導体基板１４の埋め込み型ゲート電極２８に隣接する一方の側の所望の領域に、イオン注入によりｐ型高濃度不純物領域１８及びｎ型不純物領域１７を形成することにより埋め込み型ＰＤ２３を形成する。また、半導体基板１４の埋め込み型ゲート電極２８に隣接する他方の側の所望の領域に、イオン注入によりｎ型高濃度不純物領域を形成することにより、埋め込み型ＦＤ１６を形成する。この場合、埋め込み型ＰＤ２３、及び埋め込み型ＦＤ１６は、埋め込み型ゲート電極２８をマスクとして、埋め込み型ゲート電極２８脇にセルフアラインで形成される。
次に、図１４Ｄに示すように、埋め込み型ゲート電極２８と埋め込み型ＦＤ１６上部の酸化膜３３のみを残して、酸化膜３３をエッチングにより除去し、半導体基板１４を露出させる。
次に、図１４Ｅに示すように、エピタキシャル成長法により、埋め込み型ゲート電極２８及び埋め込み型ＦＤ１６が形成された領域以外の半導体基板１４を選択成長させることにより、トレンチ部２０を形成する。
次に、図１４Ｆに示すように、半導体基板１４表面に層間絶縁膜１５、コンタクト部２１、配線１９を通常行われる方法で形成することにより、図７、及び図８に示す固体撮像装置が完成される。
以上の製造方法（その２）では、埋め込み型ＰＤ２３を埋め込み型ゲート電極２８の形成前に形成する例としたが、トレンチ部２０を形成した後に形成することもできる。
このような製造方法（その１、その２）により、トレンチ部２０内の底部にのみ埋め込み型ゲート電極２８を形成することができる。
〈４．第４の実施形態：固体撮像装置〉
次に、本発明の第４の実施形態に係る固体撮像装置について説明する。
図１５は、本発明の第４の実施形態に係る固体撮像装置の要部の概略平面構成であり、図１６は、図１５のＤ−Ｄ’線上に沿う概略断面構成である。本実施形態例の固体撮像装置の全体構成は、図１と同様であるから重複説明を省略する。また、図１５，１６において、図２，３に対応する部分には同一符号を付し、重複説明を省略する。
本実施形態例の固体撮像装置は、第１の実施形態の固体撮像装置１における画素２が、表面型フォトダイオード（以下、ＰＤ）及び表面型フローティングディフュージョン（以下、ＦＤ）をさらに有して構成される例である。図１５の平面図では、画素２を平面視した際に、埋め込み型ＰＤ２３、及び表面型ＰＤ３７が形成されている領域を「フォトダイオード領域１２」として示す。
表面型ＰＤ３７は、半導体基板１４の表面側に形成されたｐ型高濃度不純物領域３８とその下層に形成されたｎ型不純物領域３９から構成され、主に、ｐ型高濃度不純物領域３８とｎ型不純物領域３９との間のｐｎ接合により構成されている。また、この表面型ＰＤ３７は、埋め込み型ＰＤ２３の上部に形成されている。すなわち、本実施形態例の画素２は、フォトダイオード領域１２において、半導体基板１４の深さ方向にと表面型ＰＤ３７と埋め込み型ＰＤ２３との２層のフォトダイオードを有して構成されている。
また、埋め込み型ＰＤ２３と表面型ＰＤ３７の間の領域であって、トレンチ部２０の側面に接する領域には、ｐ型高濃度不純物領域により、フォトダイオード分離領域４０が形成されている。このフォトダイオード分離領域４０は、埋め込み型ＰＤ２３と表面型ＰＤ３７との間で信号電荷が流れるのを防ぐ為に形成されるものであり、図１６で示した領域の他、図示しないが、埋め込み型ＰＤ２３と表面型ＰＤ３７とを分離する所望の領域に形成してもよい。また、このフォトダイオード分離領域４０を構成するｐ型高濃度不純物領域は、トレンチ部２０側面（半導体基板の界面）の欠陥に起因する暗電流を抑制する効果もある。
表面型ＦＤ３６は、フォトダイオード領域１２に対して埋め込み型ＦＤ１６が形成された領域とは対角となる半導体基板１４の表面側に、ｎ型高濃度不純物領域により形成されている。
そして、表面型ＰＤ３７と表面型ＦＤの間の半導体基板１４上部には、ゲート絶縁膜３４を介して表面型ゲート電極３５が形成されている。また、表面型ＦＤ３６及び表面型ゲート電極３５はコンタクト部２１を介して、半導体基板１４の表面側に形成された所望の配線１９に接続されている。この表面型ゲート電極３５は、表面型ＦＤ３６と表面型ＰＤ３７との間の領域に形成されており、表面型ＰＤ３７で生成された信号電荷を表面型ＦＤ３６に転送するための転送トランジスタＴｒ２を構成するものである。
以上の構成を有する本実施形態例の固体撮像装置では、埋め込み型ＰＤ２３で生成・蓄積された信号電荷は埋め込み型ゲート電極２２に転送電圧が印加されることにより、図１６の矢印Ｒ１で示すように埋め込み型ＦＤ１６に転送される。また、表面型ＰＤ３７で生成・蓄積された信号電荷はゲート電極３５に転送電圧が印加されることにより、図１６の矢印Ｒ２で示すように表面型ＦＤ３６に転送される。
埋め込み型ゲート電極２２と表面型ゲート電極３５にはそれぞれ別々の電圧を印加してもよく、また、埋め込み型ゲート電極２２と表面型ゲート電極３５とを配線１９によって電気的に接続することにより、同電圧を印加してもよい。
埋め込み型ゲート電極２２及び表面型ゲート電極３５に別々の電圧が印加される場合には、埋め込み型ＰＤ２３及び表面型ＰＤ３７の信号電荷を、異なるタイミングで埋め込み型ＦＤ１６及び表面型ＦＤ３６にそれぞれ転送することができる。また、埋め込み型ゲート電極２２及び表面型ゲート電極３５に別々の電圧が印加される場合でも、埋め込み型ＰＤ２３及び表面型ＰＤ３７の信号電荷を同時に転送することも可能である。
埋め込み型ゲート電極２２と表面型ゲート電極３５とが配線１９によって接続されている場合には、埋め込み型ＰＤ２３及び表面型ＰＤ３７の信号電荷は、それぞれ同時に埋め込み型ＰＤ１６及び表面型ＦＤ３６に転送される。
本実施形態例の固体撮像装置では、フォトダイオード領域１２内に表面型ＰＤ３７と埋め込み型ＰＤ２３の２層のフォトダイオードが形成される。このため、２つのフォトダイオードで生成された信号電荷を加算することにより、高い飽和電荷量（Ｑｓ）を得ることができる。
本実施形態例では、埋め込み型ＦＤ１６と表面型ＦＤ３６がフォトダイオード領域１２に対して対角上にくる構成としたが、図１７に示すように、埋め込み型ＦＤ１６と表面型ＦＤ３６を互いに隣接して形成する例としてもよい。この場合において、図１７のＤ−Ｄ’線上に沿う断面構成は、図１６と同様の構成が採られる。
ところで、表面型ＰＤ３７と埋め込み型ＰＤ２３とにより、２層のフォトダイオードを構成する場合、半導体基板１４内の深さ方向で光の吸収率が波長により異なることを利用した縦方向分光をすることができる。
以下の第５の実施形態において、縦方向分光を用いた固体撮像装置について説明する。
〈５．第５の実施形態〉
図１８に、本発明の第５の実施形態に係る固体撮像装置の概略断面構成を示す。ここでは、半導体基板の配線層が形成された側から光が照射される表面照射型の固体撮像装置を例として説明する。本実施形態例の固体撮像装置の全体構成は、図１と同様であるから重複説明を省略する。また、図１８において、図１６に対応する部分には同一符号を付し重複説明を省略する。
図１８に示すように、配線層４４上部の光照射側には、緑色（Ｇ）の光Ｌｇによる信号電荷を生成する有機光電変換膜４１を形成する。さらに、表面型ＰＤ３７は、青色（Ｂ）の光Ｌｂによる信号電荷を生成するために半導体基板１４の光入射面からおよそ０．５μｍの領域に形成する。また、埋め込み型ＰＤ２３は、赤色（Ｒ）の光Ｌｒによる信号電荷を生成するために、半導体基板１４が例えば３μｍの厚みである場合は、光入射面からおよそ０．５μｍ〜３μｍの領域に形成する。半導体基板１４の厚みが３μｍよりも厚い場合は、第２の埋め込み型ＰＤ５７を基板の深さ方向に広げることができる。
以上の構成を有する固体撮像装置では、各画素２において、緑色（Ｇ）の光Ｌｇによる信号電荷は、有機光電変換膜４１で生成される。また、青色（Ｂ）の光Ｌｂによる信号電荷は表面型ＰＤ３７で生成される。また、赤色（Ｒ）の光Ｌｒによる信号電荷は埋め込み型ＰＤ２３で生成される。そして、有機光電変換膜４１で生成された信号電荷は、図示しないフローティングディフュージョンへ転送される。また、表面型ＰＤ３７で生成された信号電荷は、表面型ＦＤ３６に転送される。また、埋め込み型ＰＤ２３で生成された信号電荷は、埋め込み型ＰＤ１６に転送される。
本実施形態例の固体撮像装置では、ＲＧＢの光のうち、１色の光を有機光電変換膜４１で光電変換し、残る２色を半導体基板１４内に積層して形成された２つのフォトダイオードでそれぞれ光電変換する。これにより、入射光を縦方向に分光してＲＧＢの光をそれぞれ別個に生成することができるため、カラーフィルタ層を構成する必要がない。また、１画素２内において、ＲＧＢの光を全て光電変換することができるので１画素あたりの光の利用効率が、従来のカラーフィルタ層を別途用いて分光を行う画素よりも３倍高くなる。このため、感度の向上が図られる。
また、本実施形態例では、有機光電変換膜４１で吸収する光を緑色の光Ｌｇとする例としたが、赤色の光Ｌｒとしてもよく、その場合は、青色の光Ｌｂを表面型ＰＤ３７で吸収し、緑色の光を埋め込み型ＰＤ２３で吸収する構成とすればよい。また、有機光電変換膜４１で吸収する光を青色の光Ｌｂとしてもよく、その場合は、緑色の光Ｌｇを表面型ＰＤ３７で吸収し、赤色の光Ｌｒを埋め込み型ＰＤ２３で吸収する構成とすればよい。
本実施形態例の固体撮像装置では、有機光電変換膜４１で吸収する光を緑色の光Ｌｇとすることで、半導体基板１４内で吸収される光を、波長の離れた青色の光Ｌｂと赤色の光Ｌｒとすることができる。これにより、半導体基板１４内での光の分離をより確実にすることができる。
また、本実施形態例の固体撮像装置は表面照射型の固体撮像装置を例としたが、裏面照射型の固体撮像装置で構成することもできる。その場合は、有機光電変換膜４１を半導体基板１４の裏面側に構成する。そして、光入射側となる埋め込み型ＰＤ２３でより波長の短い光を吸収し、光入射側から遠い表面型ＰＤ３７で波長の長い光を吸収する構成とすればよい。
〈６．第６の実施形態：固体撮像装置〉
次に、本発明の第６の実施形態に係る固体撮像装置について説明する。
図１９は、本発明の第６の実施形態に係る固体撮像装置の要部の概略平面構成であり、図２０は、図１９のＥ−Ｅ’線上に沿う概略断面構成である。本実施形態例の固体撮像装置の全体構成は、図１と同様であるから重複説明を省略する。また、図１９，２０において、図１５，１６に対応する部分には同一符号を付し、重複説明を省略する。
本実施形態例の固体撮像装置は、隣接する画素間で、表面型ＦＤ３６と埋め込み型ＦＤ１６がそれぞれ共有される例である。
図１９に示すように、１つの画素２を注目して見ると、埋め込み型ＦＤ１６と表面型ＦＤ３６は、それぞれフォトダイオード領域１２の対角上に形成されている。そして、埋め込み型ＦＤ１６は、その画素２と一方の側に隣接する画素２との間で共有されており、表面型ＦＤ３６は、その画素２と他方の側に隣接する画素２との間で共有されている。すなわち、表面型ＦＤ３６と埋め込み型ＦＤ１６は、それぞれ異なる方向に隣接する画素間で共有されている。
この場合、埋め込み型ＦＤ１６の共有方法は、第２の実施形態と同様であるので説明を省略する。
表面型ＦＤ３６は、図２０に示すように、ある画素２と、その画素２に隣接する画素２に形成された２つの表面型ＰＤ３７の間の領域に形成されている。そして、表面型ＦＤ３６と各画素２の表面型ＰＤ３７との間には、それぞれ表面型ゲート電極３５が形成されている。これにより、表面型ＰＤ３７で生成された信号電荷は、表面型ゲート電極３５への所望の電圧を印加することにより、矢印Ｒ２で示す転送経路を通って、隣接画素間で共有さる表面型ＦＤ３６に転送される。また、隣接画素間で共有される表面型ＦＤ３６には、各画素２の表面型ＰＤ３７から別々のタイミングで信号電荷が転送される。
本実施形態例の固体撮像装置では、表面型ＦＤ３６と埋め込み型ＦＤ１６とが隣接する画素２で共有される。これにより、表面型ＦＤ３６と埋め込み型ＦＤ１６の形成に必要な面積を減少することができ、画素サイズの縮小化が可能となる他、第２の実施形態と同様の効果を奏する。
〈７．第７の実施形態：固体撮像装置〉
次に、本発明の第７の実施形態に係る固体撮像装置について説明する。
図２１は、本発明の第７の実施形態に係る固体撮像装置の要部の概略平面構成であり、図２２は、図２１のＦ−Ｆ’線上に沿う概略断面構成である。本実施形態例の固体撮像装置の全体構成は、図１と同様であるから重複説明を省略する。また、図２１，２２において、図１５，１６に対応する部分には同一符号を付し、重複説明を省略する。
本実施形態例の固体撮像装置は、１つの画素内における埋め込み型ゲート電極５０ａと表面型ゲート電極５０ｂが接続されて形成された例である。
本実施形態例の固体撮像装置では、図２１に示すように、ポリシリコンからなる埋め込み型ゲート電極５０ａと表面型ゲート電極５０ｂとが１つの画素内で一体に形成された埋め込み型ゲート電極兼表面型ゲート電極５０が構成されている。すなわち、１つのゲート電極により埋め込み型ゲート電極５０ａと表面型ゲート電極５０ｂが構成されている。このように、埋め込み型ゲート電極５０ａと、表面型ゲート電極５０ｂが接続された構成とするため、図２１に示すように、埋め込み型ＦＤ１６と表面型ＦＤ３６は、画素２内の隣接する角部にそれぞれ設けられることが好ましい。埋め込み型ＦＤ１６と表面型ＦＤ３６とを画素２の隣接する角部に設けることにより、両者の距離が近くなり、埋め込み型ゲート電極５０ａと表面型ゲート電極５０ｂとを容易に一体化して形成することができる。
そして、この埋め込み型ゲート電極兼表面型ゲート電極５０は、図２２に示すように、例えば埋め込み型ゲート電極５０ａ側に形成されたコンタクト部２１を介して配線層４４の配線１９に接続されている。このとき、埋め込み型ゲート電極５０ａと表面型ゲート電極５０ｂとは連結して形成されているので、コンタクト部２１は、１つの画素２に形成される埋め込み型ゲート電極兼表面型ゲート電極５０に対して１つ形成すればよい。
以上の構成により、本実施形態例の固体撮像装置では、１画素内の埋め込み型ゲート電極５０ａと表面型ゲート電極５０ｂは常に同電位に維持されている。そして、埋め込み型ゲート電極兼表面型ゲート電極５０に所望の転送電圧を印加することにより、埋め込み型ＰＤ２３及び表面型ＰＤ３７に蓄積された信号電荷は、同じタイミングで、それぞれ埋め込み型ＦＤ１６及び表面型ＦＤ３６にそれぞれ転送される。
本実施形態例の固体撮像装置では、埋め込み型ゲート電極５０ａと表面型ゲート電極５０ｂが接続されて形成されているので、埋め込み型ゲート電極５０ａと表面型ゲート電極５０ｂに別々にコンタクト部２１を形成する必要がない。このため、コンタクト部２１の数を減らすことができる。
その他、第５の実施形態と同様の効果を得ることができる。
〈８．第８の実施形態：固体撮像装置〉
次に、本発明の第８の実施形態に係る固体撮像装置について説明する。
図２３は、本発明の第８の実施形態に係る固体撮像装置の要部の概略平面構成であり、図２４は、図２３のＧ−Ｇ’線上に沿う概略断面構成である。本実施形態例の固体撮像装置の全体構成は、図１と同様であるから重複説明を省略する。また、図２３，２４において、図２１，２２に対応する部分には同一符号を付し、重複説明を省略する。
本実施形態例の固体撮像装置は、第７の実施形態例に係る固体撮像装置において、埋め込み型ＦＤ１６を隣接する２つの画素で共有する例である。
本実施形態例の固体撮像装置では、図２３，２４に示すように、１つの画素２内において、埋め込み型ゲート電極５０ａと表面型ゲート電極５０ｂが接続されて構成され、かつ、隣接する２つの画素間で埋め込み型ＦＤ１６を共有するように構成されている。
本実施形態例の固体撮像装置では、埋め込み型ＦＤ１６は２画素当たり１つ形成されればよいので、埋め込み型ＦＤ１６の形成面積を減らすことができる。さらに、１つの画素２内において、埋め込み型ゲート電極５０ａと表面型ゲート電極５０ｂが一体に形成されるので、埋め込み型ゲート電極兼表面型ゲート電極５０に所望の電位を与えるコンタクト部２１は１カ所形成すればよい。このため、コンタクト部２１の数を減らすことができる。
その他、第１及び第４の実施形態と同様の効果を奏する。
〈９．第９の実施形態：固体撮像装置〉
次に、本発明の第９の実施形態に係る固体撮像装置について説明する。
図２５は、本発明の第９の実施形態に係る固体撮像装置の要部の概略平面構成であり、図２６は、図２５のＨ−Ｈ’線上に沿う断面構成である。本実施形態例の固体撮像装置の全体構成は、図１と同様であるから重複説明を省略する。また、図２５，２６において図１５，１６に対応する部分には同一符号を付し、重複説明を省略する。
本実施形態例の固体撮像装置は、第４の実施形態の固体撮像装置において、表面型ＦＤ３６と埋め込み型ＦＤ１６がフォトダイオード領域１２に対して同じ方向に形成された例である。
本実施形態例の固体撮像装置では、図２６に示すように、埋め込み型ＰＤ２７からの信号電荷の読み出し方向と、表面型ＰＤ３７からの信号電荷の読み出し方向が、矢印Ｒ１およびＲ２で示すように、同一方向となる。これにより、埋め込み型ＰＤ２７に形成された転送トランジスタＴｒ１と、表面型ＰＤ３７に形成された転送トランジスタＴｒ２は互いに近い領域に形成することができるので配線が容易となり画素サイズの縮小化に、より有利な構成とされる。
また、本実施形態例の固体撮像装置では、図２７に示すように、隣接する画素２で、埋め込み型ＦＤ１６を共有することが可能である。
〈１０．第１０の実施形態：固体撮像装置〉
次に、本発明の第１０の実施形態に係る固体撮像装置について説明する。
図２８は、本発明の第１０の実施形態に係る固体撮像装置の要部の概略平面構成であり、図２９は、図２８のＩ−Ｉ’線上に沿う概略断面構成である。本実施形態例の固体撮像装置の全体構成は、図１と同様であるから重複説明を省略する。また、図２８，２９において、図１５，１６に対応する部分には同一符号を付し、重複説明を省略する。
本実施形態例の固体撮像装置は、第４の実施形態の固体撮像装置において、２層の埋め込み型フォトダイオードを有する例である。
図２８，２９に示すように、本実施形態例の固体撮像装置は、１つのフォトダイオード領域１２内に、第１の埋め込み型ＰＤ２３と、第２の埋め込み型ＰＤ５７と、表面型ＰＤ３７の３つのフォトダイオードを有して構成されている。すなわち、本実施形態例の固体撮像装置では、フォトダイオード領域１２に３段のフォトダイオードを有して構成されている。
第１の埋め込み型ＰＤ２３は、例えば、第１の実施形態の埋め込み型ＰＤ２３と同様の構成とされる。また、第２の埋め込み型ＰＤ５７は、第１の埋め込み型ＰＤ２３のさらに下層に形成されたｐ型高濃度不純物領域５８とｎ型不純物領域５９とのｐｎ接合を有して構成されている。
そして、第１の埋め込み型ＰＤ２３及び第２の埋め込み型ＰＤ５７に対応して、第１の埋め込み型ＦＤ１６、第１の埋め込み型ゲート電極２２、第２の埋め込み型ＦＤ５６、第２の埋め込み型ゲート電極５５が形成されている。
第１の埋め込み型ＦＤ１６及び第２の埋め込み型ＦＤ５６は、階段状に形成されたトレンチ部５３の各段の底部に面する半導体基板１４内にそれぞれ形成されている。階段状に形成されたトレンチ部５３の１段目の深さは、第１の埋め込み型ＰＤ２３と同様の深さに形成され、２段目の深さは第２の埋め込み型ＰＤ５７と同様の深さに形成されている。
このため、第１の埋め込み型ＦＤ１６は、階段状に形成されたトレンチ部５３の１段目の底部に面する半導体基板１４内に形成されている。また、第２の埋め込み型ＦＤ５６は、階段状に形成されたトレンチ部５３の２段目の底部（最底部）に面する半導体基板１４内に形成されている。
そして、第１の埋め込み型ＦＤ１６と第２の埋め込み型ＰＤ５７の間の領域には、ｐ型高濃度不純物領域からなる分離領域６０が形成されている。この分離領域６０により、第２の埋め込み型ＰＤ５７の信号電荷が第１の埋め込み型ＦＤ１６に漏れ込むことを防ぐことができる。図２９では、第１の埋め込み型ＦＤ１６の下層にのみ分離領域６０を構成する例としたが、第１の埋め込み型ＰＤ２３と第２の埋め込み型ＰＤ５７の間の領域に分離領域６０を形成する例としてもよい。
そして、第１の埋め込み型ゲート電極２２は、トレンチ部５３内の１段目の底部を含み、第１の埋め込み型ＰＤ２３と第１の埋め込み型ＦＤ１６の間の領域の半導体基板１４上部にゲート絶縁膜２４を介して形成されている。第１の埋め込み型ゲート電極２２は、第１の埋め込み型ＰＤ２３に蓄積された信号電荷を、第１の埋め込み型ＦＤ１６に転送するための転送トランジスタＴｒ１を構成するものである。
第２の埋め込み型ゲート電極５５は、トレンチ部５３内の２段目の底部（最底部）を含み、第２の埋め込み型ＰＤ５７と第２の埋め込み型ＦＤ５６の間の領域の半導体基板１４上部にゲート絶縁膜５４を介して形成されている。第２の埋め込み型ゲート電極５５は、第１の埋め込み型ＰＤ５７に蓄積された信号電荷を、第２の埋め込み型ＦＤ５６に転送するための転送トランジスタＴｒ３を構成するものである。
本実施形態例の固体撮像装置では、表面型ＰＤ３７で生成、蓄積された信号電荷は、矢印Ｒ２で示す転送経路を通って表面型ＦＤ３６に転送される。また、第１の埋め込み型ＰＤ２３で生成、蓄積された信号電荷は、矢印Ｒ１で示す転送経路を通って第１の埋め込み型ＦＤ１６に転送される。また、第２の埋め込み型ＰＤ５７で生成、蓄積された信号電荷は、矢印Ｒ３で示す転送経路を通って第２の埋め込み型ＦＤ５６に転送される。
以上のように、埋め込み型ＰＤの深さに合わせて複数段に形成されたトレンチ部を形成することで、複数段の埋め込み型ＰＤを、その埋め込み型ＰＤと同等の深さに形成された埋め込み型ＦＤにそれぞれ転送することができる。
本実施形態例の固体撮像装置は、第１の埋め込み型ＰＤ２３と第２の埋め込み型ＰＤ５７により、２段の埋め込み型ＰＤを形成する例としたが、２以上の埋め込み型ＰＤを形成する例としてもよい。
本実施形態例の固体撮像装置によれば、画素２のフォトダイオード領域１２内に、複数段にフォトダイオードを形成することができるので、１画素あたりの飽和電荷量（Ｑｓ）が増加する。また、半導体基板１４内に形成された埋め込み型ＰＤで生成、蓄積された信号電荷は、その埋め込み型ＰＤと同等の深さに形成された埋め込み型ＦＤに転送される。このため、転送経路が短く、転送残りを低減することが可能となる。
また、本実施形態例の固体撮像装置を縦型分光が可能な固体撮像装置として構成することもできる。
本実施形態例の固体撮像装置を表面照射型で、かつ縦型分光が可能な固体撮像装置として用いる場合、表面型ＰＤ３６は、青色（Ｂ）の光による信号電荷を生成するために半導体基板１４の光入射面からおよそ０．５μｍの領域に形成する。また、第１の埋め込み型ＰＤ２３は、緑色（Ｇ）の光による信号電荷を生成するために、半導体基板１４の光入射面からの深さがおよそ０．５μｍ〜１．５μｍの領域に形成する。また、第２の埋め込み型ＰＤ５７は、赤色（Ｒ）の光による信号電荷を生成するために、半導体基板１４の全体の厚みが例えば３μｍの場合は半導体基板１４の光入射面からの深さがおよそ１．５μｍ〜３μｍの領域に形成する。半導体基板１４の厚みが３μｍよりも厚い場合は、第２の埋め込み型ＰＤ５７を基板の深さ方向に広げることができる。
このように、縦型分光が可能な固体撮像装置として用いた場合、半導体基板１４の光照射側にカラーフィルタ層を設ける必要がない。また、１画素内において、ＲＧＢの光を全て光電変換することができるので、１画素あたりの光の利用効率が、従来のカラーフィルタを用いて分光を行う画素よりも３倍高くなる。このため、感度の向上が図られる。
また、本実施形態例の固体撮像装置においても、表面型ゲート電極３５、第１の埋め込み型ゲート電極２２、第２の埋め込み型ゲート電極５５を一体に形成して、同電位が維持されるような構成としてもよい。また、表面型ゲート電極３５、第１の埋め込み型ゲート電極２２、第２の埋め込み型ゲート電極５５を別個に形成して、別々の電位に制御してもよい。また、表面型ゲート電極３５、第１の埋め込み型ゲート電極２２、第２の埋め込み型ゲート電極５５を別個に形成して、配線１９で接続することにより、同電位に維持されるような構成としてもよい。
また、本実施形態例の固体撮像装置においても、第６の実施形態と同様にして、表面型ＦＤ３６、及び第２の埋め込み型ＦＤ１６を隣接する画素間で共有する構成としてもよい。
また、本実施形態例の固体撮像装置のように、半導体基板１４に３層のフォトダイオードを構成する場合の画素の平面レイアウトは、種々の構成を取ることができる。図３０に本実施形態例の固体撮像装置の平面レイアウトの他の例を示す。
図３０では、表面型ＦＤ３６と第１の埋め込み型ＦＤ１６と、第２の埋め込み型ＦＤ５６をフォトダイオード領域１２に対してすべて異なる方向に形成している。この場合、第１の埋め込み型ＦＤ１６と第１の埋め込み型ゲート電極２２は、第１のトレンチ部５３ａに形成し、第２の埋め込み型ＦＤ５６と第２の埋め込み型ゲート電極５５は、第２のトレンチ部５３ｂに形成する。
さらに、図３１に、本実施形態例の固体撮像装置の平面レイアウトの他の例（その２）を示す。図３１では、表面型ＦＤ３６と第１の埋め込み型ＦＤ１６と、第２の埋め込み型ＦＤ５６をフォトダイオード領域１２に対してすべて同じ方向に形成している。この場合、第１の埋め込み型ＦＤ１６と第１の埋め込み型ゲート電極２２と、第２の埋め込み型ＦＤ５６と第２の埋め込み型ゲート電極５５は、共通に形成された同一のトレンチ部５３内に形成される。また、このとき、トレンチ部５３は、図２９に示したトレンチ部と同様の構成とすればよい。
上述の第１〜第１０の実施形態では、入射光量に応じた信号電荷を物理量として検知する単位画素が行列状に配置されてなるＣＭＯＳ型固体撮像装置に適用した場合を例に挙げて説明した。しかしながら、本発明はＣＭＯＳ型固体撮像装置への適用に限られるものではない。また画素が二次元マトリックス状に形成された画素部の画素列ごとにカラム回路を配置してなるカラム方式の固体撮像装置全般に限定するものでもない。
また、本発明は、可視光の入射光量の分布を検知して画像として撮像する固体撮像装置への適用に限らず、赤外線やＸ線、あるいは粒子等の入射量の分布を画像として撮像する固体撮像装置にも適用可能である。また、広義の意味として、圧力や静電容量など、他の物理量の分布を検知して画像として撮像する指紋検出センサ等の固体撮像装置（物理量分布検知装置）全般に対して適用可能である。
さらに、本発明は、画素部の各単位画素を行単位で順に走査して各単位画素から画素信号を読み出す固体撮像装置に限られるものではない。画素単位で任意の画素を選択して、当該選択画素から画素単位で信号を読み出すＸ−Ｙアドレス型の固体撮像装置に対しても適用可能である。
なお、固体撮像装置はワンチップとして形成された形態であってもよいし、画素部と、信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。
また、本発明の実施の形態は、上述の第１〜第１０の実施形態に限られるものではなく、それらを組み合わせた構成が可能であり、種々の変更が可能である。また、上述した例では、主としてｎチャネルＭＯＳトランジスタを構成とした場合であるが、ｐチャネルＭＯＳトランジスタを構成とすることもできる。ｐチャネルＭＯＳトランジスタとする場合は、各図において、その導電型を反転した構成となる。
また、本発明は、固体撮像装置への適用に限られるものではなく、撮像装置にも適用可能である。ここで、撮像装置とは、デジタルスチルカメラやビデオカメラ等のカメラシステムや、携帯電話機などの撮像機能を有する電子機器のことを言う。なお、電子機器に搭載される上記モジュール状の形態、即ちカメラモジュールを撮像装置とする場合もある。
〈１１．第１１の実施形態：電子機器〉
次に、本発明の第１１の実施形態に係る電子機器について説明する。図３２は、本発明の第５の実施形態に係る電子機器の概略構成図である。
本実施形態例の電子機器は、上述した本発明の第１の実施形態における固体撮像装置１を電子機器（カメラ）に用いた場合の実施形態を示す。
本実施形態に係る電子機器は、固体撮像装置１と、光学レンズ２１０と、シャッタ装置２１１と、駆動回路２１２と、信号処理回路２１３とを有する。
光学レンズ２１０は、被写体からの像光（入射光）を固体撮像装置１の撮像面上に結像させる。これにより固体撮像装置１内に一定期間当該信号電荷が蓄積される。
シャッタ装置２１１は、固体撮像装置１への光照射期間および遮光期間を制御する。
駆動回路２１２は、固体撮像装置１の転送動作およびシャッタ装置２１１のシャッタ動作を制御する駆動信号を供給する。駆動回路２１２から供給される駆動信号（タイミング信号）により、固体撮像装置１の信号転送を行なう。信号処理回路２１３は、各種の信号処理を行う。信号処理が行われた映像信号は、メモリなどの記憶媒体に記憶され、あるいはモニタに出力される。
本実施形態例の電子機器では、固体撮像装置１において高い飽和電荷量（Ｑｓ）を保ちつつ、信号電荷の転送を効率良くおこなうことができるので、画質の向上が図られる。
このように、固体撮像装置１を適用できる電子機器としては、カメラに限られるものではなく、デジタルスチルカメラ、さらには携帯電話機等のモバイル機器向けカメラモジュールなどの撮像装置に適用可能である。
本実施形態例においては、固体撮像装置１を電子機器に用いる構成としたが、前述した第２〜第１０の実施形態における固体撮像装置を用いることもできる。
１ 固体撮像装置
２ 画素
３ 画素部
４ 垂直駆動回路
５ カラム信号処理回路
６ 水平駆動回路
７ 出力回路
８ 制御回路
１０ 水平信号線
１１ 基板
１２ フォトダイオード領域
１３ 素子分離領域
１４ 半導体基板
１５ 層間絶縁膜
１６ 埋め込み型ＦＤ
１７ ｎ型不純物領域
１８ ｐ型高濃度不純物領域
１９ 配線
２０ トレンチ部
２１ コンタクト部
２２ 埋め込み型ゲート電極
２３ 埋め込み型ＰＤ
２４ ゲート絶縁膜
２５ 画素トランジスタ
２６ ソース・ドレイン領域
２７ ゲート電極
２８ 埋め込み型ゲート電極
２８ａ ポリシリコン層
３５ 表面型ゲート電極
３８ ｐ型高濃度不純物領域
３９ ｎ型不純物領域
４０ フォトダイオード分離領域
４１ 有機光電変換膜
４４ 配線層

Claims (12)

  1. 基板内部に形成された埋め込み型フォトダイオードと、
    前記基板に形成されたトレンチ部底部に面する基板内であって、前記埋め込み型フォトダイオードと同等の深さに形成された埋め込み型フローティングディフュージョンと、
    前記埋め込み型フォトダイオードから前記埋め込み型フローティングディフュージョンに信号電荷を転送するために、前記トレンチ部内の底部に形成された埋め込み型ゲート電極と、から構成される画素を
    有して構成される固体撮像装置。
  2. 前記画素は、
    基板の表面側に形成された表面型フォトダイオードと、
    前記基板の表面側に形成された表面型フローティングディフュージョンと、
    前記表面型フォトダイオードから前記表面型フローティングディフュージョンに信号電荷を転送するために、前記基板表面に形成された表面型ゲート電極と、をさらに有して構成される
    請求項１記載の固体撮像装置。
  3. 前記埋め込み型ゲート電極と前記表面型ゲート電極は、前記画素内で一体に形成されている
    請求項２記載の固体撮像装置。
  4. 前記埋め込み型ゲート電極と前記表面型ゲート電極は前記基板表面側に形成された配線によって接続されている
    請求項３記載の固体撮像装置。
  5. 前記埋め込み型フォトダイオードと前記表面型フォトダイオードでは異なる波長の光による信号電荷が生成される
    請求項４記載の固体撮像装置。
  6. 前記半導体基板の光入射側には、所定の波長の光による光電変換により信号電荷を生成する有機光電変換膜が形成されている
    請求項５記載の固体撮像装置。
  7. 前記埋め込み型フローティングディフュージョンは、隣接する画素間で共有されている
    請求項１記載の固体撮像装置。
  8. 前記表面型フローティングディフュージョンは、隣接する画素間で共有されている
    請求項２記載の固体撮像装置。
  9. 前記画素は、前記基板内の異なる深さに前記埋め込み型フォトダイオードを２以上有し、
    各埋め込み型フォトダイオードに対して、前記埋め込み型フローティングディフュージョン及び前記埋め込み型ゲート電極が形成されている
    請求項１記載の固体撮像装置。
  10. 基板を準備する工程と、
    前記基板の所望の領域をエッチングすることにより、前記基板に所望の深さのトレンチ部を形成する工程と、
    前記トレンチ部内の底部に、ゲート絶縁膜を介して埋め込み型ゲート電極を形成する工程と、
    前記トレンチ部内を酸化膜で埋め込む工程と、
    前記酸化膜上部に形成したレジストをマスクとして前記基板をエッチングすることにより、前記トレンチ部脇にさらに前記トレンチ部と同等の深さのトレンチ部を形成する工程と、
    前記トレンチ部脇にさらに形成されたトレンチ部底部に面する基板内に、前記酸化膜と前記レジストをマスクとして不純物をイオン注入することにより、埋め込み型フローティングディフュージョンを形成する工程と、
    前記トレンチ部形成前又は後に、前記基板の前記埋め込み型フローティングディフュージョンと同等の深さに所望の不純物をイオン注入することによって埋め込み型フォトダイオードを形成する工程と、
    を含む固体撮像装置の製造方法。
  11. 基板を準備する工程と、
    前記基板上部にゲート絶縁膜を介して、埋め込み型ゲート電極を形成する工程と、
    前記埋め込み型ゲート電極脇の基板内に、所望の不純物をイオン注入することにより、埋め込み型フローティングディフュージョンを形成する工程と、
    前記埋め込み型ゲート電極及び前記埋め込み型フローティングディフュージョンが形成された領域以外の前記基板を選択的にエピタキシャル成長することにより、トレンチ部を形成する工程と、
    前記埋め込み型ゲート電極を形成する前、又は前記トレンチ部を形成した後に、前記埋め込み型ゲート電極脇の基板内に、所望の不純物をイオン注入することにより、埋め込み型フォトダイオードを形成する工程と、
    を含む固体撮像装置の製造方法。
  12. 光学レンズと、
    基板内部に形成された埋め込み型フォトダイオードと、前記基板に形成されたトレンチ部底部に面する基板内であって、前記埋め込み型フォトダイオードと同等の深さに形成された埋め込み型フローティングディフュージョンと、前記埋め込み型フォトダイオードから前記埋め込み型フローティングディフュージョンに信号電荷を転送するために、前記トレンチ部内の底部に形成された埋め込み型ゲート電極と、から構成される画素を有して構成され、前記光学レンズに集光された光が入射される固体撮像装置と
    前記固体撮像装置から出力される出力信号を処理する信号処理回路と、
    を含む電子機器。
JP2009174578A 2009-07-27 2009-07-27 固体撮像装置とその製造方法、及び電子機器 Expired - Fee Related JP5552768B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2009174578A JP5552768B2 (ja) 2009-07-27 2009-07-27 固体撮像装置とその製造方法、及び電子機器
KR1020100067299A KR101640260B1 (ko) 2009-07-27 2010-07-13 고체 촬상 장치와 그 제조 방법, 및 전자기기
CN201110166191.5A CN102244085B (zh) 2009-07-27 2010-07-19 固体摄像器件、固体摄像器件制造方法和电子装置
CN2010102301397A CN101969065B (zh) 2009-07-27 2010-07-19 固体摄像器件、固体摄像器件制造方法和电子装置
US12/839,440 US8564701B2 (en) 2009-07-27 2010-07-20 Solid-state imaging device having a buried photodiode and a buried floating diffusion positioned for improved signal charge transfer, and electronic apparatus including the solid-state imaging device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009174578A JP5552768B2 (ja) 2009-07-27 2009-07-27 固体撮像装置とその製造方法、及び電子機器

Publications (2)

Publication Number Publication Date
JP2011029453A true JP2011029453A (ja) 2011-02-10
JP5552768B2 JP5552768B2 (ja) 2014-07-16

Family

ID=43496993

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009174578A Expired - Fee Related JP5552768B2 (ja) 2009-07-27 2009-07-27 固体撮像装置とその製造方法、及び電子機器

Country Status (4)

Country Link
US (1) US8564701B2 (ja)
JP (1) JP5552768B2 (ja)
KR (1) KR101640260B1 (ja)
CN (2) CN102244085B (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013034086A (ja) * 2011-08-02 2013-02-14 Sony Corp 撮像素子、並びに、撮像装置および方法
EP2575173A2 (en) 2011-09-30 2013-04-03 Sony Corporation Imaging device, electronic apparatus, and manufacturing method
WO2014017314A1 (ja) 2012-07-24 2014-01-30 ソニー株式会社 撮像素子、電子機器、並びに、情報処理装置
JP2014199898A (ja) * 2013-03-11 2014-10-23 ソニー株式会社 固体撮像素子および製造方法、並びに、電子機器
JP2015082592A (ja) * 2013-10-23 2015-04-27 ソニー株式会社 固体撮像素子およびその製造方法、並びに電子機器
WO2015174296A1 (ja) * 2014-05-16 2015-11-19 ソニー株式会社 固体撮像素子および固体撮像素子の製造方法、並びに電子機器
US9252177B2 (en) 2012-01-12 2016-02-02 Kabuhiki Kaisha Toshiba Solid state imaging device
JPWO2016017305A1 (ja) * 2014-07-31 2017-05-25 ソニーセミコンダクタソリューションズ株式会社 画素回路、半導体光検出装置および放射線計数装置
JP2017183562A (ja) * 2016-03-31 2017-10-05 ソニー株式会社 固体撮像素子、および電子機器
JP2020080418A (ja) * 2011-03-02 2020-05-28 ソニー株式会社 固体撮像装置、及び、電子機器

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5552768B2 (ja) * 2009-07-27 2014-07-16 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP2012199489A (ja) * 2011-03-23 2012-10-18 Sony Corp 固体撮像装置、固体撮像装置の製造方法、及び電子機器
EP2717561B1 (en) * 2011-05-24 2019-03-27 Sony Semiconductor Solutions Corporation Solid-state imaging element and camera system
JP2013038118A (ja) * 2011-08-04 2013-02-21 Sony Corp 固体撮像素子および電子機器
JP6003291B2 (ja) 2011-08-22 2016-10-05 ソニー株式会社 固体撮像装置及び電子機器
JP2013084785A (ja) * 2011-10-11 2013-05-09 Sony Corp 固体撮像装置、撮像装置
US9541386B2 (en) * 2012-03-21 2017-01-10 Semiconductor Energy Laboratory Co., Ltd. Distance measurement device and distance measurement system
JP6021613B2 (ja) * 2012-11-29 2016-11-09 キヤノン株式会社 撮像素子、撮像装置、および、撮像システム
JP2015176997A (ja) * 2014-03-14 2015-10-05 株式会社東芝 金属配線の形成方法
KR102433575B1 (ko) 2015-10-12 2022-08-19 삼성전자주식회사 이미지 센서
TWI785618B (zh) * 2016-01-27 2022-12-01 日商新力股份有限公司 固體攝像元件及電子機器
JP2018081946A (ja) * 2016-11-14 2018-05-24 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置およびその製造方法、並びに電子機器
KR102635858B1 (ko) 2017-01-05 2024-02-15 삼성전자주식회사 이미지 센서
WO2019017147A1 (ja) * 2017-07-18 2019-01-24 ソニーセミコンダクタソリューションズ株式会社 撮像装置および撮像装置の製造方法
KR20210003492A (ko) * 2019-07-02 2021-01-12 에스케이하이닉스 주식회사 이미지 센싱 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003298102A (ja) * 2002-04-05 2003-10-17 Canon Inc 光電変換素子及びそれを用いた固体撮像装置
JP2005009998A (ja) * 2003-06-18 2005-01-13 Toshiba Corp 赤外線固体撮像素子およびその製造方法
JP2005223084A (ja) * 2004-02-04 2005-08-18 Sony Corp 固体撮像装置
JP2008072098A (ja) * 2006-08-17 2008-03-27 Sony Corp 半導体イメージセンサ
JP2008544538A (ja) * 2005-06-20 2008-12-04 シリコンファイル・テクノロジーズ・インコーポレイテッド イメージセンサの画素及びその製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3988189B2 (ja) 2002-11-20 2007-10-10 ソニー株式会社 固体撮像装置
JP4539176B2 (ja) 2004-05-31 2010-09-08 ソニー株式会社 固体撮像素子及びその製造方法
JP4581792B2 (ja) * 2004-07-05 2010-11-17 コニカミノルタホールディングス株式会社 固体撮像装置及びこれを備えたカメラ
JP4492250B2 (ja) 2004-08-11 2010-06-30 ソニー株式会社 固体撮像素子
JP4595464B2 (ja) * 2004-09-22 2010-12-08 ソニー株式会社 Ｃｍｏｓ固体撮像素子の製造方法
US7217968B2 (en) * 2004-12-15 2007-05-15 International Business Machines Corporation Recessed gate for an image sensor
JP4742602B2 (ja) 2005-02-01 2011-08-10 ソニー株式会社 固体撮像装置及びその製造方法
JP4802520B2 (ja) * 2005-03-07 2011-10-26 ソニー株式会社 固体撮像装置及びその製造方法
JP2007096271A (ja) * 2005-09-05 2007-04-12 Toshiba Corp 固体撮像装置及びその製造方法
CN100463205C (zh) * 2005-09-05 2009-02-18 株式会社东芝 固体摄像装置及其制造方法
JP4329765B2 (ja) 2006-01-31 2009-09-09 ソニー株式会社 固体撮像装置
JP4992446B2 (ja) * 2006-02-24 2012-08-08 ソニー株式会社 固体撮像装置及びその製造方法、並びにカメラ
JP2009088447A (ja) 2007-10-03 2009-04-23 Sony Corp 固体撮像素子およびその製造方法
EP2133918B1 (en) * 2008-06-09 2015-01-28 Sony Corporation Solid-state imaging device, drive method thereof and electronic apparatus
JP5552768B2 (ja) * 2009-07-27 2014-07-16 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003298102A (ja) * 2002-04-05 2003-10-17 Canon Inc 光電変換素子及びそれを用いた固体撮像装置
JP2005009998A (ja) * 2003-06-18 2005-01-13 Toshiba Corp 赤外線固体撮像素子およびその製造方法
JP2005223084A (ja) * 2004-02-04 2005-08-18 Sony Corp 固体撮像装置
JP2008544538A (ja) * 2005-06-20 2008-12-04 シリコンファイル・テクノロジーズ・インコーポレイテッド イメージセンサの画素及びその製造方法
JP2008072098A (ja) * 2006-08-17 2008-03-27 Sony Corp 半導体イメージセンサ

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020080418A (ja) * 2011-03-02 2020-05-28 ソニー株式会社 固体撮像装置、及び、電子機器
JP2013034086A (ja) * 2011-08-02 2013-02-14 Sony Corp 撮像素子、並びに、撮像装置および方法
EP2575173A2 (en) 2011-09-30 2013-04-03 Sony Corporation Imaging device, electronic apparatus, and manufacturing method
US9252177B2 (en) 2012-01-12 2016-02-02 Kabuhiki Kaisha Toshiba Solid state imaging device
WO2014017314A1 (ja) 2012-07-24 2014-01-30 ソニー株式会社 撮像素子、電子機器、並びに、情報処理装置
EP4057353A2 (en) 2012-07-24 2022-09-14 Sony Group Corporation Imaging element, electronic device, and information processing device
KR20150130266A (ko) * 2013-03-11 2015-11-23 소니 주식회사 고체 촬상 소자 및 그의 제조 방법, 및 전자 기기
KR102214822B1 (ko) * 2013-03-11 2021-02-09 소니 주식회사 고체 촬상 소자 및 그의 제조 방법, 및 전자 기기
JP2014199898A (ja) * 2013-03-11 2014-10-23 ソニー株式会社 固体撮像素子および製造方法、並びに、電子機器
JP2015082592A (ja) * 2013-10-23 2015-04-27 ソニー株式会社 固体撮像素子およびその製造方法、並びに電子機器
US9985068B2 (en) 2013-10-23 2018-05-29 Sony Semiconductor Solutions Corporation Solid-state imaging device and manufacturing method therefor, and electronic apparatus
JP2015233122A (ja) * 2014-05-16 2015-12-24 ソニー株式会社 固体撮像素子および固体撮像素子の製造方法、並びに電子機器
WO2015174296A1 (ja) * 2014-05-16 2015-11-19 ソニー株式会社 固体撮像素子および固体撮像素子の製造方法、並びに電子機器
US9887219B2 (en) 2014-05-16 2018-02-06 Sony Semiconductor Solutions Corporation Solid-state imaging device, manufacturing method of solid-state imaging device, and electronic device
JPWO2016017305A1 (ja) * 2014-07-31 2017-05-25 ソニーセミコンダクタソリューションズ株式会社 画素回路、半導体光検出装置および放射線計数装置
JP2017183562A (ja) * 2016-03-31 2017-10-05 ソニー株式会社 固体撮像素子、および電子機器
US10770503B2 (en) 2016-03-31 2020-09-08 Sony Corporation Solid-state imaging element and electronic device
JP2022002331A (ja) * 2016-03-31 2022-01-06 ソニーグループ株式会社 固体撮像素子、および電子機器
JP7005886B2 (ja) 2016-03-31 2022-01-24 ソニーグループ株式会社 固体撮像素子、および電子機器
WO2017169877A1 (en) * 2016-03-31 2017-10-05 Sony Corporation Solid-state imaging element and electronic device
JP7388416B2 (ja) 2016-03-31 2023-11-29 ソニーグループ株式会社 固体撮像素子、および電子機器
US11973103B2 (en) 2016-03-31 2024-04-30 Sony Group Corporation Solid-state imaging element and electronic device

Also Published As

Publication number Publication date
KR20110011542A (ko) 2011-02-08
CN102244085B (zh) 2014-10-08
US8564701B2 (en) 2013-10-22
KR101640260B1 (ko) 2016-07-15
JP5552768B2 (ja) 2014-07-16
CN101969065A (zh) 2011-02-09
CN102244085A (zh) 2011-11-16
US20110019063A1 (en) 2011-01-27
CN101969065B (zh) 2012-10-03

Similar Documents

Publication Publication Date Title
JP5552768B2 (ja) 固体撮像装置とその製造方法、及び電子機器
JP5564909B2 (ja) 固体撮像装置とその製造方法、及び電子機器
KR101159036B1 (ko) 고체 촬상 장치
JP4752447B2 (ja) 固体撮像装置およびカメラ
KR101683296B1 (ko) 고체 촬상 장치와 그 제조 방법, 및 전자기기
US11646342B2 (en) Imaging device and electronic device
US8471315B1 (en) CMOS image sensor having global shutter pixels built using a buried channel transfer gate with a surface channel dark current drain
US8138530B2 (en) CMOS image sensor having a crosstalk prevention structure
US20090303371A1 (en) Solid-state imaging device, drive method thereof and electronic apparatus
US20160248998A1 (en) Solid-state imaging device, method of manufacturing solid-state imaging device, and electronic apparatus
JP2012199489A (ja) 固体撮像装置、固体撮像装置の製造方法、及び電子機器
JP2011159757A (ja) 固体撮像装置とその製造方法、固体撮像装置の駆動方法、及び電子機器
KR20090056846A (ko) 고체 촬상 소자 및 카메라
JP2014192348A (ja) 固体撮像装置およびその製造方法、並びに電子機器
US9966399B2 (en) Pixel having a plurality of pinned photodiodes
JP5326507B2 (ja) 固体撮像装置、固体撮像装置の駆動方法、及び電子機器
JP2000312024A (ja) 受光素子及びそれを有する光電変換装置
US20120104523A1 (en) Solid-state imaging device manufacturing method of solid-state imaging device, and electronic apparatus
JP2011066241A (ja) 固体撮像装置とその製造方法、及び電子機器
JP2011129633A (ja) 固体撮像装置とその製造方法、及び電子機器
JP2010114323A (ja) 固体撮像装置、及び電子機器
JP5508355B2 (ja) 固体撮像装置およびその製造方法、並びに電子情報機器
JP2007194488A (ja) 固体撮像装置
JP2005353994A (ja) 固体撮像素子及びその駆動方法
JP2018067615A (ja) 固体撮像装置及びその製造方法、並びに、電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120705

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131022

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140430

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140513

R151 Written notification of patent or utility model registration

Ref document number: 5552768

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees