KR20210003492A - 이미지 센싱 장치 - Google Patents

이미지 센싱 장치 Download PDF

Info

Publication number
KR20210003492A
KR20210003492A KR1020190079333A KR20190079333A KR20210003492A KR 20210003492 A KR20210003492 A KR 20210003492A KR 1020190079333 A KR1020190079333 A KR 1020190079333A KR 20190079333 A KR20190079333 A KR 20190079333A KR 20210003492 A KR20210003492 A KR 20210003492A
Authority
KR
South Korea
Prior art keywords
photoelectric conversion
transfer gate
floating diffusion
transmission signal
conversion device
Prior art date
Application number
KR1020190079333A
Other languages
English (en)
Inventor
구태림
양윤희
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020190079333A priority Critical patent/KR20210003492A/ko
Priority to US16/597,572 priority patent/US11784200B2/en
Priority to CN201911015336.4A priority patent/CN112188123B/zh
Publication of KR20210003492A publication Critical patent/KR20210003492A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14616—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14831—Area CCD imagers
    • H01L27/14856—Time-delay and integration
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N5/335—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

본 기술의 일 실시예에 따른 이미지 센싱 장치는 입사광에 응답하여 광전하를 생성하는 광전변환소자; 상기 광전변환소자에서 생성된 광전하가 임시 저장되는 플로팅 디퓨전; 및 전송 신호에 응답하여 상기 광전변환소자에서 생성된 광전하를 상기 플로팅 디퓨전으로 전달하는 전송 게이트를 포함하되, 상기 전송 게이트는 상기 광전변환소자의 중앙부와 중첩되게 배치되며, 제 1 전송 신호에 응답하여 상기 광전변환소자에서 생성된 광전하를 상기 플로팅 디퓨전으로 전달하는 메인 전송 게이트; 및 상기 광전변환소자의 테두리 영역과 중첩되게 배치되며, 상기 제 1 전송 신호와 크기가 다른 제 2 전송 신호에 응답하여 상기 광전변환소자에서 생성된 광전하를 상기 플로팅 디퓨전으로 전달하는 서브 전송 게이트를 포함할 수 있다.

Description

이미지 센싱 장치{IMAGE SENSING DEVICE}
본 발명은 이미지 센싱 장치에 관한 것으로, 보다 상세하게는 전송 트랜지스터의 게이트 구조를 개선한 이미지 센싱 장치에 관한 것이다.
이미지 센서(image sensor)는 광학 영상을 전기 신호로 변환시키는 소자이다. 최근 들어, 컴퓨터 산업과 통신 산업의 발달에 따라 디지털 카메라, 캠코더, PCS(Personal Communication System), 게임 기기, 경비용 카메라, 의료용 마이크로 카메라, 로보트 등 다양한 분야에서 집적도 및 성능이 향상된 이미지 센서의 수요가 증대되고 있다.
본 발명의 실시예는 전송 트랜지스터의 게이트 구조를 개선하여 포텐셜 포켓에 의한 문제를 해결할 수 있는 이미지 센싱 장치를 제공한다.
본 발명의 일 실시예에 따른 이미지 센싱 장치는 입사광에 응답하여 광전하를 생성하는 광전변환소자; 상기 광전변환소자에서 생성된 광전하가 임시 저장되는 플로팅 디퓨전; 및 전송 신호에 응답하여 상기 광전변환소자에서 생성된 광전하를 상기 플로팅 디퓨전으로 전달하는 전송 게이트를 포함하되, 상기 전송 게이트는 상기 광전변환소자의 중앙부와 중첩되게 배치되며, 제 1 전송 신호에 응답하여 상기 광전변환소자에서 생성된 광전하를 상기 플로팅 디퓨전으로 전달하는 메인 전송 게이트; 및 상기 광전변환소자의 테두리 영역과 중첩되게 배치되며, 상기 제 1 전송 신호와 크기가 다른 제 2 전송 신호에 응답하여 상기 광전변환소자에서 생성된 광전하를 상기 플로팅 디퓨전으로 전달하는 서브 전송 게이트를 포함할 수 있다.
본 발명의 다른 실시예에 따른 이미지 센싱 장치는 입사광에 응답하여 광전하를 생성하는 제 1 내지 제 4 광전변환소자들; 상기 제 1 내지 제 4 광전변환소자들에 공유되며, 상기 제 1 내지 제 4 광전변환소자들에서 생성된 광전하가 임시 저장되는 플로팅 디퓨전; 및 전송 신호에 응답하여 상기 제 1 내지 제 4 광전변환소자들에서 생성된 광전하를 상기 플로팅 디퓨전으로 각각 전달하는 제 1 내지 제 4 전송 게이트들을 포함하되, 상기 제 1 내지 제 4 전송 게이트들 각각은 대응되는 광전변환소자의 중앙부와 중첩되게 배치되며, 제 1 전송 신호에 응답하여 대응되는 광전변환소자에서 생성된 광전하를 상기 플로팅 디퓨전으로 전달하는 메인 전송 게이트; 및 대응되는 광전변환소자의 테두리 영역과 중첩되게 배치되며, 상기 제 1 전송 신호와 크기가 다른 제 2 전송 신호에 응답하여 대응되는 광전변환소자에서 생성된 광전하를 상기 플로팅 디퓨전으로 전달하는 서브 전송 게이트를 포함할 수 있다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재들로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 실시예에 따른 이미지 센싱 장치는 포텐셜 포켓에 의한 노이즈 문제 및 신호 지연 문제를 감소시킬 수 있다.
도 1은 본 발명의 일 실시예들에 따른 이미지 센싱 장치의 구성을 개략적으로 도시한 블럭도.
도 2는 도 1의 픽셀 어레이에 형성된 픽셀 블록들의 구조를 예시적으로 보여주는 도면.
도 3은 도 2의 픽셀 블록에 대응되는 등가회로도.
도 4A는 종래에 전송 게이트 하부에서 포텐셜 포켓에 잔류되는 광전하에 의한 문제를 설명하기 위한 포텐셜 분포(Potential Profile)를 나타내는 도면.
도 4B는 도 2의 서브 전송 게이트들에서의 포텐셜 분포를 나타내는 도면.
이하, 본 발명의 일부 실시 예들을 예시적인 도면을 통해 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명의 실시 예를 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 실시 예에 대한 이해를 방해한다고 판단되는 경우에는 그 상세한 설명은 생략한다.
도 1은 본 발명의 일 실시예들에 따른 이미지 센싱 장치의 구성을 개략적으로 도시한 블럭도이다.
도 1을 참조하면, 이미지 센싱 장치는 픽셀 어레이(pixel array, 100), 상관 이중 샘플러(correlated double sampler, CDS, 200), 아날로그-디지털 컨버터(analog digital converter, ADC, 300), 버퍼(Buffer, 400), 로우 드라이버(row driver, 500), 타이밍 제너레이터(timing generator, 600), 제어 레지스터(control register, 700) 및 램프 신호 제너레이터(ramp signal generator, 800)를 포함할 수 있다.
픽셀 어레이(100)는 매트릭스 구조로 배열된 복수의 픽셀 블록(PB)들을 포함할 수 있다. 각 픽셀 블록(PB)은 플로팅 디퓨전 및 일부의 픽셀 트랜지스터들을 공유하는 복수 개의 단위 픽셀들을 포함할 수 있다. 예컨대, 픽셀 블록(PB)은 4개의 단위 픽셀들이 플로팅 디퓨전, 리셋(Reset) 트랜지스터, 소스 팔로워(Source Follower) 트랜지스터 및 선택(Select) 트랜지스터를 공유하는 공유 픽셀 구조(shared pixel structure)로 형성될 수 있다. 단위 픽셀들은 각각 외부에서 입사된 광신호를 변환시켜 광전하를 생성하는 광전변환소자 및 광전변환소자에서 생성된 광전하를 플로팅 디퓨전으로 전달하는 전송 트랜지스터를 포함할 수 있다. 이때, 각 전송 트랜지스터는 복수의 전송 게이트들을 포함하는 다중 전송 게이트로 이루어질 수 있다. 이러한 픽셀 블록의 구조는 보다 상세하게 후술된다. 픽셀 블록(PB)은 단위 픽셀들의 전기적 이미지 신호인 픽셀 신호를 컬럼 라인(column line)을 통하여 상관 이중 샘플러(200)로 출력할 수 있다. 픽셀 블록(PB)들은 로우 라인들(row lines) 및 컬럼 라인들(column lines)과 연결될 수 있다.
상관 이중 샘플러(200)는 픽셀 어레이(100)의 픽셀 블록(PB)들로부터 수신된 픽셀 신호를 유지(hold) 및 샘플링할 수 있다. 예를 들어, 상관 이중 샘플러(200)는 타이밍 제너레이터(600)로부터 제공된 클럭 신호에 따라 기준 전압 레벨과 수신된 전기적 이미지 신호의 전압 레벨을 샘플링하여 그 차이에 해당하는 아날로그적 신호를 아날로그-디지털 컨버터(300)로 전송할 수 있다.
아날로그-디지털 컨버터(300)는 램프 신호 제너레이터(800)로부터 출력된 램프 신호와 상관 이중 샘플러(200)로부터 출력되는 샘플링 신호를 서로 비교하여 비교 신호를 출력할 수 있다. 아날로그-디지털 컨버터(300)는 타이밍 제너레이터(600)로부터 제공되는 클럭 신호에 따라 비교 신호의 레벨 전이(transition) 시간을 카운트하고, 카운트 값을 버퍼(400)로 출력할 수 있다.
버퍼(400)는 아날로그-디지털 컨버터(300)로부터 출력된 복수의 디지털 신호 각각을 저장한 후 이들 각각을 감지 증폭하여 출력할 수 있다. 따라서, 버퍼(400)는 메모리(미도시)와 감지증폭기(미도시)를 포함할 수 있다. 메모리는 카운트 값을 저장하기 위한 것이며, 카운트 값은 복수의 단위픽셀(PX)들로부터 출력된 신호에 연관된 카운트 값을 의미한다. 감지증폭기는 메모리로부터 출력되는 각각의 카운트 값을 감지하여 증폭할 수 있다.
로우 드라이버(500)는 타이밍 제너레이터(600)의 신호에 따라 픽셀 어레이(100)의 픽셀 블록들을 구동시킬 수 있다. 예를 들어, 로우 드라이버(500)는 복수의 로우라인들(row lines) 중에서 적어도 어느 하나의 로우라인(row line)을 선택할 수 있는 제어 신호를 생성할 수 있다. 이러한 제어 신호는 선택 트랜지스터를 제어하는 선택 신호 및 후술되는 다중 전송 게이트의 동작을 제어하기 위한 전송 신호를 포함할 수 있다.
타이밍 제너레이터(600)는 로우 드라이버(500), 상관 이중 샘플링(200), 아날로그-디지털 컨버터(300) 및 램프 신호 제너레이터(800)의 동작을 제어하기 위한 타이밍 신호를 생성할 수 있다.
제어 레지스터(700)는 램프 신호 제너레이터(800), 타이밍 제너레이터(600) 및 버퍼(400)의 동작을 제어하기 위한 제어 신호들을 생성할 수 있다.
램프 신호 제너레이터(800)는 타이밍 제너레이터(600)의 컨트롤에 따라 버퍼(400)로부터 출력되는 이미지 신호를 제어하기 위한 램프 신호를 생성할 수 있다.
도 2는 도 1의 픽셀 어레이에 형성된 픽셀 블록들의 구조를 예시적으로 보여주는 도면이며, 도 3은 도 2의 픽셀 블록에 대응되는 등가회로도이다.
도 3에서는, 설명의 편의상, 픽셀 블록(PB)에 포함되는 4개의 단위 픽셀들(PX1~PX4) 중 하나의 단위 픽셀(PX1)에 대한 회로만을 도시하였으나, 단위 픽셀들(PX1~PX4)의 회로 구성은 동일하다.
도 2 및 도 3을 참조하면, 각 픽셀 블록(PB)은 복수 개의 단위 픽셀들(PX1~PX4) 및 단위 픽셀들(PX1~PX4)에 공유되는 플로팅 디퓨전(FD) 및 구동 트랜지스터들을 포함할 수 있다. 예컨대, 각 픽셀 블록(PB)은 4개 단위 픽셀들(PX1~PX4)이 플로팅 디퓨전(FD) 및 구동 트랜지스터들을 공유하는 공유 픽셀 구조(shared pixel structure)로 형성될 수 있다.
단위 픽셀들(PX1~PX4) 각각은 입사광에 응답하여 광전하를 생성하는 광전변환소자(PD1~PD4) 및 광전변환소자(PD1~PD4)에서 생성된 광전하를 플로팅 디퓨전(FD)으로 전달하는 전송 트랜지스터(TX1~TX4)를 포함할 수 있다.
광전변환소자들(PD1~PD4)은 유기 또는 무기 포토다이오드(photodiode)를 포함할 수 있다. 예컨대, 광전변환소자들(PD1~PD4)은 기판의 하부 영역(lower portion)에 형성되며, 서로 상보적인 도전형을 갖는 불순물영역들(P형 및 N형 불순물 영역)이 수직방향으로 적층된 형태를 가질 수 있다.
플로팅 디퓨전(FD)은 기판의 상부 영역에 형성되며, 전송 트랜지스터(TX1~TX4)에 의해 전달된 광전하를 임시적으로 저장한다. 플로팅 디퓨전(FD)은 단위 픽셀들(PX1~PX4)에 의해 둘러싸여지도록 단위 픽셀들(PX1~PX4) 사이의 중앙부에 위치할 수 있다.
전송 트랜지스터(TX1~TX4)는 플로팅 디퓨전(FD)과 광전변환소자(PD1~PD4)에 연결되는 전송 게이트(TG1~TG4)를 포함할 수 있다. 즉, 전송 트랜지스터(TX1~TX4)는 광전변환소자(PD1~PD4) 및 플로팅 디퓨전(FD)을 각각 소스 및 드레인으로 하며, 전송 게이트(TG1~TG4)에 인가되는 전송 신호들(TRF1, TRF2)에 따라 광전변환소자(PD1~PD4)에서 생성된 광전하를 플로팅 디퓨전(FD)으로 전송한다.
특히, 본 실시예에서 전송 게이트들(TG1~TG4) 각각은 플로팅 디퓨전(FD)과 광전변환소자(PD1~PD4) 사이에 병렬 연결된 복수의 게이트들을 포함하는 다중 전송 게이트 구조로 형성될 수 있다.
예컨대, 단위 픽셀(PX1)의 전송 게이트(TG1)는 플로팅 디퓨전(FD)과 광전변환소자(PD1) 사이에 병렬 연결된 복수의 게이트들(TG1a~TG1c)을 포함할 수 있다.
이때, 복수의 게이트들(TG1a~TG1c)은 메인 전송 게이트(TG1a) 및 서브 전송 게이트들(TG1b, TG1c)로 구분될 수 있다.
메인 전송 게이트(TG1a)는 게이트들(TG1a~TG1c)에서 가운데에 위치하며 광전변환소자(PD1)와 가장 많은 영역이 중첩되도록 가장 크게 형성될 수 있다. 특히, 메인 전송 게이트(TG1a)는 광전변환소자(PD1)에서 정전 용량이 가장 큰 지점(Max Pinning Point)(예컨대, 광전변환소자의 중앙부)과 중첩되도록 장축 방향으로 길게 연장될 수 있다. 여기에서, 장축 방향은, 도 2에서의 화살표 방향과 같이, FD에서 PD를 향하는 중심축 방향을 의미한다. 메인 전송 게이트(TG1a)는 하나의 꼭지점 영역은 플로팅 디퓨전(FD)과 중첩되며, 두 개의 꼭지점 영역들은 광전변환소자(PD1)와 중첩되는 삼각형 형상의 평면 구조를 가질 수 있다.
서브 전송 게이트들(TG1b, TG1c) 각각은 메인 전송 게이트(TG1a)의 양측에서 위치하며, 메인 전송 게이트(TG1a) 양측에서 광전변환소자(PD1)의 테두리 영역과 중첩되도록 형성될 수 있다. 서브 전송 게이트들(TG1b, TG1c)은 메인 전송 게이트(TG1a)을 기준으로 서로 대칭되게 형성될 수 있다. 서브 전송 게이트들(TG1b, TG1c)은 메인 전송 게이트(TG1a) 보다 장축 방향의 길이가 작게 형성될 수 있다.
메인 전송 게이트(TG1a) 및 서브 전송 게이트들(TG1b, TG1c)은 전송 신호(TRF1, TRF2)를 전송하는 메탈라인(미도시)과 콘택(CONT)을 통해 연결될 수 있다. 이때, 콘택(CONT)은 전송 게이트들(TG1a, TG1b, TG1c)의 상부면과 연결되게 형성될 수 있으며, 광전변환소자(PD1)의 테두리 영역과 중첩되는 위치에 형성될 수 있다.
이처럼, 본 실시예에서 전송 트랜지스터(TX1)의 전송 게이트(TG1)를 하나의 게이트로 형성하지 않고 복수의 게이트들(TG1a~TG1c)로 분리시키는 이유는 동일한 광전변환소자(PD1)에 대해 위치별로 서로 다른 크기(전위 레벨)의 전송 신호가 인가되도록 하기 위함이다.
즉, 본 실시예에서는 메인 전송 게이트(TG1a)와 서브 전송 게이트들(TG1b, TG1c)에 서로 다른 크기의 전송 신호들(TRF1, TRF2)이 인가되도록 할 수 있다. 이때, 메인 전송 게이트(TG1a)에는 상대적으로 높은 전압의 전송 신호(TRF1)가 인가되고, 서브 전송 게이트들(TG1b, TG1c)에는 상대적으로 낮은 전압의 전송 신호(TRF2)가 인가될 수 있다(TRF1 〉TRF2).
예컨대, 메인 전송 게이트(TG1a)에는 전송 신호(TRF1)로서 3.4V의 전압이 인가될 수 있으며, 서브 전송 게이트들(TG1b, TG1c)에는 전송 신호(TRF2)로서 3.0V의 전압이 인가될 수 있다. 본 실시예에서는 서브 전송 게이트들(TG1b, TG1c)에 동일한 크기의 전송 신호(TRF2)가 인가되는 경우를 설명하였으나, 서브 전송 게이트들(TG1b, TG1c)에도 각각 서로 다른 크기의 전송 신호들이 인가될 수도 있다.
메인 전송 게이트(TG1a)와 서브 전송 게이트들(TG1b, TG1c)에 서로 다른 크기의 전송 신호를 인가하는 이유는 후술된다.
마찬가지로, 단위 픽셀(PX2)의 전송 게이트(TG2)는 플로팅 디퓨전(FD)과 광전변환소자(PD2) 사이에 병렬 연결된 복수의 게이트들(TG2a~TG2c)을 포함할 수 있으며, 단위 픽셀(PX3)의 전송 게이트(TG3)는 플로팅 디퓨전(FD)과 광전변환소자(PD3) 사이에 병렬 연결된 복수의 게이트들(TG3a~TG3c)을 포함할 수 있다. 또한, 단위 픽셀(PX4)의 전송 게이트(TG4)는 플로팅 디퓨전(FD)과 광전변환소자(PD4) 사이에 병렬 연결된 복수의 게이트들(TG4a~TG4c)을 포함할 수 있다.
본 실시예에서의 전송 게이트들(TG1~TG4)은 수직 채널이 형성되는 수직 게이트(vertical gate) 형태로 형성될 수 있다. 또는 전송 게이트들(TG1~TG4)은 기판 상부에 플라나 게이트(planar gate) 형태로 형성될 수 있다.
단위 픽셀들(PX1~PX4)에 공유되는 구동 트랜지스터들은 리셋(Reset) 트랜지스터(RX), 소스 팔로워(Source Follower) 트랜지스터인 드라이브 트랜지스터(DX) 및 선택(Select) 트랜지스터(SX)를 포함할 수 있다.
리셋 트랜지스터(RX), 드라이브 트랜지스터(DX) 및 선택 트랜지스터(SX)는 하나의 액티브 영역(ACT)을 공유할 수 있으며, 각각은 리셋 게이트(RG), 드라이브 게이트(DG) 및 선택 게이트(SG)를 포함할 수 있다.
드라이브 게이트(DG)는 액티브 영역(ACT)의 중앙부에 위치할 수 있으며, 드라이브 게이트(DG) 양측에 각각 리셋 게이트(RG) 및 선택 게이트(SG)가 위치할 수 있다. 리셋 게이트(RG), 드라이브 게이트(DG) 및 선택 게이트(SG) 양측의 액티브 영역(ACT)에는 접합영역(소스 및 드레인 영역)이 형성될 수 있다.
리셋 트랜지스터(RX)는 전원전압(VDD)과 플로팅 디퓨전(FD) 사이에 연결되며, 리셋 게이트(RG)에 인가되는 리셋신호(RST)에 응답하여 플로팅 디퓨전(FD)을 초기화시킬 수 있다. 리셋 게이트(RG)의 일측에 있는 액티브 영역(ACT)은 메탈 라인을 통해 플로팅 디퓨전(FD)과 연결될 수 있으며, 리셋 게이트(RG)의 타측에 있는 액티브 영역(ACT)은 메탈 라인을 통해 전원전압(VDD)과 연결될 수 있다.
드라이브 트랜지스터(DX)는 전원전압(VDD)과 선택 트랜지스터(SX) 사이에 연결되며, 드라이브 게이트(DG)가 메탈 라인을 통해 플로팅 디퓨전(FD)과 연결될 수 있다. 드라이브 트랜지스터(DX)는 플로팅 디퓨전(FD)에 저장된 광전하량에 대응하는 출력신호를 생성하여 선택 트랜지스터(SX)로 출력할 수 있다.
선택 트랜지스터(SX)는 드라이브 트랜지스터(DX)와 컬럼 라인 사이에 연결되며, 선택 게이트(SG)에 인가되는 선택 신호(SEL)에 따라 드라이브 트랜지스터(DX)에서 생성된 출력신호를 컬럼 라인에 출력한다.
도 4A는 종래에 전송 게이트 하부에서 포텐셜 포켓에 잔류되는 광전하에 의한 문제를 설명하기 위한 포텐셜 분포(Potential Profile)를 나타내는 도면이며, 도 4B는 도 2의 서브 전송 게이트들(TG1b, TG1c)에서의 포텐셜 분포를 나타내는 도면이다.
먼저 도 4A를 참조하면, 이미지 센싱 장치에서 전송 게이트에 LV1의 전위가 인가되어 턴온 되었을 때, 전송 게이트의 채널 영역과 광전변환소자(PD)가 연결되는 부분에 포텐셜 포켓(Pocket)이 형성될 수 있다. 이처럼 포텐셜 포켓이 형성되면, 광전변환소자(PD)에서 생성된 광전하들 중 일부는 플로팅 디퓨전(FD)으로 모두 전달되지 못하고 포텐셜 포켓에 축적되게 된다. 즉, 광전하의 일부가 전송 게이트의 하부에 잔류하게 된다.
광전하가 포테셜 포켓에 축적된 상태에서, 전송 트랜지스터가 턴오프 되면, 전송 게이트의 전위가 낮아짐으로써(도 4A에서의 LV1의 위치가 위쪽으로 이동), 포텐셜 포켓에 축적되었던 광전하의 일부 또는 전부가 다시 광전변환소자(PD) 쪽으로 주입되는 스필백(Spill back) 현상이 발생할 수 있다. 이러한 포텐셜 포캣에 의한 문제(예컨대, 노이즈 및 신호 지연)는 전송 트랜지스터를 턴온 시키기 위해 전송 게이트에 인가되는 전위의 레벨이 높아질수록 많이 발생할 수 있다.
따라서, 경우에 따라 전송 게이트에 인가되는 전위의 레벨을 높일 필요가 있으나, 포텐셜 포캣에 의한 문제로 인해 전송 게이트에 인가되는 전위를 높이기가 쉽지 않다.
한편, 전송 게이트(TG)는 광전변환소자(PD)의 중앙부 즉 광전변환소자(PD)에서 정전 용량이 가장 큰 지점(Max Pinning Point)과 가까울수록 전송 효율이 향상된다.
따라서, 도 2의 픽셀 블록에서는, 전송 게이트(TG1~TG4) 각각을 해당 광전변환소자(PD1~PD4)와 중첩되는 위치에 따라 복수의 영역들로 분리시키고, 분리된 게이트들의 크기를 달리하면서 게이트들에 인가되는 전위의 레벨을 다르게 한다.
예컨대, 전송 게이트(TG1)는 광전변환소자(PD1)의 중앙부와 중첩되는 메인 전송 게이트(TG1a) 및 광전변환소자(PD1)의 테두리 영역과 중첩되는 서브 전송 게이트들(TG1b, TG1c)로 분리될 수 있다.
메인 전송 게이트(TG1a)는 광전변환소자(PD1)의 최대 정전 용량 지점(Max Pinning Point)과 중첩되도록 장축 방향으로 연장될 수 있다. 반면에, 서브 전송 게이트들(TG1b, TG1c)은 메인 전송 게이트(TG1a)의 양측에서 광전변환소자(PD1)의 테두리 영역과 중첩되게 형성될 수 있다.
즉, 전송 게이트(TG1)에서 포텐셜 포켓이 형성되는 영역의 대부분은 서브 전송 게이트들(TG1b, TG1c)의 하부에 위치하도록, 메인 전송 게이트(TG1a)와 서브 전송 게이트들(TG1b, TG1c)이 형성된다.
더욱이, 서브 전송 게이트들(TG1b, TG1c)에는 도 4A에서 전송 게이트에 인가되는 전송 신호의 레벨(LV1) 보다 낮은 레벨(LV2)의 전위(전송 신호, TRF2)가 인가되도록 한다. 즉, 도 4B에서와 같이, 서브 전송 게이트들(TG1b, TG1c)에서는 포텐셜 포켓에 의한 잔류 전하가 발생되지 않는 낮는 레벨의 전위가 인가된다.
반면에, 메인 전송 게이트(TG1a)에는 서브 전송 게이트들(TG1b, TG1c)에 인가되는 전위의 레벨보다 높은 레벨(LV3)의 전위가 인가되도록 한다. 이때, 메인 전송 게이트(TG1a)에 인가되는 전위의 레벨(LV3)은 레벨(LV1) 보다 높을 수 있다.
이처럼, 메인 전송 게이트(TG1a)의 전위 레벨을 높게 하더라도, 상술한 바와 같이, 전송 게이트(TG1) 전체에서 메인 전송 게이트(TG1a)에 의해 형성되는 포텐셜 포켓 영역은 그리 크지 않다. 따라서, 메인 전송 게이트(TG1a)의 전위 레벨이 높아지더라도 포텐셜 포켓에 의한 노이즈 문제를 감소시킬 수 있다.
또한, 메인 전송 게이트(TG1a)는 광전변환소자(PD)에서 정전 용량이 가장 큰 지점과 중첩되게 형성되기 때문에, 메인 전송 게이트(TG1a)를 통해 광전변환소자(PD)에서 플로팅 디퓨전(FD)으로 전달되는 광전하량을 증가시킬 수 있다. 즉, 메인 전송 게이트(TG1a)의 전위 레벨 상승으로 인해 메인 전송 게이트(TG1a)의 하부에 잔류되는 광전하량이 다소 증가하더라도, 플로팅 디퓨전(FD)으로 전달되는 전체 광전하량은 증가시킬 수 있다. 따라서, 광전변환소자(PD)의 정전 용량(Max Pinning)에 맞는 전위 레벨을 메인 전송 게이트(TG1a)에 인가함으로써, 메인 전송 게이트(TG1a)의 전위 레벨이 높아지더라도 포텐셜 포켓에 의한 노이즈 문제가 발생되지 않도록 할 수 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다.
따라서, 본 발명에 개시된 실시 예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시 예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 픽셀 어레이
200: 상관 이중 샘플러
300: 아날로그-디지털 컨버터
400: 버퍼
500: 로우 드라이버
600: 타이밍 제너레이터
700: 제어 레지스터
800: 램프 신호 제너레이터
PB: 픽셀 블록
PD1~PD4: 광전변환소자
FD: 플로팅 디퓨전
TG1~TG4: 전송 게이트
TG1a~TG4a: 메인 전송 게이트
TG1b~TG4b, TG1c~TG4c: 서브 전송 게이트

Claims (15)

  1. 입사광에 응답하여 광전하를 생성하는 광전변환소자;
    상기 광전변환소자에서 생성된 광전하가 임시 저장되는 플로팅 디퓨전; 및
    전송 신호에 응답하여 상기 광전변환소자에서 생성된 광전하를 상기 플로팅 디퓨전으로 전달하는 전송 게이트를 포함하되,
    상기 전송 게이트는
    상기 광전변환소자의 중앙부와 중첩되게 배치되며, 제 1 전송 신호에 응답하여 상기 광전변환소자에서 생성된 광전하를 상기 플로팅 디퓨전으로 전달하는 메인 전송 게이트; 및
    상기 광전변환소자의 테두리 영역과 중첩되게 배치되며, 상기 제 1 전송 신호와 크기가 다른 제 2 전송 신호에 응답하여 상기 광전변환소자에서 생성된 광전하를 상기 플로팅 디퓨전으로 전달하는 서브 전송 게이트를 포함하는 이미지 센싱 장치.
  2. 청구항 1에 있어서,
    상기 제 1 전송 신호의 전위 레벨이 상기 제 2 전송 신호의 전위 레벨보다 높은 것을 특징으로 하는 이미지 센싱 장치.
  3. 청구항 1에 있어서, 상기 메인 전송 게이트는
    장축 방향으로 상기 광전변환소자의 최대 정전 용량 지점(Max Pinning Point)과 중첩되는 것을 특징으로 하는 이미지 센싱 장치.
  4. 청구항 1에 있어서, 상기 서브 전송 게이트는
    상기 메인 전송 게이트의 양측에 각각 위치하는 제 1 서브 전송 게이트 및 제 2 서브 전송 게이트를 포함하는 것을 특징으로 하는 이미지 센싱 장치.
  5. 청구항 4에 있어서, 상기 제 1 및 제 2 서브 전송 게이트들은
    상기 메인 전송 게이트를 기준으로 서로 대칭되게 배치되는 것을 특징으로 하는 이미지 센싱 장치.
  6. 청구항 1에 있어서, 상기 메인 전송 게이트는
    제 1 꼭지점 영역은 상기 플로팅 디퓨전과 중첩되며, 제 2 및 제 3 꼭지점 영역들은 상기 광전변환소자와 중첩되는 삼각형 형상의 평면 구조를 포함하는 것을 특징으로 하는 이미지 센싱 장치.
  7. 청구항 6에 있어서, 상기 테두리 영역은
    상기 삼각형 형상의 세 변들 중 상기 제 1 꼭지점 영역과 연결되는 두 변들과 인접한 테두리 영역인 것을 특징으로 하는 이미지 센싱 장치.
  8. 청구항 1에 있어서,
    상기 메인 전송 게이트 및 상기 서브 전송 게이트의 상부면에 형성되는 콘택들을 더 포함하며,
    상기 콘택들은 상기 광전변환소자의 테두리 영역과 중첩되게 위치하는 것을 특징으로 하는 이미지 센싱 장치.
  9. 입사광에 응답하여 광전하를 생성하는 제 1 내지 제 4 광전변환소자들;
    상기 제 1 내지 제 4 광전변환소자들에 공유되며, 상기 제 1 내지 제 4 광전변환소자들에서 생성된 광전하가 임시 저장되는 플로팅 디퓨전; 및
    전송 신호에 응답하여 상기 제 1 내지 제 4 광전변환소자들에서 생성된 광전하를 상기 플로팅 디퓨전으로 각각 전달하는 제 1 내지 제 4 전송 게이트들을 포함하되,
    상기 제 1 내지 제 4 전송 게이트들 각각은
    대응되는 광전변환소자의 중앙부와 중첩되게 배치되며, 제 1 전송 신호에 응답하여 대응되는 광전변환소자에서 생성된 광전하를 상기 플로팅 디퓨전으로 전달하는 메인 전송 게이트; 및
    대응되는 광전변환소자의 테두리 영역과 중첩되게 배치되며, 상기 제 1 전송 신호와 크기가 다른 제 2 전송 신호에 응답하여 대응되는 광전변환소자에서 생성된 광전하를 상기 플로팅 디퓨전으로 전달하는 서브 전송 게이트를 포함하는 이미지 센싱 장치.
  10. 청구항 9에 있어서,
    상기 제 1 전송 신호의 전위 레벨이 상기 제 2 전송 신호의 전위 레벨보다 높은 것을 특징으로 하는 이미지 센싱 장치.
  11. 청구항 9에 있어서, 상기 메인 전송 게이트는
    장축 방향으로 상기 광전변환소자의 최대 정전 용량 지점(Max Pinning Point)과 중첩되는 것을 특징으로 하는 이미지 센싱 장치.
  12. 청구항 9에 있어서, 상기 서브 전송 게이트는
    상기 메인 전송 게이트의 양측에 각각 위치하는 제 1 서브 전송 게이트 및 제 2 서브 전송 게이트를 포함하는 것을 특징으로 하는 이미지 센싱 장치.
  13. 청구항 12에 있어서, 상기 제 1 및 제 2 서브 전송 게이트들은
    상기 메인 전송 게이트를 기준으로 서로 대칭되게 배치되는 것을 특징으로 하는 이미지 센싱 장치.
  14. 청구항 9에 있어서, 상기 메인 전송 게이트는
    하나의 꼭지점 영역은 상기 플로팅 디퓨전과 중첩되며, 두 개의 꼭지점 영역들은 상기 광전변환소자와 중첩되는 삼각형 형상의 평면 구조를 포함하는 것을 특징으로 하는 이미지 센싱 장치.
  15. 청구항 14에 있어서, 상기 테두리 영역은
    상기 삼각형 형상의 세 변들 중 상기 제 1 꼭지점 영역과 연결되는 두 변들과 인접한 테두리 영역인 것을 특징으로 하는 이미지 센싱 장치.
KR1020190079333A 2019-07-02 2019-07-02 이미지 센싱 장치 KR20210003492A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190079333A KR20210003492A (ko) 2019-07-02 2019-07-02 이미지 센싱 장치
US16/597,572 US11784200B2 (en) 2019-07-02 2019-10-09 Image sensing device having multiple transfer gate structure
CN201911015336.4A CN112188123B (zh) 2019-07-02 2019-10-24 图像感测装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190079333A KR20210003492A (ko) 2019-07-02 2019-07-02 이미지 센싱 장치

Publications (1)

Publication Number Publication Date
KR20210003492A true KR20210003492A (ko) 2021-01-12

Family

ID=73919322

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190079333A KR20210003492A (ko) 2019-07-02 2019-07-02 이미지 센싱 장치

Country Status (3)

Country Link
US (1) US11784200B2 (ko)
KR (1) KR20210003492A (ko)
CN (1) CN112188123B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210099350A (ko) * 2020-02-04 2021-08-12 에스케이하이닉스 주식회사 이미지 센싱 장치

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100523672B1 (ko) * 2003-04-30 2005-10-24 매그나칩 반도체 유한회사 다중 플로팅디퓨젼영역을 구비하는 씨모스 이미지센서
KR100630704B1 (ko) * 2004-10-20 2006-10-02 삼성전자주식회사 비평면 구조의 트랜지스터를 구비한 ｃｍｏｓ 이미지 센서및 그 제조 방법
US7663167B2 (en) * 2004-12-23 2010-02-16 Aptina Imaging Corp. Split transfer gate for dark current suppression in an imager pixel
KR100891123B1 (ko) 2006-11-15 2009-04-06 한국전자통신연구원 저전압용 이미지 센서 및 그 센싱 방법
US8169010B2 (en) * 2006-11-15 2012-05-01 Electronics And Telecommunications Research Institute Low-voltage image sensor with sensing control unit formed within
US8035806B2 (en) * 2008-05-13 2011-10-11 Samsung Electronics Co., Ltd. Distance measuring sensor including double transfer gate and three dimensional color image sensor including the distance measuring sensor
EP2133918B1 (en) * 2008-06-09 2015-01-28 Sony Corporation Solid-state imaging device, drive method thereof and electronic apparatus
JP4788742B2 (ja) * 2008-06-27 2011-10-05 ソニー株式会社 固体撮像装置及び電子機器
JP2010268269A (ja) * 2009-05-15 2010-11-25 Sanyo Electric Co Ltd 撮像装置
JP5552768B2 (ja) * 2009-07-27 2014-07-16 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
KR102009192B1 (ko) * 2013-02-05 2019-08-09 삼성전자주식회사 이미지 센서의 단위 픽셀 및 이를 포함하는 이미지 센서
JP6138661B2 (ja) 2013-10-23 2017-05-31 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子およびその製造方法、並びに電子機器
US9305949B2 (en) 2013-11-01 2016-04-05 Omnivision Technologies, Inc. Big-small pixel scheme for image sensors
CN104867949A (zh) 2014-02-21 2015-08-26 恒景科技股份有限公司 影像传感器
US9190435B2 (en) 2014-03-09 2015-11-17 Himax Imaging Limited Shared active pixel sensor
US10566380B2 (en) * 2017-10-18 2020-02-18 Omnivision Technologies, Inc. Image sensor with dual trench isolation structures at different isolation structure depths
KR102473149B1 (ko) 2017-11-13 2022-12-02 에스케이하이닉스 주식회사 이미지 센서

Also Published As

Publication number Publication date
US20210005652A1 (en) 2021-01-07
CN112188123B (zh) 2023-06-27
CN112188123A (zh) 2021-01-05
US11784200B2 (en) 2023-10-10

Similar Documents

Publication Publication Date Title
CN107786822B (zh) 图像传感器
CN102034838B (zh) 光电转换装置和使用光电转换装置的成像系统
US10411054B2 (en) Image sensor
US11804510B2 (en) Image sensor including active regions
CN110911429B (zh) 具有p型隔离结构的图像传感器
KR20180080420A (ko) 이미지 센서
US10854649B2 (en) Image sensor including unit pixel block having common selection transistor
US9704911B2 (en) Image sensor having vertical transfer gate for reducing noise and electronic device having the same
US20220102401A1 (en) Image sensing device
KR20210010017A (ko) 이미지 센서
US11682687B2 (en) Image sensing device
KR20210003492A (ko) 이미지 센싱 장치
KR20210000600A (ko) 이미지 센서
KR102615669B1 (ko) 이미지 센싱 장치
US20220068987A1 (en) Image sensing device
US11652117B2 (en) Image sensing device
US11195871B2 (en) Image sensing device
US20220285414A1 (en) Image sensing device
US11595597B2 (en) Image sensing device
US20220005856A1 (en) Image sensing device
KR102006387B1 (ko) 이미지 센서, 이의 동작 방법 및 이를 포함하는 이미지 처리 시스템
KR20210145492A (ko) 이미지 센싱 장치
KR20230148602A (ko) 이미지 센싱 장치
KR20230068282A (ko) 픽셀 어레이와 이를 포함하는 장치들
KR20210121851A (ko) 이미지 센싱 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal