JP2002314061A - 固体撮像装置及びその製造方法 - Google Patents

固体撮像装置及びその製造方法

Info

Publication number
JP2002314061A
JP2002314061A JP2001120020A JP2001120020A JP2002314061A JP 2002314061 A JP2002314061 A JP 2002314061A JP 2001120020 A JP2001120020 A JP 2001120020A JP 2001120020 A JP2001120020 A JP 2001120020A JP 2002314061 A JP2002314061 A JP 2002314061A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
semiconductor substrate
solid
conversion element
semiconductor
state imaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001120020A
Other languages
English (en)
Other versions
JP3719947B2 (ja )
Inventor
Kimihiro Miura
公大 三浦
Original Assignee
Sharp Corp
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Abstract

(57)【要約】 【課題】 光信号の低下を改善し、コスト削減を可能と
する固体撮像装置を提供することを課題とする。 【解決手段】 第1半導体基板上に、光情報を取り込み
信号電荷に変換する光変換素子、金属体、第2半導体基
板及び光変換素子に蓄積した信号電荷を読み出すための
半導体素子がこの順で積層されてなり、第2半導体基板
に、第1半導体基板と第2半導体基板とを電気的に接続
するコンタクトが形成されてなることを特徴とする固体
撮像装置により、上記の課題を解決する。

Description

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は固体撮像装置及びそ
の製造方法に関するものであり、特に半導体基板上に光
変換素子を集積化した固体撮像装置及びその製造方法に
関する。

【0002】

【従来の技術及び発明が解決しようとする課題】従来、
フォトダイオードで形成される光変換素子と走査素子と
で構成されるMOS型固体撮像装置が知られ、例えば、
特許第2594992号公報には、光変換素子としての
複数のフォトダイオード上に、走査素子としてのMOS
型トランジスタを形成し、1画素あたりのシリコン基板
上の占有面積を小さくして、高解像度化を可能にしたM
OS型固体撮像装置が記載されている。

【0003】このようなMOS型固体撮像装置の断面図
を図8(a)に、その回路図を図8(b)に示す。図8
(a)、(b)に示されるように、シリコン基板1上の
Pウエル2内にフォトダイオード3が形成され、フォト
ダイオード3の信号電荷を読み出すためのMOSトラン
ジスタスイッチ60、信号電荷を増幅するための画素ア
ンプMOSトランジスタ61、信号電荷をリセットする
ためのリセットMOSトランジスタ62等が各画素毎に
設けられている。

【0004】フォトダイオード3は、熱酸化膜4及びP
型拡散層5で分離され、MOSトランジスタスイッチ6
0は、ゲート60G及びドレイン60Dを構成してい
る。リセットMOSトランジスタスイッチ62は、絶縁
層6を挟んだフォトダイオード3上に形成され、ソース
62S、ゲート62G、ドレイン63を構成している。
なお、ソース62Sは画素アンプMOSトランジスタ6
1のゲート61Gも兼ねている。

【0005】また、リセットMOSトランジスタスイッ
チ62上には絶縁膜7及び絶縁膜8、ドレイン線64が
設けられている。このようなMOS型固体撮像装置にお
いて、フォトダイオード3上のシリコン領域における深
さ方向の厚さを100nm以下とすると、この厚さ方向
に透過する光の減衰量は小さくなる。従って、シリコン
領域の存在によるフォトダイオードの感度の低下を、ヒ
トの視覚では無視できる程度の量に抑えることができ
る。

【0006】このようなMOS型固体撮像装置には、図
8(b)に示す回路図に示すように、画素アンプMOS
トランジスタ61によって増幅された信号電荷を転送す
るための垂直信号線48と、転送されてきた信号電荷を
スイッチ49、50を介して蓄積するための蓄積容量5
1、52が縦方向の各列毎に設けられている。さらにス
イッチ49、50をそれぞれ横方向に接続し、帰還抵抗
58を有する出力アンプ57、出力端子59へつながる
水平信号線55、65等が設けられている。

【0007】MOSトランジスタスイッチ60は、フォ
トゲート選択回路(図示せず)によりフォトゲート線4
7を介して走査される。画素アンプMOSトランジスタ
61のドレイン及びリセットMOSトランジスタ62の
ドレインは、画素アンプ選択回路(図示せず)によりド
レイン線46を介して走査される。

【0008】リセットMOSトランジスタ62のゲート
に接続されている垂直信号線48はスイッチ53を介し
てリセットゲート線54に接続されている。このような
MOS型固体撮像装置では、半導体基板の表面側にの
み、光変換素子及び読出し素子が形成されているので、
上方から入力される光情報が、金属配線により一部反射
されてしまい、信号雑音比(S/N比)が小さくなり、
光信号が低下するという問題がある。

【0009】このような問題に対して、所定のS/N比
を得るために、光変換素子を構成する不純物領域の占有
面積を拡大する方法が知られているが、光変換素子と読
出し素子とが2次元的に配列されているため、一画素当
たりの占有面積が大きくなり、ある程度のところで限界
が生じるという問題がある。

【0010】例えば、上記特許第2594992号公報
には、半導体基板の表面に、信号電荷を蓄積する複数個
のフォトダイオードを光情報に応じて2次元的に設けて
なる光変換素子と、この光変換素子に蓄積した信号電荷
を読み出すための半導体素子(以下、「読出し素子」と
いう)とを有してなり、読出し素子の少なくとも1つ
が、半導体基板の光変換素子領域上に絶縁膜を介して設
けられてなる固体撮像装置が開示されている。

【0011】しかしながら、このような方法において
も、読出し素子を配線するための金属配線領域部分にお
いて光情報が反射されてしまい、S/N比の低下が発生
するという問題がある。

【0012】本発明の目的は、光変換素子の占有面積を
ある程度大きくしても問題がなく、かつ光変換素子領域
に入光する光が反射されて発生するノイズ(S/N比を
大きくできる)小さくして、高解像度化やチップ面積の
縮小化が可能なMOS型固体撮像装置を提供することに
ある。

【0013】

【課題を解決するための手段】上記問題に鑑み、本発明
者は鋭意研究した結果、第1半導体基板の表面に、光変
換素子を光情報に応じて2次元的に設け、光変換素子上
に遮光膜を介して、光変換素子が蓄積した信号電荷を読
み出すための素子を有する第2半導体基板を設けてなる
固体撮像装置により、光情報を第1半導体基板裏面から
取り込むことにより、上記の問題を解決することを見出
し、本発明を完成するに至った。

【0014】かくして本発明によれば、第1半導体基板
上に、光情報を取り込み信号電荷に変換する光変換素
子、金属体、第2半導体基板及び光変換素子に蓄積した
信号電荷を読み出すための半導体素子がこの順で積層さ
れてなり、第2半導体基板に、第1半導体基板と第2半
導体基板とを電気的に接続するコンタクトが形成されて
なることを特徴とする固体撮像装置が提供される。

【0015】また、本発明によれば、第1半導体基板の
表面に光情報を取り込み信号電荷に変換する光変換素子
を形成する工程と、光変換素子上に、酸化膜および第1
金属体をこの順で積層形成する工程と、第2半導体基板
上に、酸化膜および第2金属体をこの順で積層形成する
工程と、第1金属体と第2金属体を融着して、第1半導
体基板と第2半導体基板とを貼り合わせる工程と、第2
半導体基板を所望の厚みに研磨する工程と、第2半導体
基板に、第1半導体基板と第2半導体基板を電気的に接
続するコンタクトを形成する工程と、第2半導体基板の
第2金属体と対向する表面に光変換素子に蓄積した信号
電荷を読み出すための半導体素子を形成する工程と、第
1半導体基板を所望の厚みに研磨する工程とを含むこと
を特徴とする固体撮像装置の製造方法が提供される。

【0016】

【発明の実施の形態】フォトダイオードを使用する固体
撮像装置の1つとして、CMOSイメージセンサーがあ
る。CMOSイメージセンサーの1画素あたりの回路構
成は、フォトダイオードと3つの読み出し用トランジス
タで構成される3トランジスター型及びフォトダイオー
ドと4つの読み出し用トランジスタとで構成される4ト
ランジスタ型の2つが一般的に知られている。

【0017】3トランジスタ型CMOSイメージセンサ
ーのセル平面図を図5(a)に、また、その回路図を図
6に示す。以下、3トランジスタ型CMOSイメージセ
ンサーの動作方法を説明する。

【0018】まず、リセットトランジスタ12をオンに
することで配線上に残っている電荷をドレイン線18に
排出した後、リセットトランジスタ12をオフにする。
次に、フォトダイオード11の光電変換により発生した
キャリアにより増幅トランジスタ13のゲートに電荷が
蓄積されて増幅トランジスタ13がオンになる。同時に
選択トランジスタ14をオンにすると信号線15に信号
が読み出されるというしくみである。

【0019】次に、4トランジスタ型CMOSイメージ
センサーのセル平面図を図5(b)に、またその回路図
を図7に示す。以下、4トランジスタ型CMOSイメー
ジセンサーの動作方法を説明する。

【0020】まず、リセットトランジスタ23をオンに
することで配線上に残っている電荷をドレイン線27に
排出した後、リセットトランジスタ23をオフにする。
次に、読み出しトランジスタ20をオンにすることでフ
ォトダイオード19の光電変換により発生したキャリア
が増幅トランジスタ21側に流れ込む。この際に読み出
しトランジスタ20をオフにすると増幅トランジスタ2
1のゲートに電荷が蓄積されて増幅トランジスタがオン
になる。同時に選択トランジスタ22をオンにすると信
号線15に信号が読み出されるというしくみである。

【0021】以下、本発明を実施の形態に基づいて詳し
く説明するが、本発明はこれらの実施の形態により限定
されるものではない。

【0022】実施形態1 [3トランジスタ型CMOSイメージセンサーの製造方
法]3トランジスタ型CMOSイメージセンサーの製造
方法を、図5(a)のA−B断面における製造工程図
[図1〜図3]に基づいて説明する。図2(a)に示す
ように、第1半導体基板としてのシリコン単結晶基板3
1に、光変換素子となるフォトダイオードを形成するた
めの不純物の注入と、各画素の光変換素子を電気的に分
離する不純物領域を形成するための注入をレジストマス
クを用いて行う。

【0023】第1半導体基板としては、シリコン、ゲル
マニウム等の元素半導体、GaAs、InGaAs、Z
nSe等の化合物半導体が挙げられる。なかでもシリコ
ン基板が好ましい。光変換素子を形成するための不純物
の注入としては、シリコン単結晶基板31の表面から深
さ約2〜48μmまでの領域に、注入エネルギーを数1
00KeV〜数10MeV、ドーズ量を1013〜1016
ions/cm2にしてイオン注入を複数回実施して、濃度
1017〜1019ions/cm3程度のN型不純物層28を
形成する。次に、シリコン単結晶基板31の表面から深
さ約48〜50μmの領域に濃度1016〜1017ions/
cm3程度のN型不純物層29を注入エネルギー数10
0keV〜数10MeV、ドーズ量1012〜1014ions
/cm2の条件でイオン注入して形成する。次に、シリ
コン単結晶基板31の表面から深さ約50〜51μmの
領域に濃度1017〜1018ions/cm3程度のP型不純
物層30を注入エネルギー数100keV〜数10Me
V、ドーズ量1013〜1015ions/cm 2の条件でイオ
ン注入して形成する。

【0024】このN型不純物層29及びP型不純物層3
0は、後述する図1(a)に示すシリコン単結晶基板3
1の研磨後に、研磨面にイオン注入することによりそれ
ぞれ形成してもよい。P型不純物層30は、フォトダイ
オード(前記のN型不純物層28)に形成される電荷
が、表面リークにより減少するのを防止するため、空乏
層が発生するN型不純物層28を基板表面から遠ざけて
いる。

【0025】また、各画素の光変換素子を電気的に分離
するP型不純物領域32を形成するための注入を行う。
その注入は、光変換素子の電気的分離として機能するの
であれば特に限定されるものではなく、注入エネルギー
数100keV〜数10MeV、ドーズ量1013〜10
15ions/cm2の条件で行われ、濃度1018〜1020ion
s/cm3程度のP型不純物領域32が形成される。

【0026】上記の不純物の注入に用いられるP型不純
物としては、例えばホウ素を用いることができ、N型不
純物としては、例えばアンチモン、ヒ素、リン等を用い
ることができる。次に、図2(b)に示すように、シリ
コン単結晶基板31の表面にSiO2層34を1000
〜4000Å程度の厚さに成膜する。次に、SiO2
34の上に、第1金属体としての低融点金属であるAl
をスパッタリングしてAl層33を形成する。

【0027】次に、図2(c)に示すように、シリコン
単結晶基板31とは別に、第2半導体基板としてのシリ
コン基板37を準備し、この表面にSiO2層36を1
000〜4000Å程度の厚さに成膜し、SiO2層3
6上に第2金属体としてのAl層をスパッタリングして
形成する。第2半導体基板としては、シリコン基板以外
にも、第1半導体基板で挙げた基板を用いることができ
る。第1金属体および第2金属体としては、金、銀、ア
ルミニウム、銅、ニッケル、チタン等、酸化インジウム
錫(ITO)、酸化亜鉛(ZnO)、酸化錫(SnO)
等の材料から構成されるものを用いることができる。中
でもアルミニウムを用いるのが好ましい。

【0028】シリコン単結晶基板31のAl層33とシ
リコン基板37のAl層とを重ね合せて、500〜60
0℃の窒素雰囲気中でアニールすることにより、両方の
Al層が接着メタルとなり、互いに強く接着し、Alの
単層膜35が形成される。このとき、SiO2層34、
36が存在するため、Alの不純物がシリコン単結晶基
板31及びシリコン基板37にそれぞれ拡散することは
ない。

【0029】次に、図2(d)に示すように、シリコン
基板37を、公知の方法により、機械的又は化学的に研
磨し、1000〜5000Å程度の厚さにしてシリコン
活性層を形成する。以上のようにして、SiO2層内に
遮光膜(Alの単層膜35)を有するSOI基板が得ら
れる。

【0030】次に、図3(a)に示すように、シリコン
基板37の所定の位置に素子分離38を形成する。素子
分離38の絶縁膜は、公知の素子分離形成法であるST
I法を用いて形成することができる。この場合、素子分
離の膜厚は、通常、2000〜4000Å程度である。

【0031】次に、図3(b)に示すように、シリコン
基板37側に、光変換素子に蓄積された信号を読み出す
ためのコンタクトホール40を開口し、公知の手法であ
るCVD法等によりシリコン基板37表面及びコンタク
トホール40側面に100〜2000Å程度の絶縁膜、
例えば、SiO2膜を形成し、全面をエッチバックする
ことにより、ホール側壁にのみ絶縁膜39を形成する。

【0032】コンタクトホール40は、コンタクトホー
ル内に形成する配線を読出しトランジスタのゲートのみ
に接続させるものである。従って、コンタクトホール側
壁(シリコン基板37表面)の全ての領域が絶縁膜39
に覆われるようにオーバーエッチが行われる。

【0033】次に、図3(c)に示すように、コンタク
トホール40内にのみ配線42を形成する。その形成方
法としては、N型不純物を含んだポリシリコンを公知の
手法であるCVD法等でホールが完全に埋め込まれる膜
厚以上の膜を堆積し、全面エッチバックを行う方法が挙
げられる。

【0034】次に、公知の方法で、増幅トランジスタ1
3、リセットトランジスタ12(図示しない)、選択ト
ランジスタ14(図示しない)をシリコン基板37上に
形成する。このとき、コンタクト配線41と読み出しト
ランジスタのゲート部を接続するための配線(図示しな
い)も形成する。

【0035】次に、図3(d)に示すように、CVD法
により、シリコン基板37表面に酸化膜43を膜厚50
00〜10000Å程度に積層し、平坦化する。次い
で、コンタクトホール44を開口し、タングステン等を
CVD法でデポし、全面エッチバックを行い、コンタク
トホール44内にタングステン配線を形成する。次に、
酸化膜43及びタングステン配線上にAl等の金属層を
形成し、フォト、エッチにより、コンタクトホール44
上を含む所定位置に金属配線45が形成される。

【0036】次に、図1(a)に示すように、シリコン
単結晶基板31を、公知の方法により、機械的又は化学
的に研磨する。その際に、SiO2層34とN型不純物
層28との界面からシリコン単結晶基板31裏面までの
膜厚を、光変換素子に、動作時の電圧を印加したときに
シリコン単結晶基板31裏面方向に生じる空乏の深さに
1000Åを加えた厚さ以下にする。このことは、固体
撮像装置に入射した光のうち、実際に信号電荷を生じる
ものはフォトダイオードの空乏層内に吸収されたものだ
けであり、フォトダイオードの空乏層下のシリコン膜厚
が厚ければ厚いほどシリコン単結晶基板中に入射信号が
吸収されてしまうからである。換言すれば、入射光がフ
ォトダイオードの空乏層に入射される前に減衰し、S/
N比が低下してしまうことを避けるためである。また、
一般的に、人の視感度は波長555nm近傍で最も高
く、その前後の波長では急激に低下する。また、この波
長555nmの光は、シリコン膜が1000Å以下であ
ればほとんど透過するという性質を有することから、シ
リコン膜による入射光の劣化を人の視覚では無視できる
程度の量に抑えるためでもある。

【0037】実施形態2 [4トランジスタ型CMOSイメージセンサーの製造方
法]次に、図5(b)のA−B断面の工程断面図(図1
〜図4)を用いて、本発明の4トランジスタ型CMOS
イメージセンサーの製造方法を詳しく説明する。

【0038】3トランジスタ型CMOSイメージセンサ
ーでの実施例[図2(a)〜(d)]と同様に実施した
後、図4(a)に示すように、素子分離38を形成した
後、コンタクトホール57を開口し、公知の手法である
CVD法等でシリコン基板37表面及びコンタクトホー
ル側面に100〜2000Å程度の絶縁膜(例えばSi
2膜)を形成し、全面をエッチバックすることによ
り、ホール側壁にのみ絶縁膜のサイドウォールスペーサ
ー56を形成する。このコンタクトホール57は、信号
読み出し用トランジスタのソース領域と接続するため
に、コンタクトホール上部(約50〜100Å程度)の
側壁においてサイドウォールスペーサーが無くなるよう
にオーバーエッチを行う。次に、コンタクトホール57
内にのみコンタクト配線を形成する。その方法は、N型
不純物を含んだポリシリコンをCVD等でホールが完全
に埋め込まれる膜厚以上の膜を形成し、全面をエッチバ
ックすることにより行われる。

【0039】次に、図4(b)に示すように、基板上
に、読出しトランジスタ20、増幅トランジスタ21、
リセットトランジスタ23(図示せず)、選択トランジ
スタ22(図示せず)を公知の方法で形成する。このと
き、コンタクト配線と読出しトランジスタ20のソース
部が接続されるように配置する。以下、図4(c)及び
図1(b)に示すように、実施形態1と同様にして、4
トランジスタ型CMOSイメージセンサーを製造する。

【0040】

【発明の効果】本発明によれば、一画素当たりの占有面
積を小さくでき、かつ高解像度化が図れる。また、シリ
コン基板裏面から光変換素子までには、光情報を遮る
か、または屈折させるような膜が存在せず、シリコン単
層であるため、従来のものに比べて、S/N比、光信号
の低下が改善される。また、上記の構造により、光変換
素子が、半導体基板裏面において、ほぼセルピッチ大の
大きさの受光部面積を確保できるため、従来技術のよう
な集光率を高めるためのオンチップマイクロレンズが不
要になり、コスト削減も同時に実現できる。

【図面の簡単な説明】

【図1】本発明の3トランジスタ型と4トランジスタ型
CMOSイメージセンサーの素子断面図である。

【図2】本発明の3トランジスタ型CMOSイメージセ
ンサーの素子製造工程断面図である。

【図3】本発明の3トランジスタ型CMOSイメージセ
ンサーの素子製造工程断面図である。

【図4】本発明の4トランジスタ型CMOSイメージセ
ンサーの素子製造工程断面図である。

【図5】本発明の3トランジスタ型と4トランジスタ型
CMOSイメージセンサーの単位セルの構成を示す平面
図である。

【図6】本発明の3トランジスタ型CMOSイメージセ
ンサーの回路図である。

【図7】本発明の4トランジスタ型CMOSイメージセ
ンサーの回路図である。

【図8】従来のMOS型固体撮像装置の断面図及び回路
図である。

【符号の説明】

1、31、37 シリコン基板(シリコン単結晶基板) 2 Pウエル 3、11、19 フォトダイオード 4 熱酸化膜 5 P型拡散層 6、7、8、39 絶縁膜 12、23 リセットトランジスタ 13、21 増幅トランジスタ 14、22 選択トランジスタ 15 信号線 16、25 アドレス線 17、26 リセット線 18、27、46、64 ドレイン線 20 読み出しトランジスタ 55、65 水平信号線 28、29 N型不純物層 30 P型不純物層 32 P型不純物領域 33 Al層 34、36 SiO2層 35 Alの単層膜 38 素子分離 40、44、57 コンタクトホール 41 コンタクト配線 42 配線 43 酸化膜 45 金属配線 47 フォトゲート線 48 垂直信号線 49、50 スイッチ 51、52 蓄積容量 54 リセットゲート線 56 サイドウォールスペーサー 57 出力アンプ 58 帰還抵抗 59 出力端子 60 MOSトランジスタスイッチ 61 画素アンプMOSトランジスタ 62 リセットMOSトランジスタスイッチ 63 ドレイン

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 4M118 AA01 AA05 AB01 BA14 BA18 CA03 CA04 CA08 CB01 CB02 FB03 FB08 FB24 FB26 FB27 GA02 GB02 GB05 GB06 GB11 HA40 5C024 AX01 CX41 CY47 5F049 MA02 NA04 NA08 NA19 NB03 NB05 RA08 SS03

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 第1半導体基板上に、光情報を取り込み
    信号電荷に変換する光変換素子、金属体、第2半導体基
    板及び光変換素子に蓄積した信号電荷を読み出すための
    半導体素子がこの順で積層されてなり、第2半導体基板
    に、第1半導体基板と第2半導体基板とを電気的に接続
    するコンタクトが形成されてなることを特徴とする固体
    撮像装置。
  2. 【請求項2】 金属体がアルミニウムである請求項1に
    記載の固体撮像装置。
  3. 【請求項3】 光変換素子に蓄積した信号電荷を読み出
    すための半導体素子が、3トランジスタ型又は4トラン
    ジスタ型である請求項1又は2に記載の固体撮像装置。
  4. 【請求項4】 光変換素子が、光変換素子に動作電圧を
    印加したときに生じる空乏の深さに1000Åを加えた
    厚さ以下の膜厚を有するN型層を構成してなる請求項1
    〜3のいずれかに記載の固体撮像装置。
  5. 【請求項5】 第1半導体基板の表面に光情報を取り込
    み信号電荷に変換する光変換素子を形成する工程と、 光変換素子上に、酸化膜および第1金属体をこの順で積
    層形成する工程と、 第2半導体基板上に、酸化膜および第2金属体をこの順
    で積層形成する工程と、 第1金属体と第2金属体を融着して、第1半導体基板と
    第2半導体基板とを貼り合わせる工程と、 第2半導体基板に、第1半導体基板と第2半導体基板を
    電気的に接続するコンタクトを形成する工程と、 第2半導体基板の第2金属体と対向する表面に光変換素
    子に蓄積した信号電荷を読み出すための半導体素子を形
    成する工程と、 第1半導体基板を所望の厚みに研磨する工程とを含むこ
    とを特徴とする固体撮像装置の製造方法。
  6. 【請求項6】 第1金属体及び第2金属体としてアルミ
    ニウムを用いる請求項5に記載の固体撮像装置の製造方
    法。
  7. 【請求項7】 光変換素子に蓄積した信号電荷を読み出
    すための半導体素子として3トランジスタ型又は4トラ
    ンジスタ型を用いる請求項5又は6に記載の固体撮像装
    置の製造方法。
JP2001120020A 2001-04-18 2001-04-18 固体撮像装置及びその製造方法 Expired - Fee Related JP3719947B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001120020A JP3719947B2 (ja) 2001-04-18 2001-04-18 固体撮像装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001120020A JP3719947B2 (ja) 2001-04-18 2001-04-18 固体撮像装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2002314061A true true JP2002314061A (ja) 2002-10-25
JP3719947B2 JP3719947B2 (ja) 2005-11-24

Family

ID=18970138

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001120020A Expired - Fee Related JP3719947B2 (ja) 2001-04-18 2001-04-18 固体撮像装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP3719947B2 (ja)

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005340811A (ja) * 2004-05-21 2005-12-08 Agilent Technol Inc 光フィルタリングイメージセンサ
JP2006049338A (ja) * 2004-07-30 2006-02-16 Sony Corp 固体撮像装置
JP2006509358A (ja) * 2002-12-09 2006-03-16 クォンタム セミコンダクター リミテッド ライアビリティ カンパニー Cmos画像センサー
JP2006148076A (ja) * 2004-11-19 2006-06-08 Sharp Corp シリコンウェハに結合することによる薄膜ゲルマニウムの赤外線センサの製造
JP2006173351A (ja) * 2004-12-15 2006-06-29 Sony Corp 裏面入射型固体撮像装置及びその製造方法
JP2007524251A (ja) * 2004-02-25 2007-08-23 エス オー イ テク シリコン オン インシュレータ テクノロジースS.O.I.Tec Silicon On Insulator Technologies 光検出装置
JP2007221134A (ja) * 2006-02-17 2007-08-30 Internatl Business Mach Corp <Ibm> 背面照射を用いる光センサおよびピクセル・アレイ、ならびに光センサを形成する方法
WO2008065952A1 (fr) * 2006-11-30 2008-06-05 Sharp Kabushiki Kaisha Dispositif d'imagerie semi-conducteur, son procédé de fabrication, et dispositif d'informations électroniques
JP2008543096A (ja) * 2005-06-07 2008-11-27 オーストリアマイクロシステムズ アクチエンゲゼルシャフトaustriamicrosystems AG 半導体回路が集積されたフォトダイオードおよび製造方法
JP2009065160A (ja) * 2007-09-06 2009-03-26 Dongbu Hitek Co Ltd イメージセンサ及びその製造方法
JP2009065161A (ja) * 2007-09-07 2009-03-26 Dongbu Hitek Co Ltd イメージセンサ及びその製造方法
JP2009117802A (ja) * 2007-09-07 2009-05-28 Dongbu Hitek Co Ltd イメージセンサー及びその製造方法
JP2009158929A (ja) * 2007-12-27 2009-07-16 Dongbu Hitek Co Ltd イメージセンサ及びその製造方法
JP2010219339A (ja) * 2009-03-17 2010-09-30 Sony Corp 固体撮像装置、固体撮像装置の製造方法、固体撮像装置の駆動方法、及び電子機器
JP2011049445A (ja) * 2009-08-28 2011-03-10 Sony Corp 固体撮像装置とその製造方法、及び電子機器
JP2011139069A (ja) * 2009-12-30 2011-07-14 Commissariat A L'energie Atomique & Aux Energies Alternatives 集積ダイアモンド変換画素化撮像装置及びその製造方法
JP2012079982A (ja) * 2010-10-04 2012-04-19 Canon Inc 固体撮像素子およびその製造方法
WO2015004867A1 (ja) * 2013-07-12 2015-01-15 シャープ株式会社 放射線検出用半導体装置
WO2015016140A1 (ja) * 2013-08-02 2015-02-05 ソニー株式会社 撮像素子、電子機器、および撮像素子の製造方法
WO2015015700A1 (ja) * 2013-08-02 2015-02-05 シャープ株式会社 放射線検出用半導体装置
WO2015029798A1 (ja) * 2013-08-28 2015-03-05 ソニー株式会社 固体撮像装置および製造方法、並びに、電子機器
WO2015174296A1 (ja) * 2014-05-16 2015-11-19 ソニー株式会社 固体撮像素子および固体撮像素子の製造方法、並びに電子機器

Cited By (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006509358A (ja) * 2002-12-09 2006-03-16 クォンタム セミコンダクター リミテッド ライアビリティ カンパニー Cmos画像センサー
JP4723860B2 (ja) * 2002-12-09 2011-07-13 クォンタム セミコンダクター リミテッド ライアビリティ カンパニー Cmos画像センサー
JP2007524251A (ja) * 2004-02-25 2007-08-23 エス オー イ テク シリコン オン インシュレータ テクノロジースS.O.I.Tec Silicon On Insulator Technologies 光検出装置
JP2005340811A (ja) * 2004-05-21 2005-12-08 Agilent Technol Inc 光フィルタリングイメージセンサ
JP2006049338A (ja) * 2004-07-30 2006-02-16 Sony Corp 固体撮像装置
JP2006148076A (ja) * 2004-11-19 2006-06-08 Sharp Corp シリコンウェハに結合することによる薄膜ゲルマニウムの赤外線センサの製造
US7795676B2 (en) 2004-12-15 2010-09-14 Sony Corporation Back-illuminated type solid-state imaging device
US8597972B2 (en) 2004-12-15 2013-12-03 Sony Corporation Back-illuminated type solid-state imaging device
US8198695B2 (en) 2004-12-15 2012-06-12 Sony Corporation Back-illuminated type solid-state imaging device
US8198694B2 (en) 2004-12-15 2012-06-12 Sony Corporation Back-illuminated type solid-state imaging device
US8188522B2 (en) 2004-12-15 2012-05-29 Sony Corporation Back-illuminated type solid-state imaging device
JP2006173351A (ja) * 2004-12-15 2006-06-29 Sony Corp 裏面入射型固体撮像装置及びその製造方法
US8030720B2 (en) 2004-12-15 2011-10-04 Sony Corporation Back-illuminated type solid-state imaging device
US8110886B2 (en) 2005-06-07 2012-02-07 Austriamicrosystems Ag Photodiode with integrated semiconductor circuit and method for the production thereof
JP2008543096A (ja) * 2005-06-07 2008-11-27 オーストリアマイクロシステムズ アクチエンゲゼルシャフトaustriamicrosystems AG 半導体回路が集積されたフォトダイオードおよび製造方法
JP2007221134A (ja) * 2006-02-17 2007-08-30 Internatl Business Mach Corp <Ibm> 背面照射を用いる光センサおよびピクセル・アレイ、ならびに光センサを形成する方法
JP2008140942A (ja) * 2006-11-30 2008-06-19 Sharp Corp 固体撮像装置およびその製造方法、電子情報機器
WO2008065952A1 (fr) * 2006-11-30 2008-06-05 Sharp Kabushiki Kaisha Dispositif d'imagerie semi-conducteur, son procédé de fabrication, et dispositif d'informations électroniques
JP2009065160A (ja) * 2007-09-06 2009-03-26 Dongbu Hitek Co Ltd イメージセンサ及びその製造方法
JP2009065161A (ja) * 2007-09-07 2009-03-26 Dongbu Hitek Co Ltd イメージセンサ及びその製造方法
JP2009117802A (ja) * 2007-09-07 2009-05-28 Dongbu Hitek Co Ltd イメージセンサー及びその製造方法
JP2009158929A (ja) * 2007-12-27 2009-07-16 Dongbu Hitek Co Ltd イメージセンサ及びその製造方法
JP2010219339A (ja) * 2009-03-17 2010-09-30 Sony Corp 固体撮像装置、固体撮像装置の製造方法、固体撮像装置の駆動方法、及び電子機器
US8792034B2 (en) 2009-03-17 2014-07-29 Sony Corporation Solid-state imaging device with charge transfer transistor on different substrates
JP2011049445A (ja) * 2009-08-28 2011-03-10 Sony Corp 固体撮像装置とその製造方法、及び電子機器
US8878121B2 (en) 2009-08-28 2014-11-04 Sony Corporation Solid-state imaging device with overflow drain region and contract thereto in different stacked substrates
JP2011139069A (ja) * 2009-12-30 2011-07-14 Commissariat A L'energie Atomique & Aux Energies Alternatives 集積ダイアモンド変換画素化撮像装置及びその製造方法
JP2012079982A (ja) * 2010-10-04 2012-04-19 Canon Inc 固体撮像素子およびその製造方法
WO2015004867A1 (ja) * 2013-07-12 2015-01-15 シャープ株式会社 放射線検出用半導体装置
US9461080B2 (en) 2013-08-02 2016-10-04 Sharp Kabushiki Kaisha Semiconductor device for radiation detection
WO2015016140A1 (ja) * 2013-08-02 2015-02-05 ソニー株式会社 撮像素子、電子機器、および撮像素子の製造方法
WO2015015700A1 (ja) * 2013-08-02 2015-02-05 シャープ株式会社 放射線検出用半導体装置
JP5923668B2 (ja) * 2013-08-02 2016-05-24 シャープ株式会社 放射線検出用半導体装置
WO2015029798A1 (ja) * 2013-08-28 2015-03-05 ソニー株式会社 固体撮像装置および製造方法、並びに、電子機器
US9564465B2 (en) 2013-08-28 2017-02-07 Sony Semiconductor Solutions Corporation Solid-state imaging apparatus, manufacturing method therefor, and electronic apparatus
JP2015046477A (ja) * 2013-08-28 2015-03-12 ソニー株式会社 固体撮像装置および製造方法、並びに、電子機器
JP2015233122A (ja) * 2014-05-16 2015-12-24 ソニー株式会社 固体撮像素子および固体撮像素子の製造方法、並びに電子機器
WO2015174296A1 (ja) * 2014-05-16 2015-11-19 ソニー株式会社 固体撮像素子および固体撮像素子の製造方法、並びに電子機器
US9887219B2 (en) 2014-05-16 2018-02-06 Sony Semiconductor Solutions Corporation Solid-state imaging device, manufacturing method of solid-state imaging device, and electronic device

Also Published As

Publication number Publication date Type
JP3719947B2 (ja) 2005-11-24 grant

Similar Documents

Publication Publication Date Title
US6333205B1 (en) CMOS imager with selectively silicided gates
US6310366B1 (en) Retrograde well structure for a CMOS imager
US6921934B2 (en) Double pinned photodiode for CMOS APS and method of formation
US20060208285A1 (en) Image sensor with embedded photodiode region and fabrication method thereof
US20020117690A1 (en) CMOS imager with storage capacitor
US7002231B2 (en) Barrier regions for image sensors
US6445014B1 (en) Retrograde well structure for a CMOS imager
US20100110271A1 (en) Solid-state imaging device, method for manufacturing the same, and electronic apparatus
US7342269B1 (en) Photoelectric conversion device, and process for its fabrication
US6376868B1 (en) Multi-layered gate for a CMOS imager
US20110049336A1 (en) Solid-state imaging device, manufacturing method therefor, and electronic device
US6821809B2 (en) Solid state image pickup device and method of producing solid state image pickup device
US20040053436A1 (en) Buried channel CMOS imager and method of forming same
US7701029B2 (en) Solid-state image pickup device
US20060231898A1 (en) CMOS image sensor and method of manufacturing the same
US20050274988A1 (en) Imager with reflector mirrors
US20070210395A1 (en) Solid-state imaging device, method for producing same, and camera
US20080105908A1 (en) Image sensor and method of forming the same
US20050001143A1 (en) CMOS imaging for ALC and CDS
US20080001192A1 (en) Image sensor with embedded photodiode region and manufacturing method for same
JP2011003860A (ja) 固体撮像装置とその製造方法、及び電子機器
US20060197169A1 (en) Method and structure to reduce optical crosstalk in a solid state imager
JPH11274454A (ja) 固体撮像装置及びその形成方法
JP2006173351A (ja) 裏面入射型固体撮像装置及びその製造方法
JP2006120805A (ja) 固体撮像素子

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040625

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041019

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050830

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050906

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080916

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090916

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090916

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100916

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110916

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees