JP2002314061A - 固体撮像装置及びその製造方法 - Google Patents
固体撮像装置及びその製造方法Info
- Publication number
- JP2002314061A JP2002314061A JP2001120020A JP2001120020A JP2002314061A JP 2002314061 A JP2002314061 A JP 2002314061A JP 2001120020 A JP2001120020 A JP 2001120020A JP 2001120020 A JP2001120020 A JP 2001120020A JP 2002314061 A JP2002314061 A JP 2002314061A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- conversion element
- solid
- metal body
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】
【課題】 光信号の低下を改善し、コスト削減を可能と
する固体撮像装置を提供することを課題とする。 【解決手段】 第１半導体基板上に、光情報を取り込み
信号電荷に変換する光変換素子、金属体、第２半導体基
板及び光変換素子に蓄積した信号電荷を読み出すための
半導体素子がこの順で積層されてなり、第２半導体基板
に、第１半導体基板と第２半導体基板とを電気的に接続
するコンタクトが形成されてなることを特徴とする固体
撮像装置により、上記の課題を解決する。
する固体撮像装置を提供することを課題とする。 【解決手段】 第１半導体基板上に、光情報を取り込み
信号電荷に変換する光変換素子、金属体、第２半導体基
板及び光変換素子に蓄積した信号電荷を読み出すための
半導体素子がこの順で積層されてなり、第２半導体基板
に、第１半導体基板と第２半導体基板とを電気的に接続
するコンタクトが形成されてなることを特徴とする固体
撮像装置により、上記の課題を解決する。
Description
【０００１】
【発明の属する技術分野】本発明は固体撮像装置及びそ
の製造方法に関するものであり、特に半導体基板上に光
変換素子を集積化した固体撮像装置及びその製造方法に
関する。
の製造方法に関するものであり、特に半導体基板上に光
変換素子を集積化した固体撮像装置及びその製造方法に
関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】従来、
フォトダイオードで形成される光変換素子と走査素子と
で構成されるＭＯＳ型固体撮像装置が知られ、例えば、
特許第２５９４９９２号公報には、光変換素子としての
複数のフォトダイオード上に、走査素子としてのＭＯＳ
型トランジスタを形成し、１画素あたりのシリコン基板
上の占有面積を小さくして、高解像度化を可能にしたＭ
ＯＳ型固体撮像装置が記載されている。
フォトダイオードで形成される光変換素子と走査素子と
で構成されるＭＯＳ型固体撮像装置が知られ、例えば、
特許第２５９４９９２号公報には、光変換素子としての
複数のフォトダイオード上に、走査素子としてのＭＯＳ
型トランジスタを形成し、１画素あたりのシリコン基板
上の占有面積を小さくして、高解像度化を可能にしたＭ
ＯＳ型固体撮像装置が記載されている。
【０００３】このようなＭＯＳ型固体撮像装置の断面図
を図８（ａ）に、その回路図を図８（ｂ）に示す。図８
（ａ）、（ｂ）に示されるように、シリコン基板１上の
Ｐウエル２内にフォトダイオード３が形成され、フォト
ダイオード３の信号電荷を読み出すためのＭＯＳトラン
ジスタスイッチ６０、信号電荷を増幅するための画素ア
ンプＭＯＳトランジスタ６１、信号電荷をリセットする
ためのリセットＭＯＳトランジスタ６２等が各画素毎に
設けられている。
を図８（ａ）に、その回路図を図８（ｂ）に示す。図８
（ａ）、（ｂ）に示されるように、シリコン基板１上の
Ｐウエル２内にフォトダイオード３が形成され、フォト
ダイオード３の信号電荷を読み出すためのＭＯＳトラン
ジスタスイッチ６０、信号電荷を増幅するための画素ア
ンプＭＯＳトランジスタ６１、信号電荷をリセットする
ためのリセットＭＯＳトランジスタ６２等が各画素毎に
設けられている。
【０００４】フォトダイオード３は、熱酸化膜４及びＰ
型拡散層５で分離され、ＭＯＳトランジスタスイッチ６
０は、ゲート６０Ｇ及びドレイン６０Ｄを構成してい
る。リセットＭＯＳトランジスタスイッチ６２は、絶縁
層６を挟んだフォトダイオード３上に形成され、ソース
６２Ｓ、ゲート６２Ｇ、ドレイン６３を構成している。
なお、ソース６２Ｓは画素アンプＭＯＳトランジスタ６
１のゲート６１Ｇも兼ねている。
型拡散層５で分離され、ＭＯＳトランジスタスイッチ６
０は、ゲート６０Ｇ及びドレイン６０Ｄを構成してい
る。リセットＭＯＳトランジスタスイッチ６２は、絶縁
層６を挟んだフォトダイオード３上に形成され、ソース
６２Ｓ、ゲート６２Ｇ、ドレイン６３を構成している。
なお、ソース６２Ｓは画素アンプＭＯＳトランジスタ６
１のゲート６１Ｇも兼ねている。
【０００５】また、リセットＭＯＳトランジスタスイッ
チ６２上には絶縁膜７及び絶縁膜８、ドレイン線６４が
設けられている。このようなＭＯＳ型固体撮像装置にお
いて、フォトダイオード３上のシリコン領域における深
さ方向の厚さを１００ｎｍ以下とすると、この厚さ方向
に透過する光の減衰量は小さくなる。従って、シリコン
領域の存在によるフォトダイオードの感度の低下を、ヒ
トの視覚では無視できる程度の量に抑えることができ
る。
チ６２上には絶縁膜７及び絶縁膜８、ドレイン線６４が
設けられている。このようなＭＯＳ型固体撮像装置にお
いて、フォトダイオード３上のシリコン領域における深
さ方向の厚さを１００ｎｍ以下とすると、この厚さ方向
に透過する光の減衰量は小さくなる。従って、シリコン
領域の存在によるフォトダイオードの感度の低下を、ヒ
トの視覚では無視できる程度の量に抑えることができ
る。
【０００６】このようなＭＯＳ型固体撮像装置には、図
８（ｂ）に示す回路図に示すように、画素アンプＭＯＳ
トランジスタ６１によって増幅された信号電荷を転送す
るための垂直信号線４８と、転送されてきた信号電荷を
スイッチ４９、５０を介して蓄積するための蓄積容量５
１、５２が縦方向の各列毎に設けられている。さらにス
イッチ４９、５０をそれぞれ横方向に接続し、帰還抵抗
５８を有する出力アンプ５７、出力端子５９へつながる
水平信号線５５、６５等が設けられている。
８（ｂ）に示す回路図に示すように、画素アンプＭＯＳ
トランジスタ６１によって増幅された信号電荷を転送す
るための垂直信号線４８と、転送されてきた信号電荷を
スイッチ４９、５０を介して蓄積するための蓄積容量５
１、５２が縦方向の各列毎に設けられている。さらにス
イッチ４９、５０をそれぞれ横方向に接続し、帰還抵抗
５８を有する出力アンプ５７、出力端子５９へつながる
水平信号線５５、６５等が設けられている。
【０００７】ＭＯＳトランジスタスイッチ６０は、フォ
トゲート選択回路（図示せず）によりフォトゲート線４
７を介して走査される。画素アンプＭＯＳトランジスタ
６１のドレイン及びリセットＭＯＳトランジスタ６２の
ドレインは、画素アンプ選択回路（図示せず）によりド
レイン線４６を介して走査される。
トゲート選択回路（図示せず）によりフォトゲート線４
７を介して走査される。画素アンプＭＯＳトランジスタ
６１のドレイン及びリセットＭＯＳトランジスタ６２の
ドレインは、画素アンプ選択回路（図示せず）によりド
レイン線４６を介して走査される。
【０００８】リセットＭＯＳトランジスタ６２のゲート
に接続されている垂直信号線４８はスイッチ５３を介し
てリセットゲート線５４に接続されている。このような
ＭＯＳ型固体撮像装置では、半導体基板の表面側にの
み、光変換素子及び読出し素子が形成されているので、
上方から入力される光情報が、金属配線により一部反射
されてしまい、信号雑音比（Ｓ／Ｎ比）が小さくなり、
光信号が低下するという問題がある。
に接続されている垂直信号線４８はスイッチ５３を介し
てリセットゲート線５４に接続されている。このような
ＭＯＳ型固体撮像装置では、半導体基板の表面側にの
み、光変換素子及び読出し素子が形成されているので、
上方から入力される光情報が、金属配線により一部反射
されてしまい、信号雑音比（Ｓ／Ｎ比）が小さくなり、
光信号が低下するという問題がある。
【０００９】このような問題に対して、所定のＳ／Ｎ比
を得るために、光変換素子を構成する不純物領域の占有
面積を拡大する方法が知られているが、光変換素子と読
出し素子とが２次元的に配列されているため、一画素当
たりの占有面積が大きくなり、ある程度のところで限界
が生じるという問題がある。
を得るために、光変換素子を構成する不純物領域の占有
面積を拡大する方法が知られているが、光変換素子と読
出し素子とが２次元的に配列されているため、一画素当
たりの占有面積が大きくなり、ある程度のところで限界
が生じるという問題がある。
【００１０】例えば、上記特許第２５９４９９２号公報
には、半導体基板の表面に、信号電荷を蓄積する複数個
のフォトダイオードを光情報に応じて２次元的に設けて
なる光変換素子と、この光変換素子に蓄積した信号電荷
を読み出すための半導体素子（以下、「読出し素子」と
いう）とを有してなり、読出し素子の少なくとも１つ
が、半導体基板の光変換素子領域上に絶縁膜を介して設
けられてなる固体撮像装置が開示されている。
には、半導体基板の表面に、信号電荷を蓄積する複数個
のフォトダイオードを光情報に応じて２次元的に設けて
なる光変換素子と、この光変換素子に蓄積した信号電荷
を読み出すための半導体素子（以下、「読出し素子」と
いう）とを有してなり、読出し素子の少なくとも１つ
が、半導体基板の光変換素子領域上に絶縁膜を介して設
けられてなる固体撮像装置が開示されている。
【００１１】しかしながら、このような方法において
も、読出し素子を配線するための金属配線領域部分にお
いて光情報が反射されてしまい、Ｓ／Ｎ比の低下が発生
するという問題がある。
も、読出し素子を配線するための金属配線領域部分にお
いて光情報が反射されてしまい、Ｓ／Ｎ比の低下が発生
するという問題がある。
【００１２】本発明の目的は、光変換素子の占有面積を
ある程度大きくしても問題がなく、かつ光変換素子領域
に入光する光が反射されて発生するノイズ（Ｓ／Ｎ比を
大きくできる）小さくして、高解像度化やチップ面積の
縮小化が可能なＭＯＳ型固体撮像装置を提供することに
ある。
ある程度大きくしても問題がなく、かつ光変換素子領域
に入光する光が反射されて発生するノイズ（Ｓ／Ｎ比を
大きくできる）小さくして、高解像度化やチップ面積の
縮小化が可能なＭＯＳ型固体撮像装置を提供することに
ある。
【００１３】
【課題を解決するための手段】上記問題に鑑み、本発明
者は鋭意研究した結果、第１半導体基板の表面に、光変
換素子を光情報に応じて２次元的に設け、光変換素子上
に遮光膜を介して、光変換素子が蓄積した信号電荷を読
み出すための素子を有する第２半導体基板を設けてなる
固体撮像装置により、光情報を第１半導体基板裏面から
取り込むことにより、上記の問題を解決することを見出
し、本発明を完成するに至った。
者は鋭意研究した結果、第１半導体基板の表面に、光変
換素子を光情報に応じて２次元的に設け、光変換素子上
に遮光膜を介して、光変換素子が蓄積した信号電荷を読
み出すための素子を有する第２半導体基板を設けてなる
固体撮像装置により、光情報を第１半導体基板裏面から
取り込むことにより、上記の問題を解決することを見出
し、本発明を完成するに至った。
【００１４】かくして本発明によれば、第１半導体基板
上に、光情報を取り込み信号電荷に変換する光変換素
子、金属体、第２半導体基板及び光変換素子に蓄積した
信号電荷を読み出すための半導体素子がこの順で積層さ
れてなり、第２半導体基板に、第１半導体基板と第２半
導体基板とを電気的に接続するコンタクトが形成されて
なることを特徴とする固体撮像装置が提供される。
上に、光情報を取り込み信号電荷に変換する光変換素
子、金属体、第２半導体基板及び光変換素子に蓄積した
信号電荷を読み出すための半導体素子がこの順で積層さ
れてなり、第２半導体基板に、第１半導体基板と第２半
導体基板とを電気的に接続するコンタクトが形成されて
なることを特徴とする固体撮像装置が提供される。
【００１５】また、本発明によれば、第１半導体基板の
表面に光情報を取り込み信号電荷に変換する光変換素子
を形成する工程と、光変換素子上に、酸化膜および第１
金属体をこの順で積層形成する工程と、第２半導体基板
上に、酸化膜および第２金属体をこの順で積層形成する
工程と、第１金属体と第２金属体を融着して、第１半導
体基板と第２半導体基板とを貼り合わせる工程と、第２
半導体基板を所望の厚みに研磨する工程と、第２半導体
基板に、第１半導体基板と第２半導体基板を電気的に接
続するコンタクトを形成する工程と、第２半導体基板の
第２金属体と対向する表面に光変換素子に蓄積した信号
電荷を読み出すための半導体素子を形成する工程と、第
１半導体基板を所望の厚みに研磨する工程とを含むこと
を特徴とする固体撮像装置の製造方法が提供される。
表面に光情報を取り込み信号電荷に変換する光変換素子
を形成する工程と、光変換素子上に、酸化膜および第１
金属体をこの順で積層形成する工程と、第２半導体基板
上に、酸化膜および第２金属体をこの順で積層形成する
工程と、第１金属体と第２金属体を融着して、第１半導
体基板と第２半導体基板とを貼り合わせる工程と、第２
半導体基板を所望の厚みに研磨する工程と、第２半導体
基板に、第１半導体基板と第２半導体基板を電気的に接
続するコンタクトを形成する工程と、第２半導体基板の
第２金属体と対向する表面に光変換素子に蓄積した信号
電荷を読み出すための半導体素子を形成する工程と、第
１半導体基板を所望の厚みに研磨する工程とを含むこと
を特徴とする固体撮像装置の製造方法が提供される。
【００１６】
【発明の実施の形態】フォトダイオードを使用する固体
撮像装置の１つとして、ＣＭＯＳイメージセンサーがあ
る。ＣＭＯＳイメージセンサーの１画素あたりの回路構
成は、フォトダイオードと３つの読み出し用トランジス
タで構成される３トランジスター型及びフォトダイオー
ドと４つの読み出し用トランジスタとで構成される４ト
ランジスタ型の２つが一般的に知られている。
撮像装置の１つとして、ＣＭＯＳイメージセンサーがあ
る。ＣＭＯＳイメージセンサーの１画素あたりの回路構
成は、フォトダイオードと３つの読み出し用トランジス
タで構成される３トランジスター型及びフォトダイオー
ドと４つの読み出し用トランジスタとで構成される４ト
ランジスタ型の２つが一般的に知られている。
【００１７】３トランジスタ型ＣＭＯＳイメージセンサ
ーのセル平面図を図５（ａ）に、また、その回路図を図
６に示す。以下、３トランジスタ型ＣＭＯＳイメージセ
ンサーの動作方法を説明する。
ーのセル平面図を図５（ａ）に、また、その回路図を図
６に示す。以下、３トランジスタ型ＣＭＯＳイメージセ
ンサーの動作方法を説明する。
【００１８】まず、リセットトランジスタ１２をオンに
することで配線上に残っている電荷をドレイン線１８に
排出した後、リセットトランジスタ１２をオフにする。
次に、フォトダイオード１１の光電変換により発生した
キャリアにより増幅トランジスタ１３のゲートに電荷が
蓄積されて増幅トランジスタ１３がオンになる。同時に
選択トランジスタ１４をオンにすると信号線１５に信号
が読み出されるというしくみである。
することで配線上に残っている電荷をドレイン線１８に
排出した後、リセットトランジスタ１２をオフにする。
次に、フォトダイオード１１の光電変換により発生した
キャリアにより増幅トランジスタ１３のゲートに電荷が
蓄積されて増幅トランジスタ１３がオンになる。同時に
選択トランジスタ１４をオンにすると信号線１５に信号
が読み出されるというしくみである。
【００１９】次に、４トランジスタ型ＣＭＯＳイメージ
センサーのセル平面図を図５（ｂ）に、またその回路図
を図７に示す。以下、４トランジスタ型ＣＭＯＳイメー
ジセンサーの動作方法を説明する。
センサーのセル平面図を図５（ｂ）に、またその回路図
を図７に示す。以下、４トランジスタ型ＣＭＯＳイメー
ジセンサーの動作方法を説明する。
【００２０】まず、リセットトランジスタ２３をオンに
することで配線上に残っている電荷をドレイン線２７に
排出した後、リセットトランジスタ２３をオフにする。
次に、読み出しトランジスタ２０をオンにすることでフ
ォトダイオード１９の光電変換により発生したキャリア
が増幅トランジスタ２１側に流れ込む。この際に読み出
しトランジスタ２０をオフにすると増幅トランジスタ２
１のゲートに電荷が蓄積されて増幅トランジスタがオン
になる。同時に選択トランジスタ２２をオンにすると信
号線１５に信号が読み出されるというしくみである。
することで配線上に残っている電荷をドレイン線２７に
排出した後、リセットトランジスタ２３をオフにする。
次に、読み出しトランジスタ２０をオンにすることでフ
ォトダイオード１９の光電変換により発生したキャリア
が増幅トランジスタ２１側に流れ込む。この際に読み出
しトランジスタ２０をオフにすると増幅トランジスタ２
１のゲートに電荷が蓄積されて増幅トランジスタがオン
になる。同時に選択トランジスタ２２をオンにすると信
号線１５に信号が読み出されるというしくみである。
【００２１】以下、本発明を実施の形態に基づいて詳し
く説明するが、本発明はこれらの実施の形態により限定
されるものではない。
く説明するが、本発明はこれらの実施の形態により限定
されるものではない。
【００２２】実施形態１ ［３トランジスタ型ＣＭＯＳイメージセンサーの製造方
法］３トランジスタ型ＣＭＯＳイメージセンサーの製造
方法を、図５（ａ）のＡ−Ｂ断面における製造工程図
［図１〜図３］に基づいて説明する。図２（ａ）に示す
ように、第１半導体基板としてのシリコン単結晶基板３
１に、光変換素子となるフォトダイオードを形成するた
めの不純物の注入と、各画素の光変換素子を電気的に分
離する不純物領域を形成するための注入をレジストマス
クを用いて行う。
法］３トランジスタ型ＣＭＯＳイメージセンサーの製造
方法を、図５（ａ）のＡ−Ｂ断面における製造工程図
［図１〜図３］に基づいて説明する。図２（ａ）に示す
ように、第１半導体基板としてのシリコン単結晶基板３
１に、光変換素子となるフォトダイオードを形成するた
めの不純物の注入と、各画素の光変換素子を電気的に分
離する不純物領域を形成するための注入をレジストマス
クを用いて行う。
【００２３】第１半導体基板としては、シリコン、ゲル
マニウム等の元素半導体、ＧａＡｓ、ＩｎＧａＡｓ、Ｚ
ｎＳｅ等の化合物半導体が挙げられる。なかでもシリコ
ン基板が好ましい。光変換素子を形成するための不純物
の注入としては、シリコン単結晶基板３１の表面から深
さ約２〜４８μｍまでの領域に、注入エネルギーを数１
００ＫｅＶ〜数１０ＭｅＶ、ドーズ量を１０13〜１０16
ions／ｃｍ2にしてイオン注入を複数回実施して、濃度
１０17〜１０19ions／ｃｍ3程度のＮ型不純物層２８を
形成する。次に、シリコン単結晶基板３１の表面から深
さ約４８〜５０μｍの領域に濃度１０16〜１０17ions／
ｃｍ3程度のＮ型不純物層２９を注入エネルギー数１０
０ｋｅＶ〜数１０ＭｅＶ、ドーズ量１０12〜１０14ions
／ｃｍ2の条件でイオン注入して形成する。次に、シリ
コン単結晶基板３１の表面から深さ約５０〜５１μｍの
領域に濃度１０17〜１０18ions／ｃｍ3程度のＰ型不純
物層３０を注入エネルギー数１００ｋｅＶ〜数１０Ｍｅ
Ｖ、ドーズ量１０13〜１０15ions／ｃｍ 2の条件でイオ
ン注入して形成する。
マニウム等の元素半導体、ＧａＡｓ、ＩｎＧａＡｓ、Ｚ
ｎＳｅ等の化合物半導体が挙げられる。なかでもシリコ
ン基板が好ましい。光変換素子を形成するための不純物
の注入としては、シリコン単結晶基板３１の表面から深
さ約２〜４８μｍまでの領域に、注入エネルギーを数１
００ＫｅＶ〜数１０ＭｅＶ、ドーズ量を１０13〜１０16
ions／ｃｍ2にしてイオン注入を複数回実施して、濃度
１０17〜１０19ions／ｃｍ3程度のＮ型不純物層２８を
形成する。次に、シリコン単結晶基板３１の表面から深
さ約４８〜５０μｍの領域に濃度１０16〜１０17ions／
ｃｍ3程度のＮ型不純物層２９を注入エネルギー数１０
０ｋｅＶ〜数１０ＭｅＶ、ドーズ量１０12〜１０14ions
／ｃｍ2の条件でイオン注入して形成する。次に、シリ
コン単結晶基板３１の表面から深さ約５０〜５１μｍの
領域に濃度１０17〜１０18ions／ｃｍ3程度のＰ型不純
物層３０を注入エネルギー数１００ｋｅＶ〜数１０Ｍｅ
Ｖ、ドーズ量１０13〜１０15ions／ｃｍ 2の条件でイオ
ン注入して形成する。
【００２４】このＮ型不純物層２９及びＰ型不純物層３
０は、後述する図１（ａ）に示すシリコン単結晶基板３
１の研磨後に、研磨面にイオン注入することによりそれ
ぞれ形成してもよい。Ｐ型不純物層３０は、フォトダイ
オード（前記のＮ型不純物層２８）に形成される電荷
が、表面リークにより減少するのを防止するため、空乏
層が発生するＮ型不純物層２８を基板表面から遠ざけて
いる。
０は、後述する図１（ａ）に示すシリコン単結晶基板３
１の研磨後に、研磨面にイオン注入することによりそれ
ぞれ形成してもよい。Ｐ型不純物層３０は、フォトダイ
オード（前記のＮ型不純物層２８）に形成される電荷
が、表面リークにより減少するのを防止するため、空乏
層が発生するＮ型不純物層２８を基板表面から遠ざけて
いる。
【００２５】また、各画素の光変換素子を電気的に分離
するＰ型不純物領域３２を形成するための注入を行う。
その注入は、光変換素子の電気的分離として機能するの
であれば特に限定されるものではなく、注入エネルギー
数１００ｋｅＶ〜数１０ＭｅＶ、ドーズ量１０13〜１０
15ions／ｃｍ2の条件で行われ、濃度１０18〜１０20ion
s／ｃｍ3程度のＰ型不純物領域３２が形成される。
するＰ型不純物領域３２を形成するための注入を行う。
その注入は、光変換素子の電気的分離として機能するの
であれば特に限定されるものではなく、注入エネルギー
数１００ｋｅＶ〜数１０ＭｅＶ、ドーズ量１０13〜１０
15ions／ｃｍ2の条件で行われ、濃度１０18〜１０20ion
s／ｃｍ3程度のＰ型不純物領域３２が形成される。
【００２６】上記の不純物の注入に用いられるＰ型不純
物としては、例えばホウ素を用いることができ、Ｎ型不
純物としては、例えばアンチモン、ヒ素、リン等を用い
ることができる。次に、図２（ｂ）に示すように、シリ
コン単結晶基板３１の表面にＳｉＯ2層３４を１０００
〜４０００Å程度の厚さに成膜する。次に、ＳｉＯ2層
３４の上に、第１金属体としての低融点金属であるＡｌ
をスパッタリングしてＡｌ層３３を形成する。
物としては、例えばホウ素を用いることができ、Ｎ型不
純物としては、例えばアンチモン、ヒ素、リン等を用い
ることができる。次に、図２（ｂ）に示すように、シリ
コン単結晶基板３１の表面にＳｉＯ2層３４を１０００
〜４０００Å程度の厚さに成膜する。次に、ＳｉＯ2層
３４の上に、第１金属体としての低融点金属であるＡｌ
をスパッタリングしてＡｌ層３３を形成する。
【００２７】次に、図２（ｃ）に示すように、シリコン
単結晶基板３１とは別に、第２半導体基板としてのシリ
コン基板３７を準備し、この表面にＳｉＯ2層３６を１
０００〜４０００Å程度の厚さに成膜し、ＳｉＯ2層３
６上に第２金属体としてのＡｌ層をスパッタリングして
形成する。第２半導体基板としては、シリコン基板以外
にも、第１半導体基板で挙げた基板を用いることができ
る。第１金属体および第２金属体としては、金、銀、ア
ルミニウム、銅、ニッケル、チタン等、酸化インジウム
錫（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化錫（ＳｎＯ）
等の材料から構成されるものを用いることができる。中
でもアルミニウムを用いるのが好ましい。
単結晶基板３１とは別に、第２半導体基板としてのシリ
コン基板３７を準備し、この表面にＳｉＯ2層３６を１
０００〜４０００Å程度の厚さに成膜し、ＳｉＯ2層３
６上に第２金属体としてのＡｌ層をスパッタリングして
形成する。第２半導体基板としては、シリコン基板以外
にも、第１半導体基板で挙げた基板を用いることができ
る。第１金属体および第２金属体としては、金、銀、ア
ルミニウム、銅、ニッケル、チタン等、酸化インジウム
錫（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化錫（ＳｎＯ）
等の材料から構成されるものを用いることができる。中
でもアルミニウムを用いるのが好ましい。
【００２８】シリコン単結晶基板３１のＡｌ層３３とシ
リコン基板３７のＡｌ層とを重ね合せて、５００〜６０
０℃の窒素雰囲気中でアニールすることにより、両方の
Ａｌ層が接着メタルとなり、互いに強く接着し、Ａｌの
単層膜３５が形成される。このとき、ＳｉＯ2層３４、
３６が存在するため、Ａｌの不純物がシリコン単結晶基
板３１及びシリコン基板３７にそれぞれ拡散することは
ない。
リコン基板３７のＡｌ層とを重ね合せて、５００〜６０
０℃の窒素雰囲気中でアニールすることにより、両方の
Ａｌ層が接着メタルとなり、互いに強く接着し、Ａｌの
単層膜３５が形成される。このとき、ＳｉＯ2層３４、
３６が存在するため、Ａｌの不純物がシリコン単結晶基
板３１及びシリコン基板３７にそれぞれ拡散することは
ない。
【００２９】次に、図２（ｄ）に示すように、シリコン
基板３７を、公知の方法により、機械的又は化学的に研
磨し、１０００〜５０００Å程度の厚さにしてシリコン
活性層を形成する。以上のようにして、ＳｉＯ2層内に
遮光膜（Ａｌの単層膜３５）を有するＳＯＩ基板が得ら
れる。
基板３７を、公知の方法により、機械的又は化学的に研
磨し、１０００〜５０００Å程度の厚さにしてシリコン
活性層を形成する。以上のようにして、ＳｉＯ2層内に
遮光膜（Ａｌの単層膜３５）を有するＳＯＩ基板が得ら
れる。
【００３０】次に、図３（ａ）に示すように、シリコン
基板３７の所定の位置に素子分離３８を形成する。素子
分離３８の絶縁膜は、公知の素子分離形成法であるＳＴ
Ｉ法を用いて形成することができる。この場合、素子分
離の膜厚は、通常、２０００〜４０００Å程度である。
基板３７の所定の位置に素子分離３８を形成する。素子
分離３８の絶縁膜は、公知の素子分離形成法であるＳＴ
Ｉ法を用いて形成することができる。この場合、素子分
離の膜厚は、通常、２０００〜４０００Å程度である。
【００３１】次に、図３（ｂ）に示すように、シリコン
基板３７側に、光変換素子に蓄積された信号を読み出す
ためのコンタクトホール４０を開口し、公知の手法であ
るＣＶＤ法等によりシリコン基板３７表面及びコンタク
トホール４０側面に１００〜２０００Å程度の絶縁膜、
例えば、ＳｉＯ2膜を形成し、全面をエッチバックする
ことにより、ホール側壁にのみ絶縁膜３９を形成する。
基板３７側に、光変換素子に蓄積された信号を読み出す
ためのコンタクトホール４０を開口し、公知の手法であ
るＣＶＤ法等によりシリコン基板３７表面及びコンタク
トホール４０側面に１００〜２０００Å程度の絶縁膜、
例えば、ＳｉＯ2膜を形成し、全面をエッチバックする
ことにより、ホール側壁にのみ絶縁膜３９を形成する。
【００３２】コンタクトホール４０は、コンタクトホー
ル内に形成する配線を読出しトランジスタのゲートのみ
に接続させるものである。従って、コンタクトホール側
壁（シリコン基板３７表面）の全ての領域が絶縁膜３９
に覆われるようにオーバーエッチが行われる。
ル内に形成する配線を読出しトランジスタのゲートのみ
に接続させるものである。従って、コンタクトホール側
壁（シリコン基板３７表面）の全ての領域が絶縁膜３９
に覆われるようにオーバーエッチが行われる。
【００３３】次に、図３（ｃ）に示すように、コンタク
トホール４０内にのみ配線４２を形成する。その形成方
法としては、Ｎ型不純物を含んだポリシリコンを公知の
手法であるＣＶＤ法等でホールが完全に埋め込まれる膜
厚以上の膜を堆積し、全面エッチバックを行う方法が挙
げられる。
トホール４０内にのみ配線４２を形成する。その形成方
法としては、Ｎ型不純物を含んだポリシリコンを公知の
手法であるＣＶＤ法等でホールが完全に埋め込まれる膜
厚以上の膜を堆積し、全面エッチバックを行う方法が挙
げられる。
【００３４】次に、公知の方法で、増幅トランジスタ１
３、リセットトランジスタ１２（図示しない）、選択ト
ランジスタ１４（図示しない）をシリコン基板３７上に
形成する。このとき、コンタクト配線４１と読み出しト
ランジスタのゲート部を接続するための配線（図示しな
い）も形成する。
３、リセットトランジスタ１２（図示しない）、選択ト
ランジスタ１４（図示しない）をシリコン基板３７上に
形成する。このとき、コンタクト配線４１と読み出しト
ランジスタのゲート部を接続するための配線（図示しな
い）も形成する。
【００３５】次に、図３（ｄ）に示すように、ＣＶＤ法
により、シリコン基板３７表面に酸化膜４３を膜厚５０
００〜１００００Å程度に積層し、平坦化する。次い
で、コンタクトホール４４を開口し、タングステン等を
ＣＶＤ法でデポし、全面エッチバックを行い、コンタク
トホール４４内にタングステン配線を形成する。次に、
酸化膜４３及びタングステン配線上にＡｌ等の金属層を
形成し、フォト、エッチにより、コンタクトホール４４
上を含む所定位置に金属配線４５が形成される。
により、シリコン基板３７表面に酸化膜４３を膜厚５０
００〜１００００Å程度に積層し、平坦化する。次い
で、コンタクトホール４４を開口し、タングステン等を
ＣＶＤ法でデポし、全面エッチバックを行い、コンタク
トホール４４内にタングステン配線を形成する。次に、
酸化膜４３及びタングステン配線上にＡｌ等の金属層を
形成し、フォト、エッチにより、コンタクトホール４４
上を含む所定位置に金属配線４５が形成される。
【００３６】次に、図１（ａ）に示すように、シリコン
単結晶基板３１を、公知の方法により、機械的又は化学
的に研磨する。その際に、ＳｉＯ2層３４とＮ型不純物
層２８との界面からシリコン単結晶基板３１裏面までの
膜厚を、光変換素子に、動作時の電圧を印加したときに
シリコン単結晶基板３１裏面方向に生じる空乏の深さに
１０００Åを加えた厚さ以下にする。このことは、固体
撮像装置に入射した光のうち、実際に信号電荷を生じる
ものはフォトダイオードの空乏層内に吸収されたものだ
けであり、フォトダイオードの空乏層下のシリコン膜厚
が厚ければ厚いほどシリコン単結晶基板中に入射信号が
吸収されてしまうからである。換言すれば、入射光がフ
ォトダイオードの空乏層に入射される前に減衰し、Ｓ／
Ｎ比が低下してしまうことを避けるためである。また、
一般的に、人の視感度は波長５５５ｎｍ近傍で最も高
く、その前後の波長では急激に低下する。また、この波
長５５５ｎｍの光は、シリコン膜が１０００Å以下であ
ればほとんど透過するという性質を有することから、シ
リコン膜による入射光の劣化を人の視覚では無視できる
程度の量に抑えるためでもある。
単結晶基板３１を、公知の方法により、機械的又は化学
的に研磨する。その際に、ＳｉＯ2層３４とＮ型不純物
層２８との界面からシリコン単結晶基板３１裏面までの
膜厚を、光変換素子に、動作時の電圧を印加したときに
シリコン単結晶基板３１裏面方向に生じる空乏の深さに
１０００Åを加えた厚さ以下にする。このことは、固体
撮像装置に入射した光のうち、実際に信号電荷を生じる
ものはフォトダイオードの空乏層内に吸収されたものだ
けであり、フォトダイオードの空乏層下のシリコン膜厚
が厚ければ厚いほどシリコン単結晶基板中に入射信号が
吸収されてしまうからである。換言すれば、入射光がフ
ォトダイオードの空乏層に入射される前に減衰し、Ｓ／
Ｎ比が低下してしまうことを避けるためである。また、
一般的に、人の視感度は波長５５５ｎｍ近傍で最も高
く、その前後の波長では急激に低下する。また、この波
長５５５ｎｍの光は、シリコン膜が１０００Å以下であ
ればほとんど透過するという性質を有することから、シ
リコン膜による入射光の劣化を人の視覚では無視できる
程度の量に抑えるためでもある。
【００３７】実施形態２ ［４トランジスタ型ＣＭＯＳイメージセンサーの製造方
法］次に、図５（ｂ）のＡ−Ｂ断面の工程断面図（図１
〜図４）を用いて、本発明の４トランジスタ型ＣＭＯＳ
イメージセンサーの製造方法を詳しく説明する。
法］次に、図５（ｂ）のＡ−Ｂ断面の工程断面図（図１
〜図４）を用いて、本発明の４トランジスタ型ＣＭＯＳ
イメージセンサーの製造方法を詳しく説明する。
【００３８】３トランジスタ型ＣＭＯＳイメージセンサ
ーでの実施例［図２（ａ）〜（ｄ）］と同様に実施した
後、図４（ａ）に示すように、素子分離３８を形成した
後、コンタクトホール５７を開口し、公知の手法である
ＣＶＤ法等でシリコン基板３７表面及びコンタクトホー
ル側面に１００〜２０００Å程度の絶縁膜（例えばＳｉ
Ｏ2膜）を形成し、全面をエッチバックすることによ
り、ホール側壁にのみ絶縁膜のサイドウォールスペーサ
ー５６を形成する。このコンタクトホール５７は、信号
読み出し用トランジスタのソース領域と接続するため
に、コンタクトホール上部（約５０〜１００Å程度）の
側壁においてサイドウォールスペーサーが無くなるよう
にオーバーエッチを行う。次に、コンタクトホール５７
内にのみコンタクト配線を形成する。その方法は、Ｎ型
不純物を含んだポリシリコンをＣＶＤ等でホールが完全
に埋め込まれる膜厚以上の膜を形成し、全面をエッチバ
ックすることにより行われる。
ーでの実施例［図２（ａ）〜（ｄ）］と同様に実施した
後、図４（ａ）に示すように、素子分離３８を形成した
後、コンタクトホール５７を開口し、公知の手法である
ＣＶＤ法等でシリコン基板３７表面及びコンタクトホー
ル側面に１００〜２０００Å程度の絶縁膜（例えばＳｉ
Ｏ2膜）を形成し、全面をエッチバックすることによ
り、ホール側壁にのみ絶縁膜のサイドウォールスペーサ
ー５６を形成する。このコンタクトホール５７は、信号
読み出し用トランジスタのソース領域と接続するため
に、コンタクトホール上部（約５０〜１００Å程度）の
側壁においてサイドウォールスペーサーが無くなるよう
にオーバーエッチを行う。次に、コンタクトホール５７
内にのみコンタクト配線を形成する。その方法は、Ｎ型
不純物を含んだポリシリコンをＣＶＤ等でホールが完全
に埋め込まれる膜厚以上の膜を形成し、全面をエッチバ
ックすることにより行われる。
【００３９】次に、図４（ｂ）に示すように、基板上
に、読出しトランジスタ２０、増幅トランジスタ２１、
リセットトランジスタ２３（図示せず）、選択トランジ
スタ２２（図示せず）を公知の方法で形成する。このと
き、コンタクト配線と読出しトランジスタ２０のソース
部が接続されるように配置する。以下、図４（ｃ）及び
図１（ｂ）に示すように、実施形態１と同様にして、４
トランジスタ型ＣＭＯＳイメージセンサーを製造する。
に、読出しトランジスタ２０、増幅トランジスタ２１、
リセットトランジスタ２３（図示せず）、選択トランジ
スタ２２（図示せず）を公知の方法で形成する。このと
き、コンタクト配線と読出しトランジスタ２０のソース
部が接続されるように配置する。以下、図４（ｃ）及び
図１（ｂ）に示すように、実施形態１と同様にして、４
トランジスタ型ＣＭＯＳイメージセンサーを製造する。
【００４０】
【発明の効果】本発明によれば、一画素当たりの占有面
積を小さくでき、かつ高解像度化が図れる。また、シリ
コン基板裏面から光変換素子までには、光情報を遮る
か、または屈折させるような膜が存在せず、シリコン単
層であるため、従来のものに比べて、Ｓ／Ｎ比、光信号
の低下が改善される。また、上記の構造により、光変換
素子が、半導体基板裏面において、ほぼセルピッチ大の
大きさの受光部面積を確保できるため、従来技術のよう
な集光率を高めるためのオンチップマイクロレンズが不
要になり、コスト削減も同時に実現できる。
積を小さくでき、かつ高解像度化が図れる。また、シリ
コン基板裏面から光変換素子までには、光情報を遮る
か、または屈折させるような膜が存在せず、シリコン単
層であるため、従来のものに比べて、Ｓ／Ｎ比、光信号
の低下が改善される。また、上記の構造により、光変換
素子が、半導体基板裏面において、ほぼセルピッチ大の
大きさの受光部面積を確保できるため、従来技術のよう
な集光率を高めるためのオンチップマイクロレンズが不
要になり、コスト削減も同時に実現できる。
【図１】本発明の３トランジスタ型と４トランジスタ型
ＣＭＯＳイメージセンサーの素子断面図である。
ＣＭＯＳイメージセンサーの素子断面図である。
【図２】本発明の３トランジスタ型ＣＭＯＳイメージセ
ンサーの素子製造工程断面図である。
ンサーの素子製造工程断面図である。
【図３】本発明の３トランジスタ型ＣＭＯＳイメージセ
ンサーの素子製造工程断面図である。
ンサーの素子製造工程断面図である。
【図４】本発明の４トランジスタ型ＣＭＯＳイメージセ
ンサーの素子製造工程断面図である。
ンサーの素子製造工程断面図である。
【図５】本発明の３トランジスタ型と４トランジスタ型
ＣＭＯＳイメージセンサーの単位セルの構成を示す平面
図である。
ＣＭＯＳイメージセンサーの単位セルの構成を示す平面
図である。
【図６】本発明の３トランジスタ型ＣＭＯＳイメージセ
ンサーの回路図である。
ンサーの回路図である。
【図７】本発明の４トランジスタ型ＣＭＯＳイメージセ
ンサーの回路図である。
ンサーの回路図である。
【図８】従来のＭＯＳ型固体撮像装置の断面図及び回路
図である。
図である。
１、３１、３７ シリコン基板（シリコン単結晶基板） ２ Ｐウエル ３、１１、１９ フォトダイオード ４ 熱酸化膜 ５ Ｐ型拡散層 ６、７、８、３９ 絶縁膜 １２、２３ リセットトランジスタ １３、２１ 増幅トランジスタ １４、２２ 選択トランジスタ １５ 信号線 １６、２５ アドレス線 １７、２６ リセット線 １８、２７、４６、６４ ドレイン線 ２０ 読み出しトランジスタ ５５、６５ 水平信号線 ２８、２９ Ｎ型不純物層 ３０ Ｐ型不純物層 ３２ Ｐ型不純物領域 ３３ Ａｌ層 ３４、３６ ＳｉＯ2層 ３５ Ａｌの単層膜 ３８ 素子分離 ４０、４４、５７ コンタクトホール ４１ コンタクト配線 ４２ 配線 ４３ 酸化膜 ４５ 金属配線 ４７ フォトゲート線 ４８ 垂直信号線 ４９、５０ スイッチ ５１、５２ 蓄積容量 ５４ リセットゲート線 ５６ サイドウォールスペーサー ５７ 出力アンプ ５８ 帰還抵抗 ５９ 出力端子 ６０ ＭＯＳトランジスタスイッチ ６１ 画素アンプＭＯＳトランジスタ ６２ リセットＭＯＳトランジスタスイッチ ６３ ドレイン
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4M118 AA01 AA05 AB01 BA14 BA18 CA03 CA04 CA08 CB01 CB02 FB03 FB08 FB24 FB26 FB27 GA02 GB02 GB05 GB06 GB11 HA40 5C024 AX01 CX41 CY47 5F049 MA02 NA04 NA08 NA19 NB03 NB05 RA08 SS03
Claims (7)
- 【請求項１】 第１半導体基板上に、光情報を取り込み
信号電荷に変換する光変換素子、金属体、第２半導体基
板及び光変換素子に蓄積した信号電荷を読み出すための
半導体素子がこの順で積層されてなり、第２半導体基板
に、第１半導体基板と第２半導体基板とを電気的に接続
するコンタクトが形成されてなることを特徴とする固体
撮像装置。 - 【請求項２】 金属体がアルミニウムである請求項１に
記載の固体撮像装置。 - 【請求項３】 光変換素子に蓄積した信号電荷を読み出
すための半導体素子が、３トランジスタ型又は４トラン
ジスタ型である請求項１又は２に記載の固体撮像装置。 - 【請求項４】 光変換素子が、光変換素子に動作電圧を
印加したときに生じる空乏の深さに１０００Åを加えた
厚さ以下の膜厚を有するＮ型層を構成してなる請求項１
〜３のいずれかに記載の固体撮像装置。 - 【請求項５】 第１半導体基板の表面に光情報を取り込
み信号電荷に変換する光変換素子を形成する工程と、 光変換素子上に、酸化膜および第１金属体をこの順で積
層形成する工程と、 第２半導体基板上に、酸化膜および第２金属体をこの順
で積層形成する工程と、 第１金属体と第２金属体を融着して、第１半導体基板と
第２半導体基板とを貼り合わせる工程と、 第２半導体基板に、第１半導体基板と第２半導体基板を
電気的に接続するコンタクトを形成する工程と、 第２半導体基板の第２金属体と対向する表面に光変換素
子に蓄積した信号電荷を読み出すための半導体素子を形
成する工程と、 第１半導体基板を所望の厚みに研磨する工程とを含むこ
とを特徴とする固体撮像装置の製造方法。 - 【請求項６】 第１金属体及び第２金属体としてアルミ
ニウムを用いる請求項５に記載の固体撮像装置の製造方
法。 - 【請求項７】 光変換素子に蓄積した信号電荷を読み出
すための半導体素子として３トランジスタ型又は４トラ
ンジスタ型を用いる請求項５又は６に記載の固体撮像装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001120020A JP3719947B2 (ja) | 2001-04-18 | 2001-04-18 | 固体撮像装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001120020A JP3719947B2 (ja) | 2001-04-18 | 2001-04-18 | 固体撮像装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002314061A true JP2002314061A (ja) | 2002-10-25 |
| JP3719947B2 JP3719947B2 (ja) | 2005-11-24 |
Family
ID=18970138
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001120020A Expired - Fee Related JP3719947B2 (ja) | 2001-04-18 | 2001-04-18 | 固体撮像装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3719947B2 (ja) |
Cited By (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005340811A (ja) * | 2004-05-21 | 2005-12-08 | Agilent Technol Inc | 光フィルタリングイメージセンサ |
| JP2006049338A (ja) * | 2004-07-30 | 2006-02-16 | Sony Corp | 固体撮像装置 |
| JP2006509358A (ja) * | 2002-12-09 | 2006-03-16 | クォンタム セミコンダクター リミテッド ライアビリティ カンパニー | Ｃｍｏｓ画像センサー |
| JP2006148076A (ja) * | 2004-11-19 | 2006-06-08 | Sharp Corp | シリコンウェハに結合することによる薄膜ゲルマニウムの赤外線センサの製造 |
| JP2006173351A (ja) * | 2004-12-15 | 2006-06-29 | Sony Corp | 裏面入射型固体撮像装置及びその製造方法 |
| JP2007524251A (ja) * | 2004-02-25 | 2007-08-23 | エス オー イ テク シリコン オン インシュレータ テクノロジース | 光検出装置 |
| JP2007221134A (ja) * | 2006-02-17 | 2007-08-30 | Internatl Business Mach Corp <Ibm> | 背面照射を用いる光センサおよびピクセル・アレイ、ならびに光センサを形成する方法 |
| WO2008065952A1 (fr) * | 2006-11-30 | 2008-06-05 | Sharp Kabushiki Kaisha | Dispositif d'imagerie semi-conducteur, son procédé de fabrication, et dispositif d'informations électroniques |
| JP2008543096A (ja) * | 2005-06-07 | 2008-11-27 | オーストリアマイクロシステムズ アクチエンゲゼルシャフト | 半導体回路が集積されたフォトダイオードおよび製造方法 |
| JP2009065161A (ja) * | 2007-09-07 | 2009-03-26 | Dongbu Hitek Co Ltd | イメージセンサ及びその製造方法 |
| JP2009065160A (ja) * | 2007-09-06 | 2009-03-26 | Dongbu Hitek Co Ltd | イメージセンサ及びその製造方法 |
| JP2009117802A (ja) * | 2007-09-07 | 2009-05-28 | Dongbu Hitek Co Ltd | イメージセンサー及びその製造方法 |
| JP2009158929A (ja) * | 2007-12-27 | 2009-07-16 | Dongbu Hitek Co Ltd | イメージセンサ及びその製造方法 |
| JP2010219339A (ja) * | 2009-03-17 | 2010-09-30 | Sony Corp | 固体撮像装置、固体撮像装置の製造方法、固体撮像装置の駆動方法、及び電子機器 |
| JP2011049445A (ja) * | 2009-08-28 | 2011-03-10 | Sony Corp | 固体撮像装置とその製造方法、及び電子機器 |
| JP2011139069A (ja) * | 2009-12-30 | 2011-07-14 | Commissariat A L'energie Atomique & Aux Energies Alternatives | 集積ダイアモンド変換画素化撮像装置及びその製造方法 |
| JP2012079982A (ja) * | 2010-10-04 | 2012-04-19 | Canon Inc | 固体撮像素子およびその製造方法 |
| WO2015004867A1 (ja) * | 2013-07-12 | 2015-01-15 | シャープ株式会社 | 放射線検出用半導体装置 |
| WO2015016140A1 (ja) * | 2013-08-02 | 2015-02-05 | ソニー株式会社 | 撮像素子、電子機器、および撮像素子の製造方法 |
| WO2015015700A1 (ja) * | 2013-08-02 | 2015-02-05 | シャープ株式会社 | 放射線検出用半導体装置 |
| WO2015029798A1 (ja) * | 2013-08-28 | 2015-03-05 | ソニー株式会社 | 固体撮像装置および製造方法、並びに、電子機器 |
| JP2015162679A (ja) * | 2014-02-27 | 2015-09-07 | 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． | 負の電荷物質を含むトレンチを有するイメージセンサー及びその製造方法 |
| WO2015174296A1 (ja) * | 2014-05-16 | 2015-11-19 | ソニー株式会社 | 固体撮像素子および固体撮像素子の製造方法、並びに電子機器 |
| JP2020031220A (ja) * | 2014-03-13 | 2020-02-27 | 株式会社半導体エネルギー研究所 | 撮像装置 |
-
2001
- 2001-04-18 JP JP2001120020A patent/JP3719947B2/ja not_active Expired - Fee Related
Cited By (42)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006509358A (ja) * | 2002-12-09 | 2006-03-16 | クォンタム セミコンダクター リミテッド ライアビリティ カンパニー | Ｃｍｏｓ画像センサー |
| JP4723860B2 (ja) * | 2002-12-09 | 2011-07-13 | クォンタム セミコンダクター リミテッド ライアビリティ カンパニー | Ｃｍｏｓ画像センサー |
| JP2007524251A (ja) * | 2004-02-25 | 2007-08-23 | エス オー イ テク シリコン オン インシュレータ テクノロジース | 光検出装置 |
| JP2005340811A (ja) * | 2004-05-21 | 2005-12-08 | Agilent Technol Inc | 光フィルタリングイメージセンサ |
| JP2006049338A (ja) * | 2004-07-30 | 2006-02-16 | Sony Corp | 固体撮像装置 |
| JP2006148076A (ja) * | 2004-11-19 | 2006-06-08 | Sharp Corp | シリコンウェハに結合することによる薄膜ゲルマニウムの赤外線センサの製造 |
| US8597972B2 (en) | 2004-12-15 | 2013-12-03 | Sony Corporation | Back-illuminated type solid-state imaging device |
| US8030720B2 (en) | 2004-12-15 | 2011-10-04 | Sony Corporation | Back-illuminated type solid-state imaging device |
| US8198695B2 (en) | 2004-12-15 | 2012-06-12 | Sony Corporation | Back-illuminated type solid-state imaging device |
| US7795676B2 (en) | 2004-12-15 | 2010-09-14 | Sony Corporation | Back-illuminated type solid-state imaging device |
| US8198694B2 (en) | 2004-12-15 | 2012-06-12 | Sony Corporation | Back-illuminated type solid-state imaging device |
| US8188522B2 (en) | 2004-12-15 | 2012-05-29 | Sony Corporation | Back-illuminated type solid-state imaging device |
| JP2006173351A (ja) * | 2004-12-15 | 2006-06-29 | Sony Corp | 裏面入射型固体撮像装置及びその製造方法 |
| JP2008543096A (ja) * | 2005-06-07 | 2008-11-27 | オーストリアマイクロシステムズ アクチエンゲゼルシャフト | 半導体回路が集積されたフォトダイオードおよび製造方法 |
| US8110886B2 (en) | 2005-06-07 | 2012-02-07 | Austriamicrosystems Ag | Photodiode with integrated semiconductor circuit and method for the production thereof |
| JP2007221134A (ja) * | 2006-02-17 | 2007-08-30 | Internatl Business Mach Corp <Ibm> | 背面照射を用いる光センサおよびピクセル・アレイ、ならびに光センサを形成する方法 |
| WO2008065952A1 (fr) * | 2006-11-30 | 2008-06-05 | Sharp Kabushiki Kaisha | Dispositif d'imagerie semi-conducteur, son procédé de fabrication, et dispositif d'informations électroniques |
| JP2008140942A (ja) * | 2006-11-30 | 2008-06-19 | Sharp Corp | 固体撮像装置およびその製造方法、電子情報機器 |
| JP2009065160A (ja) * | 2007-09-06 | 2009-03-26 | Dongbu Hitek Co Ltd | イメージセンサ及びその製造方法 |
| JP2009065161A (ja) * | 2007-09-07 | 2009-03-26 | Dongbu Hitek Co Ltd | イメージセンサ及びその製造方法 |
| JP2009117802A (ja) * | 2007-09-07 | 2009-05-28 | Dongbu Hitek Co Ltd | イメージセンサー及びその製造方法 |
| JP2009158929A (ja) * | 2007-12-27 | 2009-07-16 | Dongbu Hitek Co Ltd | イメージセンサ及びその製造方法 |
| JP2010219339A (ja) * | 2009-03-17 | 2010-09-30 | Sony Corp | 固体撮像装置、固体撮像装置の製造方法、固体撮像装置の駆動方法、及び電子機器 |
| US8792034B2 (en) | 2009-03-17 | 2014-07-29 | Sony Corporation | Solid-state imaging device with charge transfer transistor on different substrates |
| JP2011049445A (ja) * | 2009-08-28 | 2011-03-10 | Sony Corp | 固体撮像装置とその製造方法、及び電子機器 |
| US8878121B2 (en) | 2009-08-28 | 2014-11-04 | Sony Corporation | Solid-state imaging device with overflow drain region and contract thereto in different stacked substrates |
| JP2011139069A (ja) * | 2009-12-30 | 2011-07-14 | Commissariat A L'energie Atomique & Aux Energies Alternatives | 集積ダイアモンド変換画素化撮像装置及びその製造方法 |
| JP2012079982A (ja) * | 2010-10-04 | 2012-04-19 | Canon Inc | 固体撮像素子およびその製造方法 |
| WO2015004867A1 (ja) * | 2013-07-12 | 2015-01-15 | シャープ株式会社 | 放射線検出用半導体装置 |
| WO2015015700A1 (ja) * | 2013-08-02 | 2015-02-05 | シャープ株式会社 | 放射線検出用半導体装置 |
| WO2015016140A1 (ja) * | 2013-08-02 | 2015-02-05 | ソニー株式会社 | 撮像素子、電子機器、および撮像素子の製造方法 |
| JP5923668B2 (ja) * | 2013-08-02 | 2016-05-24 | シャープ株式会社 | 放射線検出用半導体装置 |
| US9461080B2 (en) | 2013-08-02 | 2016-10-04 | Sharp Kabushiki Kaisha | Semiconductor device for radiation detection |
| JPWO2015015700A1 (ja) * | 2013-08-02 | 2017-03-02 | シャープ株式会社 | 放射線検出用半導体装置 |
| WO2015029798A1 (ja) * | 2013-08-28 | 2015-03-05 | ソニー株式会社 | 固体撮像装置および製造方法、並びに、電子機器 |
| JP2015046477A (ja) * | 2013-08-28 | 2015-03-12 | ソニー株式会社 | 固体撮像装置および製造方法、並びに、電子機器 |
| US9564465B2 (en) | 2013-08-28 | 2017-02-07 | Sony Semiconductor Solutions Corporation | Solid-state imaging apparatus, manufacturing method therefor, and electronic apparatus |
| JP2015162679A (ja) * | 2014-02-27 | 2015-09-07 | 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． | 負の電荷物質を含むトレンチを有するイメージセンサー及びその製造方法 |
| JP2020031220A (ja) * | 2014-03-13 | 2020-02-27 | 株式会社半導体エネルギー研究所 | 撮像装置 |
| WO2015174296A1 (ja) * | 2014-05-16 | 2015-11-19 | ソニー株式会社 | 固体撮像素子および固体撮像素子の製造方法、並びに電子機器 |
| JP2015233122A (ja) * | 2014-05-16 | 2015-12-24 | ソニー株式会社 | 固体撮像素子および固体撮像素子の製造方法、並びに電子機器 |
| US9887219B2 (en) | 2014-05-16 | 2018-02-06 | Sony Semiconductor Solutions Corporation | Solid-state imaging device, manufacturing method of solid-state imaging device, and electronic device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3719947B2 (ja) | 2005-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3719947B2 (ja) | 固体撮像装置及びその製造方法 | |
| US8183603B2 (en) | Solid-state imaging device for inhibiting dark current | |
| US7642497B2 (en) | CMOS pixel and imaging device supporting automatic light control (ALC) and correlated double sampling (CDS) | |
| US8878121B2 (en) | Solid-state imaging device with overflow drain region and contract thereto in different stacked substrates | |
| US6414342B1 (en) | Photogate with improved short wavelength response for a CMOS imager | |
| US9455293B2 (en) | X-Y address type solid state image pickup device and method of producing the same | |
| US7791158B2 (en) | CMOS image sensor including an interlayer insulating layer and method of manufacturing the same | |
| US6967121B2 (en) | Buried channel CMOS imager and method of forming same | |
| US9373657B2 (en) | System and method for fabricating a 3D image sensor structure | |
| US7821046B2 (en) | Methods, structures and sytems for an image sensor device for improving quantum efficiency of red pixels | |
| US20070108476A1 (en) | Imager with reflector mirrors | |
| US20050164421A1 (en) | Pixel design to maximize photodiode capacitance and method of forming same | |
| US20090017573A1 (en) | Image sensor with improved dynamic range and method of formation | |
| JP2000012822A (ja) | 固体撮像装置およびその製造方法 | |
| JP4304927B2 (ja) | 固体撮像素子及びその製造方法 | |
| JP2797984B2 (ja) | 固体撮像素子およびその製造方法 | |
| US20020163020A1 (en) | Retrograde well structure for a CMOS imager | |
| JP2000012823A (ja) | 固体撮像装置およびその製造方法 | |
| US8049288B2 (en) | Image sensor and method for manufacturing the same | |
| US20100091155A1 (en) | Image Sensor and Method for Manufacturing the Same | |
| US20240145514A1 (en) | Image sensor | |
| KR20070071053A (ko) | 씨모스 이미지 센서 및 그 제조 방법 | |
| JP3296352B2 (ja) | 光電変換装置、固体撮像装置およびその製造方法 | |
| US20100110247A1 (en) | Image sensor and method for manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040625 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041019 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041206 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050830 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050906 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080916 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090916 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090916 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100916 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110916 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |