JP2011139069A - 集積ダイアモンド変換画素化撮像装置及びその製造方法 - Google Patents

Abstract

【課題】画素化された撮像装置を提供する。
【解決手段】数個の画素を含む撮像装置であって、各々の画素は少なくとも、
−第１の電極（１２２）及び第２電極（１０２）の間に配置され、及び光子及び／または高エネルギー粒子放射の電気信号への変換を達成することができるダイアモンド層（１０４）の一部と、
−前記電気信号を増幅及び／または読出すための電子回路（１１０）であって、少なくとも前記第１の電極に電気接続され、及び前記ダイアモンド層及び該ダイアモンド層と前記電子回路との間に位置された誘電層（１０６）を含むＳＯＤ型基板の表面層を形成し、おおよそ１μｍに等しいかそれより薄い厚さを有している半導体材料層（１０８）の一部で作られた電子回路と、
を含んでいる。
【選択図】図２Ｈ

Description

本発明は、光子及び／または高エネルギー粒子の放射、例えば、高エネルギーＸ、ＵＶ、及びガンマ光子の放射、及び／または高エネルギーアルファ粒子または中性子放射を検出または測定するための装置の範囲に入る。

本発明は、原子力発電、医用画像、セキュリティ画像、さらには空間画像のような様々な技術分野に応用を有している。

ダイアモンドは、光子及び／または高エネルギー粒子の放射を検出することのできる材料として知られている材料である。このように、いくつかの光子及び／または高エネルギー粒子の放射の検出装置は、そのような検出を達成するための変換材料としてダイアモンドを利用している。受け取られた光子及び／または高エネルギー粒子は、重要な信号を形成し、前記ダイアモンドの結晶格子構造と相互に作用し、１３ｅＶの相互作用により特徴的なエネルギーを有して電子−正孔対を生成する。

生成された電気キャリアは、そのとき、前記検出装置内の金属電極で収集され、光子及び／または高エネルギー粒子放射の代表となる電気的信号を電極間に生成する。

前記電極の構造に依存して、前記電極の間で測定された電気信号から、重要な信号の実体（光子または粒子）のエネルギー、受け取られた放射の強度を推定することが可能であり、及び、前記検出器がダイアモンドで形成された数個の画素を備えていることを意味している画素化検出器である場合、前記重要な信号の空間変調、この場合、問題になっている前記画素に対する前記重要な信号の画像を形成する各々の画素の前記電極の間で測定された前記電気信号を推定することができる。

画素化検出器の製造にはいくつかの制限が考慮されている。
−各々の画素が出力と関連しなければならない（各々の画素が電気信号を発する）場合、各々の画素からの信号を再生させるために必要とされる接続に関連して、過密の問題が併発する。
−検出器の解像度を増大させるために、電極の大きさは減少されなければならず、及びノイズに対する許容できる信号の比は、維持されなければならない。しかしながら、これらの二つのパラメータは互いに相反している。
−大きな検出器に対して（例えば、およそ１ｍｍ^２超）、例えば、ＣＶＤ（化学気相堆積）型の人工ダイヤを用いる必要がある。現在、人口ダイヤは、ダイアモンド以外の材料よりなる基板を意味しているヘテロ構造上に一般的に形成され、これは、前記ダイアモンドを形成するために利用される成長工程を考慮すると、前記ダイアモンドが材料の厚さの方向に粒子の成長を有する（カラムタイプのダイアモンド層を形成している）粒子構造を有していることを示している。図１は、基板１２上に形成された、この性質の多結晶ＣＶＤダイアモンド層を示している。この図１に見られるように、前記ダイアモンド層は多数の粒子１４より形成されており、各々は、平面（Ｘ，Ｙ）で前記粒子の残りの部分より小さな寸法のベース（前記基板１２の側面上に位置した部分）を備えている。前記粒子の形状は、だいたい錐体に等しくなることができる。現在、前記ダイアモンドの成長の開始で形成される前記ダイアモンド層１０の部分、つまり前記基板１２に対して位置していることを意味する前記粒子１４のベースは、一般的に、電気的に欠陥があり、及びダイアモンド層１０から形成された撮像装置に固有のノイズを寄与している。

非特許文献１は、数個の（各画素に一つの）前面電極と前記画素の全てに共通の後面電極との間に位置したＣＶＤダイアモンド層を備えている。前記前面電極は、溶接材料のボールを用いて（「バンピングで」）、電気的な読出し回路に接続され、前記前面電極に送られる電気信号の読出しを許す。

しかしながら、この特徴の装置は、いくつかの欠点を有している。
−前記電極の最小の大きさは、前記マイクロボールの大きさに制限されるが、これは大きい（例えば、おおよそ１２５μｍ）
−前記マイクロボールは前記装置内に余分の厚さを生み出す
−異なる電極、すなわち異なる画素から受ける電気応答の均一性は、前記マイクロボールに引き起こされうる電気的変化に起因して、保証されていない
−含まれる時間とコストを考慮すると、これらのマイクロボールの性能は良好でない
−電気読出し回路上の前記ダイアモンド層の移動は、薄いこの層の操作の段階を含んでおり、これは前記ダイアモンドの劣化の原因となり得る。

Ｒ．Ｓｔｏｎｅ ｅｔ ａｌ．，"ＣＶＤ Ｄｉａｍｏｎｄ Ｐｉｘｅｌ Ｄｅｖｅｌｏｐｍｅｎｔ"，ＩＥＥＥ ＴＲＡＮＳＡＣＴＩＯＮＳ ＯＮ ＮＵＣＬＥＡＲ ＳＣＩＥＮＣＥ， ＶＯＬ．４９，ＮＯ．Ｊｕｎｅ ３，２００２

本発明の一つの目的は、光子及び／または高エネルギー粒子放射を検出及び／または測定でき、画素化された撮像装置に関連した制限を考慮すると同時に、従来技術と同一の欠点を有しておらず、特に、電子回路で測定及び／または検出される放射の変換のために利用されるダイアモンドに基づく検出構造を取り付けるための、マイクロボールの利用に関連する同様の問題を有していない画素化された撮像装置を提供することである。

このために、本発明は数個の画素を備えている撮像装置であって、各々の画素は少なくとも、
−第１の電極と第２の電極との間に配置され、光子及び／または高エネルギー粒子放射を電気信号に変換できるダイアモンド層の一部と、
−前記電気信号の増幅及び／または読出しのための電子回路であって、少なくとも前記第１の電極に電気接続され、及び同様に前記ダイアモンド層を含んでいるＳＯＤ（ダイアモンド上の半導体）型基板の表面層を形成する半導体材料層の一部で作られた電子回路と、
を備えている。

本発明による撮像装置は、このようにして、単一のブロックを形成している二つの層と共に半導体層に物理的に接続されたダイアモンドを利用している。

前記ＳＯＤ基板ダイアモンド層は、重要な信号（光子及び／または高エネルギー粒子）を電気信号に変換する変換器として作用し、及び前記半導体層は、前記ダイアモンド層からくる電気信号の増幅及び／または読出しとして作用する電子回路の作成を許している。

前記電子回路により生じられた電気信号の特徴は、前記ダイアモンド層により遮断された放射の特徴と関係があってもよい。

本発明による装置において、前記ダイアモンド層は、遮蔽の役割を果たし、及び光子及び／または高エネルギー粒子線が前記電子回路を損傷することを避ける。例えば、前記装置がα粒子放射を妨害するとき、前記ダイアモンド層はおおよそ１５μｍに等しいかそれより大きな厚さを有しており、それによって前記電子回路を保護している。

さらに、シリコンのような半導体と違って、ダイアモンドは低い原子数を有しており、前記ダイアモンドと高エネルギーＵＶ放射及び弱Ｘ線との弱い相互作用を導く。

ダイアモンドは、高エネルギー放射と比較して可視光に対する低い応答を有しており（「ソーラーブラインド」）、例えば空間画像間の寄生現象を補正するために、本発明の撮像装置で生成された画像を再加工する必要はない。

そのような装置は同様に、放射線治療（光子Ｘ線）の応用におけるようなリアルタイムで、前記装置を通るある放射の特性を監視するために利用されうる。この性質の応用のために、前記装置は、前記装置の全ての部分が弱く吸収体となるように構成されうる。この場合、傍受される光子のエネルギーにより定義されるダイアモンドの吸収長の厚さに等しいかそれより薄いダイアモンド層を有して前記装置を形成し、例えば（半透明からＸ線の材料である）アルミニウムで構成された装置の金属相互接続を形成するように選択することができる。

この装置は同様に、特に調査される物体を照射するために中性子源が利用される中性子検出の応用（例えば、トラックトレイラー）において、α粒子を検出するために利用されうる。この場合、スクリーンが調査を受ける物体の後に配置される。スクリーン上で受け取られた信号を特性が未知である開始信号と関連付けるために、中性子発生の工程からアルファ型粒子を利用することができる。

実際、各々の中性子は、完全に反対のモーメントを有してアルファ粒子と関連している（反対方向への伝播）。前記中性子信号と（飛行時間で測定された）前記アルファ粒子に関連した信号との相関は、調査物体の初期構成の再構成を可能にする。前記ダイアモンド層のこの厚さは、この場合、おおよそ１０μｍである。

この撮像装置は、好ましくはエネルギー中性子検出器として利用されてもよく、前記ダイアモンドは、このタイプの放射に対して、シリコンまたは高い原子数を有する化合物よりも良好な抵抗を有している。

前記ＳＯＤ型基板は同様に、前記ダイアモンド層と前記電子回路との間に誘電層を有しうる。そのような誘電層は、ダイアモンドと前記電子回路の半導体との間の電気的絶縁性を保証すると同時に、前記電子回路の製造の間に利用される高温の酸素流から前記ダイアモンドを保護する。この電気的絶縁は、前記装置に印加された重要な電圧の操作を可能にし、及びこれらの電圧に起因する操作の問題を避ける。

前記半導体材料層は、おおよそ１μｍに等しいかそれより薄い厚さを有しうる。そのような厚さは、半導体と受け取られる放射との間の相互作用を制限することができ、前記電子回路の起こり得る劣化及び電極端子での誤った電気信号の出現を低減させることができる。この薄層は同様に、より高い電極の形成を容易にさせ、前記電気信号の収集を最小化させうる。前記電子回路は同様に、一つ以上のＰＤ−ＳＯＩまたはＦＤ−ＳＯＩ型トランジスタを有しうる。

例えば、おおよそ１μｍ厚さに等しいかそれより薄いような、非常に薄い半導体材料層の利用は、光子及び／または高エネルギー粒子放射に対して抵抗性があり、低消費のＣＭＯＳトランジスタのような装置を備えている電子回路の作成を許す。実際、前記半導体層の厚さを最小化することにより、前記半導体の傍受される放射との相互作用を制限し、このようにして、前記電子回路の結果として生じる劣化の危険性、及び前記装置の電極端子に誤った電気信号の出現を低減させる。

前記第１の電極及び前記電子回路は、前記ダイアモンド層の第１の面上に並んで配置されうる。「並ぶこと」により、前記ダイアモンド層の前記第１の面を通る平面における前記第１の電極の領域の突出は、同一の平面上における前記電子回路の領域の突出と重複しない。言い換えると、前記第１の電極と前記電子回路は互いに積層されていない。

この場合、前記第１の電極は少なくとも一つの誘電材料により部分的に被覆されている側壁を有しているが、これは前記ダイアモンド層の前記第１の面に対して位置する前記第１の電極の下部壁に実質的に垂直でありうる。

この誘電材料は、このようにして、前記電子回路が作られ、及び前記電極が隣に位置している前記半導体材料から前記電極の導電材料を絶縁させうる。

前記撮像装置は同様に、前記ダイアモンド層の第１の面とは反対の第２の面の前面に配置され、おおよそ３８０ｎｍと７８０ｎｍの間を備えた波長の放射を吸収することの出来るフィルタリング手段を有しうる。このフィルタリングは、このようにして、前記電子回路を可視範囲の光子放射から保護を許し、及びこのようにして、これらの線を前記電子回路における異常の原因から防ぐ。

一つの変形において、前記第１の電極は前記ダイアモンド層に対して、前記電子回路と前記ダイアモンド層との間に配置されてもよい。

このようにして、この構成において、前記撮像装置の前記第１の電極は、前記電子回路の下に位置され、これは前記装置設計において空間を節約させる。

前記ダイアモンド層は、その第１の面上に核生成部分を有してもよく、前記ダイアモンド層の前記核生成部分内に形成されたリセス内に部分的に位置されることのできる第１の電極を有する。この構成は、前記第１の電極が前記ダイアモンド層の核生成部分と接触することを避け、前記ダイアモンドと前記第１の電極との間の電気接触の均一性を向上させる。

一つの変形において、前記ダイアモンド層は、前記第１の電極が配置されている反対面上に位置した核生成部分を有していてもよい。この変形は、前記ダイアモンド層の核生成部分に対して、前記第１の電極が位置される反対側上にあることを許す。

前記装置は同様に、少なくとも前記電子回路を被覆する少なくとも一つのパッシベイション層を有していてもよく、これは少なくとも前記パッシベイション層を通って作られたビアを通して、及び前記パッシベイション層上に位置する電気相互接続層の少なくとも一部を用いて、前記第１の電極に電気接続され、及び前記電気相互接続層の前記部分は前記電子回路及び前記第１の電極に電気接続させる。「ビアを通して」との用語は、導電材料で満たされた相互接続ホールを意味している。

本発明は同様に、数個の画素を備えた撮像装置を製造する方法に関係しており、各々の画素は少なくとも、
−ダイアモンド層もまた含んでいるＳＯＤ型基板の表面層を形成している半導体材料層の一部において、電気信号の増幅及び／または読出しのための電子回路を形成する段階と、
−第１の電極を形成する段階であって、前記ダイアモンド層の一部が前記第１の電極と第２の電極との間に位置されるように、及び光子及び／または粒子放射を前記電気信号に変換させることができるようにする段階と、
−少なくとも前記第１の電極と前記電子回路との間に電気接続を形成する段階と、
を含んでいる。

本発明は同様に、数個の画素を含んだ撮像装置を製造する方法に関係しており、各々の画素は少なくとも、
−おおよそ１μｍに等しいかそれより薄い厚さで、及びダイアモンド層もまた含んでいるＳＯＤ型基板の表面層を形成している半導体材料層の一部において、電気信号の増幅及び／または読出しのための電子回路を形成する段階であって、前記基板は同様に、前記ダイアモンド層と前記電子回路との間に配置された誘電層を含んでいる段階と、
−第１の電極を形成する段階であって、前記ダイアモンド層の一部が前記第１の電極と第２の電極との間に配置され、及び光子及び／または粒子放射を電気信号に変換させることができるようにする段階と、
−少なくとも前記第１の電極と前記電子回路との間に電気接続を形成する段階と、
を含んでいる。

前記第１の電極を形成する段階は少なくとも、
ａ）前記電子回路と前記半導体材料層とを被覆するパッシベイション層を堆積する段階と、
ｂ）前記パッシベイション層及び前記半導体層において、及び前記電子回路に隣接して、キャビティを形成する段階と、
ｃ）少なくとも前記キャビティの壁に対して誘電層を堆積する段階と、
ｄ）前記ダイアモンド層の第１の面の部分を成長させるか、剥離させて、前記キャビティ内の下部壁を形成している誘電層の部分をエッチングする段階と、
ｅ）前記ダイアモンド層の前記第１の面に対して、前記キャビティ内に位置した導電材料の一部を形成し、前記第１の電極を形成する段階と、
を実施することにより達成されうる。

一つの変形において、前記第１の電極を形成する段階は少なくとも、
ａ）前記半導体材料層において、及び前記電子回路に隣接して、キャビティを形成する段階と、
ｂ）少なくとも前記キャビティの壁に対して誘電層を堆積する段階と、
ｃ）前記ダイアモンド層の第１の面の部分を成長させるか、剥離させて、前記キャビティ内の下部壁を形成している誘電層の部分をエッチングする段階と、
ｄ）前記ダイアモンド層の前記第１の面に対して、前記キャビティ内に位置した導電材料の一部を形成し、前記第１の電極を形成する段階と、
ｅ）前記第１の電極、前記電子回路、及び前記半導体材料層を被覆しているパッシベイション層を堆積する段階と、
を実施することにより達成されうる。

前記誘電層は、前記ダイアモンド層の前記第１の面と前記半導体層との間に位置されてもよく、エッチングの段階ｄ）またはキャビティを形成する段階ａ）は、前記キャビティの下部壁上に位置された前記誘電層の一部をエッチングする段階を備えてもよい。

前記ダイアモンド層は、前記第１の面に位置した核生成部分を含んでいてもよく、エッチングの段階ｃ）またはｄ）は前記キャビティ内に位置された前記ダイアモンド層の核生成部分をエッチングする段階を備えてもよい。

前記ＳＯＤ型基板は、前記半導体層と前記ダイアモンド層との間に配置された導電材料よりなる層を備えてもよく、前記第１の電極を形成する段階は、少なくとも前記第１の電極のパターンに一致するパターンに従って前記半導体材料層及び前記導電材料層をエッチングする段階を実施することにより達成され、前記第１の電極は、前記ダイアモンド層に対して、及び前記電子回路と前記ダイアモンド層との間に位置されることができる。

前記誘電層は前記導電材料層と前記半導体材料層との間に配置されてもよく、前記第１の電極を形成する段階の間に、前記誘電層は同様に、前記第１の電極が前記ダイアモンド層に対して、及び前記誘電層の残余部分と前記ダイアモンド層との間に位置されるような方法において、前記第１の電極のパターンに一致するパターンに従ってエッチングされてもよい。

前記形成の段階は同様に、前記第１の電極を形成する段階と前記電気接続を形成する段階との間に、少なくとも前記電子回路と前記第１の電極を被覆している平坦化層を堆積する段階の実施を含んでもよい。

前記第１の電極と前記電子回路との間の電気接続の形成は少なくとも、
ｆ）前記パッシベイション層及び／または前記第１の電極を少なくとも通って、前記第１の電極及び前記電子回路に電気接続された貫通ビアを形成する段階と、
ｇ）前記パッシベイション層上に電気相互接続層を形成する段階であって、前記電気相互接続層の少なくとも一部と前記貫通ビアが前記第１の電極を前記電子回路に電気接続させるようにする段階と、
を実施することにより達成されてもよい。

本発明は、添付の図面を参照し、純粋に例示の目的で与えられ、及び限定されない例としての構成の説明を読むことによって最も理解されるだろう。

基板上に形成された多結晶ＣＶＤダイアモンドを示している。 第１の実施形態による、本発明の目的である撮像装置の製造工程の段階を示している。 第１の実施形態による、本発明の目的である撮像装置の製造工程の段階を示している。 第１の実施形態による、本発明の目的である撮像装置の製造工程の段階を示している。 第１の実施形態による、本発明の目的である撮像装置の製造工程の段階を示している。 第１の実施形態による、本発明の目的である撮像装置の製造工程の段階を示している。 第１の実施形態による、本発明の目的である撮像装置の製造工程の段階を示している。 第１の実施形態による、本発明の目的である撮像装置の製造工程の段階を示している。 第１の実施形態による、本発明の目的である撮像装置の製造工程の段階を示している。 前記撮像装置により検出されることを目的とした光子のエネルギーに対する、本発明の目的である前記撮像装置の前記ダイアモンド層の吸収長を示している。 前記ダイアモンド層の厚さに対する、本発明の目的である撮像装置の多結晶ダイアモンド層の粒子の直径を示している。 このダイアモンドにより傍受される入射放射の波長に対する、本発明の目的である撮像装置の多結晶ＣＶＤダイアモンド層の実効量子効率を示している。 第１の実施形態の変形による、本発明の目的である撮像装置を示している。 第２の実施形態による、本発明の目的である撮像装置の製造工程の段階を示している。 第２の実施形態による、本発明の目的である撮像装置の製造工程の段階を示している。 第２の実施形態による、本発明の目的である撮像装置の製造工程の段階を示している。 第２の実施形態による、本発明の目的である撮像装置の製造工程の段階を示している。 第２の実施形態による、本発明の目的である撮像装置の製造工程の段階を示している。

以下で述べられる異なる図面において、同一の、類似の、または等価な部分は一つの図面から他への移行を容易にするために同一の参照番号を置く。

図面に示された異なる部分は、図面をより容易に読み易くするために、必ずしも等級に及び均一に示していない。

様々な実現性（変形及び実施形態）は、互いを排他するものではないと理解されるべきであり、共に結合されることができる。

第１に、図２Ａから２Ｈを参照すると、これらは第１の実施形態による放射線撮像装置１００の製造工程の段階を示している。これら図２Ａから２Ｈにおいて、前記撮像装置１００の一つの画素に対応している前記撮像装置１００の一部の製造だけが示されている。

図２Ａにおいて示されるように、前記撮像装置１００は、背面層１０２または後面層１０２、ダイアモンド層１０４、バリア層１０６、及び半導体（ここではシリコン）で構成された表面層１０８を有するシリコン・オン・ダイアモンド型を意味しているＳＯＤ型基板から作られる。

前記ダイアモンド層１０４は、前記背面層１０２と前記バリア層１０６との間に位置され、及び前記バリア層１０６は、前記ダイアモンド層１０４とシリコンからなる前記表面層１０８との間に位置される。

前記表面層１０８は、好ましくはおおよそ１μｍに等しいかそれより薄い厚さの薄膜である。前記バリア層１０６は、酸化物半導体または半導体の窒化物のような誘電材料からなり、及び例えばおおよそ１００ｎｍと１μｍの間の厚さを有している。

前記背面層１０２は、電気的な導電層で構成されうる。この場合、前記背面層１０２は、前記撮像装置１００の後面電極として直接利用されうる。

しかしながら、前記背面層１０２は同様に、前記撮像装置１００の製造の間に支持体として利用され、及び例えば半導体からなりうる。この場合、前記背面層１０２は、工程が終了次第、導電層、例えば金属層で置き換えられる。同様に、前記背面層１０２が半導体材料を構成する場合、導電性とするために、ドーピングを実施することも可能であり、そのようにして前記装置の背面電極を構成する。しかしながら、流れを阻害させないために、そしておおよそ１μｍに等しいかそれより薄い厚さを有するために、第１に背面層１０２を薄化する。

図２Ａには示されていないが、図１で示された前記ダイアモンド層１０の粒子構造と類似の粒子構造を有している前記ダイアモンド層１０４は、前記ダイアモンドの成長が引き起こされる前記基板の側面上に位置された核生成部分を有している。

この核生成部分は、前記背面層１０２の側面か、または前記バリア層１０６の側面上のどちらかに配置されうる。前記ダイアモンド層１０４が多結晶ダイアモンドである場合、非常に多くの粒子結合、グラファイト等に起因してこの核生成部分はしばしば非常に欠陥的である。

これらの粒子結合は、光子及び／または高エネルギー粒子放射が前記ダイアモンド層１０４によって受け取られるとき、生成された前記電気キャリアと前記粒子結合との間に起こる相互作用に起因して受け取られた電気信号の縮小因子となる。このようにして、図２Ａ及び２Ｈに関連して述べられた前記工程は、好ましくは、収集される前記電気信号の減少を制限するために、前記ダイアモンド層１０４が前記バリア層１０６の側部ではなく、前記背面層１０２側に配置された核生成部分を有しているＳＯＤ型基板から実装される。

前記層１０４のダイアモンドは、多結晶ＣＶＤ（化学気相堆積）型、ＨＯＤ（高配向ダイアモンド）型、または固有の単結晶型でありうる。

前記ダイアモンド層１０４の厚さは、前記撮像装置１００が検出することを目的としている放射のタイプにより選択される。実際、前記ダイアモンド層１０４の吸収長は、前記ダイアモンド内で受け取られる放射の光子エネルギーの関数である。

図３に示された曲線は、ここではＵＶ及びＸ場において受け取られた光子のエネルギーｅＶによる前記ダイアモンドの吸収長μｍに対応している。

前記ダイアモンド層１０４の厚さは、このようにして、前記撮像装置１００により検出されることを目的としている光子及び／または粒子の吸収長に等しいかそれより大きく選択されうる。しかしながら、実施を容易にするために、前記ダイアモンド層の厚さに対して、この吸収長より短くすることが可能であり、これは受け取られる放射の一部が通過することを可能にさせる。

ＳＯＤ基板のような製造の段階は、従来技術で知られており、そのために、ここでは詳しく述べられない。

各々の画素について、光子及び／または粒子放射が前記画素の前記ダイアモンド部分で受け取られるとき、画素に対して前記電極端子により受け取られる前記電気信号のための増幅器を形成している電子回路１１０を、前記半導体層１０８から形成する（図２Ｂ）。

この電子回路１１０は、例えば、ＣＣＤ（電荷結合素子）またはＣＭＯＳセンサー増幅回路に類似している。前記表面層１０８がおおよそ１μｍに等しいかそれより薄い厚さを有する薄膜である場合、前記電極回路１１０は、ＰＤ−ＳＯＩ、すなわち部分的除去−シリコンオンインシュレータ、またはＦＤ−ＳＯＩ、すなわち完全除去−シリコンオンインシュレータ型のトランジスタのような素子を有しうる。このようにして、前記表面層１０８の厚さを最小化することにより、前記表面層１０８の半導体の、前記ダイアモンド層１０４内に送られる光子及び／または高エネルギー粒子との相互作用の効果を制限し、それによって、電子回路１１０の起こりうる劣化と収集される電気信号内のエラーの発生の危険を減少させる。

前記電子回路１１０を製造するとき、例えば前記表面層１０８の半導体の酸化段階の間に、高温度の酸素が、前記表面層１０８を横切って流れる。

前記バリア層１０６の誘電体は、前記バリア層１０６がない場合、前記ダイアモンドの燃焼を引き起こし、及び前記ダイアモンド層１０４を不可逆的に損傷させてしまう酸素の流れから、前記ダイアモンド層１０４及び前記背面層１０２を保護する。

図２Ｃに見られるように、第１のパッシベイション層１１２がそれから、前記電子回路１１０、及び前記半導体表面層１０８の残余上に堆積される。第１のパッシベイション層１１２及び前記半導体表面層１０８、これらの二つの層内に前記撮像装置１００の電極の一つを格納することが意図されているキャビティ１１４を形成するために、部分エッチングが実施される。

前記キャビティ１１４の部分は、（Ｘ，Ｙ）平面において、ここでは実質的に方形を有している。このエッチングは、前記バリア層１０６の表面の除去部分１１６を許可している（図２Ｄ）。

前記キャビティ１１４内部に作られることを意図している電極の寸法に対応した前記キャビティの寸法の選択は、前記ダイアモンド層１０４の厚さに依存して作られている。実際、前記層１０４のダイアモンドは、多結晶であり、及び本来均質ではない（さまざまな粒子の大きさ）。しかしながら、前記ダイアモンドが一つの電極から他へ一貫している場合、前記撮像装置１００の画素は、同一の受け取られる放射に対して相対的に類似の応答を与えるので、前記ダイアモンドの均質な特性は、前記撮像装置１００の電極の大きさのスケールに基づき決定される。前記撮像装置１００の電極の一側の寸法Ｌ（図２Ｄにおいてしめされる（Ｘ，Ｙ）平面の寸法）は、下記式となるように選択される。ここで、Ｄ＝ダイアモンド粒子の直径である。

図４に示された直線１３０は、前記ダイアモンド層１０４の厚さ（ｎｍ）に対するダイアモンド粒子の直径（ｎｍ）の成長に対応している。この直線１３０から、前記ダイアモンド粒子の直径Ｄは、Ｄ＝Ａ＊Ｈ＋Ｂとなるように、前記ダイアモンド層１０４の厚さＨに従って、直線的に成長する。

電極の最小の大きさは、前記ダイアモンド層の厚さに実質的に等しく選択されうる。例えば、おおよそ３．５μｍに等しい厚さのダイアモンド層に対して、電極の最小の大きさＬはおおよそ３．２μｍである。しかしながら、前記電極の寸法の選択は、電極により受け取られる最小の信号強度、非常に小さな電極の製造の技術的な実行可能性などのような、他の判断も考慮に入れるべきである。このように一般的に、前記電極の寸法は、前記撮像装置１００の一つの画素に対して、おおよそ１００粒子が前記電極の下に存在し、それによって、前記撮像装置１００からの応答の均一性を最大化させるように選択されうる。

前記キャビティ１１４内に作られることを意図している前記電極を、前記表面層１０８の半導体と電気的に絶縁するために、前記第一のパッシベイション層１１２上、及び前記キャビティ１１４の壁上に誘電体層１１８を堆積させ、そのようにして、前記キャビティ１１４の側壁、及び前記キャビティの下部壁を形成するバリア層１０６の表面部分１１６を被覆する（図２Ｅ）。

図２Ｆで示されるように、それから前記キャビティ１１４の下部壁に位置する前記誘電体層１１８及び前記バリア層１０６の一部をエッチングして、前記ダイアモンド層１０４の表面の一部１２０を展開させ、前記キャビティ１１４の下部壁を形成する。前記撮像装置１００を作り出すために利用されるＳＯＤ基板が、前記バリア層１０６の側面上に配置された核生成部分を含むダイアモンド層１０４（すなわち前記キャビティ１１４の下部壁の側面に配置された核生成部分）を有するとき、前記キャビティ１１４の下部壁を形成するダイアモンド層１０４の核生成部分を除去するために前記ダイアモンド層１０４の部分エッチングをすることが可能である。

そのようにして、前記キャビティ１１４内に形成されることを意図している接触電極における核生成部分の除去は、前記ダイアモンド内で生じた電荷を収集する距離を増大させることを可能にし、そのようにして、前記撮像装置１００の電気的性能を改善する。

前記キャビティ１１４の下部壁におけるダイアモンド層の核生成部分の除去において、前記電極下での均一性を保持すると同時に光子及び／または高エネルギー粒子の所望の吸収を実施するため、及び他よりもずっといい質となるように前記ダイアモンド層の領域をレンダリングし、均一性の点からシステム応答を低下させることを防ぐために、前記ダイアモンドの残りの厚さは十分となるように保証すべきである。

次に、前記キャビティ１１４内及び前記誘電体層１１８上に炭素材料（カーバイド、グラファイト、ドープドダイアモンド）または金属材料のような導電材料を堆積する。この導電層はそれから、電極１２２を形成するために平坦化される（図２Ｇ）。この平坦化は、例えば、停止層として誘電体層１１８を用いて、前記導電層のＣＭＰ（化学機械的研磨）を実施することにより達成される。

それから、前記電子回路１１０と前記電極１２２とを電気的に接続するために、前記パッシベイション層１１２及び前記誘電体層１１８を通って、及び前記電極１２２を通って導電材料を有する貫通ビア１２３を形成する。それから、好ましくはアルミニウム及び／または他の適切な導電材料で作られ、先に作られたビア１２３を通して、前記電極１２２と前記電子回路１１０との電気接続を可能にさせる電気相互接続層１２４が前記パッシベイション層１１２上に形成される。前記電気相互接続層１２４はそれから第２のパッシベイション層１２６により被覆される（図２Ｈ）。

前記背面層１０２が導電材料で構成されるとき、例えば前記撮像装置１００の画素の全てに共通である前記撮像装置１００の後面電極を形成するために、この層は維持されることができる。他方では、前記背面層１０２が非導電材料で作られる場合、前記撮像装置１００の前記後面電極を形成する導電層によりその後置き換えられる。

この撮像装置１００において、前記電極１２２と、（図２Ｈにおいて示された例における前記背面層により形成された）前記後面電極との間に配置された層１０４におけるダイアモンドは、良好な変換器を形成し、その結果、前記ダイアモンドが光子及び／または高エネルギー粒子放射を受け取るとき、電荷を生成する。実際、シリコンに反して、前記ダイアモンドは高い割合で可視及び赤外光を拒むことができ、これは、前記撮像装置１００の前記電極の間に印加された分極電場がＥ＝２８ＫＶ／ｃｍに対して、ｎｍで表現される受け取られた放射の波長に従った、多結晶ＣＶＤダイアモンド層上の入射放射により生成された電子の数を意味している効果的な量子効率が図示された図５に示されている。

前記撮像装置１００において、分極の電界特性は、ダイアモンドの高抵抗率領域においておおよそ１Ｖ／μｍに等しい。

それ故、前記電子回路１１０が高電圧に晒されることを避けるために、電極１２２上よりもむしろ後面電極上で前記撮像装置１００を分極させる必要がある。

図２Ｈには示されていないが、前記撮像装置１００の前記電子回路１１０は、前記撮像装置１００内に内蔵された電子回路により増幅された電子回路上の様々な処理機能の応用を可能とする読出し及び処理のための他の電子回路に電気的に接続される。

このように、前記電子回路１１０は、（外部の読出し回路からの電荷を移動させる）ＣＣＤ、またはＣＭＯＳ型の電子回路の場合はマトリックス読出しのどちらかにより、前記ダイアモンド層１０４から来る信号を増幅させ、及びそれを伝送させ、そのようにして、測定における外部ノイズの発生を減少させ、及び所望の電極の大きさに対してノイズに対する信号の割合を増大させる。一つの変形において、前記撮像装置１００の電子回路１１０に対して、前記ダイアモンド層で生成された電気信号の増幅を作り出さないだけでなく、前記撮像装置１００の利用可能な空間に従っているこの信号の読出しまたは他の処理機能までも作り出さないことが可能である。

図２Ｈに示されていないが、前記撮像装置１００は、前記可視スペクトルの放射をフィルタリングし、及びそのようにして、可視光が前記ダイアモンド層１０４を横切ること、及び前記電子回路１１０と相互作用すること、及びそのようにしてそれに関して適切な機能を保護することを可能にする、前記背面層１０２の前に位置されたフィルターを含みうる。

図６は、先に述べられた前記撮像装置１００の変形による撮像装置１５０を示している。

前記撮像装置１５０の作成は、前記バリア層１０６、前記ダイアモンド層１０４、及び前記背面層１０２上に配置された前記半導体層１０８により形成された電子回路１１０を作り出すために、図２Ａ及び２Ｂに対して上で述べられた段階を最初に実施することにより達成される。

それから、前記撮像装置１５０の電極の一つを受け入れることを意図されたキャビティを形成するために層１０８及び１０６をエッチングする。前記誘電層１１８はそれから、このキャビティ内に、及び前記電子回路１１０上及び前記キャビティの側部上に位置された前記層１０８の部分上に堆積される。それから、前記キャビティ内に下部壁を形成する、前記ダイアモンド層１０４の表面の一部１２０を剥離するか、または展開させるために前記キャビティの下部に配置された前記誘電体層１１８の一部をエッチングする。

例えば導電材料を堆積し、及びそれをエッチングすることにより、電極１２２がそれから形成され、電極１２２は、前記ダイアモンド層１０４の一部１２０と接触して前記キャビティ内に配置されている。

それから、先に形成した全ての要素上にパッシベイション層１１２を堆積する。最後に、撮像装置１００と同様に、ビア１２３、電気相互接続層１２４、及び第２のパッシベイション層１２６を形成する。

撮像装置１００と比較すると、この撮像装置１５０は、製造に対して技術的に単純であるという利点を有している。

ここで、図７Ａから７Ｅを参照すると、これらは第２の実施形態による、放射線撮像装置２００の製造工程の段階を参照している。これらの図７Ａから７Ｅにおいて、前記撮像装置２００の一つの画素に対応している前記撮像装置２００の一部の製造だけが示されている。

図７Ａに示されるように、背面層１０２、ダイアモンド層１０４、バリア層１０６、及びその表面に半導体層１０８を含む、上で述べられた撮像装置１００の製造に対して利用された基板に類似するＳＯＤ型基板から撮像装置２００を製造する。

この基板の層１０２、１０４、１０６、及び１０８は、例えば、図２Ａについて上で述べられた同一の層と類似の寸法及び性質がある。しかしながら、ここで利用される前記ＳＯＤ基板は同様に、前記撮像装置２００の電子回路の製造において含まれる高温に晒されるとき悪化させない導電層２０２を含んでおり、これは、場合により、タングステン及び／または白金及び／またはチタン及び／または炭素材料、あるいはドープダイアモンド及び／または他の導電材料で作られ、及び前記ダイアモンド層と前記バリア層１０６との間に配置され、５０ｎｍと１００ｎｍの間の厚さである。さらには、前記ダイアモンド層１０４は、好ましくは前記背面層１０２の側部、またはあるいは導電層２０２の側部上のどちらかに配置される核生成部分を含んでいてもよい。

それから、前記半導体層１０８の部分において、撮像装置１００について上で述べられた電子回路１１０のような電子回路を作成し、光子及び／または粒子放射が前記撮像装置２００によって受け取られるとき、受け取られる電気信号のための増幅及び／または読出し回路を形成する。図７Ｂにおいて、電子回路２１０の二つのＣＭＯＳトランジスタ２１０ａ、２１０ｂが示されている。

前記撮像装置２００の各々の画素は、電子回路２１０に類似する少なくとも一つの電子回路を含んでいる。撮像装置１００に関しては、電子回路２１０について、ＰＤ−ＳＯＩまたはＦＤ−ＳＯＩトランジスタのような要素を含むことが、前記半導体層１０８の厚さがそれを許可する（例えば、１μｍより薄い厚さ）場合、可能である。

図７Ｃに示されるように、それから、前記撮像装置２００の画素の電極パターンと一致するパターンに従って、前記導電層２０２及び／または前記バリア層１０６をエッチングする。そのようにして、図７Ｂの例において、前記導電層２０２の残余部分２０４は、示された前記撮像装置２００の画素の電極を形成する。

このエッチングは同様に、前記電極２０４上に重ねられる前記バリア層１０６の残余部分２０６を形成する。前記電極２０４の設計は、前記撮像装置１００に関して前に述べられたものと類似の方法、特に、前記撮像装置２００が検出することを意図している粒子に従って、前記ダイアモンドの吸収長にそれ自身が応じている前記ダイアモンド層１０４の厚さに依存して、計算されうる。

図７Ｄに示されるように、第１のパッシベイション層２１２がそれから前に構成された要素の上に堆積される。

撮像装置１００に関して、それから、前記パッシベイション層２１２を通って、前記電子回路２１０と電気接続ができ、及び前記電極２０４と電気接続のできる（前記ビアが同様に前記バリア層の残余部分２０６を交差する）貫通ビア２２３を作り出し、電極２０４が電子回路２１０に電気接続でき、及びアルミニウム及び／または他の適切な導電材料で作られた電気相互接続層を作り出す。

前記電気相互接続層２２４は同様に、第２のパッシベイション層２２６により被覆されうる（図７Ｅ）。

撮像装置１００と比較して、撮像装置２００は、ここでは、前記電子回路２１０の下に配置された電極２０４を含んでいる。このように、層１０４内のダイアモンドが変換器の役割を果たすことを許す電極としての役割に加えて、電極２０４は、特に、それが金属で作られるとき、この光スペクトルは電極２０４によって吸収されうるので、可視光スペクトルから電子回路２１０ａ及び２１０ｂの保護を可能にし、それによって前記背面層１０２の側部上に、前記撮像装置２００のための追加のフィルターの必要性を避ける。電極２０４がドープ半導体から構成されるとき、この電極は、前記可視スペクトルにおける放射を吸収するために、２μｍのようなおおよそ数マイクロメートルに等しいかそれより厚い厚さを有しうる。さらに、電極２０４及び電子回路２１０のこの重ね合わせは同様に、撮像装置１００の放射における追加の空間を提供する。

撮像装置１００に関連して、上で述べた異なる変形（前記背面層１０２により形成された後面電極、または前記背面層１０２の代わりに後で転換される一つの背面電極、前記電極位置での前記信号の増幅及び／または読出しのための読出し回路）が撮像装置２００に同様に適用されうる。

１０ ダイアモンド層
１２ 基板
１４ 粒子
１００ 撮像装置
１０２ 背面層
１０４ ダイアモンド層
１０６ バリア層
１０８ 半導体層
１１０ 電子回路
１１２ パッシベイション層
１１４ キャビティ
１１６ 表面部分
１１８ 誘電体層
１２０ 表面の一部
１２２ 電極
１２３ ビア
１２４ 電気相互接続層
１３０ 直線
１５０ 撮像装置
２００ 撮像装置
２０２ 導電層
２０４ 電極
２１０ 電子回路
２１０ａ、２１０ｂ ＣＭＯＳトランジスタ
２１２ パッシベイション層
２２３ 貫通ビア
２２４ 電気相互接続層

Claims (18)

1. 数個の画素を含み、各々の画素が少なくとも、
   −第１の電極（１２２、２０４）及び第２の電極（１０２）の間に配置されたダイアモンド層１０４の一部であって、光子及び／または高エネルギー粒子放射の電気信号への変換を達成することのできる一部と、
   −前記電気信号の増幅及び／または読出しのための電子回路（１１０、２１０）であって、少なくとも前記第１の電極（１２２、２０４）に接続され、及びおおよそ１μｍに等しいかそれより薄い厚さを有し、及び同様に、前記ダイアモンド（１０４）及び該ダイアモンド層（１０４）と前記電子回路（１１０、２１０）との間に配置された誘電層（１０６、２０６）を含んでいるＳＯＤ型基板の表面層を形成している半導体材料層（１０８）の一部で作られた電子回路（１１０、２１０）と、
   を含んでいる撮像装置（１００、１５０、２００）。
2. 前記電子回路（１１０、２１０）は、一つまたはそれ以上のＰＤ−ＳＯＩまたはＦＤ−ＳＯＩ型のトランジスタ（２１０ａ、２１０ｂ）を含んでいる請求項１に記載の撮像装置（１００、１５０、２００）。
3. 前記第１の電極（１２２）及び前記電子回路（１１０）は、前記ダイアモンド層（１０４）の第１の面の位置に並んで配置されている請求項１または２に記載の撮像装置（１００、１５０、２００）。
4. 前記第１の電極（１２２）は、誘電材料（１１８）により少なくとも部分的に被覆された側壁を含んでおり、前記側壁は、前記ダイアモンド層（１０４）の第１の面に位置する前記第１の電極（１２２）の下部壁と直角にある請求項３に記載の撮像装置（１００、１５０）。
5. 前記ダイアモンド層（１０４）の第１の面と対向する第２の面の前面に配置され、おおよそ３８０と７８０ｎｍの間を備えた波長の放射を吸収することのできるフィルタリング手段を含んでいる請求項３または４に記載の撮像装置（１００、１５０）。
6. 前記第１の電極（２０４）は、前記ダイアモンド層（１０４）に対して配置されており、及び前記電子回路（２１０）と前記ダイアモンド層（１０４）との間に配置されている請求項１または２に記載の撮像装置（２００）。
7. 前記ダイアモンド層（１０４）は、前記第１の面上に位置する核生成部分を含み、前記第１の電極（１２２）が、前記ダイアモンド層（１０４）の前記核生成部分内に形成されたリセス内に部分的に配置されている請求項３ないし５のいずれか一項に記載の撮像装置（１００、１５０）。
8. 前記ダイアモンド層（１０４）は、核生成部分を含んでおり、前記第１の電極（１２２）が配置されている面に反対する一つの面上に配置されている請求項１ないし６のいずれか一項に記載の撮像装置（１００、１５０、２００）。
9. 同様に、少なくとも前記電子回路（１１０、２１０）を被覆している少なくとも一つのパッシベイション層（１１２、２１２）を含んでおり、これは前記パッシベイション層（１１２、２１２）上に配置された電気相互接続層（１２４、２２４）の少なくとも一部を通して、及び少なくとも前記パッシベイション層（１１２、２１２）を通して作られたビア（１２３、２２３）を通して、前記第１の電極（１２２、２０４）に電気的に接続されており、及び前記電気相互接続層（１２４、２２４）の前記部分を前記電子回路（１１０、２１０）に、及び前記第１の電極（１２２、２０４）に電気接続している請求項１ないし８のいずれか一項に記載の撮像装置（１００、１５０、２００）。
10. 数個の画素を含む撮像装置（１００、１５０、２００）の製造方法であって、各々の画素は、少なくとも
    −おおよそ１μｍに等しいかまたはそれより薄い厚さで、及びダイアモンド層（１０４）を含んでいるＳＯＤ型基板の表面層を形成している半導体材料層（１０８）の一部において、電気信号の増幅及び／または読出しのための電子回路（１１０、２１０）を形成する段階であって、前記基板は同様に、前記ダイアモンド層（１０４）と前記電子回路（１１０、２１０）との間に配置された誘電層（１０６、２０６）を含んでいる段階と、
    −第１の電極（１２２、２０４）を作成する段階であって、光子及び／または粒子放射を電気信号に変換することのできる前記ダイアモンド層（１０４）の一部が、前記第１の電極（１２２、２０４）と第２の電極（１０２）との間に配置されるようにする段階と、
    −少なくとも前記第１の電極（１２２、２０４）と前記電子回路（１１０、２１０）との間に電気接続（１２３、１２４、２２３、２２４）を作成する段階と、
    を含んでいる方法。
11. 前記第１の電極（１２２）の作成は、少なくとも以下の段階
    ａ）前記電子回路（１１０）及び前記半導体材料層（１０８）を被覆するパッシベイション層（１１２）を堆積する段階と、
    ｂ）前記パッシベイション（１１２）及び前記半導体層（１０８）内に、及び前記電子回路（１１０）に隣接しているキャビティ（１１４）を形成する段階と、
    ｃ）少なくとも前記キャビティ（１１４）の壁に対して誘電層（１１８）を堆積する段階と、
    ｄ）前記誘電層（１１８）の一部をエッチングする段階であって、前記キャビティ（１１４）内に下部壁を形成し、前記ダイアモンド層（１１４）の第１の面の一部（１２０）を剥離する段階と、
    ｅ）前記ダイアモンド層（１０４）の第１の面に対して、前記キャビティ（１１４）内に位置された導電材料の一部を作成し、前記第１の電極（１２２）を形成する段階と、
    を実施することによって達成される請求項１０に記載の方法。
12. 前記第１の電極（１２２）の形成は、少なくとも以下の段階
    ａ）前記半導体材料層（１０８）内に、前記電子回路（１１０）に隣接しているキャビティを形成する段階と、
    ｂ）少なくとも前記キャビティの壁に対して誘電層（１１８）を堆積する段階と、
    ｃ）前記キャビティ内に下部壁を形成するために誘電層（１１８）の一部をエッチングし、前記ダイアモンド層（１０４）の第１の面の一部（１２０）を剥離する段階と、
    ｄ）前記ダイアモンド層（１０４）の第１の面に対して、前記第１の電極（１２２）を形成するために、前記キャビティ内に位置した導電材料の一部を形成する段階と、
    ｅ）前記第１の電極（１２２）、前記電子回路（１１０）、及び前記半導体材料層（１０８）を被覆するパッシベイション層（１１２）を堆積する段階と、
    を実施することによって達成される請求項１０に記載の方法。
13. 前記誘電層（１０６）は、前記ダイアモンド層（１０４）の第１の面と前記半導体材料層（１０８）との間に配置され、エッチングの段階ｄ）または前記キャビティを形成する段階ａ）は同様に、前記キャビティ（１１４）の下部壁上で前記誘電層（１０６）の一部をエッチングする段階を含んでいる請求項１１または１２に記載の方法。
14. 前記ダイアモンド層（１０４）は、その第１の面上に位置された核生成部分を含んでおり、エッチングの段階ｃ）またはｄ）は同様に、前記キャビティ（１１４）内の前記ダイアモンド層（１０４）の核生成部分をエッチングする段階を含んでいる請求項１１ないし１３のいずれか一項に記載の方法。
15. 前記ＳＯＤ型基板は、前記半導体材料層（１０８）と前記ダイアモンド層（１０４）との間に位置された導電材料からなる層（２０２）を含んでおり、前記第１の電極（２０４）を形成する段階は、少なくとも該第１の電極（２０４）のパターンと一致するパターンに従って、前記半導体層（１０８）と前記導電層（２０２）のエッチングの実施により達成され、前記第１の電極（２０４）は、前記ダイアモンド層（１０４）に対して、及び前記電子回路（２１０）と前記ダイアモンド層（１０４）との間に配置されている請求項１０に記載の方法。
16. 前記誘電層（１０６）が、前記導電材料層（２０２）と前記半導体材料層（１０８）との間に位置され、及び前記第１の電極（２０４）の形成の間に、前記第１の電極（２０４）が前記ダイアモンド層（１０４）に対して位置され、及び前記誘電層の残余部分（２０６）と前記ダイアモンド層（１０４）との間に位置されるような方法で、前記誘電層（１０６）を同様に、前記第１の電極（２０４）のパターンと一致するパターンに従ってエッチングする請求項１５に記載の方法。
17. 前記第１の電極（２０４）を形成する段階と、前記電気接続（２２３、２２４）を形成する段階との間に、少なくとも前記電子回路（２１０）及び前記第１の電極（２０４）を被覆する平坦化層（２１２）を堆積する段階の実施を追加的に含んでいる請求項１５または１６に記載の方法。
18. 前記第１の電極（１２２、２０４）と前記電子回路（１１０、２１０）との間の電気接続（１２３、１２４、２２３、２２４）を形成する段階は、少なくとも以下の段階
    ｆ）前記パッシベイション層（１１２、２１２）及び／または前記第１の電極（１２２、２０４）を通って前記第１の電極（１２２、２０４）及び前記電子回路（１１０、２１０）に電気接続される貫通ビア（１２３、２２３）を形成する段階と、
    ｇ）前記パッシベイション層（１１２、２１２）上に電気相互接続層（１２４、２２４）を形成する段階であって、前記電気相互接続層（１２４、２２４）の少なくとも一部及び前記貫通ビア（１２３、２２３）が前記第１の電極（１２２、２０４）を前記電子回路（１１０、２１０）に電気的に接続させるようにする段階と、
    を実施することによって達成される請求項１１ないし１４、または１７に記載の方法。

Images