JPH06132184A - 埋込み絶縁層を有する接着ウェハ構造 - Google Patents
埋込み絶縁層を有する接着ウェハ構造Info
- Publication number
- JPH06132184A JPH06132184A JP5111533A JP11153393A JPH06132184A JP H06132184 A JPH06132184 A JP H06132184A JP 5111533 A JP5111533 A JP 5111533A JP 11153393 A JP11153393 A JP 11153393A JP H06132184 A JPH06132184 A JP H06132184A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- layer
- substrate
- oxide layer
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
- H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
- H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76275—Vertical isolation by bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76286—Lateral isolation by refilling of trenches with polycristalline material
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/012—Bonding, e.g. electrostatic for strain gauges
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/135—Removal of substrate
Abstract
(57)【要約】
【目的】 格子不整合欠陥をほとんど有さず、最適な熱
拡散性を有する絶縁トレンチ形成にも適したウェハ構造
体を提供すること。 【構成】 本発明の半導体デバイスを形成できるウェハ
構造は第１及び第２のウェハからなっている。第１ウェ
ハは底面に第１の薄い酸化物層を有する第１の基板から
なっている。第２ウェハは頂面に絶縁層が形成されてお
り、該絶縁層が前記第１ウェハの第１基板の熱膨張係数
と合致する熱膨張係数を有しており、さらに高い熱伝導
度を有している第２の基板からなっており、さらに絶縁
層の頂面に形成された薄い酸化物層からなっていて、第
１ウェハの第１の薄い酸化物層が第２ウェハの第２の薄
い酸化物層に接着されている。
拡散性を有する絶縁トレンチ形成にも適したウェハ構造
体を提供すること。 【構成】 本発明の半導体デバイスを形成できるウェハ
構造は第１及び第２のウェハからなっている。第１ウェ
ハは底面に第１の薄い酸化物層を有する第１の基板から
なっている。第２ウェハは頂面に絶縁層が形成されてお
り、該絶縁層が前記第１ウェハの第１基板の熱膨張係数
と合致する熱膨張係数を有しており、さらに高い熱伝導
度を有している第２の基板からなっており、さらに絶縁
層の頂面に形成された薄い酸化物層からなっていて、第
１ウェハの第１の薄い酸化物層が第２ウェハの第２の薄
い酸化物層に接着されている。
Description
【０００１】
【産業上の利用分野】本発明はウェハ構造及びこの製造
方法に関する。詳細にいえば、本発明は絶縁層を含むウ
ェハ構造に関する。
方法に関する。詳細にいえば、本発明は絶縁層を含むウ
ェハ構造に関する。
【０００２】
【従来の技術】「埋込み絶縁」層を有するウェハ構造は
ＢｉＣＭＯＳプロセスによって製造される半導体デバイ
スに特に有用である。ＢｉＣＭＯＳプロセスは集積回路
処理技術で、バイポーラ・トランジスタを相補型金属酸
化膜半導体（ＣＭＯＳ）トランジスタを含んでいる基板
ウェル内に形成できるようにするものである。ＢｉＣＭ
ＯＳ半導体デバイスの例としては、「パワー・ハングリ
ー」エミッタ結合論理（ＥＣＬ）バイポーラ回路をシリ
コン・オン・インシュレータ（ＳＯＩ）構造上に使用し
ているものがある。ＥＣＬ回路は論理素子及びバイポー
ラ・ドライバとして働く。これらのＥＣＬ回路の欠点の
１つは、これらの回路がかなりの熱を発生し、発生した
熱がトラップされ、温度を正常な作動には受け入れられ
ないところまで上昇させることである。
ＢｉＣＭＯＳプロセスによって製造される半導体デバイ
スに特に有用である。ＢｉＣＭＯＳプロセスは集積回路
処理技術で、バイポーラ・トランジスタを相補型金属酸
化膜半導体（ＣＭＯＳ）トランジスタを含んでいる基板
ウェル内に形成できるようにするものである。ＢｉＣＭ
ＯＳ半導体デバイスの例としては、「パワー・ハングリ
ー」エミッタ結合論理（ＥＣＬ）バイポーラ回路をシリ
コン・オン・インシュレータ（ＳＯＩ）構造上に使用し
ているものがある。ＥＣＬ回路は論理素子及びバイポー
ラ・ドライバとして働く。これらのＥＣＬ回路の欠点の
１つは、これらの回路がかなりの熱を発生し、発生した
熱がトラップされ、温度を正常な作動には受け入れられ
ないところまで上昇させることである。
【０００３】温度に対して敏感であることに加えて、シ
リコン・デバイスは放射線（たとえば、α線や宇宙線）
に敏感である。シリコン・デバイスの放射線感度を低下
させるためには、放射線経路に沿った放射線の衝撃によ
って発生した正孔／電子対に対してデバイスの集合容積
を下げる必要がある。集合容積はシリコン・デバイス構
造に「埋込み絶縁」層を組み込むことによって下げられ
る。
リコン・デバイスは放射線（たとえば、α線や宇宙線）
に敏感である。シリコン・デバイスの放射線感度を低下
させるためには、放射線経路に沿った放射線の衝撃によ
って発生した正孔／電子対に対してデバイスの集合容積
を下げる必要がある。集合容積はシリコン・デバイス構
造に「埋込み絶縁」層を組み込むことによって下げられ
る。
【０００４】最近、「埋込み絶縁」層を形成する技術が
大量生産の段階まで進歩した。詳細にいえば、熱成長Ｓ
ｉＯ2が埋込み絶縁層として使用されている。２枚の酸
化物成長ウェハの接着を高温（９００ないし１１００
℃）で行い、これによって２枚の酸化物層を単一の酸化
物層にすることができる。デバイスのウェハ上の過剰な
シリコンは次いで、まず研削し、次にラッピングし、最
後に化学機械的研磨して除去される。市販品としては、
埋め込まれた厚さ５０００ÅのＳｉＯ2酸化物層上の２
μｍのシリコンが、たとえば、信越半導体株式会社から
入手可能である。
大量生産の段階まで進歩した。詳細にいえば、熱成長Ｓ
ｉＯ2が埋込み絶縁層として使用されている。２枚の酸
化物成長ウェハの接着を高温（９００ないし１１００
℃）で行い、これによって２枚の酸化物層を単一の酸化
物層にすることができる。デバイスのウェハ上の過剰な
シリコンは次いで、まず研削し、次にラッピングし、最
後に化学機械的研磨して除去される。市販品としては、
埋め込まれた厚さ５０００ÅのＳｉＯ2酸化物層上の２
μｍのシリコンが、たとえば、信越半導体株式会社から
入手可能である。
【０００５】熱伝導路を設ければ、厚い熱ＳｉＯ2酸化
物（５０００Å）の埋込み絶縁層も、ＳＯＩ構造上のＥ
ＣＬ回路での熱蓄積を軽減するために使用できる。熱成
長ＳｉＯ2を使用すること自体には欠点がある。たとえ
ば、酸化物の熱抵抗は厚さの関数である。酸化物層の熱
抵抗は層を薄くすることによって最小限のものとするこ
とができるが、これは望ましくないキャパシタンス効果
の増加をもたらす。さらに、ＳｉＯ2の熱膨張係数（５
ｘ１０-7Ｃ-1）はシリコンの熱膨張係数（３２ｘ１０-7
Ｃ-1）と合っていない。
物（５０００Å）の埋込み絶縁層も、ＳＯＩ構造上のＥ
ＣＬ回路での熱蓄積を軽減するために使用できる。熱成
長ＳｉＯ2を使用すること自体には欠点がある。たとえ
ば、酸化物の熱抵抗は厚さの関数である。酸化物層の熱
抵抗は層を薄くすることによって最小限のものとするこ
とができるが、これは望ましくないキャパシタンス効果
の増加をもたらす。さらに、ＳｉＯ2の熱膨張係数（５
ｘ１０-7Ｃ-1）はシリコンの熱膨張係数（３２ｘ１０-7
Ｃ-1）と合っていない。
【０００６】デバイスを低温に維持する他の方法は、米
国特許第４９８１８１８号明細書に示されているよう
に、半導体デバイス構造内に多結晶ダイヤモンド層を組
み込むことである。該米国特許明細書においては、化学
的気相成長（ＣＶＤ）ダイヤモンド層をシリコンの単結
晶上に形成する。ダイヤモンド層の付着中に、単結晶Ｓ
ｉＣの中間層がシリコンの単結晶と多結晶ＣＶＤダイヤ
モンド層の間に形成する。次いで、シリコンをエッチン
グによって完全に除去し、多結晶ＣＶＤダイヤモンド層
で支持されたＳｉＣ層を露出させる。その後、半導体デ
バイスをＳｉＣの露出した単結晶上にエピタキシャル成
長させる。このようにして、単結晶半導体多結晶ＣＶＤ
ダイヤモンド実装デバイス構造が製造される。
国特許第４９８１８１８号明細書に示されているよう
に、半導体デバイス構造内に多結晶ダイヤモンド層を組
み込むことである。該米国特許明細書においては、化学
的気相成長（ＣＶＤ）ダイヤモンド層をシリコンの単結
晶上に形成する。ダイヤモンド層の付着中に、単結晶Ｓ
ｉＣの中間層がシリコンの単結晶と多結晶ＣＶＤダイヤ
モンド層の間に形成する。次いで、シリコンをエッチン
グによって完全に除去し、多結晶ＣＶＤダイヤモンド層
で支持されたＳｉＣ層を露出させる。その後、半導体デ
バイスをＳｉＣの露出した単結晶上にエピタキシャル成
長させる。このようにして、単結晶半導体多結晶ＣＶＤ
ダイヤモンド実装デバイス構造が製造される。
【０００７】しかしながら、上記米国特許の教示にした
がって製造されたデバイスには欠点がある。たとえば、
ＳｉＣ上にエピタキシャル成長した半導体の結晶品質に
は格子不整合などの欠陥が生じる。さらに、ＣＶＤダイ
ヤモンド層は半導体デバイスの支持基板となるものであ
り、したがって、比較的厚いＣＶＤダイヤモンド層であ
る必要がある。さらにまた、上記米国特許明細書のダイ
ヤモンド基板が露出しているので、酸素中での高温高エ
ネルギー・プロセス（酸化、プラズマ・アッシングなど
の）という以降のデバイス製造ステップが基板を腐食す
る。したがって、上記米国特許のダイヤモンド層によっ
て、絶縁トレンチ形成、フィールド絶縁、及びレジスト
剥離などのプロセスに対する処理ステップを行うのはき
わめて困難である。
がって製造されたデバイスには欠点がある。たとえば、
ＳｉＣ上にエピタキシャル成長した半導体の結晶品質に
は格子不整合などの欠陥が生じる。さらに、ＣＶＤダイ
ヤモンド層は半導体デバイスの支持基板となるものであ
り、したがって、比較的厚いＣＶＤダイヤモンド層であ
る必要がある。さらにまた、上記米国特許明細書のダイ
ヤモンド基板が露出しているので、酸素中での高温高エ
ネルギー・プロセス（酸化、プラズマ・アッシングなど
の）という以降のデバイス製造ステップが基板を腐食す
る。したがって、上記米国特許のダイヤモンド層によっ
て、絶縁トレンチ形成、フィールド絶縁、及びレジスト
剥離などのプロセスに対する処理ステップを行うのはき
わめて困難である。
【０００８】
【発明が解決しようとする課題】本発明の目的は、上述
の問題のない埋込み絶縁層を有するウェハ構造を提供す
ることである。さらに本発明の目的は、このような構造
が格子不整合欠陥をほとんど有さず、また最適な熱拡散
性を有し、さらにまた、このような構造が絶縁トレンチ
形成に適したものであるウェハ構造を提供することであ
る。
の問題のない埋込み絶縁層を有するウェハ構造を提供す
ることである。さらに本発明の目的は、このような構造
が格子不整合欠陥をほとんど有さず、また最適な熱拡散
性を有し、さらにまた、このような構造が絶縁トレンチ
形成に適したものであるウェハ構造を提供することであ
る。
【０００９】
【課題を解決するための手段】本発明によれば、後で半
導体構造が形成される、埋込み絶縁層を有するウェハ構
造は第１及び第２ウェハからなっている。第１ウェハは
底面に薄い酸化物層が形成されている第１基板からなっ
ており、第１基板は固有熱膨張係数を有している。第２
ウェハは頂面に絶縁層が形成されている第２基板からな
っており、絶縁層は第１基板の固有熱膨張係数とほぼ合
致した固有熱膨張係数を有しており、さらに高い熱伝導
性を有している。第２ウェハはさらに絶縁層の頂面に形
成された薄い酸化物層も含んでいる。第１ウェハの第１
の薄い酸化物層は、第２ウェハの第２の薄い酸化物層に
接着されている。
導体構造が形成される、埋込み絶縁層を有するウェハ構
造は第１及び第２ウェハからなっている。第１ウェハは
底面に薄い酸化物層が形成されている第１基板からなっ
ており、第１基板は固有熱膨張係数を有している。第２
ウェハは頂面に絶縁層が形成されている第２基板からな
っており、絶縁層は第１基板の固有熱膨張係数とほぼ合
致した固有熱膨張係数を有しており、さらに高い熱伝導
性を有している。第２ウェハはさらに絶縁層の頂面に形
成された薄い酸化物層も含んでいる。第１ウェハの第１
の薄い酸化物層は、第２ウェハの第２の薄い酸化物層に
接着されている。
【００１０】また、本発明によれば、後で半導体構造が
形成される、埋込み絶縁層を有するウェハ構造を作成す
る方法は、ａ）固有熱膨張係数を有する第１基板の底面
に第１の薄い酸化物層を形成し、ｂ）第２の基板の頂面
に、第１基板の固有熱膨張係数とほぼ合致した固有熱膨
張係数を有しており、さらに高い熱伝導性を有している
絶縁層を形成し、ｃ）絶縁層の頂面に第２の薄い酸化物
層を形成し、ｄ）第１の薄い酸化物層を第２の薄い酸化
物層に接着するステップからなっている。
形成される、埋込み絶縁層を有するウェハ構造を作成す
る方法は、ａ）固有熱膨張係数を有する第１基板の底面
に第１の薄い酸化物層を形成し、ｂ）第２の基板の頂面
に、第１基板の固有熱膨張係数とほぼ合致した固有熱膨
張係数を有しており、さらに高い熱伝導性を有している
絶縁層を形成し、ｃ）絶縁層の頂面に第２の薄い酸化物
層を形成し、ｄ）第１の薄い酸化物層を第２の薄い酸化
物層に接着するステップからなっている。
【００１１】
【実施例】図１を参照すると、本発明による接着ウェハ
構造１０は第１主ウェハ２０及び２次ハンドル・ウェハ
２２からなっている。主ウェハ２０は底面に酸化物層２
６ａが形成されている基板２４を含んでいる。基板２４
は１００−６５０μｍ程度の厚さを有するシリコン原基
板を含んでいることが好ましい。シリコン原基板は約３
２ｘ１０-7Ｃ-1の熱膨張係数を有している。さらに、シ
リコン原基板の不良密度はきわめて低い。基板２４をシ
リコンに関して説明したが、基板２４をゲルマニウム原
基板で構成できることを理解すべきである。
構造１０は第１主ウェハ２０及び２次ハンドル・ウェハ
２２からなっている。主ウェハ２０は底面に酸化物層２
６ａが形成されている基板２４を含んでいる。基板２４
は１００−６５０μｍ程度の厚さを有するシリコン原基
板を含んでいることが好ましい。シリコン原基板は約３
２ｘ１０-7Ｃ-1の熱膨張係数を有している。さらに、シ
リコン原基板の不良密度はきわめて低い。基板２４をシ
リコンに関して説明したが、基板２４をゲルマニウム原
基板で構成できることを理解すべきである。
【００１２】酸化物層２６ａは約１０−５００Åの範囲
の厚さを有する薄い酸化物層からなっている。酸化物層
２６ａを周知の酸化技法によって形成し、これによって
基板２４の頂面及び底面の両方を酸化することも、ある
いは一方面だけ（説明を簡単にするため、以下では底面
だけを取り上げる）を酸化することもできる。酸化物層
２６ａは厚さ２５０Åのシリコン酸化物層、たとえば、
２酸化シリコン（ＳｉＯ2）からなり、約８００℃の酸
素雰囲気中で熱成長させたものであることが好ましい。
あるいは、酸化物層２６ａは多結晶付着したＣＶＤ酸化
物または蒸着酸化物であって、基板２４上でのシリコン
の消費を排除したものであってもかまわない。
の厚さを有する薄い酸化物層からなっている。酸化物層
２６ａを周知の酸化技法によって形成し、これによって
基板２４の頂面及び底面の両方を酸化することも、ある
いは一方面だけ（説明を簡単にするため、以下では底面
だけを取り上げる）を酸化することもできる。酸化物層
２６ａは厚さ２５０Åのシリコン酸化物層、たとえば、
２酸化シリコン（ＳｉＯ2）からなり、約８００℃の酸
素雰囲気中で熱成長させたものであることが好ましい。
あるいは、酸化物層２６ａは多結晶付着したＣＶＤ酸化
物または蒸着酸化物であって、基板２４上でのシリコン
の消費を排除したものであってもかまわない。
【００１３】２次ハンドル・ウェハ２２は頂面に絶縁層
３０が形成された基板２８からなる。基板２８は１００
−６５０μｍ程度の厚さを有するシリコン原基板を含ん
でいることが好ましい。基板２８もゲルマニウム原板で
構成されていてもかまわない。基板２８の頂面には、絶
縁層３０が形成されている。絶縁層３０は０．０１ない
し１．０μｍの範囲の厚さを有するダイヤモンド絶縁層
を含むことができる。絶縁層３０は０．５μｍの厚さを
有する化学的気相成長（ＣＶＤ）ダイヤモンド層である
ことが好ましい。ＣＶＤ法は当分野で周知のものであ
り、本明細書では説明しない。基板上へのダイヤモンド
のＣＶＤ形成は比較的均一な表面をもたらす低い付着速
度をもたらす。しかしながら、ダイヤモンド層の表面は
ダイヤモンドの結晶成長による隆起を含んでいる。ダイ
ヤモンドを使用するのが有利なのは、ダイヤモンドが１
８ｘ１０-7Ｃ-1という熱膨張係数を有しており、これが
シリコンの係数（３２ｘ１０-7Ｃ-1）とほぼ合致してい
るからである。これは熱膨張係数が５ｘ１０-7Ｃ-1であ
る２酸化シリコンとは対照的なものである。さらに、Ｃ
ＶＤダイヤモンドは熱伝導度が低い（０．０１４Ｗ／ｃ
ｍ Ｋ）熱成長ＳｉＯ2よりも３桁高い熱伝導度（１８
−２０Ｗ／ｃｍ Ｋ）を有している。さらにまた、ＣＶ
Ｄダイヤモンド・フィルムは３ないし６の誘電率（プロ
セスによって異なる）、及び１ｘ１０10ないし１ｘ１０
16Ω−ｃｍの低い誘電抵抗率（プロセスによって異な
る）を有している。絶縁層３０が基板２８の頂面へのダ
イヤモンドのプラズマ・スプレイ・コーティングによっ
て形成されたダイヤモンド層で構成されていてもよいこ
とに留意すべきである。
３０が形成された基板２８からなる。基板２８は１００
−６５０μｍ程度の厚さを有するシリコン原基板を含ん
でいることが好ましい。基板２８もゲルマニウム原板で
構成されていてもかまわない。基板２８の頂面には、絶
縁層３０が形成されている。絶縁層３０は０．０１ない
し１．０μｍの範囲の厚さを有するダイヤモンド絶縁層
を含むことができる。絶縁層３０は０．５μｍの厚さを
有する化学的気相成長（ＣＶＤ）ダイヤモンド層である
ことが好ましい。ＣＶＤ法は当分野で周知のものであ
り、本明細書では説明しない。基板上へのダイヤモンド
のＣＶＤ形成は比較的均一な表面をもたらす低い付着速
度をもたらす。しかしながら、ダイヤモンド層の表面は
ダイヤモンドの結晶成長による隆起を含んでいる。ダイ
ヤモンドを使用するのが有利なのは、ダイヤモンドが１
８ｘ１０-7Ｃ-1という熱膨張係数を有しており、これが
シリコンの係数（３２ｘ１０-7Ｃ-1）とほぼ合致してい
るからである。これは熱膨張係数が５ｘ１０-7Ｃ-1であ
る２酸化シリコンとは対照的なものである。さらに、Ｃ
ＶＤダイヤモンドは熱伝導度が低い（０．０１４Ｗ／ｃ
ｍ Ｋ）熱成長ＳｉＯ2よりも３桁高い熱伝導度（１８
−２０Ｗ／ｃｍ Ｋ）を有している。さらにまた、ＣＶ
Ｄダイヤモンド・フィルムは３ないし６の誘電率（プロ
セスによって異なる）、及び１ｘ１０10ないし１ｘ１０
16Ω−ｃｍの低い誘電抵抗率（プロセスによって異な
る）を有している。絶縁層３０が基板２８の頂面へのダ
イヤモンドのプラズマ・スプレイ・コーティングによっ
て形成されたダイヤモンド層で構成されていてもよいこ
とに留意すべきである。
【００１４】さらに図１において、酸化物層２６ｂが絶
縁層３０の頂面に形成されている。酸化物層２６ｂには
２つの機能がある。第１は、酸化物層２６ｂは絶縁層３
０の頂面の粗さを解消するためのバッファ層を提供す
る。第２に、酸化物層２６ｂを酸化物層２６ａとの接着
に使用して、主ウェハ２０を２次ハンドル・ウェハ２２
に接着する。好ましい実施例において、絶縁層３０がダ
イヤモンド層を含んでいるため、酸化物層２６ｂを熱成
長させるのではなく、ダイヤモンド層上に付着させなけ
ればならない。ダイヤモンド・フィルムの熱酸化によっ
て揮発性材料が生じ、ダイヤモンド・フィルムが分解し
てしまうからである。酸化物層２６ｂを酸化物層２６ａ
と同様な材料、すなわちシリコン酸化物で構成するのが
好ましい。さらに、酸化物層２６ｂがダイヤモンド層の
頂面の粗さを解消するための０．１μｍ超の初期厚さを
有する多結晶付着ＳｉＯ2であることが好ましい。次い
で、酸化物層２６ｂを０．１μｍ未満の厚さまで、たと
えば、適当な周知の化学機械的研磨によって、平面化す
る。結果として、酸化物層２６ｂは従来技術で使用され
ている厚さが０．５μｍのＳｉＯ2の絶縁層に関して比
較的薄い（すなわち、０．１μｍ未満ないし２０％未満
の厚さ）ものとなる。
縁層３０の頂面に形成されている。酸化物層２６ｂには
２つの機能がある。第１は、酸化物層２６ｂは絶縁層３
０の頂面の粗さを解消するためのバッファ層を提供す
る。第２に、酸化物層２６ｂを酸化物層２６ａとの接着
に使用して、主ウェハ２０を２次ハンドル・ウェハ２２
に接着する。好ましい実施例において、絶縁層３０がダ
イヤモンド層を含んでいるため、酸化物層２６ｂを熱成
長させるのではなく、ダイヤモンド層上に付着させなけ
ればならない。ダイヤモンド・フィルムの熱酸化によっ
て揮発性材料が生じ、ダイヤモンド・フィルムが分解し
てしまうからである。酸化物層２６ｂを酸化物層２６ａ
と同様な材料、すなわちシリコン酸化物で構成するのが
好ましい。さらに、酸化物層２６ｂがダイヤモンド層の
頂面の粗さを解消するための０．１μｍ超の初期厚さを
有する多結晶付着ＳｉＯ2であることが好ましい。次い
で、酸化物層２６ｂを０．１μｍ未満の厚さまで、たと
えば、適当な周知の化学機械的研磨によって、平面化す
る。結果として、酸化物層２６ｂは従来技術で使用され
ている厚さが０．５μｍのＳｉＯ2の絶縁層に関して比
較的薄い（すなわち、０．１μｍ未満ないし２０％未満
の厚さ）ものとなる。
【００１５】次いで、主ウェハ２０を２次ハンドル・ウ
ェハ２２に接着させて配置し、酸化物層２６ａ及び２６
ｂが密着するようにする。次いで、ウェハ２０及び２２
を９００℃と１１００℃の間の温度で、たとえば、２時
間の間熱処理する。結果として、酸化物層２６ａ及び２
６ｂを接着し、図２に示すように単一の酸化物層２６を
形成する。得られる単一の酸化物層２６は依然比較的薄
く、典型的な厚さは２５０−１０００Åの範囲である。
好ましい実施例において、酸化物層２６は２酸化シリコ
ンからなっており、厚さは約５００Åである。
ェハ２２に接着させて配置し、酸化物層２６ａ及び２６
ｂが密着するようにする。次いで、ウェハ２０及び２２
を９００℃と１１００℃の間の温度で、たとえば、２時
間の間熱処理する。結果として、酸化物層２６ａ及び２
６ｂを接着し、図２に示すように単一の酸化物層２６を
形成する。得られる単一の酸化物層２６は依然比較的薄
く、典型的な厚さは２５０−１０００Åの範囲である。
好ましい実施例において、酸化物層２６は２酸化シリコ
ンからなっており、厚さは約５００Åである。
【００１６】図２に示すウェハ構造１０を研削、ラッピ
ング、湿式エッチング、及び化学機械的研磨という周知
の工程によってさらに処理し、図３に示すようなウェハ
構造１０を得ることができる。研削、ラッピング、湿式
エッチング、及び化学機械的研磨はすべて当分野で周知
のものであり、本明細書では詳細な説明を行わない。基
板２４を特定のデバイスの要件にしたがって希望する厚
さまで薄くすることができる。たとえば、基板２４を２
μｍ程度の厚さまで薄くすることができる。
ング、湿式エッチング、及び化学機械的研磨という周知
の工程によってさらに処理し、図３に示すようなウェハ
構造１０を得ることができる。研削、ラッピング、湿式
エッチング、及び化学機械的研磨はすべて当分野で周知
のものであり、本明細書では詳細な説明を行わない。基
板２４を特定のデバイスの要件にしたがって希望する厚
さまで薄くすることができる。たとえば、基板２４を２
μｍ程度の厚さまで薄くすることができる。
【００１７】得られる図３のウェハ構造１０は、それ
故、基板２４に半導体デバイスを形成するのに適したも
のである。上述したように、基板２４がシリコン原基板
であり、格子不整合欠陥及びその他の欠陥がほとんどな
いことが好ましい。したがって、ウェハ構造１０は格子
不整合が最小限の基板と組み合わされた埋込み絶縁層を
有するウェハ構造を提供する。さらに、埋込み絶縁層の
熱膨張係数は、能動半導体デバイスから熱をきわめて効
率よく伝える基板の熱膨張係数と実質的に合致してい
る。絶縁層は高い熱伝導度も有している。さらにまた、
薄い酸化物層２６に加えて、ダイヤモンド・フィルムか
らなる絶縁層３０が存在することによって、望ましくな
い容量効果が最小限のものとなる。
故、基板２４に半導体デバイスを形成するのに適したも
のである。上述したように、基板２４がシリコン原基板
であり、格子不整合欠陥及びその他の欠陥がほとんどな
いことが好ましい。したがって、ウェハ構造１０は格子
不整合が最小限の基板と組み合わされた埋込み絶縁層を
有するウェハ構造を提供する。さらに、埋込み絶縁層の
熱膨張係数は、能動半導体デバイスから熱をきわめて効
率よく伝える基板の熱膨張係数と実質的に合致してい
る。絶縁層は高い熱伝導度も有している。さらにまた、
薄い酸化物層２６に加えて、ダイヤモンド・フィルムか
らなる絶縁層３０が存在することによって、望ましくな
い容量効果が最小限のものとなる。
【００１８】本発明による他の実施例（図４、図５及び
図６）において、ウェハ構造１００は、以下の点を除
き、好ましい実施例とほぼ同じである。酸化物層１２６
ｂとは異なるバッファ層１３２を絶縁層１３０の頂面に
形成してから、酸化物層１２６ｂを形成する（図４参
照）。前述したように、ダイヤモンド・フィルムの表面
はダイヤモンドの結晶構造のため、粗く、隆起がある。
バッファ層１３２はダイヤモンド・フィルムからなる絶
縁層１３０の頂面の粗さを解消するために設けられてい
る。詳細にいえば、バッファ層１３２は平面化すること
ができ、かつ以降の接着のための酸化物の成長を容易と
する比較的柔らかい層をもたらす。バッファ層１３２が
多結晶層、詳細にいえば、ポリシリコンであることが好
ましい。ポリシリコンの形成のため、バッファ層１３２
を６５０℃の温度の低圧ＣＶＤによって形成することが
できる。プラズマ強化またはフォト強化ＣＶＤをポリシ
リコン・バッファ層１３２の形成に用いることができ
る。前述のように、このようなＣＶＤ法が当分野で周知
のものであり、したがって本明細書では説明しない。バ
ッファ層１３２はアモルファス・シリコンを含んでいる
こともできる。アモルファス・シリコンを形成する場
合、バッファ層１３２を５５０℃という低温の低圧ＣＶ
Ｄ、あるいはその他の当分野で周知の方法によって形成
することができる。さらに、バッファ層はポリ−ゲルマ
ニウム層であってもよい。
図６）において、ウェハ構造１００は、以下の点を除
き、好ましい実施例とほぼ同じである。酸化物層１２６
ｂとは異なるバッファ層１３２を絶縁層１３０の頂面に
形成してから、酸化物層１２６ｂを形成する（図４参
照）。前述したように、ダイヤモンド・フィルムの表面
はダイヤモンドの結晶構造のため、粗く、隆起がある。
バッファ層１３２はダイヤモンド・フィルムからなる絶
縁層１３０の頂面の粗さを解消するために設けられてい
る。詳細にいえば、バッファ層１３２は平面化すること
ができ、かつ以降の接着のための酸化物の成長を容易と
する比較的柔らかい層をもたらす。バッファ層１３２が
多結晶層、詳細にいえば、ポリシリコンであることが好
ましい。ポリシリコンの形成のため、バッファ層１３２
を６５０℃の温度の低圧ＣＶＤによって形成することが
できる。プラズマ強化またはフォト強化ＣＶＤをポリシ
リコン・バッファ層１３２の形成に用いることができ
る。前述のように、このようなＣＶＤ法が当分野で周知
のものであり、したがって本明細書では説明しない。バ
ッファ層１３２はアモルファス・シリコンを含んでいる
こともできる。アモルファス・シリコンを形成する場
合、バッファ層１３２を５５０℃という低温の低圧ＣＶ
Ｄ、あるいはその他の当分野で周知の方法によって形成
することができる。さらに、バッファ層はポリ−ゲルマ
ニウム層であってもよい。
【００１９】上述のように、バッファ層１３２は比較的
柔らかい層をもたらす。バッファ層１３２は本質的にダ
イヤモンド表面を複製したもので、ダイヤモンド絶縁層
表面の粗さを解消するために０．１μｍ超の厚さを有し
ている。バッファ層１３２は次いで、化学機械的研磨に
よって、希望する厚さまで平面化される。他の実施例に
おいて、バッファ層１３２の平面化された厚さは０．２
５０μｍないし０．１μｍの範囲である。
柔らかい層をもたらす。バッファ層１３２は本質的にダ
イヤモンド表面を複製したもので、ダイヤモンド絶縁層
表面の粗さを解消するために０．１μｍ超の厚さを有し
ている。バッファ層１３２は次いで、化学機械的研磨に
よって、希望する厚さまで平面化される。他の実施例に
おいて、バッファ層１３２の平面化された厚さは０．２
５０μｍないし０．１μｍの範囲である。
【００２０】バッファ層１３２の形成に続いて、薄い酸
化物層１２６ｂがその頂面上に形成される。酸化物層１
２６ｂの厚さは約１０−５００Åの範囲である。酸化物
層１２６ｂは２５０ÅのたとえばＳｉＯ2のようなシリ
コン酸化物層を含んでおり、約８００℃において酸素雰
囲気中で熱成長されたものであることが好ましい。ある
いは、酸化物層１２６ｂをバッファ層１３２上に多結晶
付着してもよい。
化物層１２６ｂがその頂面上に形成される。酸化物層１
２６ｂの厚さは約１０−５００Åの範囲である。酸化物
層１２６ｂは２５０ÅのたとえばＳｉＯ2のようなシリ
コン酸化物層を含んでおり、約８００℃において酸素雰
囲気中で熱成長されたものであることが好ましい。ある
いは、酸化物層１２６ｂをバッファ層１３２上に多結晶
付着してもよい。
【００２１】他の実施例の接着ウェハ構造１００はそれ
故、第１主ウェハ１２０及び２次ハンドル・ウェハ１２
２を含んでいる。主ウェハ１２０は底面上に薄い酸化物
層１２６ａが形成された基板１２４を含んでいる。２次
ハンドル・ウェハ１２２は頂面に絶縁層１３０が形成さ
れた基板１２８を含んでいる。この場合、絶縁層１３０
は厚さが０．５μｍの化学的気相成長（ＣＶＤ）ダイヤ
モンド層であることが好ましい。バッファ層１３２が絶
縁層１３０の頂面に形成され、その後、薄い酸化物層１
２６ｂがバッファ層１３２の頂面上に形成される。主ウ
ェハ１２０は上述のように熱処理によって２次ハンドル
・ウェハ１２２に接着され、酸化物層１２６ａ及び１２
６ｂが接着して、単一の酸化物層１２６を形成するよう
になる。酸化物層１２６は比較的薄く、酸化物層の厚さ
が５０００Åであるのに対し、厚さが２５０−１０００
Åとなっている。酸化物層１２６は二酸化シリコンで構
成されており、約５００Åの厚さを有しているのが好ま
しい。
故、第１主ウェハ１２０及び２次ハンドル・ウェハ１２
２を含んでいる。主ウェハ１２０は底面上に薄い酸化物
層１２６ａが形成された基板１２４を含んでいる。２次
ハンドル・ウェハ１２２は頂面に絶縁層１３０が形成さ
れた基板１２８を含んでいる。この場合、絶縁層１３０
は厚さが０．５μｍの化学的気相成長（ＣＶＤ）ダイヤ
モンド層であることが好ましい。バッファ層１３２が絶
縁層１３０の頂面に形成され、その後、薄い酸化物層１
２６ｂがバッファ層１３２の頂面上に形成される。主ウ
ェハ１２０は上述のように熱処理によって２次ハンドル
・ウェハ１２２に接着され、酸化物層１２６ａ及び１２
６ｂが接着して、単一の酸化物層１２６を形成するよう
になる。酸化物層１２６は比較的薄く、酸化物層の厚さ
が５０００Åであるのに対し、厚さが２５０−１０００
Åとなっている。酸化物層１２６は二酸化シリコンで構
成されており、約５００Åの厚さを有しているのが好ま
しい。
【００２２】図５に示したウェハ構造１００を研削、ラ
ッピング、湿式エッチング、及び化学機械的研磨という
周知の工程によってさらに処理し、図６に示すようなウ
ェハ構造１００を得ることができる。研削、ラッピン
グ、湿式エッチング、及び化学機械的研磨はすべて当分
野で周知のものであり、本明細書では詳細な説明を行わ
ない。基板１２４を特定のデバイスの要件にしたがって
希望する厚さまで薄くすることができる。たとえば、基
板１２４を２μｍ程度の厚さまで薄くすることができ
る。
ッピング、湿式エッチング、及び化学機械的研磨という
周知の工程によってさらに処理し、図６に示すようなウ
ェハ構造１００を得ることができる。研削、ラッピン
グ、湿式エッチング、及び化学機械的研磨はすべて当分
野で周知のものであり、本明細書では詳細な説明を行わ
ない。基板１２４を特定のデバイスの要件にしたがって
希望する厚さまで薄くすることができる。たとえば、基
板１２４を２μｍ程度の厚さまで薄くすることができ
る。
【００２３】得られる図６のウェハ構造１００は、それ
故、基板１２４に半導体デバイスを形成するのに適した
ものである。基板１２４がシリコン原基板であり、格子
不整合欠陥及びその他の欠陥がほとんどないことが好ま
しい。したがって、ウェハ構造１００は格子不整合が最
小限の基板と組み合わされた埋込み絶縁層を有するウェ
ハ構造を提供する。さらに、埋込み絶縁層の熱膨張係数
は、能動半導体デバイスから熱をきわめて効率よく伝え
る基板の熱膨張係数と実質的に合致している。さらにま
た、バッファ層１３２及び薄い酸化物層１２６に加え
て、ダイヤモンド・フィルムからなる絶縁層１３０が存
在することによって、望ましくない容量効果が最小限の
ものとなる。
故、基板１２４に半導体デバイスを形成するのに適した
ものである。基板１２４がシリコン原基板であり、格子
不整合欠陥及びその他の欠陥がほとんどないことが好ま
しい。したがって、ウェハ構造１００は格子不整合が最
小限の基板と組み合わされた埋込み絶縁層を有するウェ
ハ構造を提供する。さらに、埋込み絶縁層の熱膨張係数
は、能動半導体デバイスから熱をきわめて効率よく伝え
る基板の熱膨張係数と実質的に合致している。さらにま
た、バッファ層１３２及び薄い酸化物層１２６に加え
て、ダイヤモンド・フィルムからなる絶縁層１３０が存
在することによって、望ましくない容量効果が最小限の
ものとなる。
【００２４】本発明のさらに他の実施例において、ウェ
ハ構造１０は絶縁トレンチの形成に適したものである
（図７及び図８）。詳細にいえば、ウェハ構造１０は酸
化物層２６からなる反応性イオン・エッチング（ＲＩ
Ｅ）ストップ層を備えている。酸化物層２６はさらに下
地絶縁層３０に対する保護ももたらす。熱酸化トレンチ
側壁を有する絶縁トレンチを形成には、ダイヤモンド絶
縁層に直接形成する場合、問題が生じる。本発明のさら
に他の実施例による手順は、７００℃を超える温度で発
生するダイヤモンド・フィルム絶縁層の酸化を回避す
る。ＲＩＥは当分野で周知のものであり、本明細書では
簡単に説明するだけにとどめる。
ハ構造１０は絶縁トレンチの形成に適したものである
（図７及び図８）。詳細にいえば、ウェハ構造１０は酸
化物層２６からなる反応性イオン・エッチング（ＲＩ
Ｅ）ストップ層を備えている。酸化物層２６はさらに下
地絶縁層３０に対する保護ももたらす。熱酸化トレンチ
側壁を有する絶縁トレンチを形成には、ダイヤモンド絶
縁層に直接形成する場合、問題が生じる。本発明のさら
に他の実施例による手順は、７００℃を超える温度で発
生するダイヤモンド・フィルム絶縁層の酸化を回避す
る。ＲＩＥは当分野で周知のものであり、本明細書では
簡単に説明するだけにとどめる。
【００２５】図７には、図１ないし図３に関連して説明
した方法を使用して形成し、絶縁トレンチ形成の最初の
ステップのＲＩＥエッチングが完了しているウェハ構造
１０が示されている。基板２４の頂面は、上述のように
希望する厚さまで薄くされた後、標準的な技法を使用し
て酸化され、次いで窒化物の層が付着されて、複合フィ
ルム３４を形成する。この複合フィルム３４はトレンチ
のマスキング層として使われる。次いで、周知のリソグ
ラフィ・プロセスを使用してトレンチのパターン化を行
い、パターン化されたフォトレジスト・フィルム（図示
せず）によってトレンチ位置３６及び３８を画定する。
四フッ化炭素（ＣＦ4）プラズマ・エッチングによっ
て、フィルム層３４を開く。エッチング後、フォトレジ
スト・フィルムを剥離する。ＨＢｒ／Ｃｌ2プラズマを
次いで使用して、基板２４をエッチングし、埋込み絶縁
層２６のところで停止する。４０ａ及び４０ｂからなる
側壁４０を次いで形成する。トレンチ側壁４０ａの形成
は熱酸化によって行われる。熱酸化ならびにＣＶＤ Ｓ
ｉＯ2の付着及びエッチングの組合せを使用して、側壁
スペーサ４０ｂを形成する。それ故、図７に示すような
最初のステップの予備トレンチ３６及び３８が形成され
る。
した方法を使用して形成し、絶縁トレンチ形成の最初の
ステップのＲＩＥエッチングが完了しているウェハ構造
１０が示されている。基板２４の頂面は、上述のように
希望する厚さまで薄くされた後、標準的な技法を使用し
て酸化され、次いで窒化物の層が付着されて、複合フィ
ルム３４を形成する。この複合フィルム３４はトレンチ
のマスキング層として使われる。次いで、周知のリソグ
ラフィ・プロセスを使用してトレンチのパターン化を行
い、パターン化されたフォトレジスト・フィルム（図示
せず）によってトレンチ位置３６及び３８を画定する。
四フッ化炭素（ＣＦ4）プラズマ・エッチングによっ
て、フィルム層３４を開く。エッチング後、フォトレジ
スト・フィルムを剥離する。ＨＢｒ／Ｃｌ2プラズマを
次いで使用して、基板２４をエッチングし、埋込み絶縁
層２６のところで停止する。４０ａ及び４０ｂからなる
側壁４０を次いで形成する。トレンチ側壁４０ａの形成
は熱酸化によって行われる。熱酸化ならびにＣＶＤ Ｓ
ｉＯ2の付着及びエッチングの組合せを使用して、側壁
スペーサ４０ｂを形成する。それ故、図７に示すような
最初のステップの予備トレンチ３６及び３８が形成され
る。
【００２６】絶縁トレンチ形成の第２ステップのトレン
チＲＩＥエッチングを次いで行って、図８に示すよう
に、酸化物層２６、絶縁層３０を、絶縁層３０の下方へ
５０００−１００００Åまで切り開く。すなわち、第２
ステップのエッチングはマスクを頂部窒化物マスクを層
３４をマスクとして使用して酸化物層２６をエッチング
することを含んでいる。窒化物に対する酸化物の選択的
エッチングを使用する必要がある。このエッチングは当
分野で周知のものであり、本明細書では説明しない。次
いで、絶縁層３０をＯ2／Ａｒプラズマを使用して開
く。このプロセスは酸化物、窒化物及びシリコンに対す
る無制限のエッチング選択性を有しており、これも当分
野では周知のものである。最後に、ＨＢｒ／Ｃｌ2プラ
ズマを再度使用して、トレンチの総深さの約１０％まで
ハンドル・ウェハ２２のシリコン基板２８をオーバーエ
ッチングする。
チＲＩＥエッチングを次いで行って、図８に示すよう
に、酸化物層２６、絶縁層３０を、絶縁層３０の下方へ
５０００−１００００Åまで切り開く。すなわち、第２
ステップのエッチングはマスクを頂部窒化物マスクを層
３４をマスクとして使用して酸化物層２６をエッチング
することを含んでいる。窒化物に対する酸化物の選択的
エッチングを使用する必要がある。このエッチングは当
分野で周知のものであり、本明細書では説明しない。次
いで、絶縁層３０をＯ2／Ａｒプラズマを使用して開
く。このプロセスは酸化物、窒化物及びシリコンに対す
る無制限のエッチング選択性を有しており、これも当分
野では周知のものである。最後に、ＨＢｒ／Ｃｌ2プラ
ズマを再度使用して、トレンチの総深さの約１０％まで
ハンドル・ウェハ２２のシリコン基板２８をオーバーエ
ッチングする。
【００２７】第２ステップのＲＩＥエッチングの完了時
に、トレンチ３６及び３８が薄いＣＶＤ ＳｉＯ2コー
ティング４２によってコーティングされ、その後、トレ
ンチ充填材４４としてホウリンケイ酸ドープ・ガラス
（ＢＰＳＧ）、ホウケイ酸ドープ・ガラス（ＢＳＧ）ま
たはポリシリコンを使用して充填するのが好ましい。充
填プロセス中には、非酸化雰囲気だけが使用されるが、
これは酸化雰囲気がダイヤモンド絶縁層を損なうからで
ある。トレンチ充填材４４のＣＶＤ付着を次いで行っ
て、充填材が完成時に各トレンチの頂部に閉じ込められ
るようにする。トレンチの充填中に生じるボイドないし
間隙は、後で窒素中で約３０分間９００ないし１０００
℃でトレンチ充填材をリフローすることによって除去で
きる。これは図９に示すような充填されたトレンチ３６
及び３８をもたらす。次いで、以降のデバイスの製造に
備えて、構造１０を希望する厚さまで平面化する（図１
０）。
に、トレンチ３６及び３８が薄いＣＶＤ ＳｉＯ2コー
ティング４２によってコーティングされ、その後、トレ
ンチ充填材４４としてホウリンケイ酸ドープ・ガラス
（ＢＰＳＧ）、ホウケイ酸ドープ・ガラス（ＢＳＧ）ま
たはポリシリコンを使用して充填するのが好ましい。充
填プロセス中には、非酸化雰囲気だけが使用されるが、
これは酸化雰囲気がダイヤモンド絶縁層を損なうからで
ある。トレンチ充填材４４のＣＶＤ付着を次いで行っ
て、充填材が完成時に各トレンチの頂部に閉じ込められ
るようにする。トレンチの充填中に生じるボイドないし
間隙は、後で窒素中で約３０分間９００ないし１０００
℃でトレンチ充填材をリフローすることによって除去で
きる。これは図９に示すような充填されたトレンチ３６
及び３８をもたらす。次いで、以降のデバイスの製造に
備えて、構造１０を希望する厚さまで平面化する（図１
０）。
【００２８】絶縁トレンチ３６及び３８を作成する他の
方法を、２次的なトレンチ・エッチングに引き続いて、
使用することができる。たとえば、参照することによっ
て本明細書の一部をなす米国特許第４５２６６３１号明
細書及び同第４６８９６５６号明細書に記載されている
ような、ボイドのない絶縁層を形成する方法を用いるこ
とができる。
方法を、２次的なトレンチ・エッチングに引き続いて、
使用することができる。たとえば、参照することによっ
て本明細書の一部をなす米国特許第４５２６６３１号明
細書及び同第４６８９６５６号明細書に記載されている
ような、ボイドのない絶縁層を形成する方法を用いるこ
とができる。
【００２９】本発明のウェハ構造１０に関連した上述の
２段階ＲＩＥプロセスの利点は、層２４の表面、すなわ
ちシリコン２４と酸化物２６の界面におけるデバイスの
両接合部の近傍に「良好な」酸化物が形成されることで
ある。２段階ＲＩＥプロセスはさらに、埋込み絶縁層３
０、すなわち埋込みＣＶＤダイヤモンド・フィルムにＣ
ＶＤ酸化物を形成する非酸化プロセスを提供する。
２段階ＲＩＥプロセスの利点は、層２４の表面、すなわ
ちシリコン２４と酸化物２６の界面におけるデバイスの
両接合部の近傍に「良好な」酸化物が形成されることで
ある。２段階ＲＩＥプロセスはさらに、埋込み絶縁層３
０、すなわち埋込みＣＶＤダイヤモンド・フィルムにＣ
ＶＤ酸化物を形成する非酸化プロセスを提供する。
【００３０】上記の２段階ＲＩＥプロセスは、ウェハ構
造１０に関して上述したように、ウェハ構造１００にも
同様に適用できるが、以下の点が異なっている。ウェハ
構造１００は図４ないし図６に関して説明した方法によ
って形成した場合に、バッファ層１３２にも切り込む第
２ステップのＲＩＥエッチングによって処理される。詳
細にいえば、構造１００に対する第２ステップのエッチ
ングは、構造１０に関して説明したものと同様な頂部窒
化物マスク層をマスクとして使用した酸化物層１２６の
エッチングを含んでいる。窒化物に対する酸化物の選択
的エッチングを使用する必要がある。次いで、ポリシリ
コン・バッファ層１３２をＨＢｒ／Ｃｌ2プラズマでエ
ッチングする。次いで、ダイヤモンド絶縁層１３０をＯ
2／Ａｒプラズマを使用して開く。最後に、ＨＢｒ／Ｃ
ｌ2プラズマを使用して、トレンチの総深さの約１０％
までハンドル・ウェハ１２２のシリコン基板１２８をオ
ーバーエッチングする。ポリシリコン・バッファ層１３
２が半導体フィルムであるから、トレンチをエッチング
して、この層に切り込みを入れ、充分に絶縁された構造
を形成する必要がある。
造１０に関して上述したように、ウェハ構造１００にも
同様に適用できるが、以下の点が異なっている。ウェハ
構造１００は図４ないし図６に関して説明した方法によ
って形成した場合に、バッファ層１３２にも切り込む第
２ステップのＲＩＥエッチングによって処理される。詳
細にいえば、構造１００に対する第２ステップのエッチ
ングは、構造１０に関して説明したものと同様な頂部窒
化物マスク層をマスクとして使用した酸化物層１２６の
エッチングを含んでいる。窒化物に対する酸化物の選択
的エッチングを使用する必要がある。次いで、ポリシリ
コン・バッファ層１３２をＨＢｒ／Ｃｌ2プラズマでエ
ッチングする。次いで、ダイヤモンド絶縁層１３０をＯ
2／Ａｒプラズマを使用して開く。最後に、ＨＢｒ／Ｃ
ｌ2プラズマを使用して、トレンチの総深さの約１０％
までハンドル・ウェハ１２２のシリコン基板１２８をオ
ーバーエッチングする。ポリシリコン・バッファ層１３
２が半導体フィルムであるから、トレンチをエッチング
して、この層に切り込みを入れ、充分に絶縁された構造
を形成する必要がある。
【００３１】ＳＯＩ構造上のＥＣＬ回路の熱蓄積を低下
させるために、従来技術のウェハ構造の２枚のシリコン
・ウェハの間に配置された厚い熱ＳｉＯ2酸化物層（５
０００Å）を、（５０００Åの）ＣＶＤダイヤモンド層
と置き換えることを示した。このようなＣＶＤダイヤモ
ンド層は熱成長ＳｉＯ2よりも３倍高い熱伝導度（１８
−２０Ｗ／ｃｍ Ｋ）を有している。ＣＶＤダイヤモン
ド層はさらに、３ないし６の誘電率（プロセスによって
異なる）、及び１ｘ１０10ないし１ｘ１０16Ω−ｃｍの
低い誘電抵抗率（プロセスによって異なる）を有してい
る。さらにまた、ダイヤモンド・フィルムはＳｉＯ
2（５ｘ１０-7Ｃ-1）よりもシリコン（３２ｘ１０-7Ｃ
-1）の方に合っている熱膨張係数（１８ｘ１０-7Ｃ-1）
を有している。最後に、本発明のウェハ構造は絶縁トレ
ンチ構造の形成に適した構造を提供する。
させるために、従来技術のウェハ構造の２枚のシリコン
・ウェハの間に配置された厚い熱ＳｉＯ2酸化物層（５
０００Å）を、（５０００Åの）ＣＶＤダイヤモンド層
と置き換えることを示した。このようなＣＶＤダイヤモ
ンド層は熱成長ＳｉＯ2よりも３倍高い熱伝導度（１８
−２０Ｗ／ｃｍ Ｋ）を有している。ＣＶＤダイヤモン
ド層はさらに、３ないし６の誘電率（プロセスによって
異なる）、及び１ｘ１０10ないし１ｘ１０16Ω−ｃｍの
低い誘電抵抗率（プロセスによって異なる）を有してい
る。さらにまた、ダイヤモンド・フィルムはＳｉＯ
2（５ｘ１０-7Ｃ-1）よりもシリコン（３２ｘ１０-7Ｃ
-1）の方に合っている熱膨張係数（１８ｘ１０-7Ｃ-1）
を有している。最後に、本発明のウェハ構造は絶縁トレ
ンチ構造の形成に適した構造を提供する。
【００３２】本発明をその好ましい実施例及び他の実施
例に関して詳細に図示説明したが、当分野の技術者には
形態及び細部において各種の変更を、本発明の精神なら
びに範囲から逸脱することなく行えることが理解されよ
う。
例に関して詳細に図示説明したが、当分野の技術者には
形態及び細部において各種の変更を、本発明の精神なら
びに範囲から逸脱することなく行えることが理解されよ
う。
【図１】本発明の好ましい実施例による処理ステップに
おける第１ウェハ（ａ）及び第２ウェハ（ｂ）の断面図
である。
おける第１ウェハ（ａ）及び第２ウェハ（ｂ）の断面図
である。
【図２】図１に示したステップに後続する処理ステップ
における本発明によるウェハ構造の断面図である。
における本発明によるウェハ構造の断面図である。
【図３】本発明の好ましい実施例によるウェハ構造の断
面図である。
面図である。
【図４】本発明の他の実施例による処理ステップにおけ
る第１ウェハ（ａ）及び第２ウェハ（ｂ）の断面図であ
る。
る第１ウェハ（ａ）及び第２ウェハ（ｂ）の断面図であ
る。
【図５】図４に示したステップに後続する処理ステップ
における本発明によるウェハ構造の断面図である。
における本発明によるウェハ構造の断面図である。
【図６】本発明の好ましい実施例によるウェハ構造の断
面図である。
面図である。
【図７】絶縁トレンチ形成のための処理ステップにおけ
る本発明のウェハ構造の断面図である。
る本発明のウェハ構造の断面図である。
【図８】図７に示したステップに後続する処理ステップ
における本発明によるウェハ構造の断面図である。
における本発明によるウェハ構造の断面図である。
【図９】図８に示したステップに後続する処理ステップ
における本発明によるウェハ構造の断面図である。
における本発明によるウェハ構造の断面図である。
【図１０】図９に示したステップに後続する処理ステッ
プにおける本発明によるウェハ構造の断面図である。
プにおける本発明によるウェハ構造の断面図である。
１０ ウェハ構造 ２０ 第１主ウェハ ２２ ２次ハンドル・ウェハ ２４ 基板 ２６ 酸化物層 ２６ａ 酸化物層 ２６ｂ 酸化物層 ２８ 基板 ３０ 絶縁層 ３４ 複合フィルム ３６ トレンチ位置 ３８ トレンチ位置 ４０ 側壁 ４０ａ 側壁 ４０ｂ 側壁スペーサ ４２ ＳｉＯ2コーティング ４４ トレンチ充填材 １００ ウェハ構造 １２０ 第１主ウェハ １２２ ２次ハンドル・ウェハ １２４ 基板 １２６ 酸化物層 １２６ａ 酸化物層 １２６ｂ 酸化物層 １２８ 基板 １３０ 絶縁層 １３２ バッファ層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 チャン・ミン・シェ アメリカ合衆国12524、ニューヨーク州フ ィッシュキル、スターミル・ロード 78 (72)発明者 ルイ・ル・チェン・シュ アメリカ合衆国12524、ニューヨーク州フ ィッシュキル、クロスビー・コート ７ (72)発明者 デビッド・エドワード・コテキ アメリカ合衆国12533、ニューヨーク州ホ ープウェル・ジャンクション、シルバン・ レーク・ロード 37 (72)発明者 ツォーン・ディー・イエン アメリカ合衆国12533、ニューヨーク州ホ ープウェル・ジャンクション、セグレテ ィ・コート 12
Claims (15)
- 【請求項１】底面に第１の酸化物層を有する、第１の基
板からなる第１ウェハと、 頂面に絶縁層及び第２の酸化物層を有し、高い熱伝導度
を有している第２の基板からなる第２ウェハであって、
前記絶縁層が前記第１ウェハの第１基板の熱膨張係数と
合致する膨張係数を有しており、前記第２の酸化物層が
前記絶縁層上に形成され、所定の厚さまで平坦化されて
いる、第２ウェハとを有し、 前記第１ウェハの第１の酸化物層が前記第２ウェハの第
２の酸化物層に接着されることにより、前記第１ウェハ
と前記第２ウェハが接合された構造を有する、 半導体デバイスを形成することのできるウェハ構造。 - 【請求項２】前記第１ウェハの第１の基板が所定の厚さ
まで薄くされた基板からなっている請求項１記載のウェ
ハ構造。 - 【請求項３】前記第１ウェハの第１の基板がシリコン基
板である請求項１記載のウェハ構造。 - 【請求項４】前記第２ウェハの絶縁層がダイヤモンド層
からなっている請求項１記載のウェハ構造。 - 【請求項５】ダイヤモンド層がＣＶＤによって形成され
たダイヤモンド層からなっている請求項４記載のウェハ
構造。 - 【請求項６】前記第１ウェハの第１の酸化物層と前記第
２ウェハの第２の酸化物層がシリコン酸化物層からなっ
ている請求項１記載のウェハ構造。 - 【請求項７】前記第１ウェハの第１の酸化物層が０．０
５μｍ未満の厚さであり、 前記第２ウェハの絶縁層が１．０μｍ未満の厚さであ
り、 前記第２ウェハの第２の酸化物層が０．０５μｍ未満の
厚さである請求項１記載のウェハ構造。 - 【請求項８】前記第２ウェハの絶縁層と第２の酸化物の
間にバッファ層を有する請求項１記載のウェハ構造。 - 【請求項９】前記第２ウェハのバッファ層が多結晶層か
らなっている請求項８記載のウェハ構造。 - 【請求項１０】前記多結晶層がポリシリコンからなって
いる請求項９記載のウェハ構造。 - 【請求項１１】前記第２ウェハのバッファ層がアモルフ
ァス・シリコンからなっている請求項８記載のウェハ構
造。 - 【請求項１２】ａ）第１の基板の底面に第１の酸化物層
を形成し、 ｂ）第２の基板の頂面に、第１ウェハの第１基板の熱膨
張係数と合致する膨張係数を有しており、さらに高い熱
伝導度を有している絶縁層を付着し、 ｃ）絶縁層の頂面に第２の酸化物層を形成し、第２の酸
化物層を所定の厚さまで平坦化し、 ｄ）第１の酸化物層を第２の酸化物層に接着するステッ
プからなる、 半導体デバイスを形成することのできるウェハ構造を作
成する方法。 - 【請求項１３】ｅ）前記第１ウェハの第１の基板を所定
の厚さまで薄くするステップをさらに含んでいる、 請求項１２記載のウェハ構造を作成する方法。 - 【請求項１４】ｆ）第１の基板の頂面に、トレンチ・マ
スキング層として働く酸化物／窒化物フィルムからなる
誘電体層を形成し、 ｇ）誘電体層の頂面に絶縁トレンチ位置をマスキング
し、 ｈ）絶縁トレンチ位置において第１の基板を接着された
酸化物層までエッチングすることによって暫定トレンチ
を形成し、 ｉ）暫定トレンチの内面にトレンチ側壁を形成し、 ｊ）接着された酸化物層を通して、絶縁層を基板層まで
エッチングし、暫定トレンチ側壁をそのまま残すことに
よって２次トレンチを形成し、 ｋ）エッチングされた２次トレンチをＣＶＤによりＳｉ
Ｏ2でコーティングし、 ｌ）２次トレンチをトレンチ充填材によって充填するス
テップをさらに含んでいる請求項１３記載のウェハ構造
を作成する方法。 - 【請求項１５】ｍ）ウェハ構造を頂面を所定の厚さまで
平坦化するステップをさらに含んでいる請求項１４記載
のウェハ構造を作成する方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/883,082 US5276338A (en) | 1992-05-15 | 1992-05-15 | Bonded wafer structure having a buried insulation layer |
| US883082 | 1992-05-15 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06132184A true JPH06132184A (ja) | 1994-05-13 |
| JPH0799729B2 JPH0799729B2 (ja) | 1995-10-25 |
Family
ID=25381939
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5111533A Expired - Lifetime JPH0799729B2 (ja) | 1992-05-15 | 1993-05-13 | 埋込み絶縁層を有する接着ウェハ構造 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US5276338A (ja) |
| EP (1) | EP0570321A3 (ja) |
| JP (1) | JPH0799729B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006517734A (ja) * | 2003-02-12 | 2006-07-27 | エス オー イ テク シリコン オン インシュレータ テクノロジース | 極度に粗れた基板上の半導体構造 |
| JP2006222236A (ja) * | 2005-02-09 | 2006-08-24 | Kobe Steel Ltd | 半導体装置用積層基板の製造方法及び半導体装置 |
| JP2011139069A (ja) * | 2009-12-30 | 2011-07-14 | Commissariat A L'energie Atomique & Aux Energies Alternatives | 集積ダイアモンド変換画素化撮像装置及びその製造方法 |
| US8741739B2 (en) | 2012-01-03 | 2014-06-03 | International Business Machines Corporation | High resistivity silicon-on-insulator substrate and method of forming |
Families Citing this family (71)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69332407T2 (de) * | 1992-06-17 | 2003-06-18 | Harris Corp | Herstellung von Halbleiteranordnungen auf SOI substraten |
| US5548150A (en) * | 1993-03-10 | 1996-08-20 | Kabushiki Kaisha Toshiba | Field effect transistor |
| US6004865A (en) * | 1993-09-06 | 1999-12-21 | Hitachi, Ltd. | Method of fabricating multi-layered structure having single crystalline semiconductor film formed on insulator |
| JPH1027893A (ja) * | 1993-10-29 | 1998-01-27 | Amer Fib Inc | 電荷シンク又は電位ウェルとして設けられた絶縁層の下の基板内に電気的に結合され別に形成されたドープされた領域を有するｓｏｉウエーハ上に設けられた集積回路（ｉｃ）装置 |
| JP2980497B2 (ja) * | 1993-11-15 | 1999-11-22 | 株式会社東芝 | 誘電体分離型バイポーラトランジスタの製造方法 |
| JP2895743B2 (ja) * | 1994-03-25 | 1999-05-24 | 信越半導体株式会社 | Ｓｏｉ基板の製造方法 |
| CN1041119C (zh) * | 1994-04-01 | 1998-12-09 | 吉林大学 | 含金刚石膜的soi集成电路芯片材料及其制作工艺 |
| JPH0831791A (ja) * | 1994-07-11 | 1996-02-02 | Mitsubishi Electric Corp | 半導体層の製造方法 |
| US5693971A (en) * | 1994-07-14 | 1997-12-02 | Micron Technology, Inc. | Combined trench and field isolation structure for semiconductor devices |
| DE4426420C1 (de) * | 1994-07-26 | 1996-02-01 | Daimler Benz Ag | Substrat mit vergrabener Diamantschicht und Verfahren zu dessen Herstellung |
| IT1268123B1 (it) * | 1994-10-13 | 1997-02-20 | Sgs Thomson Microelectronics | Fetta di materiale semiconduttore per la fabbricazione di dispositivi integrati e procedimento per la sua fabbricazione. |
| US6171931B1 (en) | 1994-12-15 | 2001-01-09 | Sgs-Thomson Microelectronics S.R.L. | Wafer of semiconductor material for fabricating integrated devices, and process for its fabrication |
| US5795810A (en) * | 1995-03-29 | 1998-08-18 | Texas Instruments Incorporated | Deep mesa isolation in SOI |
| US5872733A (en) * | 1995-06-06 | 1999-02-16 | International Business Machines Corporation | Ramp-up rate control circuit for flash memory charge pump |
| US6919260B1 (en) | 1995-11-21 | 2005-07-19 | Kabushiki Kaisha Toshiba | Method of manufacturing a substrate having shallow trench isolation |
| TW389999B (en) * | 1995-11-21 | 2000-05-11 | Toshiba Corp | Substrate having shallow trench isolation and method of manufacturing the same |
| US5786236A (en) * | 1996-03-29 | 1998-07-28 | Eastman Kodak Company | Backside thinning using ion-beam figuring |
| KR0151165B1 (ko) * | 1996-04-12 | 1998-10-15 | 문정환 | 다이아몬드 미세가공 방법 |
| US5770875A (en) * | 1996-09-16 | 1998-06-23 | International Business Machines Corporation | Large value capacitor for SOI |
| US6045625A (en) * | 1996-12-06 | 2000-04-04 | Texas Instruments Incorporated | Buried oxide with a thermal expansion matching layer for SOI |
| US6133608A (en) * | 1997-04-23 | 2000-10-17 | International Business Machines Corporation | SOI-body selective link method and apparatus |
| US6160292A (en) * | 1997-04-23 | 2000-12-12 | International Business Machines Corporation | Circuit and methods to improve the operation of SOI devices |
| JP3431454B2 (ja) * | 1997-06-18 | 2003-07-28 | 株式会社東芝 | 半導体装置の製造方法 |
| US5972570A (en) * | 1997-07-17 | 1999-10-26 | International Business Machines Corporation | Method of photolithographically defining three regions with one mask step and self aligned isolation structure formed thereby |
| US6046503A (en) * | 1997-09-26 | 2000-04-04 | Siemens Aktiengesellschaft | Metalization system having an enhanced thermal conductivity |
| US6201262B1 (en) * | 1997-10-07 | 2001-03-13 | Cree, Inc. | Group III nitride photonic devices on silicon carbide substrates with conductive buffer interlay structure |
| US6255150B1 (en) * | 1997-10-23 | 2001-07-03 | Texas Instruments Incorporated | Use of crystalline SiOx barriers for Si-based resonant tunneling diodes |
| US6492684B2 (en) | 1998-01-20 | 2002-12-10 | International Business Machines Corporation | Silicon-on-insulator chip having an isolation barrier for reliability |
| US6133610A (en) | 1998-01-20 | 2000-10-17 | International Business Machines Corporation | Silicon-on-insulator chip having an isolation barrier for reliability and process of manufacture |
| DE19813239C1 (de) * | 1998-03-26 | 1999-12-23 | Fraunhofer Ges Forschung | Verdrahtungsverfahren zur Herstellung einer vertikalen integrierten Schaltungsstruktur und vertikale integrierte Schaltungsstruktur |
| KR100304197B1 (ko) * | 1998-03-30 | 2001-11-30 | 윤종용 | 소이제조방법 |
| US6410369B1 (en) | 1998-04-22 | 2002-06-25 | International Business Machines Corporation | Soi-body selective link method and apparatus |
| US6097056A (en) * | 1998-04-28 | 2000-08-01 | International Business Machines Corporation | Field effect transistor having a floating gate |
| US20020089016A1 (en) | 1998-07-10 | 2002-07-11 | Jean-Pierre Joly | Thin layer semi-conductor structure comprising a heat distribution layer |
| FR2781082B1 (fr) * | 1998-07-10 | 2002-09-20 | Commissariat Energie Atomique | Structure semiconductrice en couche mince comportant une couche de repartition de chaleur |
| US6573565B2 (en) * | 1999-07-28 | 2003-06-03 | International Business Machines Corporation | Method and structure for providing improved thermal conduction for silicon semiconductor devices |
| US6326285B1 (en) * | 2000-02-24 | 2001-12-04 | International Business Machines Corporation | Simultaneous multiple silicon on insulator (SOI) wafer production |
| US6387772B1 (en) * | 2000-04-25 | 2002-05-14 | Agere Systems Guardian Corp. | Method for forming trench capacitors in SOI substrates |
| GB0022329D0 (en) * | 2000-09-12 | 2000-10-25 | Mitel Semiconductor Ltd | Semiconductor device |
| US6797591B1 (en) * | 2000-09-14 | 2004-09-28 | Analog Devices, Inc. | Method for forming a semiconductor device and a semiconductor device formed by the method |
| GB2371922B (en) * | 2000-09-21 | 2004-12-15 | Cambridge Semiconductor Ltd | Semiconductor device and method of forming a semiconductor device |
| US7132309B2 (en) * | 2003-04-22 | 2006-11-07 | Chien-Min Sung | Semiconductor-on-diamond devices and methods of forming |
| US6555891B1 (en) * | 2000-10-17 | 2003-04-29 | International Business Machines Corporation | SOI hybrid structure with selective epitaxial growth of silicon |
| GB2372631B (en) * | 2001-02-22 | 2005-08-03 | Mitel Semiconductor Ltd | Semiconductor-on-insulator structure |
| US6940096B2 (en) * | 2002-04-30 | 2005-09-06 | Intel Corporation | Double gate field effect transistor with diamond film |
| US6743662B2 (en) * | 2002-07-01 | 2004-06-01 | Honeywell International, Inc. | Silicon-on-insulator wafer for RF integrated circuit |
| EP1542261B1 (en) * | 2003-12-10 | 2007-03-28 | Freescale Semiconductor, Inc. | Method of producing an element comprising an electrical conductor encircled by magnetic material |
| FR2868204B1 (fr) * | 2004-03-25 | 2006-06-16 | Commissariat Energie Atomique | Substrat de type semi-conducteur sur isolant comportant une couche enterree en carbone diamant |
| FR2880189B1 (fr) * | 2004-12-24 | 2007-03-30 | Tracit Technologies Sa | Procede de report d'un circuit sur un plan de masse |
| US7473985B2 (en) * | 2005-06-16 | 2009-01-06 | International Business Machines Corporation | Hybrid oriented substrates and crystal imprinting methods for forming such hybrid oriented substrates |
| US7358164B2 (en) * | 2005-06-16 | 2008-04-15 | International Business Machines Corporation | Crystal imprinting methods for fabricating substrates with thin active silicon layers |
| US7767541B2 (en) * | 2005-10-26 | 2010-08-03 | International Business Machines Corporation | Methods for forming germanium-on-insulator semiconductor structures using a porous layer and semiconductor structures formed by these methods |
| US20070269604A1 (en) * | 2006-01-13 | 2007-11-22 | Daniel Francis | Method for manufacturing smooth diamond heat sinks |
| EP2108062A2 (en) * | 2007-01-22 | 2009-10-14 | Element Six Limited | Diamond electronic devices including a surface and methods for their manufacture |
| US8309967B2 (en) | 2007-05-31 | 2012-11-13 | Chien-Min Sung | Diamond LED devices and associated methods |
| US7799600B2 (en) * | 2007-05-31 | 2010-09-21 | Chien-Min Sung | Doped diamond LED devices and associated methods |
| US7781256B2 (en) * | 2007-05-31 | 2010-08-24 | Chien-Min Sung | Semiconductor-on-diamond devices and associated methods |
| US7718514B2 (en) * | 2007-06-28 | 2010-05-18 | International Business Machines Corporation | Method of forming a guard ring or contact to an SOI substrate |
| US8227350B2 (en) * | 2008-01-04 | 2012-07-24 | Advanced Diamond Technologies, Inc. | Controlling diamond film surfaces and layering |
| US20090218682A1 (en) * | 2008-03-03 | 2009-09-03 | Nils Lundberg | Semiconductor chip |
| US8110464B2 (en) * | 2008-03-14 | 2012-02-07 | International Business Machines Corporation | SOI protection for buried plate implant and DT bottle ETCH |
| DE102008063416B4 (de) * | 2008-12-31 | 2014-12-31 | Globalfoundries Dresden Module One Limited Liability Company & Co. Kg | Wärmeableitung in temperaturkritischen Bauteilbereichen von Halbleiterbauelementen durch Wärmeleitungen, die mit der Substratrückseite verbunden sind |
| US20110140232A1 (en) * | 2009-12-15 | 2011-06-16 | Intersil Americas Inc. | Methods of forming a thermal conduction region in a semiconductor structure and structures resulting therefrom |
| EP2395548A1 (en) * | 2010-06-08 | 2011-12-14 | Nxp B.V. | Silicon-on-insulator structure |
| US9121237B2 (en) | 2011-07-28 | 2015-09-01 | Baker Hughes Incorporated | Methods of coating wellbore tools and components having such coatings |
| US9059269B2 (en) * | 2013-01-10 | 2015-06-16 | International Business Machines Corporation | Silicon-on-insulator heat sink |
| US10090327B2 (en) * | 2014-01-17 | 2018-10-02 | Taiwan Semiconductor Manufacturing Co., Ltd | Semiconductor device and method for forming the same |
| US10167664B2 (en) | 2015-09-09 | 2019-01-01 | Magna Mirrors Of America, Inc. | Window assembly for vehicle |
| US9806025B2 (en) | 2015-12-29 | 2017-10-31 | Globalfoundries Inc. | SOI wafers with buried dielectric layers to prevent Cu diffusion |
| CN111128852B (zh) * | 2018-10-30 | 2023-05-05 | 台湾积体电路制造股份有限公司 | 硅晶绝缘体结构、半导体结构以及形成半导体结构的方法 |
| US11894381B2 (en) * | 2018-10-30 | 2024-02-06 | Taiwan Semiconductor Manufacturing Co., Ltd. | Structures and methods for trench isolation |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3678995A (en) * | 1970-06-22 | 1972-07-25 | Rca Corp | Support for electrical components and method of making the same |
| JPS5538823B2 (ja) * | 1971-12-22 | 1980-10-07 | ||
| US3922775A (en) * | 1973-09-13 | 1975-12-02 | Sperry Rand Corp | High frequency diode and manufacture thereof |
| US3872496A (en) * | 1973-09-13 | 1975-03-18 | Sperry Rand Corp | High frequency diode having simultaneously formed high strength bonds with respect to a diamond heat sink and said diode |
| US3997381A (en) * | 1975-01-10 | 1976-12-14 | Intel Corporation | Method of manufacture of an epitaxial semiconductor layer on an insulating substrate |
| SE442305B (sv) * | 1984-06-27 | 1985-12-16 | Santrade Ltd | Forfarande for kemisk gasutfellning (cvd) for framstellning av en diamantbelagd sammansatt kropp samt anvendning av kroppen |
| JPS62194652A (ja) * | 1986-02-21 | 1987-08-27 | Hitachi Ltd | 半導体装置 |
| WO1987006060A1 (en) * | 1986-03-28 | 1987-10-08 | Fairchild Semiconductor Corporation | Method for joining two or more wafers and the resulting structure |
| US4972250A (en) * | 1987-03-02 | 1990-11-20 | Microwave Technology, Inc. | Protective coating useful as passivation layer for semiconductor devices |
| US4875086A (en) * | 1987-05-22 | 1989-10-17 | Texas Instruments Incorporated | Silicon-on-insulator integrated circuits and method |
| US5131963A (en) * | 1987-11-16 | 1992-07-21 | Crystallume | Silicon on insulator semiconductor composition containing thin synthetic diamone films |
| JP2597497B2 (ja) * | 1988-01-14 | 1997-04-09 | 洋一 広瀬 | 気相法ダイヤモンドの合成法 |
| JP2685819B2 (ja) * | 1988-03-31 | 1997-12-03 | 株式会社東芝 | 誘電体分離半導体基板とその製造方法 |
| JPH0656865B2 (ja) * | 1988-10-13 | 1994-07-27 | 株式会社東芝 | 高耐圧素子用接着基板 |
| JPH0636414B2 (ja) * | 1989-08-17 | 1994-05-11 | 信越半導体株式会社 | 半導体素子形成用基板の製造方法 |
| JPH0719839B2 (ja) * | 1989-10-18 | 1995-03-06 | 株式会社東芝 | 半導体基板の製造方法 |
| SE465492B (sv) * | 1990-01-24 | 1991-09-16 | Asea Brown Boveri | Halvledarkomponent innehaallande ett diamantskikt som aer anordnat mellan ett substrat och ett aktivt skikt och foerfarande foer dess framstaellning |
| US4981818A (en) * | 1990-02-13 | 1991-01-01 | General Electric Company | Polycrystalline CVD diamond substrate for single crystal epitaxial growth of semiconductors |
| JP2813023B2 (ja) * | 1990-03-13 | 1998-10-22 | 株式会社神戸製鋼所 | Ｍｉｓ型ダイヤモンド電界効果トランジスタ |
| US5186785A (en) * | 1991-04-05 | 1993-02-16 | The United States Of America As Represented By The Secretary Of The Air Force | Zone melted recrystallized silicon on diamond |
| US5272104A (en) * | 1993-03-11 | 1993-12-21 | Harris Corporation | Bonded wafer process incorporating diamond insulator |
-
1992
- 1992-05-15 US US07/883,082 patent/US5276338A/en not_active Expired - Fee Related
-
1993
- 1993-04-19 EP EP93480044A patent/EP0570321A3/en not_active Withdrawn
- 1993-05-13 JP JP5111533A patent/JPH0799729B2/ja not_active Expired - Lifetime
- 1993-12-08 US US08/164,094 patent/US5366923A/en not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006517734A (ja) * | 2003-02-12 | 2006-07-27 | エス オー イ テク シリコン オン インシュレータ テクノロジース | 極度に粗れた基板上の半導体構造 |
| JP4874790B2 (ja) * | 2003-02-12 | 2012-02-15 | エス オー イ テク シリコン オン インシュレータ テクノロジース | 極度に粗れた基板上の半導体構造 |
| JP2006222236A (ja) * | 2005-02-09 | 2006-08-24 | Kobe Steel Ltd | 半導体装置用積層基板の製造方法及び半導体装置 |
| JP2011139069A (ja) * | 2009-12-30 | 2011-07-14 | Commissariat A L'energie Atomique & Aux Energies Alternatives | 集積ダイアモンド変換画素化撮像装置及びその製造方法 |
| JP2017120266A (ja) * | 2009-12-30 | 2017-07-06 | コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ | 集積ダイアモンド変換画素化撮像装置及びその製造方法 |
| US8741739B2 (en) | 2012-01-03 | 2014-06-03 | International Business Machines Corporation | High resistivity silicon-on-insulator substrate and method of forming |
| US8963293B2 (en) | 2012-01-03 | 2015-02-24 | International Business Machines Corporation | High resistivity silicon-on-insulator substrate and method of forming |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0799729B2 (ja) | 1995-10-25 |
| US5276338A (en) | 1994-01-04 |
| US5366923A (en) | 1994-11-22 |
| EP0570321A3 (en) | 1997-03-12 |
| EP0570321A2 (en) | 1993-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06132184A (ja) | 埋込み絶縁層を有する接着ウェハ構造 | |
| US5382541A (en) | Method for forming recessed oxide isolation containing deep and shallow trenches | |
| US5627106A (en) | Trench method for three dimensional chip connecting during IC fabrication | |
| JP3114643B2 (ja) | 半導体基板の構造および製造方法 | |
| US5554560A (en) | Method for forming a planar field oxide (fox) on substrates for integrated circuit | |
| US6025262A (en) | Method of passivating semiconductor wafers | |
| CA2465162A1 (en) | Silicon on insulator device with improved heat removal and method of manufacture | |
| US6194286B1 (en) | Method of etching thermally grown oxide substantially selectively relative to deposited oxide | |
| JP3311486B2 (ja) | 集積回路平坦化方法 | |
| TW445586B (en) | Method to form metal interconnects of semiconductor | |
| JP2812013B2 (ja) | 半導体装置の製造方法 | |
| US6613643B1 (en) | Structure, and a method of realizing, for efficient heat removal on SOI | |
| JPH03234041A (ja) | 半導体装置の製造方法 | |
| KR100214530B1 (ko) | 트렌치 소자격리구조 형성방법 | |
| US6686283B1 (en) | Shallow trench isolation planarization using self aligned isotropic etch | |
| JP2544750B2 (ja) | 半導体装置の製造方法 | |
| JP2770398B2 (ja) | コンタクトホールの形成方法 | |
| JP3311445B2 (ja) | 高耐圧半導体集積回路の製造方法 | |
| JPH10107138A (ja) | 半導体装置の製造方法 | |
| US20030119277A1 (en) | Semiconductor device manufacturing method | |
| JPH0420261B2 (ja) | ||
| JPH0574926A (ja) | 半導体基板の製造方法 | |
| JPH05183163A (ja) | 半導体装置およびその製造方法 | |
| JPS61276361A (ja) | 複合半導体基体の製造方法 | |
| Meshelle | SOl via Wafer Bonding |