KR100304197B1 - 소이제조방법 - Google Patents

소이제조방법 Download PDF

Info

Publication number
KR100304197B1
KR100304197B1 KR1019980010988A KR19980010988A KR100304197B1 KR 100304197 B1 KR100304197 B1 KR 100304197B1 KR 1019980010988 A KR1019980010988 A KR 1019980010988A KR 19980010988 A KR19980010988 A KR 19980010988A KR 100304197 B1 KR100304197 B1 KR 100304197B1
Authority
KR
South Korea
Prior art keywords
layer
wafer
material layer
bonding material
diffusion barrier
Prior art date
Application number
KR1019980010988A
Other languages
English (en)
Other versions
KR19990076227A (ko
Inventor
김윤기
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980010988A priority Critical patent/KR100304197B1/ko
Priority to TW087118743A priority patent/TW402752B/zh
Priority to JP11072637A priority patent/JPH11330436A/ja
Priority to US09/277,088 priority patent/US6214702B1/en
Publication of KR19990076227A publication Critical patent/KR19990076227A/ko
Application granted granted Critical
Publication of KR100304197B1 publication Critical patent/KR100304197B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/976—Temporary protective layer

Abstract

본 발명은 반도체 제조 방법에 관한 것으로, SOI 제조 방법은, 불순물 이온을 포함하는 접합 물질층을 사이에 두고 제 1 웨이퍼와 제 2 웨이퍼가 접합되고, 상기 접합 물질층과 접하는 상기 제 1 웨이퍼상에는 상기 불순물 이온이 제 1 웨이퍼로 확산되는 것을 방지하는 제 1 확산 방지막이 형성되어 있다. 상기 불순물 이온이 외부로 확산되는 것을 방지하기 위해 적어도 접합 물질층 양측 표면을 덮도록 제 2 확산 방지막이 형성된다. 접합력을 증가 시키기 위해 상기 접합된 웨이퍼들이 열처리된다. 상기 제 1 웨이퍼의 표면층이 연마되어 소자층이 형성된다. 이와 같은 SOI 제조 방법에 의해서, 저온에서 접합된 웨이퍼들의 어닐링 공정 중, 접합 물질층의 불순물 이온이 외부로 확산되는 것이 방지되어, 상기 접합된 웨이퍼들과 반도체 제조 장치가 오염되는 것이 방지될 수 있다.

Description

소이 제조 방법(METHOD OF FABRICATING SOI)
본 발명은 반도체 장치의 제조 방법에 관한 것으로, 좀 더 구체적으로는 접합 물질층의 불순물이온이 확산하여 발생되는 오염을 방지하는 SOI 제조방법에 관한 것이다.
절합 물질층을 사이에 두고 웨이퍼를 접합하여 SOI(silicon on insulator)를 형성하는 제품에 있어서, 근래에 가장 많이 사용되고 있는 방법에 있어서, BPSG(boron phosphorus silicate glass)층이 접합 물질층으로 사용되어 약 850℃ 이하의 온도 조건에서 두 웨이퍼가 접합되는 것이다. 그러나 이 SOI 제조 방법에 있어서는, 두 웨이퍼들이 본딩된 후, 두 웨이퍼들의 접합력을 강화시켜 주기 위해 수행되는 어닐링 공정에서 반도체 제조 장치와 상기 웨이퍼들이 오염되는 문제점이 발생된다.
도 1 은 종래의 SOI를 나타내는 단면도이다.
도 1을 참조하면, SOI는, 후속 공정에서 반도체 소자들이 형성되는 소자층이 형성될 프로세싱 웨이퍼(12), 핸들링 웨이퍼(10), 접합 물질층인 BPSG층(14), 그리고 BPSG층의 성분인 B, P이온이 계면으로부터 프로세싱(processing) 웨이퍼(12)로 확산 되는 것을 막아 주는 실리콘 질화막(13)으로 구성된다.
상기 어닐링 공정의 약 950℃ 온도에서 상기 접합 물질층(14)으로 사용되는 BPSG층(14)의 성분인 B 및 P 이온들이 상기 접합 물질층 양측(도 1의 점선 원으로 표기됨)으로 확산되어 웨이퍼들(10, 12)를 오염시키고, 후속 공정에서 상기 오염된 웨이퍼들(10, 12)이 공급되는 다른 반도체 제조 장치 또한 오염 시키게 된다. 그리고 상기 이온들에 의해서 반도체 장치인 튜브(tube)가 오염되고, 이어지는 후속 공정에서 상기 튜브에 공급되는 웨이퍼가 또한 오염된다.
이러한 이유로 오염의 원인인 접합 물질층(14)을 다른 물질로 대체 하여, 반도체 제조장치와 웨이퍼가 오염되는 것을 방지하는 SOI 제조방법이 제안 되었다. 접합 물질층(14)에 USG를 사용하여 두 웨이퍼들(10, 12)을 접합 하는 방법인 이 SOI 제조 방법에 있어서는, 접합 물질층(14)의 불순물 이온이 외부로 확산되어 발생되는 오염은 방지될 수 있으나 다른 새로운 문제점이 발생된다.
상기 SOI 제조 방법에 있어서는 1000℃ 이상의 온도에서 접합 공정이 수행되기 때문에 웨이퍼들(10, 12)의 접합 계면이 불량하게 되고, 접합 영역에 보이드(void)가 발생하게 된다. 그 결과 후속 공정 중에 웨이퍼가 깨지고, 수율이 보장될 수 없는 문제점들이 발생된다.
본 발명은 상술한 제반 문제점을 해결하기 위해 제안된 것으로서, 저온에서 접합된 웨이퍼들의 어닐링 공정에서, 접합 물질층의 불순물 이온이 외부로 확산되는 것이 방지되어 웨이퍼와 반도체 제조 장치가 오염되는 것이 방지될 수 있는 SOI 제조 방법을 제공함에 그 목적이 있다.
도 1은 종래의 SOI를 나타내는 단면도;
도 2a 내지 도 2d는 본 발명의 실시예에 따른 SOI 제조 공정을 순차적으로 나타내는 단면도.
* 도면의 주요 부분에 대한 부호의 설명
10, 100 : 프로세싱 웨이퍼 12, 102 : 핸들링 웨이퍼
13, 104, 108 : 확산 방지막 14, 106 : 접합 물질층
100a : 소자층
(구성)
상술한 목적을 달성하기 위해 제안된 본 발명의 특징에 의하면, SOI 제조 방법은, 불순물 이온을 포함하는 접합 물질층을 사이에 두고 제 1 웨이퍼와 제 2 웨이퍼를 접합하되, 상기 접합 물질층과 상기 제 1 웨이퍼 사이에는 상기 불순물 이온이 제 1 웨이퍼로 확산되는 것을 방지하는 제 1 확산 방지막이 형성되어 있는 공정과; 상기 불순물 이온이 외부로 확산되는 것을 방지하기 위해 적어도 접합 물질층 양측 표면을 덮도록 제 2 확산 방지막을 형성하는 공정과; 상기 접합된 웨이퍼들의 접합력을 증가 시키기 위해 상기 접합된 웨이퍼들을 열처리하는 공정과; 제 1 웨이퍼의 표면층을 연마하여 소자층을 형성하는 공정을 포함한다.
상술한 목적을 달성하기 위해 제안된 본 발명의 다른 특징에 의하면, 불순물 이온을 포함하는 접합 물질층을 사이에 두고 제 1 웨이퍼와 제 2 웨이퍼를 접합되고, 상기 접합 물질층과 상기 제 1 웨이퍼 사이에는 상기 불순물 이온이 제 1 웨이퍼로 확산되는 것을 방지하는 제 1 확산 방지막이 형성되어 있는 공정과; 상기 불순물 이온이 확산되는 것을 방지하기 위해 적어도 접합 물질층을 포함하여 상기 접합된 웨이퍼들의 전표면을 덮도록 제 2 확산 방지막을 형성하는 공정과; 상기 접합된 웨이퍼들의 접합력을 증가 시키기 위해 상기 접합된 웨이퍼들을 열처리하는 공정과; 제 1 웨이퍼의 표면층을 연마하여 소자층을 형성하는 공정을 포함한다.
도 2c를 참조하면, 본 발명의 실시예에 따른 신규한 SOI 제조 방법은, 불순물 이온을 포함하는 접합 물질층을 사이에 두고 제 1 웨이퍼와 제 2 웨이퍼가 접합된다. 상기 불순물 이온이 외부로 확산되는 것을 방지하기 위해 적어도 접합 물질층의 양측 표면을 덮도록 제 2 확산 방지막이 형성된다. 이와 같은 SOI 제조 방법에 의해서, 저온에서 접합된 웨이퍼들의 어닐링 공정에서, 접합 물질층의 불순물 이온이 외부로 확산되는 것이 방지되는 확산 방지막이 형성됨으로써, 상기 웨이퍼들과 반도체 제조 장치가 오염되는 것이 방지될 수 있다.
이하, 도 2a 내지 도 2d를 참조하여 본 발명의 실시예를 상세히 설명한다.
도 2a 내지 도 2d는 본 발명의 실시예에 따른 SOI 제조 공정을 순차적으로 나타내는 단면도이다.
도 2a에 참조하면, 소자층이 형성될 프로세싱(processing)웨이퍼(100)와 상기 웨이퍼(100)를 지지해 주는 핸들링(handling) 웨이퍼(102)를 접합하기 위한 접합 물질층(106)인 BPSG층이 형성되기 전에, 상기 BPSG층(106)의 불순물 이온인 B, P이 제 1 웨이퍼(100)로 확산되는 것을 방지하는 제 1 확산 방지막(104)인 실리콘 질화막(104)이 먼저 상기 프로세싱 웨이퍼(100)상에 형성된다.
이 경우 약 780℃의 온도 조건에서 NH3+DCS가스가 사용되는 LPCVD 공정으로 실리콘 질화막(104)이 70Å - 2000Å의 두께 범위를 갖고 형성된다. 상기 실리콘 질화막(104)상에 BPSG층(106a)이 420℃의 온도 조건에서 형성된다. 상기 BPSG층(106a)는 4.8wt％의 농도를 갖는 B와 7.2 wt％의 농도를 갖는 P를 포함한다.
상기 핸들링 웨이퍼(102)상에 BPSG층(106b)이 상기 형성 방법과 형성 조건으로 형성된다. 접합 능력을 향상시키기 위해 상기 프로세싱 웨이퍼(100)와 상기 핸들 웨이퍼(102)는 900℃의 온도 조건으로 질소 분위기에서 약 30 분간 열처리 된다. 이 경우 상기 BPSG층(106b)는 BSG층이나 PSG층으로 대체될 수 있다.
도 2b를 참조하면, 상기 프로세싱 웨이퍼(100)와 핸들 웨이퍼(102)가 특별히 고안된 진공 접합 장치(그림 미도시)가 사용되어, 10-3Torr의 기압으로 실온에서 접합된다. 상기 실리콘 질화막(104)상과 상기 핸들 웨이퍼(102)상의 2 개의 BPSG층들(106a, 106b)이 합쳐져 하나의 약 3500Å의 두께를 갖는 하나의 BPSG층(106)이 형성된다.
도 2c를 참조하면, 상기 접합된 웨이퍼들(100, 102)의 표면층과, BPSG층(106)과 실리콘 질화막(106)의 양측 표면에(도 2c에에서 점선 원으로 표기됨) 제 2 확산 방지막(108)인 SIN 및 SION 막 중 어느 한막이 780℃의 온도 조건에서 NH3+DCS가스가 사용되어 LPCVD 공정으로 형성된다. 이 경우 상기 제 2 확산 방지막의 두께는 70Å - 2000Å의 두께를 갖는다. 이는 후속 어닐링 공정에서 BPSG층(106)의 불순물 이온 B, P가 외부로 확산되는 것을 막기 위한 것이다.
또한 상기 접합 물질층(106)이 금속 이온인 Na 등으로 오염 되었을 경우도, 상기 SION막 및 SIN 막을 사용하여 금속 이온이 확산되는 것이 방지될 수 있다. 상기 접합 물질층(106)이 PSG막인 경우에는 상기 폴리 실리콘막(108)은 폴리층이나 HTO층으로 대체될 수 있다.
도 2d를 참조하면, 약 950℃의 온도 조건으로 질소 분위기에서 약 30분간 두 웨이퍼들(100, 102)의 접합력을 증가 시키기 위한 어닐링 공정이 수행되고, 상기 프로세싱 웨이퍼(100)의 표면층이 연마되어 소자가 형성될 소자층(100a)이 형성된다.
본 발명은 종래의 SOI의 제조 공정에서는 두 웨이퍼들의 접합력을 증가 시키기 위한 어닐링 공정에서 접합 물질층의 불순물 이온이 외부로 확산되어, 반도체 제조 장치와 상기 웨이퍼들이 오염되는 문제점을 해결한 것으로서, 상기 접합 물질층의 양측 표면에 확산 방지막이 형성됨으로써, 상기 불순물 이온이 외부로 확산되는 것을 방지되어 반도체 제조 장치와 상기 웨이퍼들이 오염되는 것이 방지될 수 있는 효과가 있다.

Claims (7)

  1. 불순물 이온을 포함하는 접합 물질층(106)을 사이에 두고 제 1 웨이퍼(100)와 제 2 웨이퍼(102)를 실온에서 접합하되, 상기 접합 물질층(106)과 상기 제 1 웨이퍼(100) 사이에는 상기 불순물 이온이 제 1 웨이퍼(100)로 확산되는 것을 방지하는 제 1 확산 방지막(104)이 형성되어 있는 공정과;
    상기 불순물 이온이 외부로 확산되는 것을 방지하기 위해 적어도 접합 물질층(106) 양측 표면을 덮도록 제 2 확산 방지막(108)을 형성하는 공정과;
    상기 접합된 웨이퍼들(100, 102)의 접합력을 증가 시키기 위해 상기 접합된 웨이퍼들(100, 102)을 열처리하는 공정과;
    제 1 웨이퍼(100)의 표면층을 연마하여 소자층(100a)을 형성하는 공정을 포함하는 SOI 제조 방법.
  2. 제 1 항에 있어서,
    상기 접합 물질층(106)은 BPSG층 , PSG층, 그리고 BSG층 중 어느 하나인 SOI 제조 방법.
  3. 제 1 항에 있어서,
    상기 접합 물질층(106)은 PSG층 이고, 제 2 확산 방지막(108)은 폴리막 및 HTO막 중 어느 하나인 SOI 제조 방법.
  4. 제 1 항에 있어서,
    상기 접합 물질층(106)은 BPSG층 및 BSG층 중 어느 하나이고, 제 2 확산 방지막(108)은 SIN 및 SION 막중 어느 하나인 SOI 제조 방법.
  5. 제 1 항에 있어서,
    제 1 확산 방지막(104) 및 제 2 확산 방지막(108)은 70Å - 2000Å의 두께 범위를 갖는 SOI 제조 방법.
  6. 제 1 항에 있어서,
    상기 열처리 공정은 약 950℃의 온도 조건으로, 질소 분위기에서 약 30분간 수행되는 SOI 제조 방법.
  7. 불순물 이온을 포함하는 접합 물질층(106)을 사이에 두고 제 1 웨이퍼(100)와 제 2 웨이퍼(102)를 실온에서 접합하되, 상기 접합 물질층(106)과 상기 제 1 웨이퍼(100) 사이에는 상기 불순물 이온이 제 1 웨이퍼(100)로 확산되는 것을 방지하는 제 1 확산 방지막(104)이 형성되어 있는 공정과;
    상기 불순물 이온이 확산되는 것을 방지하기 위해 적어도 접합 물질층(106)을 포함하여 상기 접합된 웨이퍼들(100, 102)의 전표면을 덮도록 제 2 확산 방지막(108)을 형성하는 공정과;
    상기 접합된 웨이퍼들(100, 102)의 접합력을 증가 시키기 위해 상기 접합된 웨이퍼들(100, 102)을 열처리하는 공정과;
    제 1 웨이퍼(100)의 표면층을 연마하여 소자층(100a)을 형성하는 공정을 포함하는 SOI 제조 방법.
KR1019980010988A 1998-03-30 1998-03-30 소이제조방법 KR100304197B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019980010988A KR100304197B1 (ko) 1998-03-30 1998-03-30 소이제조방법
TW087118743A TW402752B (en) 1998-03-30 1998-11-11 Method for fabricating a bonded wafer
JP11072637A JPH11330436A (ja) 1998-03-30 1999-03-17 Ｓｏｉ製造方法
US09/277,088 US6214702B1 (en) 1998-03-30 1999-03-26 Methods of forming semiconductor substrates using wafer bonding techniques and intermediate substrates formed thereby

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980010988A KR100304197B1 (ko) 1998-03-30 1998-03-30 소이제조방법

Publications (2)

Publication Number Publication Date
KR19990076227A KR19990076227A (ko) 1999-10-15
KR100304197B1 true KR100304197B1 (ko) 2001-11-30

Family

ID=19535559

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980010988A KR100304197B1 (ko) 1998-03-30 1998-03-30 소이제조방법

Country Status (4)

Country Link
US (1) US6214702B1 (ko)
JP (1) JPH11330436A (ko)
KR (1) KR100304197B1 (ko)
TW (1) TW402752B (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020060457A (ko) * 2001-01-11 2002-07-18 송오성 에스오아이 기판의 제조방법
US6737337B1 (en) * 2001-04-27 2004-05-18 Advanced Micro Devices, Inc. Method of preventing dopant depletion in surface semiconductor layer of semiconductor-on-insulator (SOI) device
KR100476901B1 (ko) * 2002-05-22 2005-03-17 삼성전자주식회사 소이 반도체기판의 형성방법
KR100854077B1 (ko) * 2002-05-28 2008-08-25 페어차일드코리아반도체 주식회사 웨이퍼 본딩을 이용한 ｓｏｉ 기판 제조 방법과 이 ｓｏｉ기판을 사용한 상보형 고전압 바이폴라 트랜지스터 제조방법
FR2880184B1 (fr) 2004-12-28 2007-03-30 Commissariat Energie Atomique Procede de detourage d'une structure obtenue par assemblage de deux plaques
US8114070B2 (en) * 2005-06-24 2012-02-14 Angiodynamics, Inc. Methods and systems for treating BPH using electroporation
DE102006000687B4 (de) 2006-01-03 2010-09-09 Thallner, Erich, Dipl.-Ing. Kombination aus einem Träger und einem Wafer, Vorrichtung zum Trennen der Kombination und Verfahren zur Handhabung eines Trägers und eines Wafers
US7888197B2 (en) * 2007-01-11 2011-02-15 International Business Machines Corporation Method of forming stressed SOI FET having doped glass box layer using sacrificial stressed layer
GB0717997D0 (en) * 2007-09-14 2007-10-24 Isis Innovation Substrate for high frequency integrated circuit
KR101096142B1 (ko) * 2008-01-24 2011-12-19 브레우어 사이언스 인코포레이션 캐리어 기판에 디바이스 웨이퍼를 가역적으로 장착하는 방법
US8252665B2 (en) * 2009-09-14 2012-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Protection layer for adhesive material at wafer edge
US8852391B2 (en) 2010-06-21 2014-10-07 Brewer Science Inc. Method and apparatus for removing a reversibly mounted device wafer from a carrier substrate
US9263314B2 (en) 2010-08-06 2016-02-16 Brewer Science Inc. Multiple bonding layers for thin-wafer handling
FR2969373B1 (fr) * 2010-12-20 2013-07-19 St Microelectronics Crolles 2 Procede d'assemblage de deux plaques et dispositif correspondant
US9406508B2 (en) 2013-10-31 2016-08-02 Samsung Electronics Co., Ltd. Methods of forming a semiconductor layer including germanium with low defectivity
US9224696B2 (en) * 2013-12-03 2015-12-29 United Microelectronics Corporation Integrated semiconductor device and method for fabricating the same
WO2016071064A1 (en) * 2014-11-07 2016-05-12 Abb Technology Ag Semiconductor device manufacturing method using a sealing layer for sealing of a gap between two wafers bonded to each other
DE102015102535B4 (de) * 2015-02-23 2023-08-03 Infineon Technologies Ag Verbundsystem und Verfahren zum haftenden Verbinden eines hygroskopischen Materials
US9859305B2 (en) 2015-10-14 2018-01-02 Samsung Display Co., Ltd. Liquid crystal display device and method of manufacturing the same
CN110943066A (zh) * 2018-09-21 2020-03-31 联华电子股份有限公司 具有高电阻晶片的半导体结构及高电阻晶片的接合方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0964170A (ja) * 1995-08-25 1997-03-07 Ube Ind Ltd 複合半導体基板

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6051700A (ja) * 1983-08-31 1985-03-23 Toshiba Corp シリコン結晶体の接合方法
US5750000A (en) * 1990-08-03 1998-05-12 Canon Kabushiki Kaisha Semiconductor member, and process for preparing same and semiconductor device formed by use of same
US5276338A (en) * 1992-05-15 1994-01-04 International Business Machines Corporation Bonded wafer structure having a buried insulation layer
KR0168348B1 (ko) * 1995-05-11 1999-02-01 김광호 Soi 기판의 제조방법
KR100195243B1 (ko) * 1996-09-05 1999-06-15 윤종용 얕은 트랜치 분리를 이용한 반도체 장치의 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0964170A (ja) * 1995-08-25 1997-03-07 Ube Ind Ltd 複合半導体基板

Also Published As

Publication number Publication date
TW402752B (en) 2000-08-21
KR19990076227A (ko) 1999-10-15
US6214702B1 (en) 2001-04-10
JPH11330436A (ja) 1999-11-30

Similar Documents

Publication Publication Date Title
KR100304197B1 (ko) 소이제조방법
US6194304B1 (en) Semiconductor device and method of fabricating the same
US11031508B2 (en) Semiconductor device with treated interfacial layer on silicon germanium
JP2980052B2 (ja) 半導体装置の製造方法
KR19990080352A (ko) 트렌치 격리 형성 방법 및 그 구조
JPS61137367A (ja) 半導体集積回路装置の製造方法
JPH06209105A (ja) 半導体集積回路の製造方法
JP3249753B2 (ja) 半導体素子の製造方法
KR100205193B1 (ko) 실리콘 단결정 웨이퍼 및 그의 표면의 열산화방법
US9059087B2 (en) SOI substrate, method for manufacturing SOI substrate, and method for manufacturing semiconductor device
KR20030000822A (ko) 반도체소자의 제조방법
KR100881410B1 (ko) 반도체소자의 제조 방법
KR100533646B1 (ko) 피엠디막 형성 방법
KR100462368B1 (ko) 반도체소자의제조방법
KR100539578B1 (ko) 반도체 소자 제조 방법
KR20020061481A (ko) 반도체 장치의 제조 방법
KR100248211B1 (ko) 반도체 소자의 얕은 접합 형성방법
JPS6356916A (ja) 半導体装置の製造方法
KR101133518B1 (ko) 반도체 소자 및 반도체 소자 제조방법
CN115458578A (zh) 半导体元件及其制造方法
JPH07335884A (ja) サイドウォールスペーサの形成方法
JPH0562922A (ja) 半導体集積回路装置の製造方法
JPH03245525A (ja) 半導体装置の製造方法
KR19990003489A (ko) 반도체 소자의 층간 절연막 형성방법
JPH02260640A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120706

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20130701

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee