KR100205193B1 - 실리콘 단결정 웨이퍼 및 그의 표면의 열산화방법 - Google Patents

실리콘 단결정 웨이퍼 및 그의 표면의 열산화방법 Download PDF

Info

Publication number
KR100205193B1
KR100205193B1 KR1019960008400A KR19960008400A KR100205193B1 KR 100205193 B1 KR100205193 B1 KR 100205193B1 KR 1019960008400 A KR1019960008400 A KR 1019960008400A KR 19960008400 A KR19960008400 A KR 19960008400A KR 100205193 B1 KR100205193 B1 KR 100205193B1
Authority
KR
South Korea
Prior art keywords
single crystal
silicon single
atoms
less
crystal wafer
Prior art date
Application number
KR1019960008400A
Other languages
English (en)
Other versions
KR960035758A (ko
Inventor
야수카즈 무코가와
야수히로 키무라
Original Assignee
다니구찌 이찌로오, 기타오카 다카시
미쓰비시 덴키가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다니구찌 이찌로오, 기타오카 다카시, 미쓰비시 덴키가부시키가이샤 filed Critical 다니구찌 이찌로오, 기타오카 다카시
Publication of KR960035758A publication Critical patent/KR960035758A/ko
Application granted granted Critical
Publication of KR100205193B1 publication Critical patent/KR100205193B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C8/00—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C8/06—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases
    • C23C8/08—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases only one element being applied
    • C23C8/10—Oxidising
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31—Surface property or characteristic of web, sheet or block

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

본 발명은 게이트 산화막을 형성할때에 증속산화를 생성하지 않도록 개량된 실리콘 단결정 웨이퍼를 얻는 것이다.
본 발명에 관련하는 실리콘 단결정 웨이퍼는 실리콘 단결정 기판(1)을 구비한다.
실리콘 단결정 기판(1)의 외표면에서 칼륨농도는 2×1011atoms/㎠ 이하로 되어 있다.

Description

실리콘 단결정 웨이퍼 및 그의 표면의 열산화방법
제1도는 실시예 1에 관련하는 실리콘 단결정 웨이퍼의 단면도 및 해당 실리콘 단결정 웨이퍼 표면의 칼륨농도와 증속율의 관계도.
제2도는 나트륨, 칼륨, 이 게이트 산화막의 증속산화를 일으키는 것을 설명하기위한 도면.
제3도는 실시예 2에 관련하는 실리콘 단결정 웨이퍼의 단면도.
제4도는 게이트산화막의 증속산화가 인정된 폴리실리콘부 실리콘 단결정 웨이퍼의 SIMS 프로필 도.
제5도는 게이트산화막의 증속산화가 인정되지않었든 폴리실리콘막 부실리콘 단결정 웨이퍼의 SIMS 프로필 도.
제6도는 실시예 3에 관련하는 실리콘 단결정 웨이퍼의 단면도.
제7도는 실시예 4에 관련하는 실리콘 단결정 웨이퍼의 단면도.
제8도는 제3도에 표시하는 실리콘 단결정 웨이퍼의 제조방법의 순서의 각 공정에 있어서 실리콘 단결정기판의 단면도.
제9도는 실시예 7에 관련하는 실리콘 단결정 웨이퍼의 단면도.
제10도는 제9도에 표시하는 실리콘 단결정 웨이퍼의 제조방법의 순서의 각 공정에 있어서 실리콘 단결정 기판의 단면도.
제11도는 MOSFET를 제조하는 종래의 방법의 순서의 각 공정에 있어서 반도체장치의 단면도.
제12도는 종래의 종형 열산화노의 개념도.
제13도는 LOCOS산화막을 형성하는 종래의 방법의 순서의 각 공정에 있어서 반도체장치의 단면도.
본 발명은 일반으로 실리콘 단결정 웨이퍼에 관한 것이고, 보다 특정적으로는 산화막을 그의 표면에 형성할때에 증속산화가 발생하는 것이 없도록 개량된 실리콘 단결정 웨이퍼에 관한 것이다.
본 발명은 또 그와같은 실리콘 단결정 웨이퍼의 표면을 열산화하는 방법에 관한다.
반도체장치의 제조방법에 있어서 실리콘 단결정 웨이퍼의 표면에 열산화막을 형성하는 것은 필요불가결의 공정이다.
제11도는 열산화막인 실리콘산화막을 형성하는 공정을 포함하는 전계효과 트랜지스터의 제조방법의 순서의 각 공정에 있어서 반도체장치의 단면도이다.
제11a도를 참조하여, 실리콘 단결정 기판 1을 준비한다.
제11b도를 참조하여, 실리콘 단결정 기판 1의 표면에, 활성영역을 다른 활성 영역에서 분리하기 위한 LOCOS 산화막2을 형성한다.
그 후, 실리콘 단결정 기판 1의 표면을 열 산화하고, 게이트 산화막의 근본으로 되는 실리콘 산화막 3을 형성한다.
실리콘 산화막 5을 덮도록, 게이트 전극의 것으로 되는, 폴리 실리콘 막 4을 형성한다.
제11b도와 c도를 참조하여 실리콘 산화막 3과 폴리실리콘막 4a을 선택적으로 에칭하는 것에 의하여 활성영역의 위에 게이트 절연막 5a과 게이트 전극 6a을 형성한다.
제11c도와 d도를 참조하여 게이트 전극 6을 마스크로 하여 활성영역의 표면에 불순물 이온 30을 주입하고 소스/드레인 영역 7을 형성한다.
제11d도와 e도를 참조하여 게이트 전극 6을 덮도록 층간절연막 8을 형성한다.
층간절연막 8중에 소스/드레인 영역 7의 표면의 일부를 노출하기 위한 콘택트홀 9을 형성한다.
콘택트홀 9을 통하여 소스/드레인 영역 7에 전기적으로 접촉하도록 비트선인 Al 배선 31을 형성하면 MOSFET가 완성한다.
제12도는 반도체 기판의 표면을 산화하고 실리콘 산화막을 형성하는 공정(제11b도에 표시하는 공정)을 실현하기 위한 열산화로(종형로)의 개념도이다.
제12도를 참조하여 열산화로는 반응관 10을 구비한다.
반응관 10은 외벽 11에 의하여 둘러싸여 있다.
외벽 11의 주위에는 히터 12가 설치되어 있다.
외벽 11에는 반응관 10내의 가스를 배기하기위한 배기관 13이 접속되어 있다.
반응관 10에 해당 반응관 10내에 반응가스를 공급하기 위한 가스 공급관 14이 접속되어 있다.
반응관 10내에는 보트 엘리베이터 15에 의하여 보트 32가 삽입되도록 되어 있다.
보트 32에는 더미 모니터 웨이퍼 16와 본번용 웨이퍼 17가 배치되도록 되어 있다.
더미 모니터 웨이퍼 16는 가스의 흐름을 제어하고 온도분포에 치우치지 않도록 하기 위하여 반응관 10내에 넣게 된다.
통상 더미 모니터 웨이퍼 16는 26매 배치되어 본번용 웨이퍼 17는 100매 배치된다.
이 열산화로를 사용하여 LOCOS 산화막도 형성된다.
제13도는 LOCOS 산화막의 형성방법의 순서의 각 공정에서 반도체 장치의 단면도이다.
제13a도를 참조하여 실리콘 단결정 기판 1을 준비한다.
제13b도를 참조하여 실리콘 단결정기판 1의 위에 SiO2막 18을 형성한다.
SiO2막 18의 위에 활성영역을 형성할 예정의 부분을 덮는 실리콘 질화막 19을 형성한다.
제13b도와 c도를 참조하여 실리콘 질화막 19을 마스크로 하여 실리콘 단결정 기판 1의 표면을 산화하고 Locos 산화막 2을 형성한다.
제13c도와 d도를 참조하여 실리콘 질화막 19을 제거하면, 반도체 기판 1의 주표면 중에, 활성영역을 다른 활성영역에서 분리하기 위한 Locos 산화막 2이 형성된다.
제13c도에 표시하는 Locos 산화막 2의 형성은 제12도에 표시하는 열산화로를 사용하여 행하게 된다.
[발명이 해결하고저 하는 과제]
상술한 바와같이 실리콘 산화막은 실리콘 단결정 웨이퍼를 열산화로 내에 삽입하고, 이것을 열산화하는 것에 의하여 형성된다.
실리콘 산화막중 특히 게이트 산화막은, 반도체 장치의 특성을 결정하는 중요한 것의 하나이다.
그때문에 게이트 산화막의 두께는 극히 엄하게 관리되어 있다.
그럼에도 불구하고 게이트 산화막의 두께는 흩어진다는 현상이었다.
그러므로 이 발명의 목적은 실리콘 단결정 웨이퍼의 표면에 형성되는 실리콘 산화막의 두께가 일정하게 되도록 개량된 실리콘 단결정 웨이퍼를 제공하는 것이다.
이 발명의 다른 목적은 실리콘 단결정 웨이퍼의 표면을 열산화하고 막두께의 흩어짐이 없는 게이트 절연막을 형성되도록 개량된 실리콘 단결정 웨이퍼를 제공하는 것에 있다.
이 발명의 다른 목적은 실리콘 단결정 웨이퍼의 표면을 열산화하고, 막두께가 일정한 Locos 산화막을 제공하는 것이 가능하도록 개량된 실리콘 단결정 웨이퍼를 제공하는 것에 있다.
이 발명의 더 다른 목적은 그와같은 실리콘 단결정 웨이퍼를 사용하여, 막두께의 일정한 실리콘 산화막을 제공하는것이 가능하도록 개량된 실리콘 단결정 웨이퍼의 표면의 열산화 방법을 제공하는 것에 있다.
[과제를 해결하기위한 수단]
이 발명의 제1의 국면에 따른 실리콘 단결정 웨이퍼는 실리콘 단결정 기판을 구비한다.
상기 실리콘 단결정 기판의 외표면에서 칼륨농도는 2×1011atoms/㎠이하로 되어있다.
이 발명의 제2의 국면에 따른 실리콘 단결정 웨이퍼는 실리콘 단결정 기판과 상기 실리콘 단결정 기판의 이면에 설치된 폴리 실리콘막을 구비한다. 상기 실리콘 단결정 기판과 상기 폴리 실리콘막의 계면에 있어서 칼륨농도가 2×1011atoms/㎠이하로 되어있다.
이 발명의 제3의 국면에 따른 실리콘 단결정 웨이퍼는 실리콘 단결정 기판과 해당 실리콘 단결정 기판의 이면에 설치된 폴리실리콘막을 구비한다. 상기 폴리실리콘막의 외표면에 있어서 칼륨농도는 2×1011atoms/㎠이하로 되어있다.
이 발명의 제4의 국면에 따른 실리콘 단결정 웨이퍼는 실리콘 단결정기판을 구비한다.
상기 실리콘 단결정 기판의 이면에 인을 포함하는 산화막이 설치되어 있다.
상기 산화막을 피복하도록 상기 실리콘 단결정 기판의 이면에 폴리 실리콘막이 설치되어 있다.
이 발명의 제5의 국면에 따른 실리콘 단결정 웨이퍼는 붙여진 제1의 실리콘 단결정기판과 제2의 실리콘 단결정 기판을 구비한다.
상기 제1의 실리콘 단결정 기판과 제2의 실리콘 단결정 기판의 붙여진 면에 잇어서 칼륨농도가 2×1011atoms/㎠이하로 되어있다.
이 발명의 제6의 국면에 따른 실리콘 단결정 웨이퍼는 실리콘 단결정기판을 구비한다.
상기 실리콘 단결정 기판중에 포함되는 칼륨농도는 1×1016atoms/㎤이하로 되어 있다.
이 발명의 제7의 국면에 따른 실리콘 단결정 웨이퍼는 실리콘 단결정 기판과 상기 실리콘 단결정 기판의 이면에 설치된 폴리 실리콘막을 구비한다. 상기 폴리 실리콘막중에 포함되는 칼륨농도는 1×1016atoms/㎤이하로 되어 있다.
이 발명의 제8의 국면에 따른 실리콘 단결정 웨이퍼의 표면의 열산화 방법에 의하면 우선 열산화로 내에 처리하도록 실리콘 단결정 웨이퍼와 그의 외표면의 칼륨농도가 2×1011atoms/㎠ 이하로 된 더미웨이퍼를 배치한다. 상기 실리콘 단결정 웨이퍼의 표면을 열산화하고 해당 실리콘 단결정 웨이퍼의 표면에 열산화막을 형성한다.
이 발명의 제9의 국면에 따른 실리콘 단결정웨이퍼의 표면의 열산화방법에 의하면, 우선 열산화로 내에 처리하도록 실리콘 단결정 웨이퍼와 칼륨함유량이 1×1016atoms/㎤ 이하로 된 더미 웨이퍼를 배치한다.
상기 실리콘 단결정 웨이퍼의 표면을 열산화하고 해당 실리콘 단결정 웨이퍼의 표면에 열산화막을 형성한다.
[작 용]
이 발명의 제1의 국면에 따른 실리콘 단결정 웨이퍼에 의하면 실리콘 단결정 기판의 외표면에 있어서 칼륨농도가 2×1011atoms/㎠ 이하로 되어 있음으로 열산화로내에 배치되어 열처리 되어도 그중에 포함되는 칼륨이 확산하여 다른 실리콘 단결정 웨이퍼를 오염하지 않는다.
이 발명의 제2의 국면에 따른 실리콘 단결정 웨이퍼에 의하면 실리콘 단결정 기판과 폴리실리콘막의 계면에 있어서 칼륨농도가 2×1011atoms/㎠ 이하로 되어 있음으로 열산화로내에 배치되어도 그중에 포함되는 칼륨이 다른 실리콘 단결정 웨이퍼를 오염하지 않는다.
이 발명의 제3의 국면에 따른 실리콘 단결정 웨이퍼에 의하면 폴리 실리콘막의 외표면에 있어서 칼륨농도가 2×1011atoms/㎠ 이하로 되어 있음으로 열산화로 내에 배치되어 열처리 되어도 그중에 포함되는 칼륨이 다른 실리콘 단결정 웨이퍼를 오염하지 않는다.
이 발명의 제4의 국면에 따른 실리콘 단결정 웨이퍼에 의하면 실리콘 단결정 기판의 이면에 인을 포함한 산화막이 설치되어 있다.
인을 포함한 산화막은 게터(getter)효과를 가진다.
따라서 실리콘 단결정 기판중에 포함되는 알칼리 금속 및 알칼리 토류금속은 이 인을 포함한 산화막에 포획된다.
따라서 열산화로내에 이 실리콘 단결정 웨이퍼가 배치되어 열처리가 행하여져도 그중에 포함되는 알칼리 금속 및 알칼리 토류금속이 다른 실리콘 단결정 웨이퍼를 오염하지 않는다.
이 발명의 제5의 국면에 따른 실리콘 단결정 웨이퍼에 의하면 제1의 실리콘 단결정 기판과 제2의 실리콘 단결정 기판의 붙여진 면에 있어서 칼륨농도가 2×1011atoms/㎠ 이하로 되어 있음으로 열산화로내에 배치되어 열처리되어도 그 중에 포함되는 칼륨이 다른 실리콘 단결정 웨이퍼를 오염하지 않는다.
이 발명의 제6의 국면에 따른 실리콘 단결정 웨이퍼에 의하면 실리콘 단결정 기판중에 포함되는 칼륨농도가 1×1016atoms/㎤ 이하로 되어 있음으로 열산화로내에 배치되어 열서치되어도 그 중에 포함되는 칼륨이 다른 실리콘 단결정 웨이퍼를 오염하지 않는다.
이 발명의 제7의 국면에 따른 실리콘 단결정 웨이퍼에 의하면, 폴리실리콘막중에 포함되는 칼륨농도가 1×1016atoms/㎤이하로 되어 있음으로 열산화로내에 배치되어 열처리되어도 그 중에 포함되는 칼륨이 다른 실리콘 단결정 웨이퍼를 오염하지 않는다.
이 발명의 제8의 국면에 따른 실리콘 단결정 웨이퍼의 표면의 열산화 방법에 의하면 그의 외표면의 칼륨농도가 2×1011atoms/㎠ 이하로 된 더미 웨이퍼를 배치함으로 더미 웨이퍼 중에 포함되는 칼륨이 다른 실리콘 단결정 웨이퍼를 오염하지 않는다.
이 발명의 제9의 국면에 따른 실리콘 단결정 웨이퍼의 표면의 열산화 방법에 의하면 열산화로 내에 칼륨함유량이 1×1016atoms/㎤ 이하로 된 더미 웨이퍼를 배치함으로 더미 웨이퍼중의 칼륨이 처리하도록 실리콘 단결정 웨이퍼로 오염하는 것은 없다.
[실시예]
이하 이 발명의 실시예를 도면에 관하여 설명한다.
[실시예 1]
제1a도는 실시예 1에 관련하는 실리콘 단결정 웨이퍼의 단면도이다.
제1a도를 참조하여 실시예에 관련하는 실리콘 결정 웨이퍼에 있어서는 그의 외표면에 있어서 알칼리 및 알칼리 토류금속의 총량이 2.6×1011atoms/㎠이하로 되어, 나트륨 농도가 5×1010atoms/㎠이하로 되어 칼륨농도가 2×1011atoms/㎠이하로 되어, 칼슘농도가 1×1010atoms/㎠이하로 되어 있다.
표 1은 실리콘 단결정 웨이퍼 중의 알칼리 및 알칼리 토류금속 농도가 다른 2종류의 실리콘 단결정 웨이퍼(실시예 1, 비교예 1)를 사용하여, 두계 260Å(설계치)의 게이트 산화막을 얻으려고 할때의 데이터이다.
게이트 산화막의 형성조건은 950℃ 웨트 산화노로서 또한 종형 열처리노를 사용한다는 조건하에서 행하였다.
표1에서 명백함과 같이, 비교예1의 경우는, 게이트 산화막의 막두께는 264∼279Å의 범위에서 흩어져 있어, 평균의 막두께는 270Å이었다.
한편, 실시예1의 경우에는 게이트 산화막의 마두께는 257∼262Å의 좁은 범위에서 흩어짐뿐이고 그의 평균차는 260Å이었다.
이와같이 알칼리 및 알칼리 토류금속이 게이트 산화막의 막두께를 흩어지게 하는 것은 다음과 같이 이유에 의한다고 생각된다.
즉, 제2도를 참조하여 열산화로 20내에서 실리콘 단결정웨이퍼1의 표면1a에 실리콘 산화막을 형성할때 실리콘 단결정 웨이퍼1의 이면1b에 존재하는 알칼리 및 알칼리 토류금속이 다른 실리콘단결정상1의 표면1a에 확산하고 다른 실리콘 단결정웨이퍼1a의 표면을 증속산화시킨다.
실시예1에 관련하는 실리콘 단결정웨이퍼를 사용하면 증속산화의 촉매로 되는 이들의 알칼리 및 알칼리 토류은속의 양이 적으므로 제2도에 표시함과 같은 알칼리 및 알칼리 토류금속의 열확산형상이 억제된다.
이때문에 게이트 산화막의 막두께에 흩어짐이 발생하지 않게 된다.
제1b도는 실리콘 반도체 기판의 표면의 칼륨농도와 실리콘 반도체기판은 이 표면에 게이트 산화막을 형성할때의 형성속도의 증속율의 관계를 표시한다.
게이트 산화막의 막두께의 흩어짐이 크게된다.
제1b도에서 명백함과 같이 칼륨농도가 2×10 atoms/㎠의 전후에서 증속율이 현저하게 변화하는 것이 발견되었다.
역시 실리콘 단결정 기판의 외표면에 있어서 칼륨농도가 2×10 atoms/㎠라고 하는 것은 단위 체적당의 칼륨농도로 환산하면 1×10 atoms/㎤에 상당하는 것도 발견되었다.
역시 제1b도에서 칼륨에 초점을 맞추어 설명한 것은 실리콘 단결정 웨이퍼의 표면 또는 속에 존재하는 알칼리 금속 및 알칼리 토류금속중 칼륨이 가장 많기 때문이다.
칼륨을 적게시키는 것은 결국 다른 알칼리 금속 및 알칼리 토류금속을 적게시키는 것에 이어진다.
[실시예 2]
제3도는 실시예 2에 관련하는 실리콘 단결정 웨이퍼의 단면도이다.
실리콘 단결정기판 1의 이면에 게터링 효과를 제공하기 위한 폴리실리콘막 21이 설치되어 있다.
여기에서 사용된 폴리실리콘막 21은 III, V족의 불순물을 포함하지 않는다.
실리콘 반도체 기판 1과 폴리실리콘막 21의 계면에 있어서 알칼리 금속 및 알칼리 토류금속의 총량은 2.6×10 atoms/㎠이하로 되어 나트륨 농도는 5×10 atoms/㎠이하로 되어, 칼륨농도가 2×10 atoms/㎠이하로 되어, 칼슘 농도는 1×10 atoms/㎠이하로 되어있다.
표 2에 실시예 2에 관련하는 실리콘 단결정웨이퍼의 표면에, 게이트 산화막 17을 형성한 때의 결과를 표시한다.
표 2에는 실리콘 단결정기판의 이표면에 있어서 알칼리 금속 및 알칼리 토류금속의 농도가 실시예 2와 다른 실리콘 단결정 웨이퍼(비교예 2)를 사용한 경우의 결과에 관하여도 기재 되어있다.
각각의 샘플 수는 34개(n=3)이다.
역시 표 2의 데이터는, 게이트 산화막의 막두께를 300Å(설계치)을 얻고저 행한 경과이다.
실시예 2에는 평균 300Å의 막두께를 가지는 게이트 산화막이 얻게 되었지만, 비교예 2의 경우에는, 얻어진 게이트 산화막의 막두께의 평균은 330Å이었다.
제4도는 비교예 2의 경우, 즉 게이트 산화막의 증속 산화가 인정된 폴리실리콘막부 웨이퍼의 단면에 있어서 SIMS(Secondary Ion Mass Spectra)프로필이다.
횡축은 웨이퍼의 이면에서의 거리를 나타내고 있어 종축은 SIMS상대 강도를 나타내고있다.
제4도에서 명백함과 같이, 게이트 산화막의 증속 산화가 인정된 실리콘 단결정 웨이퍼(비교예 2)의 경우, 폴리 실리콘 막 21과 실리콘 단결정기판1의 경우, 폴리 실리콘 막 21과 실리콘 단결정 기판 1의 계면에 많은 나트륨, 칼륨, 칼슘이 존재하고 있는것을 알게된다.
제5도는 게이트 산화막의 증속 산화가 인정되지 않었든 실리콘 단결정 웨이퍼(실시예 2)의 단면에 있어서 SIMS 프로필이다.
실시예 2의 경우에는 제5도에서 명백함과 같이 폴리 실리콘 막 21과 실리콘 단결정 기판 1의 계면에는 나트륨, 칼륨, 칼슘이 매우 적다.
[실시예 3]
제6도는 실시예 3에 관련하는 실리콘 단결정 웨이퍼의 단면도이다.
실시예 3에 관련하는 실리콘 단결정 웨이퍼는 실리콘 단결정 기판 1을 구비한다.
실리콘 단결정 기판 1의 이면에 폴리 실리콘 막 21이 설치되어있다.
폴리 실리콘 막 21의 외표면에 있어서, 알칼리 금속 및 알칼리 토류 금속의 총량은 2.6×10 atoms/㎠ 이하로 되어 칼륨 농도는 2×10 atoms/㎠ 이하로 되어 칼슘 농도는 1×10 atoms/㎠ 이하로 되어 있다.
단위면적 단위 칼륨 농도를 단위 체적 당의 칼륨 농도에 환산하면, 폴리 실리콘 막 21중의 1×10 atoms/㎤ 이하로 된다.
폴리 실리콘 막 21 중에 나트륨, 칼륨, 칼슘 등이 도입되는 원인은 폴리 실리콘 막을 형성 할 때의 CVD 장치내의 오면 또는 SiH가스 중의 오염, 또는 퍼지 가스에 사용되는 N가스등이 오염되어 있는 것에 의한다.
따라서 이들의 오염을 없애는 것에 의해 상술의 나트륨, 칼륨, 칼슘 함유량이 적은 폴리 실리콘 막이 얻게된다.
실시예 3에 관련하는 실리콘단결정 웨이퍼를 사용한다.
실리콘 단결정 기판의 표면에 게이트 절연막을 형성할 때 증속 산화가 억제된다.
[실시예 4]
제7도는 실시예 4에 관련하는 실리콘 단결정 웨이퍼의 단면도이다.
실시예 4에 관련하는 실리콘 단결정 웨이퍼에 있어서는 실리콘 단결정 기판의 이면에, 인을 포함한 산화막 22이 설치되어있다.
산화막 22을 피복 하도록 실리콘 단결정 기판1의 이면에 폴리 실리콘 막 23이 설치되어있다.
인을 포함한 산화막 22은 나트륨, 칼륨 등의 가동 이온을 게터하는 효과가 있음으로, 실리콘 단결정 기판 1중에 알칼리 금속등이 포함되어 있어도 산화막 22에 게터된다.
도면중 33은 게터된 나트륨, 칼륨등을 나타내고 있다.
그 결과 실리콘 단결정 기판 1의 표면에 게이트 산화막을 형성할 때, 그때 열이 제공되어도 나트륨등의 가동 이온이 외부에 향하여 확산하지 않는다.
그 결과 게이트 산화막의 막두께의 제어가 가능케된다.
역시 인을 포함한 산화막 22은 사압 CVD법 감압 CVD법등에 의해 용이하게 형성된다.
[실시예 5]
본 실시예는 제3도에 표시하는 폴리 실리콘 막 부 실리콘 단결정 웨이퍼의 제조방법에 관한다.
제8a도를 참조하여, 알칼리 세정 후의 실리콘 단결정 기판 1을 준비한다.
알칼리 세정 후의 실리콘 단결정 기판 1의 표면에는 나트륨, 칼륨, 또는 칼슘로 형성된 오염층 2이 형성되어있다.
오염층 2중의 나트륨 농도는 5×10 atoms/㎠ 이상 칼륨 농도는 2×10 atoms/㎠ 이상 또는 칼슘 농도는 2×10 atoms/㎠ 이상이다.
제8a도와 b도를 참조하여 실리콘 단결정 기판 1의 표면을 희산 또는 희불산으로 세정하고, 오염층 2a을 제거한다.
제8b도와 c도를 참조하여, 실리콘 단결정 기판 1의 이면에 폴리실리콘 막 4을 퇴적한다.
이것에 의하여 실리콘 단결정 기판 1과 폴리 실리콘 막 4의 계면에 있어서, 알칼리 금속 및 알칼리 토류 금속의 총량이 2.6×10 atoms/㎠ 이하로 되어 나트륨 농도가 5×10 atoms/㎠ 이하로 되어 칼륨 농도가 2×10 atoms/㎠ 이하로 되어 칼슘 농도는 1×10 atoms/㎠ 이하로 된 폴리 실리콘막부 실리콘 단결정 웨이퍼가 얻게 된다.
[실시예 6]
실시예 6은 실리콘 단결정 웨이퍼의 표면의 열산화 방법에 관한다.
열산화로는 제11도에 표시하는 종래의 장치를 상용함으로 도시를 생략한다.
게이트 산화막의 형성은 통상 웨이퍼를 복수매 일괄로 처리하는 배치 처리라고 하는 방법으로 행하게 된다.
이때, 웨이퍼의 매수를 일정하게 하는 것이 게이트 산화막의 막두께의 흩어짐 및 막질의 흩어짐을 저감하기 위하여 유효하다.
웨이퍼의 매수를 일정하게 하는 것에 의해 가스의 흐름을 제어하는 것이 되어, 온도 분포의 치우침을 없앨 수 있다.
웨이퍼 매수가 일정 매수로 되도록 통상 모니터 웨이퍼나 더미 웨이퍼라 말하게 되는 웨이퍼를 넣는 것이 많다.
본 실시예에는 그의 외표면의 알칼리 금속 및 알칼리 토류 금속의 총량이 2.6×10 atoms/㎠ 이하로 되어 나트륨 농도가 5×10 atoms/㎠ 이하로 되어 칼륨 농도가 1×10 atoms/㎠ 이하로 된 모니터 웨이퍼 및 더미 웨이퍼를 상용한다.
이와같은 모니터 웨이퍼 및 더미 웨이퍼을 사용하는 것에 의해 산화로 내로 알칼리 금속 및 알칼리 토류 금속이 비산하지 않은다.
그 결과 다른 웨이퍼가 오염되지 않는다.
그 결과 게이트 산화막의 막두께의 제어가 용이케된다.
[실시예 7]
제9도는 실시예 7에 관련하는 실리콘 단결정 웨이퍼의 단면도이다.
제9도를 참조하여 반도체 장치가 형성되는 제1의 실리콘 단결정 기판 4과 토대로 되는 제2의 실리콘 단결정 기판 5이 산화막 6에 의하여 붙여져 있다.
제1의 실리콘 단결정 기판 4과 제2의 실리콘 단결정 기판 5의 붙여진 면에 있어서 알칼리 금속 및 알칼리 토류 금속의 총량은 2.6×10 atoms/㎠ 이하로 되어 나트륨 농도가 5×10 atoms/㎠ 이하로 되어 칼륨 농도가 2×10 atoms/㎠ 되어 칼슘 농도는 1×10 atoms/㎠ 이하로 되어있다.
이와같은 실리콘 단결정 웨이퍼를 사용하여 게이트 산화막을 형성하면 그의 막두께가 일정하게 된다.
[실시예 8]
본 실시예는 제9도에 표시하는 실리콘 단결정 웨이퍼의 제조방법에 관련한다.
제10a도를 참조하여 알칼리 세정 후의 반도체 장치를 형성하는 제1의 실리콘 단결정 기판 4과 알칼리 세정 후의 토대로 되는 제2의 실리콘 단결정 기판 5을 준비한다.
각각의 실리콘 단결정기판 4, 5에는 나트륨 농도가 5×10 atoms/㎠ 이상, 칼륨 농도가 2×10 atoms/㎠ , 이상 칼슘 농도가 1×10 atoms/㎠ 알칼리 금속 및 알칼리 토류 금속의 총 농도가 2.6×10 atoms/㎠ 이상 포함되는 오염층 2a이 형성되어있다.
제10a도와 b도를 참조하여 제1의 실리콘 단결정 기판 4과 제2의 실리콘 단결정 기판 5을 희산 또는 불산으로 세정하고, 각각의 오염층 2a를 제거한다.
이 세정에 의해 각각의 실리콘 단결정 기판 4, 5의 표면에 있어서 알칼리 금속 및 알칼리 토류금속의 총량은 2.6×10 atoms/㎠ 이하로 되어 나트륨 농도가 5×10 atoms/㎠ 이하이고 칼륨농도가 2×10 atoms/㎠ 이하이고, 칼슘농도가 1×10 atoms/㎠ 이하인, 실리콘 단결정 웨이퍼가 얻게된다.
역시 제10a도와 b도를 참조하여 희산 또는 희불산으로 오염층 2을 제거하는 경우를 예시하였지만 이 발명은 이것에 한하게 되는 것이 아닌 염산가스중에서 열처리하고 오염층 2을 에칭제거하여도 좋다.
[발명의 효과]
이 발명의 제1의 국면에 따른 실리콘 단결정 웨이퍼에 의하면 실리콘 단결정 기판의 외표면에 있어서 칼륨농도 2×10 atoms/㎠ 이하로 되어 있음으로 연산화로 내에 배치되어 열처리 되어도 그 중에 포함되는 칼륨이 확산하여 다른 실리콘 단결정 웨이퍼를 오염하지 않는다.
그 결과 이 실리콘 단결정 기판을 사용하여 실리콘 산화막을 형성하면 그의 막두께가 일정하게 된다.
이 발명의 제2의 국면에 따른 실리콘 단결정 웨이퍼에 의하면 실리콘 단결정 기판과 폴리실리콘막의 계면에 있어서 칼륨농도가 2×10 atoms/㎠ 이하로 되어 있음으로 열산화로내에 배치되어 열처리 되어도 주중에 포함되는 칼륨이 다른 실리콘 단결정 웨이퍼를 오염하지 않는다.
그 결과 실리콘 단결정 웨이퍼를 사용하여 실리콘 산화막을 형성하면 그의 막두께는 일정하게 된다.
이 발명의 제3의 국면에 따른 실리콘 단결정 웨이퍼에 의하면 폴리 실리콘막의 외표면에 있어서 칼륨농도가 2×10 atoms/㎠ 이하로 되어 있음으로 열산화로 내에 배치되어 열처리되어도 그 중에 포함되는 칼륨이 다를 실리콘 단결정 웨이퍼를 오염하지 않는다.
그 결과 이 실리콘 단결정 웨이퍼를 사용하여 실리콘 산화막을 형성하면 그의 막두께는 일정하게 된다.
이 발명의 제4의 국면에 따른 실리콘 단결정 웨이퍼에 의하면 실리콘 단결정 기판의 일면에 인을 포함한 산화막이 설치되어 있다.
인을 포함한 산화막은 게터효과를 가진다.
따라서, 실리콘 단결정 기판중에 포함되는 알칼리 금속 및 알칼리 토류금속은 이 인을 포함한 산화막에 포획된다.
따라서, 열산화로 내에 이 실리콘 단결정 웨이퍼가 배치되어 열처리가 행하게 되어도 그 중에 포함되는 알칼리 금속 및 알칼리 토류금속이 다른 실리콘 단결정 웨이퍼를 오염하지 않는다.
따라서 이 실리콘 단결정 웨이퍼를 사용하여 실리콘 산화막을 형성하면, 그의 막두께는 일정하게 된다.
이 발명의 제5의 국면에 따른 실리콘 단결정 웨이퍼에 의하면 제1의 실리콘 단결정 기판과 제2의 실리콘 단결정 기판의 붙여진면에 있어서 칼륨농도가 2×10 atoms/㎠ 이하로 되어 있음으로 열산화로 내엘 배치되어 열처리되어도 그 중에 포함되는 칼륨이 다른 실리콘 단결정 웨이퍼를 오염하지 않는다.
그 결과 이 실리콘 단결정 웨이퍼를 사용하여 실리콘 산화막을 형성하면 그의 막두께는 일정하게 된다.
이 발명의 제6의 국면에 따른 실리콘 단결정 웨이퍼에 의하면 실리콘 단결정 기판중에 포함되는 칼륨농도가 1×10 atoms/㎤ 이하로 되어 있음으로 열산화로 내에 배치되어 열처리 되어도 그 중에 포함되는 칼륨이 다른 실리콘 단결정 웨이퍼를 오염하지 않는다.
그 결과 이 실리콘 단결정 웨이퍼를 사용하여 실리콘 산화막을 형성하면 그의 막두께가 일정하게 된다.
이 발명의 제7의 국면에 따른 실리콘 단결정 웨이퍼에 의하면, 폴리실리콘막 중에 포함되는 칼륨농도가 1×10 atoms/㎤ 이하로 되어 있음으로 열산화로 내에 배치되어 열처리 되어도 그 중에 포함되는 칼륨이 다른 실리콘 단결정 웨이퍼를 오염하지 않는다.
따라서 이 실리콘 단결정 웨이퍼를 사용하여 실리콘 산화막을 형성하면 그의 막두께가 일정하게 된다.
이 발명의 제8의 국면에 따른 실리콘 단결정 웨이퍼의 표면의 열산화 방법에 의하면, 그의 외표면의 칼륨농도가 2×10 atoms/㎠ 이하로 된 더미 웨이퍼를 배치함으로 더미 웨이퍼 중에 포함되는 칼륨이 처리하도록 실리콘 단결정 웨이퍼를 오염하지 않는다.
그 결과 실리콘 단결정 웨이퍼의 표면에 형성되는 실리콘 산화막의 막두께가 일정하게 된다.
이 발명의 제9의 국면에 따른 실리콘 단결정 웨이퍼의 표면의 열산화 방법에 의하면 열산화로 내에 칼륨 함유량이 1×10 atoms/㎠ 이하로 된 더미 웨이퍼를 배치함으로 더미 웨이퍼 중의 칼륨이 처리하도록 실리콘 단결정 웨이퍼를 오염하는 것은 없다.
그 결과 처리하도록 실리콘 단결정 웨이퍼의 표면에 일정한 막두께의 실리콘 산화막이 형성된다.

Claims (16)

  1. 실리콘 단결정 기판(1)을 구비하고, 상기 실리콘 단결정 기판(1)의 외표면에서 2×1011atoms/㎠ 이하로 되어 있는 실리콘 단결정 웨이퍼.
  2. 제1항에 있어서, 상기 실리콘 단결정 기판(1)의 상기 외표면에 있어서 알칼리 및 알칼리 토류금속의 총량이 2.6×1011atoms/㎠ 이하로 되고, 나트륨농도가 5×1010atoms/㎠ 이하로 되며, 칼슘농도가 1×1010atoms/㎠ 이하로 된 실리콘 단결정 웨이퍼.
  3. 실리콘 단결정 기판(1)과, 상기 실리콘 단결정 기판의 이면에 설치된 폴리실리콘막(21)을 구비하고, 상기 실리콘 단결정 기판(1)과 상기 폴리 실리콘막(21)의 계면에서 칼륨농도가 2×1011atoms/㎠ 이하로 되어 있는 실리콘 단결정 웨이퍼.
  4. 제3항에 있어서, 상기 실리콘 단결정 기판(1)과 상기 폴리실리콘막(21) 사이의 상기 계면에서, 알칼리 및 알칼리 토류금속의 총량이 2.6×1011atoms/㎠ 이하로 되고, 나트륨농도가 5×1010atoms/㎠ 이하로 되며, 칼슘농도가 1×1010atoms/㎠ 이하로 된 실리콘 단결정 웨이퍼.
  5. 실리콘 단결정 기판(1)과, 상기 실리콘 단결정 기판(1)의 이면에 설치된 폴리실리콘(21)을 구비하고, 상기 폴리 실리콘막(21)의 외표면에서 칼륨농도가 2×1011atoms/㎠ 이하로 되어 있는 실리콘 단결정 웨이퍼.
  6. 제5항에 있어서, 상기 외표면에 있어서 상기 폴리실리콘막(21)은 알칼리 및 알칼리 토류금속의 총량이 2.6×1011atoms/㎠ 이하로 되어, 나트륨 농도가 5×1010atoms/㎠ 이하로 되고, 칼슘농도가 1×1010atoms/㎠ 이하로 된 실리콘 단결정 웨이퍼.
  7. 실리콘 단결정 기판(1)과, 상기 실리콘 단결정 기판 1의 이면에 설치된 인을 포함한 산화막 22과, 상기 산화막(22)을 피복하도록 상기 실리콘 단결정 기판(1)의 이면에 설치된 폴리 실리콘막(23)을 구비한 실리콘 단결정 웨이퍼.
  8. 서로 부착된 제1의 실리콘 단결정 기판(4)과 제2의 실리콘 단결정 기판(5)을 구비하고, 상기 제1의 실리콘 단결정 기판(4)과 상기 제2의 실리콘 단결정 기판(5)의 서로 부착된 면에서 칼륨농도가 2×1011atoms/㎠ 이하로 되어 있는 실리콘 단결정 웨이퍼.
  9. 제8항에 있어서, 상기 제1 및 제2단결정 실리콘이 서로 부착된 상기 면은 알칼리 및 알칼리 토류금속의 총량이 2.6×1011atoms/㎠ 이하로 되고, 나트륨 농도가 5×1010atoms/㎠ 이하로 되며, 칼슘농도가 1×1010atoms/㎠ 이하로 된 실리콘 단결정 웨이퍼.
  10. 실리콘 단결정 기판(1)을 구비하고, 상기 실리콘 단결정 기판(1)중에 포함되는 칼륨농도가 1×1016atoms/㎤ 이하로 되어 있는 실리콘 단결정 웨이퍼.
  11. 실리콘 단결정 기판(1)과, 상기 실리콘 단결정 기판의 이면에 설치된 폴리 실리콘막(21)을 구비하고, 상기 폴리실리콘막(21)중에 포함되는 칼륨농도가 1×1016atoms/㎤ 이하로 되어 있는 실리콘 단결정 웨이퍼.
  12. 열산화로 내에 처리하도록 실리콘 단결정 웨이퍼(17)와, 그의 외표면의 칼륨농도가 2×1011atoms/㎠ 이하로 된 더미 웨이퍼(16)와를 배치하는 공정과, 상기 실리콘 단결정 웨이퍼(17)의 표면을 열산화하고, 해당 실리콘 단결정 웨이퍼의 표면에 열산화막(3)을 형성하는 공정과를 구비한 실리콘 단결정 웨이퍼의 표면의 열산화방법.
  13. 제12항에 있어서, 상기 더미 웨이퍼(16)의 외표면에서 알칼리 및 알칼리 토류금속의 총량이 2.6×1011atoms/㎠ 이하를 되고, 나트륨 농도가 5×1010atoms/㎠ 이하로 되며, 칼슘농도가 1×1010atoms/㎠ 이하로 되어 있는 실리콘 단결정 웨이퍼의 표면의 열산화방법.
  14. 제12항에 있어서, 상기 열산화는, Locos 산화막(2)을 형성하기 위하여 행하여지는, 실리콘 단결정 웨이퍼의 표면의 열산화방법.
  15. 제12항에 있어서, 상기 열산화는 게이트 절연막(3)을 형성하기 위하여 행하여지는, 실리콘 단결정 웨이퍼의 표면의 열산화방법.
  16. 열산화로 내에 처리하도록 실리콘 단결정 웨이퍼(17)와, 칼륨함유량이 1×1016atoms/㎤ 이하로 된 더미 웨이퍼(16)를 배치하는 공정과, 상기 실리콘 단결정 웨이퍼(17)의 표면의 열산화하고, 상기 실리콘 단결정 웨이퍼(17)의 표면에 열산화막(3)을 형성하는 공정을 구비한 실리콘 단결정 웨이퍼의 표면의 열산화방법.
KR1019960008400A 1995-03-28 1996-03-26 실리콘 단결정 웨이퍼 및 그의 표면의 열산화방법 KR100205193B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP95-069497 1995-03-28
JP7069497A JPH08264400A (ja) 1995-03-28 1995-03-28 シリコン単結晶ウェハおよびその表面の熱酸化方法

Publications (2)

Publication Number Publication Date
KR960035758A KR960035758A (ko) 1996-10-26
KR100205193B1 true KR100205193B1 (ko) 1999-07-01

Family

ID=13404423

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960008400A KR100205193B1 (ko) 1995-03-28 1996-03-26 실리콘 단결정 웨이퍼 및 그의 표면의 열산화방법

Country Status (4)

Country Link
US (1) US5928786A (ko)
JP (1) JPH08264400A (ko)
KR (1) KR100205193B1 (ko)
DE (1) DE19602767A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3074674B2 (ja) 1997-11-18 2000-08-07 日本電気株式会社 半導体装置およびその製造方法、半導体製造装置、半導体基板の入炉方法
JP4880890B2 (ja) * 2003-09-09 2012-02-22 セイコーインスツル株式会社 半導体装置の製造方法
KR100771807B1 (ko) * 2005-12-29 2007-10-30 주식회사 하이닉스반도체 플래쉬 메모리 소자 및 그의 제조방법
JP5417748B2 (ja) * 2008-06-23 2014-02-19 富士通セミコンダクター株式会社 半導体装置の製造方法
CZ304298B6 (cs) * 2012-01-12 2014-02-19 České Vysoké Učení Technické V Praze Fakulta Jaderná A Fyzikálně Inženýrská Způsob tepelného tvarování křemíkových plátků pro přesnou rentgenovou optiku
CZ304312B6 (cs) * 2012-01-12 2014-02-26 České Vysoké Učení Technické V Praze Fakulta Jaderná A Fyzikálně Inženýrská Tepelně tvarované křemíkové plátky pro přesnou rentgenovou optiku

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4053335A (en) * 1976-04-02 1977-10-11 International Business Machines Corporation Method of gettering using backside polycrystalline silicon
US4447497A (en) * 1982-05-03 1984-05-08 Rockwell International Corporation CVD Process for producing monocrystalline silicon-on-cubic zirconia and article produced thereby
JP3416163B2 (ja) * 1992-01-31 2003-06-16 キヤノン株式会社 半導体基板及びその作製方法
JPH05218049A (ja) * 1992-01-31 1993-08-27 Nec Corp 半導体素子形成用基板
JPH06188413A (ja) * 1992-12-17 1994-07-08 Shin Etsu Handotai Co Ltd Ｍｏｓ型半導体装置の製造方法

Also Published As

Publication number Publication date
US5928786A (en) 1999-07-27
JPH08264400A (ja) 1996-10-11
KR960035758A (ko) 1996-10-26
DE19602767A1 (de) 1996-10-02

Similar Documents

Publication Publication Date Title
US5876796A (en) Process for selectively depositing a refractory metal silicide on silicon, and silicon wafer metallized using this process
US6235590B1 (en) Fabrication of differential gate oxide thicknesses on a single integrated circuit chip
KR100304197B1 (ko) 소이제조방법
US6204205B1 (en) Using H2anneal to improve the electrical characteristics of gate oxide
US5882990A (en) Manufacturing method for wafer slice starting material to optimize extrinsic gettering during semiconductor fabrication
US4626450A (en) Process for producing semiconductor devices
KR100205193B1 (ko) 실리콘 단결정 웨이퍼 및 그의 표면의 열산화방법
KR100319620B1 (ko) 반도체 소자의 격리구조 및 그 제조방법
US7163871B2 (en) Manufacturing method of semiconductor device and oxidization method of semiconductor substrate
EP0834189B1 (en) Manufacture of a semiconductor device with an epitaxial semiconductor zone
US6451660B1 (en) Method of forming bipolar transistors comprising a native oxide layer formed on a substrate by rinsing the substrate in ozonated water
US20060148249A1 (en) Method of eliminating boron contamination in annealed wafer
KR100607800B1 (ko) 반도체 소자 제조 방법
JPH0684865A (ja) 半導体装置の乾式清浄化方法
JP2001313265A (ja) 半導体装置の製造方法
KR100256246B1 (ko) 반도체 소자의 게이트 전극 형성 방법
KR19990025130A (ko) 반도체장치의 콘택홀 형성방법
KR100452311B1 (ko) 반도체소자의층간절연막및그의제조방법
KR0154191B1 (ko) 반도체 소자의 무결점 영역 형성방법
JPH03173131A (ja) 半導体装置の製造方法
JP2002270614A (ja) Ｓｏｉ基体、その熱処理方法、それを有する半導体装置およびその製造方法
KR0185985B1 (ko) 실리콘 웨이퍼의 에피택셜층 형성방법
JPH08321502A (ja) 半導体装置
KR19990034762A (ko) 반도체 장치의 제조공정에 있어서 장벽층 형성방법
KR19990029508A (ko) 반도체 기판 내에 좁은 실리콘 열 산화막 측면 절연 영역을 형성하는 방법 및 이 방법에 의해 제조된 모스 반도체 소자

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee