JPH06188413A - Ｍｏｓ型半導体装置の製造方法 - Google Patents
Ｍｏｓ型半導体装置の製造方法Info
- Publication number
- JPH06188413A JPH06188413A JP4355269A JP35526992A JPH06188413A JP H06188413 A JPH06188413 A JP H06188413A JP 4355269 A JP4355269 A JP 4355269A JP 35526992 A JP35526992 A JP 35526992A JP H06188413 A JPH06188413 A JP H06188413A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- heat treatment
- oxide film
- linear velocity
- gap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 238000010438 heat treatment Methods 0.000 claims abstract description 41
- 230000003647 oxidation Effects 0.000 claims abstract description 29
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 29
- 238000000137 annealing Methods 0.000 claims abstract description 23
- 238000000034 method Methods 0.000 claims abstract description 18
- 230000001590 oxidative effect Effects 0.000 claims abstract description 5
- 239000012298 atmosphere Substances 0.000 abstract description 15
- 235000012431 wafers Nutrition 0.000 description 46
- 239000007789 gas Substances 0.000 description 23
- 238000012360 testing method Methods 0.000 description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 11
- 239000010453 quartz Substances 0.000 description 10
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 8
- 239000001301 oxygen Substances 0.000 description 8
- 229910052760 oxygen Inorganic materials 0.000 description 8
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 6
- 238000012937 correction Methods 0.000 description 4
- 239000011261 inert gas Substances 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 239000012299 nitrogen atmosphere Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
- H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
- H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
- H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
- H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
- H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
- H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/909—Controlled atmosphere
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/935—Gas flow control
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】 酸化膜中の固定電荷密度の低減が図れ、しか
も、口径の異なる熱処理炉間でも通用する、固定電荷密
度の制御技術を提供する。 【構成】 横型熱処理炉を用いて半導体ウェーハを酸化
・アニールするにあたり、酸化・アニール時には、雰囲
気ガス流量を前記半導体ウェーハとチューブ口径の隙間
断面積で割った値（隙間線速（Ｘ））を３０ｃｍ／ｍｉ
ｎ以上にし、ウェーハ取出し時の隙間線速（Ｙ）を１０
０ｃｍ／ｍｉｎ以上にし、かつＹ≧−２．５Ｘ＋２７５
であるようにした。
も、口径の異なる熱処理炉間でも通用する、固定電荷密
度の制御技術を提供する。 【構成】 横型熱処理炉を用いて半導体ウェーハを酸化
・アニールするにあたり、酸化・アニール時には、雰囲
気ガス流量を前記半導体ウェーハとチューブ口径の隙間
断面積で割った値（隙間線速（Ｘ））を３０ｃｍ／ｍｉ
ｎ以上にし、ウェーハ取出し時の隙間線速（Ｙ）を１０
０ｃｍ／ｍｉｎ以上にし、かつＹ≧−２．５Ｘ＋２７５
であるようにした。
Description
【０００１】
【産業上の利用分野】本発明は、ＭＯＳ型半導体装置の
製造方法、さらに詳しくは、ＭＯＳ型半導体装置のシリ
コン酸化膜（以下酸化膜という）中の固定電荷密度を再
現性よく制御でき、かつ固定電荷密度の低減を図ること
が可能な方法に関するものである。
製造方法、さらに詳しくは、ＭＯＳ型半導体装置のシリ
コン酸化膜（以下酸化膜という）中の固定電荷密度を再
現性よく制御でき、かつ固定電荷密度の低減を図ること
が可能な方法に関するものである。
【０００２】
【従来技術】半導体Ｓｉウェーハ（以下Ｓｉウェーハと
いう）表面に酸化膜を形成する方法の一つに熱酸化法が
ある。この熱酸化法としては、例えばフィールド酸化膜
形成の場合には、１１００℃の高温で加熱した石英チュ
ーブ内のＳｉウェーハに酸化源（例えばＯ2，Ｈ2Ｏ）を
送り込むことによって、酸化膜を作る、いわゆる高温酸
化法が用いられている。一方、薄いゲート酸化膜形成の
場合には、最近では、酸化速度を落とし、Ｓｉウェーハ
内の膜厚の均一性を保つために、低温（８００℃〜９０
０℃）下で酸化を行う方法も用いられている。
いう）表面に酸化膜を形成する方法の一つに熱酸化法が
ある。この熱酸化法としては、例えばフィールド酸化膜
形成の場合には、１１００℃の高温で加熱した石英チュ
ーブ内のＳｉウェーハに酸化源（例えばＯ2，Ｈ2Ｏ）を
送り込むことによって、酸化膜を作る、いわゆる高温酸
化法が用いられている。一方、薄いゲート酸化膜形成の
場合には、最近では、酸化速度を落とし、Ｓｉウェーハ
内の膜厚の均一性を保つために、低温（８００℃〜９０
０℃）下で酸化を行う方法も用いられている。
【０００３】ところで、このような方法で形成された酸
化膜の中には、固定電荷等、様々な電荷が含まれ、この
電荷はＳｉウェーハの表面電位を変動させ、特に、ＭＯ
Ｓ型半導体装置の歩留まりと信頼性に重大な問題を引き
起こすことが知られている。そのため、酸化膜中の電荷
に関して、従来、様々な研究が行われてきている（IEE
E.TRANSACTIONS ON ELECTRON DEVICES,VOL.ED-27,NO.3,
MARCH 1980,pp606-608）。
化膜の中には、固定電荷等、様々な電荷が含まれ、この
電荷はＳｉウェーハの表面電位を変動させ、特に、ＭＯ
Ｓ型半導体装置の歩留まりと信頼性に重大な問題を引き
起こすことが知られている。そのため、酸化膜中の電荷
に関して、従来、様々な研究が行われてきている（IEE
E.TRANSACTIONS ON ELECTRON DEVICES,VOL.ED-27,NO.3,
MARCH 1980,pp606-608）。
【０００４】現在までの研究によると、酸化膜中の電荷
密度は、酸化性雰囲気中で熱処理を行うと、酸化温度が
高いほど小さくなり、また、アルゴンや窒素などの不活
性ガス中で酸化熱処理終了後の熱処理（アニール）を行
うとさらに小さくなることが判明している（J.Electroc
hem.Soc.:SOLID STATE SCIENCE,Mar.1967,pp266〜27
3）。その後、さらに詳しく調査され、この酸化膜中の
電荷密度は、前記酸化熱処理後のアニールにおいて、雰
囲気ガスである不活性ガス中に乾燥酸素が存在すると、
その影響で増加することが判明している（J.Electroche
m.Soc.:SOLID STATESCIENCE,Sep.1971,pp1463〜146
8）。
密度は、酸化性雰囲気中で熱処理を行うと、酸化温度が
高いほど小さくなり、また、アルゴンや窒素などの不活
性ガス中で酸化熱処理終了後の熱処理（アニール）を行
うとさらに小さくなることが判明している（J.Electroc
hem.Soc.:SOLID STATE SCIENCE,Mar.1967,pp266〜27
3）。その後、さらに詳しく調査され、この酸化膜中の
電荷密度は、前記酸化熱処理後のアニールにおいて、雰
囲気ガスである不活性ガス中に乾燥酸素が存在すると、
その影響で増加することが判明している（J.Electroche
m.Soc.:SOLID STATESCIENCE,Sep.1971,pp1463〜146
8）。
【０００５】
【発明が解決しようとする課題】ところが、本発明者等
の試験によれば、熱処理条件を同じにしても、口径の異
なる別個の熱処理炉において酸化膜を形成した場合、出
来上がった酸化膜中の固定電荷密度が同一とならないこ
とが判った。
の試験によれば、熱処理条件を同じにしても、口径の異
なる別個の熱処理炉において酸化膜を形成した場合、出
来上がった酸化膜中の固定電荷密度が同一とならないこ
とが判った。
【０００６】この試験では、ＣＺ−Ｓｉウェーハ（直
径：４インチ、面方位：＜１００＞、導電型：Ｐ型、比
抵抗：１０Ωｃｍ）を計２７枚用意し、各Ｓｉウェーハ
の洗浄を行った後、３枚ずつ、口径の異なる９台の横型
熱処理炉（Ａ〜Ｉ）に入れて、１０００℃、１時間半程
度、流量５リットル／ｍｉｎのウェット酸素雰囲気中に
放置し、ゲート酸化膜を５００ｎｍ形成し、引き続き、
流量５リットル／ｍｉｎの窒素雰囲気中で１時間熱処理
（アニール）を施した。その後、酸化膜上にＡｌ電極を
形成し、次いで界面準位密度を減らすために４００℃、
３０分、水素（３％）・窒素混合雰囲気中で熱処理を施
してＭＯＳキャパシタ（ゲート面積：１．８１ｍｍ2 ）
を作製した。
径：４インチ、面方位：＜１００＞、導電型：Ｐ型、比
抵抗：１０Ωｃｍ）を計２７枚用意し、各Ｓｉウェーハ
の洗浄を行った後、３枚ずつ、口径の異なる９台の横型
熱処理炉（Ａ〜Ｉ）に入れて、１０００℃、１時間半程
度、流量５リットル／ｍｉｎのウェット酸素雰囲気中に
放置し、ゲート酸化膜を５００ｎｍ形成し、引き続き、
流量５リットル／ｍｉｎの窒素雰囲気中で１時間熱処理
（アニール）を施した。その後、酸化膜上にＡｌ電極を
形成し、次いで界面準位密度を減らすために４００℃、
３０分、水素（３％）・窒素混合雰囲気中で熱処理を施
してＭＯＳキャパシタ（ゲート面積：１．８１ｍｍ2 ）
を作製した。
【０００７】そして、上記ＭＯＳキャパシタのＣ−Ｖ特
性を測定し、そのＣ−Ｖ特性から酸化膜中の固定電荷密
度を求めた。また、ウェーハ当り６位置の固定電荷密度
を求め、その平均値をもって該ウェーハの酸化膜中の固
定電荷密度とした。
性を測定し、そのＣ−Ｖ特性から酸化膜中の固定電荷密
度を求めた。また、ウェーハ当り６位置の固定電荷密度
を求め、その平均値をもって該ウェーハの酸化膜中の固
定電荷密度とした。
【０００８】その結果を各横型熱処理炉と固定電荷密度
との関係として図５に示した。同図から明かなように、
熱処理条件を同じにしても、口径の異なる別個の熱処理
炉において酸化膜を形成する場合には、出来上がった酸
化膜中の固定電荷密度が同一とならなかった。
との関係として図５に示した。同図から明かなように、
熱処理条件を同じにしても、口径の異なる別個の熱処理
炉において酸化膜を形成する場合には、出来上がった酸
化膜中の固定電荷密度が同一とならなかった。
【０００９】酸化膜中の電荷密度、特に、固定電荷密度
の制御は、半導体集積回路の微細化、高密度化、高速化
を図る上で、今後、益々重要となってくる。そのために
は、固定電荷密度の低減はもとより、口径の異なる熱処
理炉間でも通用する、固定電荷密度の制御技術が必要と
なる。
の制御は、半導体集積回路の微細化、高密度化、高速化
を図る上で、今後、益々重要となってくる。そのために
は、固定電荷密度の低減はもとより、口径の異なる熱処
理炉間でも通用する、固定電荷密度の制御技術が必要と
なる。
【００１０】
【課題を解決するための手段】本発明者は、このような
要請に基づいて、口径の異なる熱処理炉間で色々と熱処
理条件を変えて試験を行ったところ、固定電荷密度は雰
囲気ガス流量に大きく影響されることを見いだした。ま
た、その後に行った試験の結果、雰囲気ガス流量をＳｉ
ウェーハとチューブ口径の隙間断面積で割った値（隙間
線速）が大きいほど固定電荷密度は小さくなること、隙
間線速の条件を一定に保持すれば、口径の異なる熱処理
炉で酸化膜を形成した場合であっても、固定電荷密度は
ほぼ同一となること、を見いだした。
要請に基づいて、口径の異なる熱処理炉間で色々と熱処
理条件を変えて試験を行ったところ、固定電荷密度は雰
囲気ガス流量に大きく影響されることを見いだした。ま
た、その後に行った試験の結果、雰囲気ガス流量をＳｉ
ウェーハとチューブ口径の隙間断面積で割った値（隙間
線速）が大きいほど固定電荷密度は小さくなること、隙
間線速の条件を一定に保持すれば、口径の異なる熱処理
炉で酸化膜を形成した場合であっても、固定電荷密度は
ほぼ同一となること、を見いだした。
【００１１】本発明は、かかる知見に基づいてなされた
もので、横型熱処理炉を用いて半導体ウェーハを酸化・
アニールするにあたり、酸化・アニール時の隙間線速
（Ｘ）を３０ｃｍ／ｍｉｎ以上にし、ウェーハ取出し時
の隙間線速（Ｙ）を１００ｃｍ／ｍｉｎ以上にし、かつ
Ｙ≧−２．５Ｘ＋２７５としている。また、前記半導体
ウェーハよりも口径の大きいダミーウェーハを用い、前
記隙間線速を制御するようにしたものである。
もので、横型熱処理炉を用いて半導体ウェーハを酸化・
アニールするにあたり、酸化・アニール時の隙間線速
（Ｘ）を３０ｃｍ／ｍｉｎ以上にし、ウェーハ取出し時
の隙間線速（Ｙ）を１００ｃｍ／ｍｉｎ以上にし、かつ
Ｙ≧−２．５Ｘ＋２７５としている。また、前記半導体
ウェーハよりも口径の大きいダミーウェーハを用い、前
記隙間線速を制御するようにしたものである。
【００１２】
【作用】酸化熱処理終了後にアニールを行う場合に、雰
囲気ガスを不活性ガスに切り替えることが必要となる。
この場合、不活性ガスの隙間線速が遅いと、酸化熱処理
中の酸素が長時間滞留し、それが乾燥酸素となって酸化
膜中を拡散してＳｉＯ2−Ｓｉ界面に到達し、Ｓｉの結
合手を断ち切る。その過程で、ＳｉＯ2 −Ｓｉ界面近傍
の酸化膜中にＳｉ2+やＳｉＯ+ が過剰に発生し、それが
固定電荷となってしまう。
囲気ガスを不活性ガスに切り替えることが必要となる。
この場合、不活性ガスの隙間線速が遅いと、酸化熱処理
中の酸素が長時間滞留し、それが乾燥酸素となって酸化
膜中を拡散してＳｉＯ2−Ｓｉ界面に到達し、Ｓｉの結
合手を断ち切る。その過程で、ＳｉＯ2 −Ｓｉ界面近傍
の酸化膜中にＳｉ2+やＳｉＯ+ が過剰に発生し、それが
固定電荷となってしまう。
【００１３】また、Ｓｉウェーハ取出し時に石英キャッ
プが取り外されるので、大気が石英チューブ内に流入し
易くなる。この場合、大気中には酸素が含まれているた
め、その酸素が酸化膜中に取り込まれ、前述と同じ問題
が生ずる。
プが取り外されるので、大気が石英チューブ内に流入し
易くなる。この場合、大気中には酸素が含まれているた
め、その酸素が酸化膜中に取り込まれ、前述と同じ問題
が生ずる。
【００１４】しかし、前述のように、酸化・アニール時
の隙間線速（Ｘ）を３０ｃｍ／ｍｉｎ以上にし、ウェー
ハ取出し時の隙間線速（Ｙ）を１００ｃｍ／ｍｉｎ以上
にし、かつＹ≧−２．５Ｘ＋２７５であるようにすれ
ば、酸化熱処理後に乾燥酸素が酸化膜中へ取り込まれる
のが効果的に防止され、固定電荷密度の低減を図ること
が可能になる。
の隙間線速（Ｘ）を３０ｃｍ／ｍｉｎ以上にし、ウェー
ハ取出し時の隙間線速（Ｙ）を１００ｃｍ／ｍｉｎ以上
にし、かつＹ≧−２．５Ｘ＋２７５であるようにすれ
ば、酸化熱処理後に乾燥酸素が酸化膜中へ取り込まれる
のが効果的に防止され、固定電荷密度の低減を図ること
が可能になる。
【００１５】ちなみに、酸化・アニール時の隙間線速を
３０ｃｍ／ｍｉｎ以上、ウェーハ取出し時の隙間線速を
２００ｃｍ／ｍｉｎ以上にした場合には、固定電荷密度
が１×１０11／ｃｍ2 以下の酸化膜を容易に得ることが
できる。また、酸化・アニール時の隙間線速を５０ｃｍ
／ｍｉｎ以上、ウェーハ取出し時の隙間線速を１５０ｃ
ｍ／ｍｉｎ以上にした場合、固定電荷密度が１×１０11
／ｃｍ2 以下の酸化膜を容易に得ることができる。
３０ｃｍ／ｍｉｎ以上、ウェーハ取出し時の隙間線速を
２００ｃｍ／ｍｉｎ以上にした場合には、固定電荷密度
が１×１０11／ｃｍ2 以下の酸化膜を容易に得ることが
できる。また、酸化・アニール時の隙間線速を５０ｃｍ
／ｍｉｎ以上、ウェーハ取出し時の隙間線速を１５０ｃ
ｍ／ｍｉｎ以上にした場合、固定電荷密度が１×１０11
／ｃｍ2 以下の酸化膜を容易に得ることができる。
【００１６】
【実施例】以下、本発明の実施例について説明する。
【００１７】図１には実施例で用いた横型熱処理炉の概
略の一例が示されている。この横型熱処理炉１は石英チ
ューブ２を備えており、この石英チューブ２内には、そ
の一端開口２ａから、半導体ウェーハ４が保持されたボ
ート３が挿入可能となっている。同図において符号５は
前記開口２ａを閉塞するための石英キャップを示してお
り、この石英キャップ５にはガスを逃がすための小さな
孔５ａが設けられている。また、この孔５ａは熱処理炉
１内のガスを層流にする機能を持つ。
略の一例が示されている。この横型熱処理炉１は石英チ
ューブ２を備えており、この石英チューブ２内には、そ
の一端開口２ａから、半導体ウェーハ４が保持されたボ
ート３が挿入可能となっている。同図において符号５は
前記開口２ａを閉塞するための石英キャップを示してお
り、この石英キャップ５にはガスを逃がすための小さな
孔５ａが設けられている。また、この孔５ａは熱処理炉
１内のガスを層流にする機能を持つ。
【００１８】また、石英チューブ２の外側には加熱用の
ヒータ６が設けられるとともに、ガスシステムが付設さ
れている。
ヒータ６が設けられるとともに、ガスシステムが付設さ
れている。
【００１９】ここで、隙間線速の概念について前記横型
熱処理炉１を例にとり説明すれば、図２で斜線Ａに示す
面積、すなわち、雰囲気ガス流量を前記半導体ウェーハ
４とチューブ２口径の隙間断面積で割った値が隙間線速
となる。さらに具体的に云えば、雰囲気ガス流量をボー
ト３に保持された多数の半導体ウェーハ４の中央部にお
ける前記Ｓｉウェーハ４とチューブ２口径の隙間断面積
で割った値が隙間線速となる。
熱処理炉１を例にとり説明すれば、図２で斜線Ａに示す
面積、すなわち、雰囲気ガス流量を前記半導体ウェーハ
４とチューブ２口径の隙間断面積で割った値が隙間線速
となる。さらに具体的に云えば、雰囲気ガス流量をボー
ト３に保持された多数の半導体ウェーハ４の中央部にお
ける前記Ｓｉウェーハ４とチューブ２口径の隙間断面積
で割った値が隙間線速となる。
【００２０】次に、試験結果について説明する。
【００２１】［試験１］ １．目的 酸化・アニール中の雰囲気ガスの隙間線速および半導体
ウェーハ取出し時の隙間線速と固定電荷密度との関係を
調べる。
ウェーハ取出し時の隙間線速と固定電荷密度との関係を
調べる。
【００２２】２．方法 ＣＺ−Ｓｉウェーハ（直径：５”φ、面方位：＜１００
＞、導電型：Ｐ型、比抵抗：１０Ωｃｍ）を各条件で３
枚づつ合計４８枚準備した。酸化前にＳｉウェーハを清
浄化するために洗浄を施し乾燥後、直ちに横型熱処理炉
に挿入した。そして、横型熱処理炉において、１０００
℃、１時間半程度、ウェット酸素雰囲気中に放置しでゲ
ート酸化膜を５００ｎｍ形成し、引き続き、窒素雰囲気
中で１時間熱処理を施した。
＞、導電型：Ｐ型、比抵抗：１０Ωｃｍ）を各条件で３
枚づつ合計４８枚準備した。酸化前にＳｉウェーハを清
浄化するために洗浄を施し乾燥後、直ちに横型熱処理炉
に挿入した。そして、横型熱処理炉において、１０００
℃、１時間半程度、ウェット酸素雰囲気中に放置しでゲ
ート酸化膜を５００ｎｍ形成し、引き続き、窒素雰囲気
中で１時間熱処理を施した。
【００２３】ここで、酸化・アニール中の雰囲気ガスの
隙間線速は２０〜７０ｃｍ／ｍｉｎにし、Ｓｉウェーハ
取出し時の雰囲気ガスの隙間線速は７０〜４００ｃｍ／
ｍｉｎにした。その後、この時に形成された酸化膜上に
Ａｌ電極を形成し、次いで界面準位密度を減らすために
４００℃、３０分、水素（３％）窒素・混合雰囲気中で
熱処理を施してＭＯＳキャパシタ（ゲート面積：１．８
１ｍｍ2 ）を作製した。
隙間線速は２０〜７０ｃｍ／ｍｉｎにし、Ｓｉウェーハ
取出し時の雰囲気ガスの隙間線速は７０〜４００ｃｍ／
ｍｉｎにした。その後、この時に形成された酸化膜上に
Ａｌ電極を形成し、次いで界面準位密度を減らすために
４００℃、３０分、水素（３％）窒素・混合雰囲気中で
熱処理を施してＭＯＳキャパシタ（ゲート面積：１．８
１ｍｍ2 ）を作製した。
【００２４】そして、上記ＭＯＳキャパシタのＣ−Ｖ特
性を測定し、そのＣ−Ｖ特性から酸化膜中の固定電荷密
度を求めた。また、ウェーハ当り６位置の固定電荷密度
を求め、その平均値をもって該ウェーハの酸化膜中の固
定電荷密度とした。
性を測定し、そのＣ−Ｖ特性から酸化膜中の固定電荷密
度を求めた。また、ウェーハ当り６位置の固定電荷密度
を求め、その平均値をもって該ウェーハの酸化膜中の固
定電荷密度とした。
【００２５】３．結果 その結果を雰囲気ガスの隙間線速と酸化膜中の固定電荷
密度との関係として図３に、また図３から推考した酸化
膜中の固定電荷密度が１×１０11／ｃｍ2 以下になる隙
間線速条件を酸化・アニール中の隙間線速（Ｘ）とウェ
ーハ取出し時の雰囲気ガスの隙間線速（Ｙ）の関係とし
て図４に示した。図３において、各プロットは各条件３
枚の固定電荷密度の平均値であり、また図４において、
斜線で示した範囲が固定電荷密度が１×１０11／ｃｍ2
以下になる隙間線速条件である。
密度との関係として図３に、また図３から推考した酸化
膜中の固定電荷密度が１×１０11／ｃｍ2 以下になる隙
間線速条件を酸化・アニール中の隙間線速（Ｘ）とウェ
ーハ取出し時の雰囲気ガスの隙間線速（Ｙ）の関係とし
て図４に示した。図３において、各プロットは各条件３
枚の固定電荷密度の平均値であり、また図４において、
斜線で示した範囲が固定電荷密度が１×１０11／ｃｍ2
以下になる隙間線速条件である。
【００２６】図３の結果から固定電荷密度は酸化・アニ
ール中の雰囲気ガスの隙間線速が増加すると低くなり、
Ｓｉウェーハ取出し時の雰囲気ガスの隙間線速の増加と
ともに低くなることが判明した。
ール中の雰囲気ガスの隙間線速が増加すると低くなり、
Ｓｉウェーハ取出し時の雰囲気ガスの隙間線速の増加と
ともに低くなることが判明した。
【００２７】また、図３および図４から、Ｓｉウェーハ
の酸化・アニール中の雰囲気ガスの隙間線速（Ｘ）を３
０ｃｍ／ｍｉｎ以下に、Ｓｉウェーハの取出し時の雰囲
気ガスの隙間線速（Ｙ）を１００ｃｍ／ｍｉｎ以下に
し、かつＹ≧−２．５Ｘ＋２７５であれば、酸化膜中の
固定電荷密度は１×１０11／ｃｍ2 以下になることが判
る。
の酸化・アニール中の雰囲気ガスの隙間線速（Ｘ）を３
０ｃｍ／ｍｉｎ以下に、Ｓｉウェーハの取出し時の雰囲
気ガスの隙間線速（Ｙ）を１００ｃｍ／ｍｉｎ以下に
し、かつＹ≧−２．５Ｘ＋２７５であれば、酸化膜中の
固定電荷密度は１×１０11／ｃｍ2 以下になることが判
る。
【００２８】［試験２］ １．目的 試験１の知見により、酸化膜中の固定電荷密度が１×１
０11／ｃｍ2 以下になる雰囲気ガスの隙間線速条件を設
定し、その再現性を調べる。
０11／ｃｍ2 以下になる雰囲気ガスの隙間線速条件を設
定し、その再現性を調べる。
【００２９】２．方法 ＣＺ−Ｓｉウェーハ（直径：５”φ、面方位：＜１００
＞、導電型：Ｐ型、比抵抗：１０Ω・ｃｍ）を計１５枚
用意し、各Ｓｉウェーハの洗浄を行った後、３枚ずつ、
口径の異なる５台の横型熱処理炉（Ａ，Ｃ，Ｅ，Ｇ，Ｈ
−（図６と同一））に入れて、１０００℃、１時間半程
度、ウェット酸化雰囲気中に放置し、ゲート酸化膜を５
００ｎｍ形成し、引き続き、窒素雰囲気中で１時間アニ
ールを施した。
＞、導電型：Ｐ型、比抵抗：１０Ω・ｃｍ）を計１５枚
用意し、各Ｓｉウェーハの洗浄を行った後、３枚ずつ、
口径の異なる５台の横型熱処理炉（Ａ，Ｃ，Ｅ，Ｇ，Ｈ
−（図６と同一））に入れて、１０００℃、１時間半程
度、ウェット酸化雰囲気中に放置し、ゲート酸化膜を５
００ｎｍ形成し、引き続き、窒素雰囲気中で１時間アニ
ールを施した。
【００３０】ここで、酸化・アニール中の雰囲気ガスの
隙間線速は５０ｃｍ／ｍｉｎに、Ｓｉウェーハ取出し時
の雰囲気ガスの隙間線速は１７５ｃｍ／ｍｉｎにした。
その後、試験１と同様の方法でＭＯＳキャパシタ（ゲー
ト面積：１．８１ｍｍ2 ）を作製した。
隙間線速は５０ｃｍ／ｍｉｎに、Ｓｉウェーハ取出し時
の雰囲気ガスの隙間線速は１７５ｃｍ／ｍｉｎにした。
その後、試験１と同様の方法でＭＯＳキャパシタ（ゲー
ト面積：１．８１ｍｍ2 ）を作製した。
【００３１】そして、上記ＭＯＳキャパシタのＣ−Ｖ特
性を測定し、そのＣ−Ｖ特性から酸化膜中の固定電荷密
度を求めた。また、ウェーハ当り６位置の固定電荷密度
を求め、その平均値をもって該ウェーハの酸化膜中の固
定電荷密度とした。
性を測定し、そのＣ−Ｖ特性から酸化膜中の固定電荷密
度を求めた。また、ウェーハ当り６位置の固定電荷密度
を求め、その平均値をもって該ウェーハの酸化膜中の固
定電荷密度とした。
【００３２】３．結果 その結果を各横型熱処理炉と酸化膜中の固定電荷密度と
の関係として図５に示した。同図から明かなように、酸
化膜中の固定電荷密度が１×１０11／ｃｍ2 以下になる
雰囲気ガスの隙間線速条件を固定して酸化膜を形成する
と、口径が異なる横型熱処理炉を用いても、出来上がっ
た酸化膜中の固定電荷密度はほぼ一定である。また、固
定電荷密度の値は（８±２）×１０10／ｃｍ2 であり、
この値は試験１の結果（図３）と良く一致する。
の関係として図５に示した。同図から明かなように、酸
化膜中の固定電荷密度が１×１０11／ｃｍ2 以下になる
雰囲気ガスの隙間線速条件を固定して酸化膜を形成する
と、口径が異なる横型熱処理炉を用いても、出来上がっ
た酸化膜中の固定電荷密度はほぼ一定である。また、固
定電荷密度の値は（８±２）×１０10／ｃｍ2 であり、
この値は試験１の結果（図３）と良く一致する。
【００３３】以上、本発明の実施例について説明した
が、本発明は、かかる実施例に限定されるものではな
く、本発明の要旨を変更しない範囲で種々の変形が可能
である。
が、本発明は、かかる実施例に限定されるものではな
く、本発明の要旨を変更しない範囲で種々の変形が可能
である。
【００３４】例えば、前記実施例では、Ｓｉウェーハと
チューブ口径の隙間断面積で雰囲気ガス流量を割った値
（隙間線速）を変えるのに、雰囲気ガス流量を制御する
ようにしたが、Ｓｉウェーハよりも口径の大きいダミー
ウェーハをボートの両端に設置し、このダミーウェーハ
をＳｉウェーハとともにボート上に並べ、前記隙間線速
を変化させるようにしても良い。
チューブ口径の隙間断面積で雰囲気ガス流量を割った値
（隙間線速）を変えるのに、雰囲気ガス流量を制御する
ようにしたが、Ｓｉウェーハよりも口径の大きいダミー
ウェーハをボートの両端に設置し、このダミーウェーハ
をＳｉウェーハとともにボート上に並べ、前記隙間線速
を変化させるようにしても良い。
【００３５】また、前記実施例では、１０００℃で酸化
熱処理を行った場合について述べたが、８００℃〜９０
０℃程度で酸化熱処理を行う場合にも、本発明を適用で
きる。この場合にも、固定電荷密度についてほぼ同様な
結果が得られる。
熱処理を行った場合について述べたが、８００℃〜９０
０℃程度で酸化熱処理を行う場合にも、本発明を適用で
きる。この場合にも、固定電荷密度についてほぼ同様な
結果が得られる。
【００３６】
【発明の効果】以上に述べたごとく、本発明によれば、
横型熱処理炉を用いて半導体ウェーハを酸化・アニール
するにあたり、酸化・アニール時の隙間線速（Ｘ）を３
０ｃｍ／ｍｉｎ以上にし、ウェーハ取出し時の隙間線速
（Ｙ）を１００ｃｍ／ｍｉｎ以上にし、かつＹ≧−２．
５Ｘ＋２７５であるようにすることにより、酸化膜中電
荷密度を低減・安定化させることが可能となった。
横型熱処理炉を用いて半導体ウェーハを酸化・アニール
するにあたり、酸化・アニール時の隙間線速（Ｘ）を３
０ｃｍ／ｍｉｎ以上にし、ウェーハ取出し時の隙間線速
（Ｙ）を１００ｃｍ／ｍｉｎ以上にし、かつＹ≧−２．
５Ｘ＋２７５であるようにすることにより、酸化膜中電
荷密度を低減・安定化させることが可能となった。
【図１】実験例における熱処理炉の縦断面正面図であ
る。
る。
【図２】図１の熱処理炉のＩＩ−ＩＩ線に沿う縦断面図
である。
である。
【図３】試験１における酸化・アニール中の隙間線速を
パラメーターとしたウェーハ取出し時の隙間線速と固定
電荷密度の関係を示すグラフである。
パラメーターとしたウェーハ取出し時の隙間線速と固定
電荷密度の関係を示すグラフである。
【図４】試験１における酸化膜中の固定電荷密度が１×
１０11／ｃｍ2 以下になる酸化膜形成条件を酸化・アニ
ール中の隙間線速とウェーハ取出し時の隙間線速の関係
を示すグラフである。
１０11／ｃｍ2 以下になる酸化膜形成条件を酸化・アニ
ール中の隙間線速とウェーハ取出し時の隙間線速の関係
を示すグラフである。
【図５】試験２における口径の異なる熱処理炉毎の固定
電荷密度を示すグラフである。
電荷密度を示すグラフである。
【図６】口径の異なる酸化炉ごとの固定電荷密度を示す
グラフである。
グラフである。
１ 熱処理炉 ２ 石英チューブ ３ 石英キャップ ４ 半導体ウェーハ ６ ヒータ
【手続補正書】
【提出日】平成４年１２月２２日
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】図３
【補正方法】変更
【補正内容】
【図３】
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】図５
【補正方法】変更
【補正内容】
【図５】
Claims (2)
- 【請求項１】 横型熱処理炉を用いて半導体ウェーハを
酸化・アニールするにあたり、酸化・アニール時には、
雰囲気ガス流量を前記半導体ウェーハとチューブ口径の
隙間断面積で割った値（隙間線速（Ｘ））を３０ｃｍ／
ｍｉｎ以上にし、ウェーハ取出し時の隙間線速（Ｙ）を
１００ｃｍ／ｍｉｎ以上にし、かつＹ≧−２．５Ｘ＋２
７５であることを特徴とするＭＯＳ型半導体装置の製造
方法。 - 【請求項２】 前記両隙間線速の制御にあたり、前記半
導体ウェーハよりも口径の大きいダミーウェーハを用い
ることを特徴とする請求項１に記載のＭＯＳ型半導体装
置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4355269A JPH06188413A (ja) | 1992-12-17 | 1992-12-17 | Ｍｏｓ型半導体装置の製造方法 |
| US08/167,031 US5602061A (en) | 1992-12-17 | 1993-12-16 | Process and apparatus for manufacturing MOS device |
| EP93310226A EP0602995A3 (en) | 1992-12-17 | 1993-12-17 | Arrangement and method for the production of MOS devices. |
| US08/754,013 US5683513A (en) | 1992-12-17 | 1996-11-20 | Process and apparatus for manufacturing MOS device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4355269A JPH06188413A (ja) | 1992-12-17 | 1992-12-17 | Ｍｏｓ型半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06188413A true JPH06188413A (ja) | 1994-07-08 |
Family
ID=18442951
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4355269A Pending JPH06188413A (ja) | 1992-12-17 | 1992-12-17 | Ｍｏｓ型半導体装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US5602061A (ja) |
| EP (1) | EP0602995A3 (ja) |
| JP (1) | JPH06188413A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7592274B2 (en) | 2006-09-29 | 2009-09-22 | Oki Semiconductor Co., Ltd. | Method for fabricating semiconductor element |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3042659B2 (ja) * | 1993-07-06 | 2000-05-15 | 信越半導体株式会社 | 半導体ウエーハの酸化方法 |
| JPH08264400A (ja) * | 1995-03-28 | 1996-10-11 | Mitsubishi Electric Corp | シリコン単結晶ウェハおよびその表面の熱酸化方法 |
| US6283130B1 (en) * | 1995-05-30 | 2001-09-04 | Anelva Corporation | Plasma cleaning method and placement area protector used in the method |
| US6001182A (en) * | 1997-06-05 | 1999-12-14 | Vlsi Technology, Inc. | Waferless boat used as baffle during wafer processing |
| US7739381B2 (en) | 1998-03-11 | 2010-06-15 | Commvault Systems, Inc. | System and method for providing encryption in storage operations in a storage network, such as for use by application service providers that provide data storage services |
| JP2000174135A (ja) * | 1998-12-07 | 2000-06-23 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| US6683004B1 (en) * | 1999-11-25 | 2004-01-27 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing a semiconductor device, and semiconductor device manufactured thereby |
| JP2002043229A (ja) * | 2000-07-25 | 2002-02-08 | Hitachi Kokusai Electric Inc | 半導体製造装置 |
| GB2409553B (en) | 2002-09-16 | 2007-04-04 | Commvault Systems Inc | System and method for optimizing storage operations |
| US8655914B2 (en) * | 2006-10-17 | 2014-02-18 | Commvault Systems, Inc. | System and method for storage operation access security |
| US8434131B2 (en) | 2009-03-20 | 2013-04-30 | Commvault Systems, Inc. | Managing connections in a data storage system |
| US9904481B2 (en) | 2015-01-23 | 2018-02-27 | Commvault Systems, Inc. | Scalable auxiliary copy processing in a storage management system using media agent resources |
| US9898213B2 (en) | 2015-01-23 | 2018-02-20 | Commvault Systems, Inc. | Scalable auxiliary copy processing using media agent resources |
| US11010261B2 (en) | 2017-03-31 | 2021-05-18 | Commvault Systems, Inc. | Dynamically allocating streams during restoration of data |
| CN114823331B (zh) * | 2022-04-22 | 2023-03-03 | 江苏晟驰微电子有限公司 | 一种用于三极管器件制造的氮氢退火设备及其工艺 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4139658A (en) * | 1976-06-23 | 1979-02-13 | Rca Corp. | Process for manufacturing a radiation hardened oxide |
| US4275094A (en) * | 1977-10-31 | 1981-06-23 | Fujitsu Limited | Process for high pressure oxidation of silicon |
| JPS5694751A (en) * | 1979-12-28 | 1981-07-31 | Fujitsu Ltd | Vapor growth method |
| JPS56161646A (en) * | 1980-05-19 | 1981-12-12 | Fujitsu Ltd | Manufacture of semiconductor device |
| US4376796A (en) * | 1981-10-27 | 1983-03-15 | Thermco Products Corporation | Processing silicon wafers employing processing gas atmospheres of similar molecular weight |
| DE3142548A1 (de) * | 1981-10-27 | 1983-05-05 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zum herstellen von oxidschichten auf aus silizium oder anderem oxidierbarem material bestehenden substratscheiben in extrem trockener sauerstoffatmosphaere bzw. in sauerstoffatmosphaere mit chlorwasserstoffgas-zusaetzen |
| JPH0669050B2 (ja) * | 1984-06-25 | 1994-08-31 | 株式会社新川 | ボンデイング装置用加熱装置 |
| JPS618931A (ja) * | 1984-06-25 | 1986-01-16 | Hitachi Ltd | 半導体装置の製造方法 |
| JPS6123757A (ja) * | 1984-07-12 | 1986-02-01 | Toshiba Corp | 半導体ウエ−ハの酸化膜形成方法 |
| US4599247A (en) * | 1985-01-04 | 1986-07-08 | Texas Instruments Incorporated | Semiconductor processing facility for providing enhanced oxidation rate |
| US5167717A (en) * | 1989-02-15 | 1992-12-01 | Charles Boitnott | Apparatus and method for processing a semiconductor wafer |
| JPH03224228A (ja) * | 1990-01-30 | 1991-10-03 | Fujitsu Ltd | 半導体装置の製造方法 |
| US5057463A (en) * | 1990-02-28 | 1991-10-15 | Sgs-Thomson Microelectronics, Inc. | Thin oxide structure and method |
| JP3087928B2 (ja) * | 1992-10-13 | 2000-09-18 | 横河電機株式会社 | 試験装置 |
-
1992
- 1992-12-17 JP JP4355269A patent/JPH06188413A/ja active Pending
-
1993
- 1993-12-16 US US08/167,031 patent/US5602061A/en not_active Expired - Fee Related
- 1993-12-17 EP EP93310226A patent/EP0602995A3/en not_active Ceased
-
1996
- 1996-11-20 US US08/754,013 patent/US5683513A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7592274B2 (en) | 2006-09-29 | 2009-09-22 | Oki Semiconductor Co., Ltd. | Method for fabricating semiconductor element |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0602995A2 (en) | 1994-06-22 |
| EP0602995A3 (en) | 1995-09-20 |
| US5683513A (en) | 1997-11-04 |
| US5602061A (en) | 1997-02-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06188413A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| WO2000016386A1 (fr) | Procede de traitement thermique pour plaquettes de silicium, et plaquette de silicium | |
| JPH0997789A (ja) | 半導体装置の製造方法 | |
| JP3285723B2 (ja) | 半導体熱処理用治具及びその表面処理方法 | |
| EP0614216A1 (en) | Apparatus for forming oxide film, heat treatment apparatus, semiconductor device, manufacturing method therefor | |
| US6593253B1 (en) | Method of manufacturing semiconductor device | |
| JP3042659B2 (ja) | 半導体ウエーハの酸化方法 | |
| JP3534001B2 (ja) | シリコン酸化膜およびシリコン窒化酸化膜の形成方法ならびにシリコンウエーハ | |
| JPH06216377A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH05335301A (ja) | シリコン酸化膜の形成方法 | |
| JPH0568099B2 (ja) | ||
| JP4356973B2 (ja) | ウェーハの金属汚染評価方法 | |
| JP2001110807A (ja) | 薄膜絶縁膜の形成方法 | |
| JPH06196459A (ja) | 半導体シリコンウェーハの製造方法 | |
| JP3308702B2 (ja) | 熱処理方法 | |
| JPH03266434A (ja) | 半導体装置の製造方法 | |
| JPS5834399Y2 (ja) | 熱処理装置 | |
| JPH05144802A (ja) | 半導体製造装置のクリーニング方法 | |
| JPS6327846B2 (ja) | ||
| TW410380B (en) | Method of forming the gate oxide | |
| JPH07135206A (ja) | 酸化膜の形成方法 | |
| JPH09283750A (ja) | 極薄ゲート酸化膜の形成方法 | |
| JPH02122630A (ja) | 半導体装置の製造装置 | |
| JPH0714827A (ja) | 半導体装置の製造方法 | |
| JPS6227724B2 (ja) |